TW530381B - Method for producing metal damascene - Google Patents

Method for producing metal damascene Download PDF

Info

Publication number
TW530381B
TW530381B TW90129782A TW90129782A TW530381B TW 530381 B TW530381 B TW 530381B TW 90129782 A TW90129782 A TW 90129782A TW 90129782 A TW90129782 A TW 90129782A TW 530381 B TW530381 B TW 530381B
Authority
TW
Taiwan
Prior art keywords
layer
metal
low
scope
patent application
Prior art date
Application number
TW90129782A
Other languages
English (en)
Inventor
Jr-Jian Liou
Shiue-Jung Chen
Jiung-Sheng Shiung
Dung-Yu Chen
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW90129782A priority Critical patent/TW530381B/zh
Application granted granted Critical
Publication of TW530381B publication Critical patent/TW530381B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

530381 6983twf. doc/006 A7 B7 缓齊Sr智慧財產局員X.消費合作杜印制农 五、發明說明(f) 本發明是有關一種積體電路(1C)的製程,且特別是有 關一種金屬鑲嵌製程(Damascene Process)。 金屬鑲嵌製程是一種用來形成多重內連線(Multilevel Interconnection)的製程,其係先在介電層(Dielectric Layer) 中形成介層洞(Vm Hole)或溝渠(Trench),再於介層洞或溝 渠塡入金屬材料以形成介層窗(Via)或導線,此金屬材料可 能因爲不易蝕刻等理由,而不能使用傳統上先沈積再定義 的方式來處理。另一方面,隨著元件的集積度日益增加, 爲減少電阻電容延遲效應(RC Delay)以增加元件之運作效 率’各金屬層間之介電層的材質常須採用低介電常數材料 (Low-K Dielectric Material)以降低二金屬層間的電容,且金 屬材料大都採用具低電阻的銅金屬以降低其電阻。習知使 用低介電常數材料之金屬鑲嵌製程的步驟略述如下。 請參照第1A圖,首先提供基底1〇〇,其上已形成銅金 屬層102,再於基底1〇〇上形成保護層1〇4。接著在保護層 104上形成低介電常數材料層ι1〇,再於低介電常數材料 層110上形成氧化矽硬罩幕層12〇。接下來於氧化矽硬罩 幕層120上形成圖案化之光阻層13〇,其中具有位在銅金 屬層102上方之開口 132,再以光阻層130爲罩幕圖案化 氧化矽硬罩幕層120。 請參照第1B圖,然後以光阻層13〇 (請見第1A圖)與 氧化砂硬罩幕層120爲罩幕,蝕去暴露出之低介電常數材 料層110以形成介層洞14〇,再除去殘餘之光阻層130。接 著除去介層洞140底部之保護層1〇4,以暴露出部分之銅 3 本紙張尺工適用中國國本標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注音?事項再填寫本頁} -· an ϋ n n I a^i I 二l=°JI I n ϋ I I 1 1 I - 530381 6983twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1) 金屬層102。然後在基底100上形成共形之阻障層(Barner Layer)166,再於基底1〇〇上形成銅金屬層ι8〇,並塡滿介 層洞140。 請參照第1C圖,接著磨除介層洞140以外的銅金屬 層180與阻障層166,即完成銅介層窗180a。 然而,上述習知金屬鑲嵌製程卻有一些問題_,略述如 下。首先請參照第1A圖,由於氧化矽硬罩幕層12〇之形 成溫度常咼達40(^(:以上,而低介電常數材料通常是耐熱. 性較差的有機材料,所以低介電常數材料層n〇之物理及 化學性質很容易發生改變,進而降低塡入介層洞14〇之銅 介層窗180a的品質,特別是其電阻之穩定性。另外,請 參照第1B圖,由於低介電常數材料層ι1〇在介層洞i4〇 形成後常會產生出氣(out-gassing)的現象,所以會防礙阻障 層166之塡入,而可能在介層洞14〇內之低介電常數材料 層110與阻障層166之間形成氣泡168,使得稍後塡入之 銅介層窗180a的品質亦受影響,謂之「介層窗毒化」(via P〇1S〇ning)現象。再者,當氧化矽硬罩幕層12〇形成溫度過 高時,由於低介電常數材料層11〇會產生部分分解的現象, 使得低介電常數材料層11〇在介層洞丨40形成之後的出氣 現象更加嚴重。 本發明提出一種金屬鑲嵌製程,適用於一基底,此基 底上已形成有欲作電性連接之一導體層。此製程之步驟如 下:首先在基底上形成一低介電常數材料層,再於低介電 常數材料層上形成一低溫硬罩幕層。接著圖案化低溫硬罩 4 (請先閱讀背面之注意事項再填寫本頁) ί0 ^------ 訂--- # 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 530381 6983twf.doc/〇〇6 痤齊郢知曰慧材轰笱員二消費合阼li印製 A7 B7 五、發明說明(多) 幕層以开7成位於導體層上方之一開口,然後以低溫硬罩幕 層爲^幕,蝕去暴露出之低介電常數材料層以形成一介層 fl、fee:末在力層洞之側壁形成一黏著促進襯層,再於介 層洞中塡入一金屬層以作爲一介層窗。 本f明並提出—種雙重金屬鑲嵌(Dual Damascene)製 程,其則段步驟與上述本發明之金屬鑲嵌製程相似,只是 此雙重金屬鑲嵌製程係於介層洞形成後,先於低溫硬罩幕 層與低介電常數材料層中形成經過介層洞的溝渠,再於介 ^洞^溝渠之側壁形成黏著促進襯層。另外,此雙重金屬 镶肷製程中塡入介層洞與讎之金屬層係分別作爲介層窗 與導線。 ^如上所述’在本發明之(雙重)金屬鑲嵌製程中,低介 電料層上方之硬罩幕層係採用低溫硬罩幕層,所以 低介電常數材料層的性質不會受到影響,而得以改善形成 於其中之介層窗的電阻穩定性。另外,由於本發明在介層 洞溝渠)之側壁形成較緻密的黏著促進襯層,所以低介 電常數材料層不易出氣至介層洞(與溝渠)中,而不會防礙 金屬層之塡入,亦即不會產生「介層窗毒化現象」。再者, 由於低介電常數材料層上方之硬罩幕層係在低溫下形成, 故低介電常數材料層不會產生部分分解現象,而能夠減少 介層洞形成之後的出氣現象。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文f寸舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 5 —I-----訂·丨丨-丨-ί· (請先閱讀背面之注意事項再填寫本頁) 令取浪〜没週州丫凹四表惊準(cns)A4 ^721〇x 297公爱) 530381 6983twf. doc/006 A7 B7 經濟邹智慧財產局員工消費合作社印製 五、發明說明(牛) 圖式之簡單說明: 第1A〜1C圖所繪示爲習知技藝之金屬鑲嵌製程的流程 剖面圖;以及 第2A〜2F圖所繪示爲本發明較佳實施例之雙重金屬鑲 嵌製程的流程剖面圖。 圖式之標號說明: 100、200 :基底(Substrate) 102、202 :銅金屬層、導體層 104、204 :保護層(Passivation Layer) 110、210、215 :低介電數材料層(Low-K Dielectric Layer) 120、220 :氧化砂硬罩幕層、低溫硬罩幕層(Hard Mask) 130、230、250 :光阻(Photoresist)層 • 132、232 :開口(Opening) 140、240 :介層洞(Via Hole) 166、266 :阻障層(Barrier Layer) L68 :氣泡(Bubble) 180、280 :銅金屬層、金屬層 180a、280a :銅介層窗、介層窗(Via) 213 :餓刻中止層(Etching Stop Layer) 246 :抗反射層(Anti-Reflection Coating,ARC) 257 :溝渠狀開口 260 :溝渠(Trench) 261 :黏著促進襯層(Adhesion Promoter (AP) Liner) 280b :導線 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 --訂---- #. 530381 6983twf.doc/006 幻 B7 五、發明說明(夕) 較佳實施例說明 請參照第2A圖,首先提供基底2〇〇,其上已形成有導 體層202,其材質例如爲銅金屬。接著在基底200上形成 保護層(Passivation Layer) 204,此保護層204之材質例如 爲氮化矽,再依序於保護層204上形成低介電常數材料層 210、蝕刻中止層(Etching Stop Layer)213與低介電常數材 料層215,其中低介電常數材料層210與215之材質皆例 如爲具低介電常數之有機材料,例如是SILK(商品名)、 FLARE(商品名)等等,且蝕刻中止層213之材質例如爲氮 化砂。 瘦齊邹智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 參_ 請繼續參照第2A圖,接著在低介電常數材料層215 上形成低溫硬罩幕層220,其形成溫度較佳低於200〇C,其 材質例如爲氧化矽,且其形成方法例如爲高密度電漿化學 氣相沈積法(High Density Plasma Chemical Vapor Deposition,HDP-CVD)。再者,當採用 HDP-CVD 方法形成 低溫硬罩幕層220時,爲降低其形成溫度,可以靜電吸盤 (Electrostatic Chuck,ESC)夾持晶圓,並採用不在晶圓上施 加偏壓的未加偏壓製程(Un-biased Process)。接下來在低溫 硬罩幕層220上形成圖案化之光阻層230,其中具有位在 導體層202上方之開口 232。 請參照第2B圖,接著以光阻層230爲罩幕蝕去暴露 於開口 232中的低溫硬罩幕層220,再以光阻層230與低 溫硬罩幕層220爲罩幕,依序鈾刻暴露出之低介電常數材 料層215、蝕刻中止層213與低介電常數材料層210,以形 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 03 6983twf. doc/006 A7
五 經濟部智慧財產局員工消費合作社印製 發明說明(4) 成介層洞勝類位於導體層⑽上方,並暴露出部分 之保護層204。 請參照第2C圖,接難去殘餘之光_ 23Q,再於基 底200上形成抗反射層246,其材質例如爲氮氧化砂或有 機吸光材料。然後在基底2〇〇上形成圖案化之光阻層25〇, 其中具有經過介層洞240之溝渠狀開口 257。 s円參照第2D圖,接著除去未被光阻層25〇覆蓋之抗 反射層246 ’再以光阻層250爲罩幕蝕刻暴露出之低溫硬 罩幕層220與低介電常數材料層215,直至蝕刻中止層213 爲止,以在低介電常數材料層215中蝕出溝渠26〇,此溝 渠260係將介層洞240露出,並與其合稱爲一雙重金屬鑲 嵌開口。 請參照第2E圖,接著在溝渠26〇與介層洞24〇之側 壁形成黏著促進襯層261,其材質例如爲Dow化學公司所 出產之AP-4000或AP-8000。此黏著促進襯層261之形成 方法例如爲:先以旋塗法(Spinning-on)在基底200上覆滿 一層黏著促進劑(例如是AP-4000或AP-8000),再烘乾並固 化此黏著促進劑,然後以非等向性蝕刻法除去溝渠260與 介層洞240之側壁以外的黏著促進劑。 請繼續參照第2E圖,接著在基底200上形成共形之 阻障層266,其材質例如爲氮化鈦(TiN)或氮化鉅(TaN),然 後於基底200上形成金屬層280以塡滿介層洞240與溝渠 260,此金屬層280之材質例如爲銅,且形成方法例如爲 電鑛法,而此時位在介層洞240之部分的金屬層280即作 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------^ ---I I I I I ^--I (請先閱讀背面之注意事項再填寫本頁) #· 經齊郎智慧財產局員工消費合作社印製 530381 6983twf.doc/006 pj B7 五、發明說明(q) 爲介層窗280a。此處形成阻障層266之目的係爲防止金屬 層280中的金屬原子擴散到低介電常數材料層210與215 中,尤其是移動性(Mobility)甚高的銅原子。再者,當金屬 層280之材質爲銅時,其形成方法例如爲:先在基底200 上形成一層薄的銅晶種層(Cu Seed Layer,未顯示),再將 基底200置於電鍍槽中,以電鍍法於銅晶種層上形成一層 銅金屬,以塡滿介層洞240與溝渠260。 請參照第2F圖,接著除去位於溝渠26〇以外的金屬 層280、阻障層266與剩餘之抗反射層246,其方法例如爲 化學機械硏磨法(Chemical Mechanical Polishing,CMP),以 形成位於溝渠260中的導線280b。 如上所述,在本發明較佳實施例之雙重金屬鑲嵌製程 中’低介電常數材料層210與215上方之硬罩幕層係採用 低溫硬罩幕層220,所以低介電常數材料層21〇與215之 性質不會受到影響,而得改善形成於其中之介層窗28〇a 的電阻穩定性。此外,由於本較佳實施例係在介層洞24〇 與溝渠260之側壁形成較緻密的黏著促進襯層261 (第2E 圖)’所以低介電常數材料層21〇與215不易出氣至介層洞 240與溝渠260中,而不會防礙障層266與金屬層28〇之 塡入,亦即不會產生「介層窗毒化現象」。再者,由於低 介電常數材料層210與215上方之硬罩幕層220係在低溫 下形成,故低介電常數材料層21〇與215不會產生部分分 解現象’而能夠減少介層_ 與_ 260形成之後的出 氣現象。 -----------^__w· ---I----訂-----丨! · (請先閱讀背面之注意事項再填寫本頁) 297公釐) 530381 6 98 3twf. doc/0 06 _B7_ 五、發明說明(》) 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---- # 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 530381 6983twf. doc/006 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1·一種金屬鑲嵌製程,適用於一基底,該基底上已形 成有一導體層,旦該製程包括下列步驟: 在該基底上形成一低介電常數材料層; 在該低介電常數材料層上形成一低溫硬罩幕層,該低 溫硬罩幕層之形成溫度足夠低’而不致於破壞該低介電常 數材料層之特性; 圖案化該低溫硬罩幕層以形成一稠口,該開口係位於 該導體層上方; 以該低溫硬罩幕層爲罩幕,蝕去暴露出之該低介電常 數材料層以形成一介層洞; 在該介層洞之側壁形成一黏著促進襯層;以及 在該介層洞中塡入一金屬層,以作爲一介層窗。 2 ·如申請專利範圍第1項所述之金屬錶肷製程’其中 該低溫硬罩幕餍之形成溫度低於200°C。 3·如申請專利範圍第1項所述之金屬鑲嵌製程’其中 形成該低溫硬輩幕層的方法包括一高密度電獎化學氣相沈 積(HDP-CVD)步驟。 4. 如申請專利範圍第3項所述之金屬鑲嵌製程,其中 在該高密度電黎化學氣相沈積步驟中’該基底係以一靜電 吸盤(ESC)夾持,且該基底上並未施加偏壓。 5. 如申請專利範圍第1項所述之金屬鑲嵌製程’其中 該低溫硬罩幕層之材質包括氧化矽。 6. 如申請專利範圍第1項所述之金屬鑲嵌製程’其中 在形成該低介電常數材料層之前,更包括在該基底上形成 -----------⑩裝 (請先閱讀背面之注意事項再填寫本頁) • n H ·1 n n ff— I ^ ^ n mmmmm mmmam ϋ Mmmmm mmmmm I #· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 530381 A8 B8 6983twf.doc/006 C8 D8 7~---^——^^ 六、申請專利範圍 一保護層的步驟,且在形成該介層洞後更包括蝕去暴露出 之該保護層的步驟。 7·如申請專利範圍第1項所述之金屬鑲嵌製程,其中 該金屬層之材質包括銅金屬。 8·如申請專利範圍第1項所述之金屬鑲嵌製程,其中 在該介層洞中塡入該金屬層之方法包括下列步驟: 以電鍍法在該基底上覆盖一金屬材料,並塡滿該介層 洞;以及 除去位於該介層洞之外的該金屬材料,剩餘之該金屬 材料即爲該金屬層° 9. 如申請專利範圍第8項所述之金屬鑲嵌製程,其中 該金屬材料爲銅,且在覆蓋該金屬材料之前更包括在該介 層洞之表面形成一銅晶種層的步驟。 10. 如申請專利範圍第8項所述之金屬鑲嵌製程,其中 除去位於該介層洞之外的該金屬材料的方法包括化學機械 硏磨法。 11. 一種雙重金屬鑲嵌製程,適用於一基底,該基底上 已形成有一導體層,且該製程包括下列步驟: 在該基底上形成一低介電常數材料層; 在該低介電常數材料層上形成一低溫硬罩幕層,該低 溫硬罩幕層之形成溫度足夠低,而不致於破壞該低介電常 數材料層之特性; 圖案化該低溫硬罩幕層以形成一開口,該開口係位於 該導體層上方; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) W Ι*···Ι ΙΜ* ΜΜΙ MB· W · n n n 1 n n n 訂--------- (請先閱讀背面之注意事項再填寫本頁) 530381 、 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印制衣 6983twf.doc/006 申請專利範圍 以該低溫硬罩幕層爲罩幕,蝕去暴露出之該低介電常 數材料層以形成一介層洞; 在該低溫硬罩幕層與該低介電常數材料層中蝕出一溝 渠,該溝渠係經過該介層洞,且與該介層洞合爲一雙重金 屬鑲嵌開口; 在該雙重金屬鑲嵌開口之側壁形成一黏著促進襯層; 以及 > 在該雙重金屬鑲嵌開口中塡入一金屬層,以作爲一介 層窗與一導線。 12. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中該低溫硬罩幕層之形成溫度小於200°C。 13. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中形成該低溫硬罩幕層之方法包括一高密度電漿化 學氣相沈積步驟。 14. 如申請專利範圍第13項所述之雙重金屬鑲嵌製 程,其中在該高密度電漿化學氣相沈積步驟中,該基底係 以一靜電吸盤夾持,且該基底上並未施加偏壓。 15. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中該低溫硬罩幕層之材質包括氧化矽。 16. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中在形成該低介電常數材料層之前,更包括在該基 底上形成一保護層的步驟,且在塡入該金屬層之前,更包 括蝕去位於該介層洞底部之該保護層的步驟。 17. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 --------------------訂— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530381 6983twf.doc/006 A8 B8 C8 D8 六、申請專利範圍 程,其中該低介電常數材料層係分爲一第一介電層與該第 一介電層上方之一第二介電層,且該第一介電層與該第二 介電層之間尙具有一蝕刻中止層,而該溝渠之蝕刻步驟係 進行至該蝕刻中止層暴露出來爲止。 18. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中在該低介電常數材料層中蝕出該溝渠之方法包括 下列步驟: . 在該基底上形成一抗反射層; 在該抗反射層上形成圖案化之一光阻層,該光阻層中 具有一溝渠狀開口,該溝渠狀開口係暴露出該介層洞;以 及 以該光阻層爲罩幕除去暴露出之該抗反射層、該低溫 硬罩幕層與部分之該低介電常數材料層,而得該溝渠。 19. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中該金屬層之材質包括銅。 20. 如申請專利範圍第11項所述之雙重金屬鑲嵌製 程,其中在該雙重金屬鑲嵌開口中塡入該金屬層之方法包 括下列步驟: 以電鍍法在該基底上覆蓋一金屬材料,並塡滿該雙重 金屬鑲嵌開口;以及 除去位於該雙重金屬鑲嵌開口之外的該金屬材料,剩 餘之該金屬材料即爲該金屬層。 21. 如申請專利範圍第20項所述之雙重金屬鑲嵌製 程,其中該金屬材料爲銅,且在以電鍍法覆蓋該金屬材料 1 4 -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 530381 6983twf.doc/006 A8 B8 C8 D8 六、申請專利範圍 之前,更包括在該介層洞表面形成一銅晶種層之步驟。 22.如申請專利範圍第20項所述之雙重金屬鑲嵌製 程,其中除去位於該雙重金屬鑲嵌開口之外的該金屬材料 的方法包括化學機械硏磨法。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW90129782A 2001-12-03 2001-12-03 Method for producing metal damascene TW530381B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW90129782A TW530381B (en) 2001-12-03 2001-12-03 Method for producing metal damascene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW90129782A TW530381B (en) 2001-12-03 2001-12-03 Method for producing metal damascene

Publications (1)

Publication Number Publication Date
TW530381B true TW530381B (en) 2003-05-01

Family

ID=28787865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90129782A TW530381B (en) 2001-12-03 2001-12-03 Method for producing metal damascene

Country Status (1)

Country Link
TW (1) TW530381B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128936A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成芯片及形成集成芯片的方法
US11476214B2 (en) 2018-10-31 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128936A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 集成芯片及形成集成芯片的方法
US10879200B2 (en) 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking
TWI720617B (zh) * 2018-10-31 2021-03-01 台灣積體電路製造股份有限公司 積體晶片及形成積體晶片的方法
US11476214B2 (en) 2018-10-31 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking
CN111128936B (zh) * 2018-10-31 2023-05-16 台湾积体电路制造股份有限公司 集成芯片及形成集成芯片的方法
US11862592B2 (en) 2018-10-31 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall spacer to reduce bond pad necking and/or redistribution layer necking

Similar Documents

Publication Publication Date Title
US10340178B2 (en) Via patterning using multiple photo multiple etch
TW405223B (en) Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
KR100810788B1 (ko) 듀얼 다마신 구조의 에칭 방법
KR100634904B1 (ko) 전자 디바이스 제조 방법
TW389991B (en) Method for producing copper interconnect
TW400619B (en) The manufacture method of dual damascene structure
CN109427657B (zh) 半导体器件及其形成方法
TW451405B (en) Manufacturing method of dual damascene structure
TW441019B (en) Manufacturing method of copper damascene
SG137644A1 (en) A method to remove excess metal in the formation of damascene and dual damascene interconnects
JP4492949B2 (ja) 電子デバイスの製造方法
TW502381B (en) Manufacturing method of damascene structure
TW383464B (en) The method for preventing poisoning of trench in dual damascene structure and via
JP2004119950A (ja) 半導体装置の製造方法
TW530381B (en) Method for producing metal damascene
TW424301B (en) Manufacturing method for dual damascene
JP2005005697A (ja) 半導体装置の製造方法
JP3606272B2 (ja) 配線構造の形成方法
CN210379041U (zh) 半导体结构
TW516180B (en) Manufacturing method for dual damascene structure of integrated circuit
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
TW439182B (en) Manufacturing method of dielectric layer with a low dielectric constant
TW565908B (en) Manufacturing method of dual damanscene structure
US7387960B2 (en) Dual depth trench termination method for improving Cu-based interconnect integrity
TW473920B (en) Method for manufacturing copper damascene

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees