TW527640B - Method of preventing generation of photoresist scum - Google Patents
Method of preventing generation of photoresist scum Download PDFInfo
- Publication number
- TW527640B TW527640B TW90127429A TW90127429A TW527640B TW 527640 B TW527640 B TW 527640B TW 90127429 A TW90127429 A TW 90127429A TW 90127429 A TW90127429 A TW 90127429A TW 527640 B TW527640 B TW 527640B
- Authority
- TW
- Taiwan
- Prior art keywords
- preventing
- photoresist
- patent application
- scope
- item
- Prior art date
Links
Description
527640
五、發明說明(1) 發明領域: 本發明係有關於一種半導體微影製程,特別是有關於 一種改善光阻殘渣,以改善蝕刻輪廓而維持元件之電特、 性。 ' 相關技術說明: 在現今半導體積體電路製程中,光學微影 ~ (photol i thography )程序可說是極為關鍵性的步驟,其 、 能否將所設計的線路圖案精確地轉移到半導體基底上,^ 決定產品性質的重要因素之一。通常,微影程序包括:^ 佈(coating)光阻、曝光(eXp0Sure)、顯影 (development )、和去除光阻等幾個主要步驟。近年來 <· ,隨著元件尺寸持續縮小化的發展,微影技術之改進將面 臨更嚴苛的挑戰,其對於元件之品質、良率及成本具 鍵性之影響。 在〇· 13或0. 10微米()之微影製程中,由於定義 圖案之光阻,在製程中受到污染,致使在曝光時光化學反 應不全’而在進行後續顯影步驟時餘留殘渣(%·),特 別疋使用於248及1 93奈米(nm )曝光光源之光阻,進而 使疋義出的圖案失真,嚴重影響元件之電性。為了進一步 說明本發明之背景,以下配合第la到ld圖說明習知技術= 去除光阻殘潰之方法。 、首先’請參照第la圖,在一半導體基底1〇〇上依序形 f w電層1 0 2及一光阻層! 0 4。接著,請參照第丨b圖,藉 由曝光及濕顯影步驟之後,形成圖案化之光阻層1〇乜。由
527640
、參::104在製耘中叉到$染,例如來自介電層1 〇2的水分 阻104 ’使得曝光時的光化學反應不完全,而在濕 :=守,於圖案化之光阻層1〇4a的側壁餘留光阻殘渣1〇札 。右在此時,直接進行蝕刻製程以將圖案轉移至介電層 ’勢必造成蝕刻輪廓(profile )不佳及不易控制關鍵 (CritlCal dlmenS1〇n5 CD) ^為了解決上述之問題,請參照第1 c圖,藉由氧電漿之 乾蝕刻方式,對形成有光阻殘渣1〇4b之圖案化光阻層1〇切 進行電漿除渣(plasma desumming )。之後,請參照第ld 圖,經過電漿除渣之後,圖案化光阻層丨〇 4 a厚度變薄使其 抗蝕能力降低,且圖案尺寸不同於原先設計,亦即蝕刻出 的圖案,例如一介層洞(v i a ho 1 e ) 1 〇 3,其尺寸已改變 而使元件之電特性改變,不符合元件原先設計之需求。 接下來’請參照第2圖,其繪示出習知技術之雙鑲嵌 (dual damascene )結構剖面示意圖,標號101表示為銅 内連線、標號105表示為雙鑲嵌結構中之溝槽、標號1〇6則 為定義溝槽1 0 5之圖案化光阻層,其他標號與第1圖中相同 標號之說明相同,在此不加以贅述。如圖所示,由於經過 至少兩次的曝光顯影,所以光阻殘渣現象更為嚴重,使得 介層洞1 0 3的蝕刻輪廓嚴重失真進而影響元件之電特性。 另外’有人研發出特殊之光阻或顯影劑來避免光阻殘 /查的產生’如此雖可改善問題’然而卻有成本之考量問 題。
527640
匕,士發明提供一種防止光阻殘、杳產生的方法 ,精由在光阻别,對介電層實施一烘烤處理获以改善 光阻曝光時光化學反應不全進而產 二】阻二 成後續製程之不良影響以及元 :2先 同時 亦能兼顧製造之成本。μ特μ變之問題j 發明概述: 本發明之目的在於提供一種防止光阻方法 ,以獲得較佳之蝕刻輪廓而維持元件之電產 、、本之Η的在於提供-種防止光阻殘潰產生- 方法…、舄進行電漿除渣步驟而防止關鍵圖幸尺寸改變及 降低光阻之抗钱能力。 〃 又本發明之另一目的在於提供一種防止光阻殘渣虞生 之方法,無需使用特殊之光阻或顯影劑而不會提高製造之 成本。 曰
根據上述之目的,本發明提供一種防止光阻殘渣產生 之方法,包括下列步驟:在一半導體基底上形成一介電層 ;實施一烘烤處理’以去除介電層内之水分;以及定義# 刻介電層以形成一介層洞。其中,藉由電熱板、爐管之〆 種來實施烘烤處理,此烘烤處理更包括通入氮氣、氫氟、 氮氣與鼠氣之混合氣體及惰氣之一種。再者,此烘烤處理 之溫度在100到40 0 °c的範圍及壓力在760到1〇-6 Torr的範 圍0 又根據上述之目的,本發明提供一種防止光阻殘渣產 生之方法,適用於雙鑲嵌結構,包括下列步驟:在一基底
527640 五、發明說明(4) 上依序形成一導電層、一介電層;定義蝕刻介電層,以形 成一介層洞;實施一烘烤處理以去除介電層内之雜質;以 及定義蝕刻形成有介層洞之介電層,以在介層洞上方形成 一溝槽,以完成雙鑲嵌結構。其中,藉由電熱板、爐管之 一種來實施此烘烤處理,此烘烤處理更包括通入氮氣、氫 氣、氮氣與氫氣之混合氣體及惰氣之一種。再者,此烘烤 ' 處理之溫度在100到40 0 °C的範圍及壓力在76 0到10—6 Torr * 的範圍。另外,在形成該介層洞之後,更包括在該介層洞 内填入一既定高度之i線光阻。並且,導電層係一銅金 屬。 圖式之簡單說明: 為讓本發明之上述目的、特徵和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如 下: 第1 a到1 d圖係繪示出習知技術之去除光阻殘渣之方 法; 第2圖係繪示出習知技術之雙鑲嵌結構剖面示意圖; 第3a到3c圖係繪示出根據本發明第一實施例之防止光 阻殘渣產生之方法; 第4a到4d圖係繪示出根據本發明第二實施例之防止光 阻殘渣產生之方法。 [符號說明] 100、2 0 0、3 0 0〜半導體基底; 102、202、302〜介電層;
0503 -6689TWF;TSMC2001 -0603;s p i n.p t d 第7頁 527640 103 、 205 、 303〜介層洞; 104、304〜光阻層; 104a 、 106 、 204 、 305〜光阻圖案; 1 0 4 b〜光阻殘渣; 1 0 5、3 0 6〜溝槽; 301〜導電層。 較佳實施例之詳細說明: 以下配合配合第3a到3c圖說明本發明第一實施例之防 止光阻殘渣產生之方法。
首先,請參照第3a圖,提供一半導體基底2〇〇,例如 一矽晶圓,其上形成有若干半導體元件,為簡化圖示,此 處僅繪示出一平整基底。接著,在基底2〇〇上形成一介電 = 202。之後,由於形成有介電層2〇2之半導體基底2〇〇因 ▲程上的因素,並不一定會馬上進行下一製程步驟。此期 間的介電層202因暴露於空氣中而容易吸收水分。因此, 在上光阻以進行微影蝕刻製程前,藉由電熱板(h〇t Plate)或爐官(furnace)對介電層2〇2實施一烘烤處理 :去除内ί於介電層2〇的水分。在本實施例中,此烘烤處 ^ I在土氮*亂與氫氣混合構成之成形氣體(forminS §as …進行’其中氫氣的含量佔氮氣之5%。亦可在空氣、 M H卩及惰氣’例如氬氣,任何—種氣體之氛圍 atmosphere )下進行,其烘烤溫度在1〇〇到4〇〇 ?c的範圍 ’較佳,溫度為30(rc。另外,烘烤的壓力則在76〇到1〇_6 Torr的範圍。
527640 五、發明說明(6) 接下來,請參照第3 b圖,經過烘烤處理之後,緊接著 在介電層2 0 2上塗佈一光阻層並藉由習知曝光及濕顯影步 驟以形成光阻圖案204。由於之前内含於介電層2〇2中的水 分已去除,所以光阻圖案2 04在曝光時不會受水氣滲入光 阻的影響而妨礙光化學反應之進行而在濕顯影時餘留光阻 殘渣,如先前所述。 最後’請參照第3 c圖’由於光阻圖案2 〇 4的側壁並無 ,留的光阻殘渣,所以在進行蝕刻製程以形成介層洞2 〇 5 日守就不會影蝕刻輪廓不佳的問題。再者,由於沒有實施習
知技術之電漿除渣步驟,所以亦不會有關鍵圖案尺寸(◦ D )、改變的問題。因此,根據本發明第一實施例之防止光阻 歹欠渣產生之方法,可有效防止蝕刻輪廓失真並維持原件之 電特性。 以下配合配合第4a到4d圖說明本發明第二實施例之丨 止光阻殘渣產生之方法,適用於雙鑲嵌結 ,、百先,請參照第4a圖,提供一半導體基體3〇〇,其上 2成有若干半導體元件,為簡化圖示,此處僅繪示出… f底。接著,在基底3GG上依序形成―導電層謝,例— :為内連線之一銅金屬| ’以及—介電層2〇2。之後,藉
::::影蝕刻製程在介電層3〇2定義出 出導電層301表面。 接下來,請參照第4 b圖, 303内形成一光阻層(未繪示) )光阻,並接著去除該光阻層 在介電層302表面及介層洞 ’例如使用於i線(i-1 ine 而僅留下介層洞3 〇 3内之具
527640 五、發明說明(7) 有一既定高度的光阻層3 〇 4部分,其高度為介層洞3 〇 3深度 之一半’其作用是保護導電層(内連線)3 〇丨在後續之乾 姓刻製程中受到損害。由於進行濕蝕刻製程以形成介層洞 時所用的含驗餘刻溶劑及i線光阻層的含鹼溶劑易滲入介 電層302且介電層3〇2易吸水,在後續進行微影製程時會有 光阻殘渣產生造成如第一實施例所述之不良影響。因此, 在此日守’同樣會藉由電熱板或爐管對介電層3 〇 2實施一烘 烤處理以去除介電層内的雜質,亦即上述之含鹼溶劑及水 刀。本貝施例之烘烤條件,例如氛圍、溫度及壓力與第一 實施例相同,在此不加以贅述。 )接下來,請參照第4c圖,經過烘烤處理之後,藉由微 影製程以在介電層30 2上形成光阻圖案3〇5。同樣地,由於 已去除内含於介電層3 0 2之雜質,所以光阻圖案3〇5之前不 會因,化學反應不全而在濕顯影時產生餘留的光阻殘渣。 最後,請參照第4d圖,進行乾蝕刻製程以在介層洞 3 0 3#上方形成一溝槽3 0 6並去除光阻圖案3〇5及1線光阻3〇4 ,藉以完成雙鑲嵌結構。由於不產生殘渣而不需額外的 漿除渣步驟。相較於習知技術,關鍵圖案尺寸(⑶)不合 ^。另夕卜,在沒有光阻殘渣的情形下,可獲得較佳的‘ 刻輪廓。因此,根據本發明之第二實施例之方法, 銅雙鑲嵌製程時,可以維持元件之電特性。 〜; 雖然本發明已以較佳實施例揭露如上,鈇苴 限定本發明,任何熟習此項技藝•,在不脫離:發:月= 神和範圍β,當可作更動錢飾,因此本發明之保護範^
527640 五、發明說明(8) 當視後附之申請專利範圍所界定者為準 lllli 第11頁 0503-6689TWF;TSMC2001-0603;spin.ptd
Claims (1)
- 527640 六、申請專利範圍 1. 一種防止光阻殘渣產生之方法,包括下列步驟: 在一半導體基底上形成一介電層; 實施一烘烤處理,以去除該介電層内之水分;以及 定義餘刻該介電層以形成一介層洞。 2. 如申請專利範圍第1項所述之防止光阻殘渣產生之 方法,其中該烘烤處理更包括通入氮氣、氫氣、氮氣與氫 氣之混合氣體及惰氣之一種。 3. 如申請專利範圍第1項所述之防止光阻殘渣產生之 方法,其中該烘烤溫度係在1 0 0到4 0 0 °C的範圍。 4. 如申請專利範圍第1項所述之防止光阻殘渣產生之 方法,其中該烘烤處理之壓力在76 0到10_6 Torr的範圍。 5. 如申請專利範圍第1項所述之防止光阻殘渣產生之 方法,其中藉由電熱板、爐管之一種來實施該烘烤處理。 6. —種防止光阻殘渣產生之方法,適用於雙鑲嵌結 構,包括下列步驟: 在一基底上依序形成一導電層、一介電層; 定義蝕刻該介電層,以形成一介層洞; 實施一烘烤處理以去除該介電層内之雜質;以及 定義蝕刻形成有該介層洞之該介電層,以在該介層洞 上方形成一溝槽,以完成該雙鑲嵌結構。 7. 如申請專利範圍第6項所述之防止光阻殘渣產生之 方法,其中在形成該介層洞之後,更包括在該介層洞内填 入一既定高度之光阻。 8. 如申請專利範圍第6項所述之防止光阻殘渣產生之0503 -6689TWF;TSMC2001 -0603;s p i n.p t d 第12頁 527640 六、申請專利範圍 方法,其中該導電層係一銅金屬。 9.如申請專利範圍第6項所述之防止光阻殘渣產生之 方法,其中該烘烤處理更包括通入氮氣、氫氣、氮氣與氫 氣之混合氣體及惰氣之一種。 1 0.如申請專利範圍第6項所述之防止光阻殘渣產生之 方法,其中該烘烤溫度係在1 〇 〇到4 0 0 °C的範圍。 1 1.如申請專利範圍第6項所述之防止光阻殘潰產生之 方法,其中該烘烤處理之壓力在76 0到10_6 Torr的範圍。 1 2.如申請專利範圍第6項所述之防止光阻殘渣產生之 方法,其中藉由電熱板、爐管之一種來實施該烘烤處理。 1 3.如申請專利範圍第6項所述之防止光阻殘渣產生之 方法,其中該雜質係水分及定義蝕刻時之含鹼溶劑之至少 <種。 1 4.如申請專利範圍第7項所述之防止光阻殘渣產生之 方法,其中該該既定高度係該介層洞深度之一半。 1 5.如申請專利範圍第7項所述之防止光阻殘潰產生之 方法,其中該光阻係一 i線光阻。 1 6.如申請專利範圍第9項所述之防止光阻殘渣產生之 方法,其中該混合氣體之該氫氣之含量佔該氮氣含量之50503 -6689TWF;TSMC2001 -0603;s ριn.p t d 第13頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90127429A TW527640B (en) | 2001-11-05 | 2001-11-05 | Method of preventing generation of photoresist scum |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW90127429A TW527640B (en) | 2001-11-05 | 2001-11-05 | Method of preventing generation of photoresist scum |
Publications (1)
Publication Number | Publication Date |
---|---|
TW527640B true TW527640B (en) | 2003-04-11 |
Family
ID=28787837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW90127429A TW527640B (en) | 2001-11-05 | 2001-11-05 | Method of preventing generation of photoresist scum |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW527640B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103391686A (zh) * | 2012-05-10 | 2013-11-13 | 深南电路有限公司 | 线路板加工方法 |
-
2001
- 2001-11-05 TW TW90127429A patent/TW527640B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103391686A (zh) * | 2012-05-10 | 2013-11-13 | 深南电路有限公司 | 线路板加工方法 |
CN103391686B (zh) * | 2012-05-10 | 2016-12-14 | 深南电路有限公司 | 线路板加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5895740A (en) | Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers | |
US6207583B1 (en) | Photoresist ashing process for organic and inorganic polymer dielectric materials | |
US7384728B2 (en) | Method of fabricating a semiconductor device | |
US6358676B1 (en) | Method for reworking photoresist | |
JPH0653188A (ja) | パターン形成方法 | |
KR20200063117A (ko) | 3층 제거를 위한 화학적 조성물 | |
JP2003173951A (ja) | 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス | |
TW527640B (en) | Method of preventing generation of photoresist scum | |
JPH07201792A (ja) | フォトレジストの除去方法 | |
JP2006156591A (ja) | 半導体装置の製造方法 | |
KR100645835B1 (ko) | 반도체 소자의 감광막패턴 형성 방법 | |
US8389402B2 (en) | Method for via formation in a semiconductor device | |
KR100439844B1 (ko) | 반도체 소자의 금속배선 형성 후의 감광막 제거방법 | |
US6960496B2 (en) | Method of damascene process flow | |
TW444344B (en) | Manufacturing method of dual damascene | |
KR100272517B1 (ko) | 반도체 소자의 마스크 제조 방법 | |
KR100261151B1 (ko) | 콘택홀 형성 방법 | |
KR20020007589A (ko) | Cf4가스를 이용한 에싱 방법 | |
KR950009284B1 (ko) | 미세패턴 형성방법 | |
Kim et al. | Tailoring of isolation structures with top-surface imaging process by silylation | |
KR0172232B1 (ko) | 금속패턴 형성방법 | |
US8846528B2 (en) | Method of modifying a low k dielectric layer having etched features and the resulting product | |
KR100827489B1 (ko) | 반도체 소자의 제조방법 | |
KR100772699B1 (ko) | 반도체 소자 제조 방법 | |
KR20030002051A (ko) | 콘택홀 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |