TW525177B - Compressed event counting technique and application to a flash memory system - Google Patents

Compressed event counting technique and application to a flash memory system Download PDF

Info

Publication number
TW525177B
TW525177B TW090122352A TW90122352A TW525177B TW 525177 B TW525177 B TW 525177B TW 090122352 A TW090122352 A TW 090122352A TW 90122352 A TW90122352 A TW 90122352A TW 525177 B TW525177 B TW 525177B
Authority
TW
Taiwan
Prior art keywords
count
memory
random
random number
events
Prior art date
Application number
TW090122352A
Other languages
English (en)
Inventor
Nima Mokhlesi
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Corp filed Critical Sandisk Corp
Application granted granted Critical
Publication of TW525177B publication Critical patent/TW525177B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Description

525177 A7 B7 五、發明説明(1 ) 發明背景 本發明通常與事件計數技術有關,而且,更明確地說 ,與對於半導體記憶體系統這種技術之應用有關,尤其是 與非揮發性快閃之可電氣抹除式及可程化唯讀記憶體( EEPROMS)有關。 快閃E E P R〇Μ系統正使用在廣泛之多種應用上, 尤其是當封裝在一可拆卸式地與一主機系統連接之一封裝 插卡中。目前商用記憶插卡格式包含個人電腦記憶插卡國 際協會(P C M C I A ),精巧快閃(C F ),多媒體插 卡〔MMC )及安全數位(S D )。這些插卡之一供應商 本申請專利受託者之SanDisk公司。一起使用這種插卡之主 機系統包含個人電腦,筆記型電腦,手持式計算裝置,相 .機,音訊再生裝置之類者。亦利用快閃E E P R Ο Μ系統 作爲內嵌在主機系統中之大量儲存裝置。 這種非揮發性記憶體系統包含一記憶體晶格陣列’周 邊操作電路及一系統控制器。控制器管理與主機系統之通 訊及記憶體晶格陣列之操作,加以儲存並擷取使用者資料 。記憶體晶格被一起組成晶格區,一晶格區塊爲同時可抹 除之最小晶格組。資料寫入一或更多晶格區塊前,即抹除 那些晶格區塊。使用者資料一向是以區塊在主機與記億體 陣列之間傳輸。一使用者資料區塊可爲便於處理之任何量 ,最好小於或等於記億體區塊之容量,常爲等於5 1 2位 元組之標準磁碟機磁區大小。 在一商用架構中,記憶體系統區塊之大小爲儲存一 {吏 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產笱:貝工消費合作钍印災 525177 A7 _______B7____ 五、發明説明(2 ) (請先閲讀背面之注意事項再填寫本頁) 用者資料區段,加上附加資料,附加資料包含之資訊諸如 供儲存在區塊中之使用者資料之錯誤更正碼(E c C ), 區塊已被抹除並再程式化次數之計數,記憶體晶格區塊之 缺陷及其它實際資訊,及要施加至區塊之程式化及/或抹 除電壓。以下美國專利與審理中之申請案說明這種非揮發 性記憶體系統之各種實施,各項實施在此整體納入參考: 1997年8月7日所申請之專利編號5172338 , 5602987,531554 1,5200959, 527 0 979 , 5428621 , 566390 1 , 55 3 2962 ,5430859 與 5712180 與專 利申請編號08/ 9 10947,以及1999年6月 3 0日所申請之〇 9/3 4 3 3 2 8。在在另一商用架構 經濟部智慧財產^ai工消f合作社印製 .中,儲存使用者資料之大量區塊附加資料是一起儲存在其 它區塊表中。這附加資料包含個別使用者資料區塊已被抹 除並再程式化次數之計數。2 0 0 0年2月1 7日所申請 之美國專利申請案編號0 9/5 0 5 5 5 5中說明這一種 系統之一實例。還有另一種非揮發性記憶體系統利用儲存 多區段之使用者資料之較大記憶體晶格區塊。 由於一或更多理由,個別記憶體區塊所遭受到之抹除 /再程式化循環次數(其A經驗計數〃)常被保持在一快 閃記憶體系統中。在因區塊過度使用而敗壞前,爲了從系 統將它映射而以另一區塊加以取代,一理由是在決定當一 區塊達到其壽命期結束時。這說明在美國專利編號 5 0 4 3 9 4 0中,例如,此間納入這專利加以參考。目 本紙張尺度適用中國國家標準(CNS)A4規格(2丨〇><297公釐)~ 525177 A7 B7 五、發明説明(3 ) 前商用浮動閘極記憶體晶格壽命期從數拾萬至〜百萬抹除 /再程式化循環,這常大於任何區塊,並在記憶體之有用 壽命期間之大半應用中加以循環。然而,其它更多再程式 化之集中應用可達到這種數字。爲了在他們達到其壽命期 結束前可甚至破除其磨損作爲延長記憶體系統壽命之方式 ,爲掌握區塊經驗計數之另一理由爲可改變資料映射成各 種區塊。美國專利編號6 0 8 1 4 4 7中說明這種磨損定 位準技術之實例,此處將這專利全體納入參考。還有保持 區塊經驗計數之另一理由爲能調整程式化與其它操作電壓 ,加以考慮當抹除/再程式化循環次數增加時記憶體晶格 特徵所發生之變化。 發明摘要 非掌握各事件之發生,而只注意到每次已發生之大量 事件。一項好處爲,代表已發生事件A次數之壓縮計數R 比假如所計數之各事件較少需要被更新。另一項好處爲在 一二進制計數系統中,要保持代表較大量事件A之計數R 需較少之位元數。用於保持壓縮計數R之一優選技術包含 建立某種槪率P,使得每次監視中之事件發生時將會更新 壓縮計數R。這造成平均每1 / P次實際事件即更新壓縮 計數R —次。最好選擇這槪率與系統操作無關,在該系統 中實際發生事件,使得系統操作對更新壓縮計數R頻率之 影響降至最小。 在此處所說明之特定實例中,利用這種技術加以監視 ^紙張尺度適用中國國家標準(€、5)八4規格(210父297公釐) _ g _ 一 · (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產¾員工消費合作钍印¾ 525177 A7 _____B7_ 五、發明説明(4 ) (請先閲讀背面之注意事項再填寫本頁) 發生某些重複事件之次數作爲操作一電子系統之一部份。 最好使用隨機次數產生器加以決定何時更新事件次數之壓 縮計數R,實際上經常使用一假隨機次數產生器。當事件 發生時’最好是每次事件發生時即產生一隨機次數。最好 指定其中之一隨機次數作爲一觸發裝置,造成更新壓縮計 數R ’諸如依序增加至下一次數。這平均每N事件將發生 一次’其中,N爲不同隨機次數之總可能數,不同隨機次 數是由隨機次數產生器隨時間而產生的。非爲所計數事件 之每次發生,因此平均每N次事件更新壓縮計數R —次, 且該計數平均代表已發生之第1 /N次數。或者以不同方 式來說,任一事件發生將導致更新壓縮計數R之槪率P爲 1/N。如有需要的話,R與N之乘積說明已發生之實際 事件次數是在與1 / P成比例之可能誤差內,因P = 1 / N,當N變大時可說是可能之誤差亦變大。 經濟部智慈財/i-^M工消費合作社印災 這些技術對數位記憶體系統具特殊應用。以上背景所 說明,更新如抹除/再程式化事件之壓縮計數R之非揮發 性快閃記憶體系統實例中,需發生頻率較少,故從記憶體 其它操作取走較少時間。這造成如使用者資料程式化之這 種其它操作發生較快。儲存各區塊計數所需之位元數亦顯 著減少。而且,當各發生事件不需計數時即降低操作記憶 體系統之複雜性。 在應用這技術加以保持一快閃記憶體中所發生之抹除 與再程式化循環次數之經驗計數(有時稱爲 '、熱〃計數) 中,選擇次數N爲Μ之一部份,其中,Μ爲依據抹除/再 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)~: 7乂 525177 A7 _ B7 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 程式化循環之一最大數之預期記憶體壽命,使得在非常無 效率操作或徹底敗壞之危險前可安全遭受到一記憶體晶格 。雖然造成之壓縮計數R不允許真正知道已發生之事件A 之次數,當事件A次數增加時且尤其是當接近記憶體區塊 壽命末端Μ時,其相對正確性增加。經驗計數所儲存空間 之位元組數可顯著降低,因全記憶體壽命Μ之最大壓縮計 數R是除以Ν,而非每次計數抹除事件情況之Μ。因壓縮 計數之更新對許多抹除事件只發生一次,故改善記憶體之 整體效能。而且,快閃記憶體系統較易維護及偵錯。 經濟部智毯財產^肖工消費合作社印製 任何特殊之一這種事件之槪率Ρ將造成要更新之壓縮 計數未必需要在計數中之記憶體或其它電子系統專件之整 個時間中保持相同,而是例如,可如監視中之事件Α次數 函數加以變化。明確地說,如預期保持一快閃記憶體之抹 除/再程式化事件之更準確壓縮計數R在低實際次數A値 ,在操作之初即保持槪率P爲高且因實際計數A變大而在 記憶體壽命期間槪率P降低。作爲一特例,當系統使用壓 縮計數R在其程式化及/或抹除期間控制施加至一特區塊 記憶體晶格之電壓時,這尤其有用。因那些電壓常常以低 位準之實際經驗計數A加以變化。提供這種能力而未爲個 別區塊獻出更多位元給壓縮計數R之儲存。 下列特定代表實施例之說明中包含本發明之額外方面 ,特性與好處。該說明應結合伴圖。 圖式簡述 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-8 - 525177 Α7 Β7 五、發明説明(6 ) 第1圖爲包含本發明事件監視之一記憶體系統之一示 意方塊圖; 第2圖爲觀念上說明第1圖中記憶體系統操作之方塊 圖’加以保持在裡面所發生事件之壓縮計數; 第3圖說明根據第2圖中所示技術,在第1圖中記憶 體系統之事件壓縮計數中之一種形式之非揮發性儲存; 第4圖說明根據第2圖中所示技術,在第1圖中記憶 體系統之事件壓縮計數中之另一種形式之非揮發性儲存; 第5圖爲根據第2圖中,第1圖一記憶體系統操作特 例之流程圖; 第6圖爲一與第5圖實例操作使用之表; 第7圖表示第5圖實例中所使用之兩二進位數之比較 .;以及 第8圖爲第5圖實例中所使用之另一表。 (請先閲讀背面之注意事項再填寫本頁) 訂 符號說明 11 控制器
Aw.. 經濟部智慧財產-^員工消費合作社印製 4 4 9 , 4 7 2 接線 7 7 2 3 7,5 5 記憶體 微控制器 39 控制器介面 程式記憶體 控制器R A Μ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-9- 525177 A7 B7 五、發明説明(7 ) 經濟部智慧財產苟員工消f合作社印製 2 9 隨機存取記憶體 3 1 主機介面 3 1 ,33,39 邏輯電路 3 3 快閃介面 3 5 資料緩衝記憶體 3 7 記憶體晶格陣列及周邊電路 3 8 ,2,1 記憶體晶格區塊 4 1 電路 4 3 電源供應器 4 3 電源控制電路 4 5 資料匯流排 4 7 位址匯流排 5 1 隨機次數產生器 5 2 ,5 5 次數 5 5 儲存裝置 5 4 及閘 5 7 比較器 6 1 非揮發性記錄 6 1 保留區塊 7 1 種子源 7 3 初値種子 7 5 接線 表性實施例說明 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -1〇 - 525177 A7 B7 五、發明説明(8 ) (請先閲讀背面之注意事項再填寫本頁) 第1圖爲一典型非揮發性記憶體系統某些主要組件之 圖。控制器1 1在接線1 3上與一主機系統溝通。可能佔 用其本身積體電路晶片之控制器1 1在接線1 5上平行溝 通至一或更多非揮發性記億體,即所說明之一記憶體1 7 。記憶體1 7包含一記億體晶格陣列及相關周邊電路3 7 ,它可與控制器介面3 9 —起形成在一分開之積體電路晶 片上。 在這實例中,在接線1 5上於控制器1 1與記憶體 1 7之間傳輸使用者資料。記憶體1 7以控制器加以定址 。明確地說,接線1 5內之資料匯流排可爲一位元組寬。 第1圖中所示之記憶體系統可內嵌爲主機系統之一部份或 封裝在如遵循先前所提其中之一插卡標準之插卡內。在一 插卡之情況下,接線1 3中止在插卡上之外接端,與一主 機系統內之一互補插座配接。雖然使用一控制器晶片與多 記憶體晶片是典型的,當然趨勢爲對這種系統藉組合其電 路使用較少之分開晶片。所說明記憶體1 7實例之容量爲 經濟部智慧財凌笱員Η消资合作社印製 2 5 6 Μ位元,因此只需要兩這種記憶體晶片,加上控制 器晶片,加以形成資料容量爲6 4百萬位元組之非揮發性 記憶體系統。使用單一較小容量之記億體晶片造成較小容 量之記憶體系統,一可行銷實例之8百萬位元組系統。反 之,在一系統中,使用一較高位元儲存密度之記憶體晶片 及/或使用更多記憶體陣列晶片將造成較高容量之記憶體 。這種記憶體系統實際上高達1 · 3 G位元組且更大。 控制器1 1 一微處理器或經由控制器介面邏輯2 5連 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X 297公釐)-11 · 525177 A7 ______B7 五、發明説明(9 ) (請先閱讀背面之注意事項再填寫本頁) 接至內部記憶體與具外接組件之介面之微控制器2 3。一 程式記憶體2 7儲存由微控制器2 3所存取之韌體與軟體 ’加以控制記憶體系統操作,從所連接之記億體陣列讀取 資料並傳輸該資料至主機。從主機寫入資料至記憶體陣列 ’並實施多數其它之監視與控制功能。記憶體2 7可爲一 然後以由某種形式之非揮發性記憶體資料加以初始化之揮 發性再程式化之隨機存取記憶體(R A Μ ),一非可再程 式化之非揮發性記憶體(R 〇 Μ ),——次可程式化之記 憶體(〇Τ Ρ )或一可再程式化之快閃E E P R〇Μ系統 。如記憶體2 7爲可再程式化,則可建置控制器允許主機 系統將它加以程式化。在其它資料之間,即來自由非揮發 性記憶體所讀取表之資料可使用隨機存取記憶體(R A Μ )2 9加以儲存,該非揮發性記憶體是在讀取與寫入操作 期間加以存取的。 經濟部智慧財產¾¾工消#合作社印災 邏輯電路31與主機通訊接線13爲介面’而另一邏 輯電路3 3則經由接線1 5與記憶體陣列爲介面。使用另 一記憶體3 5爲緩衝器’暫時儲存在主機系統與記憶體 1 7之間傳輸之使用者資料。因具快速存取及預期作有效 控制器操作之其它特性之記憶體具那特性’除了儲存操作 韌體者外,控制器中之記憶體通常爲揮發性。數個揮發性 記憶體可便利地被貫際組合成一卓疋丨思目豆。 記憶體1 7之邏輯電路3 9 ,經由接線1 5與控制器爲 介面。邏輯電路3 9之目的在產生訊號給在分開匯流排與 控制線上遞送之記憶體晶格陣列3 7 °接線4 1中提供各 本紙張尺度適用中國國家標隼(CNS〉Α4規格(210Χ 297公釐1 ~-12-~ 525177 A7 B7 五、發明説明(1〇 ) (請先閲讀背面之注意事項再填寫本頁) 種控制訊號。資料匯流排4 5攜載被加以程式化成或讀自 非揮發性記憶體之使用者資料。且位址匯流排4 7攜載被 存取加以讀取使用者資料’寫入使用者資料或抹除記憶體 晶格區塊之記憶體部份之位址。爲回應電路4 1中之控制 訊號,電源控制電路4 3如需要提供各種電壓與電流經由 接線4 9操作記憶體晶格陣列3 7。所包含者爲施加至位 元線及記憶體晶格陣列3 7閘極之電壓’這些適合程式規 劃,讀取或抹除由接線4 7中一位址所指定之那些晶格中 之某些晶格。 在一典型快閃記憶體實施中,將陣列之記憶體晶格分 成區塊,當中各區塊爲記憶體晶格之最小可抹除單兀’ 一 個別區塊中之所有晶格是可同時加以抹除的。一向,同時 抹除許多區塊。且程式規劃至記億體陣列內之資料以首先 已被抹除之區塊出現。在一共通實例中,各區塊持有 經濟部智慧財產¾¾工消費合作钍印奴 5 1 2位元組之使用者資料,加上與使用者資料有關連及 /或當中儲存附加資料之記憶體晶格區塊有關連之眾多位 元組附加資料。在一特定電流實施中’這種區塊形成兩列 記憶體晶格。在另一實例中,各區塊持有3 2 7 6 8 (= 6 4 X 5 1 2 )位元組之使用者資料,加上附加資料。作 爲以使用者資料相同區塊之儲存附加資料之替代方式,可 以那目的專用之其它區塊儲存某些或所有附加資料。 在許多快閃E E P R〇Μ系統中,與各區塊之電流快 閃記憶體相關之附加資訊項目之一爲區塊已碰到之抹除/ 再程式化循環次數。對許多目的而言,這區塊經驗計數是 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公瘦) :扔- 一 — 525177 A7 _ B7______ 五、發明説明(11 ) (請先閱讀背面之注意事項再填寫本頁) 有用的,主要者稍早已加以說明。當更新一區塊經驗計數 標註區塊之抹除或再程式化事件時,首先讀取並將爲區塊 儲存在非揮發性記憶體之目前經驗計數儲存在暫時記憶體 中,通常爲控制器內之揮發性記憶體。然後這所讀取之計 數加以更新,表示發生後續事件,如計數增加一,然後將 所更新之計數重新寫回非揮發性記憶體區塊。這包含需時 間之顯著操作次數且這因此負面影響到記憶體系統之效能 〇 經濟部智慧財是笱員工消費合作社印製 根據本發明之一主要實施,每次抹除及再程式規劃其 相關區塊時並未更新經驗計數。而是,較不常以對所計數 之抹除/再程式化事件率有一比例常數關係之平均率加以 更新壓縮計數。例如,如一快閃記憶體具大槪 .1 0 0 0,0 0 0抹除/再程式化循環壽命時,且只以大 槪4 0 0 0循更新一次壓縮計數時,則更新程序只發生大 量循環事件之1 / 4 0 0 0。記憶體操作期間效力於更新 壓縮經驗計數之時間量顯著小於當以各事件更新一經驗計 數時。此外,儲存要保持計數所需位元數明顯從要保持實 際計數所需者減小,所以要保持這計數在非揮發性記憶體 中所需空間即明顯減小。例如,如保持1 0 0 〇 ,0 0 0 循環之一實際計數,要從1至1 ,0 0 0,0 0 0計數各 次數,每一區塊約需3位元組。另一方面,如平均爲只計 數每一第4000事件,則最大計數約250,且這可被 保持在一位元組中。在這賨例中,附加記憶體空間中所節 省的因此爲每區塊兩位元組。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) . ^4 - 525177 A7 B7 -----—~^ 五、發明説明(12 ) (請先閱讀背面之注意事項再填寫本頁) 在這實例中將所保持之計數乘以4 0 0 0永遠可表示 一區塊所經歷事件之實際次數,但儲存在控制器記憶體 2 7中之記憶體系統操作靭體,如個別區塊之使用表示, 最好直接進行壓縮計數。藉降低更新監視發生任何其它事 件計數之頻率,不管是在一非揮發性記憶體或某些其它電 子系統內皆形成改善效能與降低記憶體空間需求之相同好 處。 經濟部智慧財產¾肖工消費合作社印製 爲保持壓縮計數一優選技術包含產生一系列隨機數, 其中,爲回應各新事件,產生一新次數且每次所產生之隨 機次數等於那些次數中一預選次數時即更新壓縮計數。例 如,如使用隨機次數從1至4 0 0 0之產生器時,每次事 件發生時即生一新次數,且當它發生時即選取一特定數, 如2 7 5 0加以更新所保持之計數,每次隨機次數產生器 輸出等於2 7 5 0時將會更新壓縮計數。平均每4 0 0 0 事件發生一次。雖然已發生事件次數與壓縮計數間沒有一 精確關係,卻有一緊密相互關係,尤其是在已發生一大量 事件後。爲了說明之實例起見,已經發現壓縮計數之準確 度已足夠,尤其是在已發生數拾萬事件後。在所說明:實 例應用中,這是當經驗計數資訊在決定何時需替換個別記 憶體區塊時變得十分有用。 作爲一實例,第2圖觀念上說明在第1圖之非揮發性 記憶體系統中所實施之這種程序。每次在接線5 3中施加 一增加脈衝時,隨機次數產生器5 1即在接線5 2輸出一 新隨機次數。當接線4 1之一命令指定一抹除操作時,在 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -15 - 525177 A7 ________B7___ 五、發明説明(13 ) 接線4 9 一電壓脈衝之初即發生增加脈衝。說明這訊號組 合。由一及閘5 4所確認。在這種抹除電壓脈衝期間同時 抹除如接線4 7中一位址所指定之記憶體3 7之一或更多 δ己fe體晶格區塊3 8。在一特定實施中,同時抹除1 6個 區塊。向來,施加一單抹除電壓脈衝。與隨機次數產生器 相關之次數組中所含之一次數是儲存在以非揮發性方式如 5 5所表示之系統內之一預定位置。接線5 2中由隨機次 數產生器5 1所產生之各新次數以比較器5 7與記億體 5 5中所儲存之次數比較。當兩數符合時,接線5 9中之 一訊號使壓縮計數R爲目前抹除之各區塊而更新。當比較 爲負時(即兩數不符合),大半時間爲這種情況,則未發 生這種更新。這種比較可以使用邏輯閘之硬體,依速度要 求之軟體或韌體,以彈性及成本考量之要求加以實施。 在一實施例中,以如保留區塊6 1之許多保留區塊中 之一單區塊爲許多使用者資料區塊保持計數。第3圖中略 述這種保留區塊之資料結構。數位元組之附加資料是保持 在對儲存使用者資料之各大量其它區塊之這一種區塊中, 該大量數依各種區塊容量而定。例如記億體晶格區塊2之 附加( '' 〇Η 〃 )資料包含一壓縮計數之位元組6 3,當 在隨機次數產生器輸出5 2與儲存次數5 5間產生合時即 更新壓縮計數。 在另一實施例中,取代在一分開之保留區塊6 1中所 保持之計數,將其儲存爲區塊之一部份’其中’該計數是 爲這區塊而保持的。例如’參考第4圖’將壓縮計數位元 本紙張尺度適用中國國家標準(CNS) Α4規格(2ΐ〇χ 297公釐)-16 - (請先閲讀背面之注意事項再填寫本頁) 訂 聲 經濟部智慧財產:uT a(工消費合作社印製 525177 A7 B7 五、發明説明(14 ) (請先閲讀背面之注意事項再填寫本頁) 組6 5儲存爲記憶體晶格區塊1附加資料6 7之一部份’ 即儲存使用者資料區塊中之主要晶格。因此,當一起抹除 許多區塊時,在抹除操作時,當隨機次數5 2符合儲存在 5 5之次數時即更新各區塊之壓縮計數。此時在未抹除其 它區塊之壓縮計數下,未做任何事。 還有,在另一實施例中,將計數儲存存在特別致力於 儲存計數而沒有其它種附加資料之區塊中。 經濟部智慧財/i^g(X消费合作社印製 根據許多已知硬體及/或軟體技術中任一項技術可實 施隨機次數產生器5 1。然而,在一特定實施中,以記憶 體控制器1 1之微控制器2 3 (第1圖)加以實施隨機次 數產生器5 1之功能。在抹除脈衝期間,微控制器2 3通 常是閒置的,故在這種脈衝期間可利用它實施產生一新隨 機次數5 2並比較該次數與預定次數5 5加以決定是否存 在符合之功能。使用一標準位移及互斥或演算,其中,回 應各抹除命令,從這演算將一 3 2位元組儲存在控制器 RA M2 9中並在接線5 2中產生一 1 2位元之隨機(藉 此技術,實際上爲假隨機)次數。一 1 2位元之次數提供 4 0 9 6個不同可能組合。如記憶體之壽命期約一百萬循 環’則一位元組將儲存代表實際事件次數之壓縮計數。在 發生各抹除事件時符合儲存在5 5中次數之所產生之隨機 次數5 2之槪率P爲40 9 6分之一。 爲提供更多細節,隨機次數產生器使用一控制器 RAM2 9 (第1圖)中所形成之3 2位元位移暫存器。 對位移暫存器之第二及第三最低有效位元重複實施互斥或 -17- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公董) 525177 A7 _____ B7 五、發明説明(15 ) (請先閱讀背面之注意事項再填寫本頁) 運算’並在位移暫存器所有3 2位元之位移運算期間將因 而產生之位兀饋入位移暫存器之最高有效位元而產生每一 新隨機次數。爲產生一新1 6位元之隨機次數,重複這種 運算1 6次。然後在位移暫存器之1 6最低有效位元與 16主位數OFFFh (二進位形式爲 〇〇〇〇 1111 1111 1 1 1 1 )之間實施 AND運算罩住位移暫存器16最低有效位元中之4最高 有效位元。故每次位移暫存器之1 2最低有效位元變成 000h(0000 0000 0000之二進位形式 )’邏輯AND運算之輸出變成一,且在這種情況,意爲 擊中(符合),而增加壓縮計數R。如位移暫存器之所有 3 2位元確變成一樣是.零則那點後,所有隨後產生隨機次 數亦將爲零。故,這真的發生,則將隨機次數產生器重新 當作種子產生器。 經濟部智慧財4¾員工消費合作T1印製 將留意到利用以上明確說明之隨機次數產生器5 1以 外之某些裝置可產生槪率P。實例包含利用系統雜訊,單 電子裝置中之控隧道事件,某一時間期之無線電主動衰退 ,及隨機發生在某些硬體,韌體或軟體裝置之其它事件。 以下額外說明其它適當之隨機次數產生技術,用於發展一 種子將隨機次數產生器5 1加以初始化。 由於從一無供電狀況下開機,一旦將記憶體系統初始 化後,爲開始進行程序需設定隨機次數產生器5 1 —初値 。這由一以接線7 5中一初始訊號所觸發之種子源7 1所 完成,加以提供一初値種子7 3洽隨機次數產生器5 1。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-18 - 525177 A7 B7 五、發明説明(16 ) (請先閲讀背面之注意事項再填寫本頁) 有許多可使用之替代種子源。以非揮發性方式,其中 之一爲初始化前之記憶體系統操作期間加以儲存隨機次數 產生器5 1之末値5 2。然後迫使隨機次數產生器5 1由 該儲存次數開始。但使用一隨機次數或非相關次數源爲種 子亦實施得令人滿意。在含一時鐘之系統中,所產生之時 間爲一假隨機次數列,初始化時所存在之次數被作爲隨機 次數產生器5 1之種子用。替代性地,可使用相同或異於 隨機次數產生器51設計之一第二隨機次數產生器加以選 擇一種子。對於以上明確說明之隨機次數產生器,重新當 作種子包含位移暫存器所有3 2位元之初始化。 經濟部智慈財產局員工消費合作钍印製 還有用於產生一種子之另一替代技術包含在一可以正 常方式讀取一區塊記憶體中讀取使用者資料。但萬一在初 始化之間資料未變更時爲確保較高度之隨機性,在一特定 實施中採取那種讀取,其由量所分開之界限臨界値位準遠 超過那些讀取資料時所正常使用的。由於讀取界限,最好 以至少某些相同資料是以不同次數加以不同讀出方式,這 預期確保在讀取那資料時會發生許多誤差。爲進而增加種 子之隨機性,可從這有意弄錯之讀取資料產生一第二區塊 之位址,並以可能錯誤讀取資料之相同方式讀取第二區塊 中之資料。如預期要確保隨機性則這可對進一步之循環次 數加以延讀。 在以上說明中,已經假設發生符合之槪率P在記憶體 系統整個壽命中保持相同。然而,在如回應變化之某些相 關狀況或發生之相關事件之某些方式中,有預期要改變槪 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - 525177 A7 __ _B7_ 五、發明説明(Ί7 ) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慈財產^工消費合作社印製 率P之應用。如想要的話,藉改變儲存裝置5 5中預定數 之次數可改變槪率,其中,來自產生器5 1之各隨機次數 5 2是與儲存裝置5 5比較。每次所產生之隨機次數有與 儲存裝置5 5中任一,二或甚至更多預定次數符合時即更 新壓縮計數。當可用於比較產生器5 1之隨機次數輸出之 儲存裝置5 5內之預定次數之數改變時,對任何指定隨機 次數發生符合之槪率P即改變。在一數位系統中,作爲改 變爲了改變槪率而被加以比較之所儲存預定次數之數之替 代方法’可改變儲存裝置5 5中一單次數之位元數及所比 較之個別隨機次數。例如,如隨機次數產生器5 1之隨機 次數輸出5 2爲1 2位元且儲存在5 5之預定次數亦爲 1 2位元,則當需要所有1 2位元之正比較時即發生最低 符合槪率(1 / 4 0 9 6 )。但如另一實例,如只比較各 相同位置中之兩位元則各比較結果之符合有更高之槪率( 1 / 4 )。事實上,這改變可能以隨機次數產生器產生之 可能不同隨機次數之總數,且以那方式,改變了任一隨機 次數將符合預定次數之槪率。在韌體或軟體控制下回應一 使用者之選擇可輕易改變所比較兩數之位元數,且因此爲 可能隨機次數之總數’或回應在記憶體系統之某些其它狀 況或事件中所偵測之變化而自動加以改變。 針對第5圖:流程圖說明在改變發生符合之槪率之一 快閃記憶體系統中之一特定應用。這種操作方法在通常等 於實際計數A之較低次數R下比較高次數更頻於增加壓縮 計數R,因此造成壓縮計數R更準確代表較低次數下之實 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -20- 525177 Α7 Β7 五、發明説明(18 ) (請先閱讀背面之注意事項再填寫本頁) 際計數A。因此改善較低次數下壓縮計數R之解決方法。 藉起初利用低値R下之一高値P並以較高値R進行至較低 値P ( P可變成低於1 / 4 0 9 6且事實上變成低如1 / 32768),這可不必增加儲存壓縮計數R所需之位元 數而加以完成。利用這種方法,範圍從0至2 5 5之一整 數R可代表高計數範圍之高如1百萬之計數,及代表最低 δ十數範圍中低如單一計數之計數。在此處所i兌明之特定快 閃E E P R〇Μ系統實例中,可將與預定次數之相同位元 數比較之二進位隨機次數總數設計成一種各區塊之壓縮計 數R値會被抹除之功能。 在針對第5至8圖所說明加以圖解這種特性之特定實 例中,產生器5 1 (第2圖)所產生之隨機次數5 2及所 儲存之預定次數5 5兩者之長度各爲1 6位元。依壓縮計 數R値而定,以比較器5 7比較不同之各位元數。較低値 之壓縮計數R比較高値(發生符合之槪率較低)之R比較 較少位元(因此有發生符合之較高槪率)。壓縮計數R儲 存在範圍爲〇 — 2 5 5之一位元組中。 經濟部智慧財產^員工消費合作社印製 參考第5圖,程序摘要中之第一步驟7 1在決定何時 實施抹除作業。在步驟7 3當這發生時,使隨機次數產生 器51產生一隨機次數52 (亦見第7圖)。在下一步驟 7 5中,從其非揮發性記錄6 1中讀取目前定址加以抹除 之區塊之壓縮計數R。如前述,這並未表示在第2圖中, 但會了解到是以最好亦實施第2圖中所說明之處理之微控 制器2 3 (第1圖)所加以執行的。將諸如第6圖中所說 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X297公釐) · 21 - 525177 A7 ________ B7 五、發明説明(19 ) (請先閱讀背面之注意事項再填寫本頁) M t —表儲存在控制器之非揮發性記憶體中,俾能在下一 步驟7 7中加以使用。這表所代表之邏輯可以硬體,韌體 ’或軟體加以實施。 藉著在第6圖之表中所讀取之壓縮計數R中找尋其左 邊欄位中所抹除區塊以及藉著在其中間欄位讀取要比較之 位元數加以決定要比較之次數5 2與5 5 (第7圖)之位 元數。如這說明之資訊,第6圖之右邊欄位提供在所比較 之次數5 2與5 5位元間會發生符合之槪率P。注意到不 會比較R最低値〇 - 1 5之位元,因其等於A實際計數値 〇 - 1 5之個別位元。在每次發生之區塊區塊事件,其R 爲小或等於1 5 ,因此,R增加1。但在下一範圍中,R 在1 6 — 3 1中,比較各次數之一位元,如各次數5 2與 5 5相同位元位置之位元7 9與8 1。因此,各例中發生 符合之槪率爲0 . 5。在R爲3 2 — 47間之下一範圍中 ’比較兩位元,諸如次數5 2之位元7 9與8 3以及次數 5 5之位元8 1與8 5,造成在任一例中會發生符合之槪 率爲0 · 25。比壓縮計數R增加到其最高範圍2 4 0 — 經濟部智慧財產笱員工消f合作社印製 2 5 5時,比較1 6位元中之1 5位元,造成從任一比較 中會形成1 6位元中符合1 5位元之槪率非常低(1 / 3 2 7 6 8 )。 在第6圖之表中找尋次數5 2與5 5之位元數,即步 驟8 7 (第5圖)中發生之比較。下一步驟8 9中決定根 據一個別區塊是否有符合。如果有,則在步驟9 1中,將 只有那些於步驟7 5中所讀取之定址區塊中已滿足符合之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -22 - 525177 A7 _B7___ 五、發明説明(20 ) (請先閲讀背面之注意事項再填寫本頁) 個別區塊之壓縮計數R增加1。如區塊組中被抹除之區塊 未產生符合,則對於被抹除區塊結束其程序並由步驟7 1 等待收到另一抹除命令。 雖然說明中之實例包含增加各種次數’也可改而從一 高値至一低値減少一或更多。如何更新壓縮計數R加以記 錄次數5 2與5 5間之比較爲正之事實,例如,是否每次 增加一或更多,每次減少一或更多,或藉某些其它技術, 通常是不重要的,只要以必要時可讀取一有意義値之方式 更新R即可。 經濟部智慧財產笱g (工消費合作社印製 在需知道估計値A之那些情況中’爲了使壓縮計數R 與實際計數A有關,亦選擇性地包含如第8圖中所說明之 一表,作爲故障分析工程師所使用軟體套裝之一部份。( 在大半情況中,因記憶體系統韌體對計數A之關係爲已知 故其可從計數R本身加以操作)。對於左邊欄位中第一組 9 3之壓縮計數R之値,中間欄位中所示之實際計數A相 同。這組在右邊欄位中R與A間之統計標準錯誤偏差爲零 。相當於第6圖中表之第2行之第8圖中表之下一組9 5 ,R値不等於A値。而是,因對每兩事件A,這組中之各 R計數約增加一次,加上左邊欄位中大於1 5之計數R次 數之兩倍,A値大致爲1 5 ,是第一組9 3中之最高値。 類似地,對相當於第6圖中表之第三行之下一組9 7中之 任一 R値,A値爲最後一組9 5中最高R値3 1之A値, 加上大於前組9 5最高計數3 1 R計數之大槪4倍。這種 關係在計數R之所有可能値中繼續。 本紙張尺度適用中國國家標準(CNS ) A4規格(2[0X297公麓)-23 - 525177 A7 _ B7 五、發明説明(21 ) (請先閱讀背面之注意事項再填寫本頁) 由於前組9 3 ,9 5 ,9 7等所代表之不同範圍R中 不同槪率値效果所組合之增加所致,計數r與A間之關係 通常非那些如上所大致決定者,尤其是當r値變高時。結 果’第8圖中表之中間欄位包含一額外未知項X。雖然R 與A間之關係近似於包含X値之數學模式,對於第8圖中 表之中間欄位之各指定R,通常最好靠經驗產生A之期望 値(即平均値)。當中實施這程序之記憶體系統最好藉著 使至少一組區塊受到不管是實際或模擬之某次數之抹除事 件加以操作,其中之次數從0延伸至預期爲那種記憶體所 遭受之最大次數。在這測試期間監視由系統所保持之壓縮 計數R及抹除循環次數之實際計數A兩者。後者說明第8 圖中間欄位之値。利用實際記憶體系統產生相當於壓縮計 數R之實際計數A,考慮到隨機次數產生器5 1之各種缺 點,系統其它選項及程序。就數學上而言,將所有這種因 素加以正確模式化是困難的。 經濟部智慈財/4芍肖工消費合作社印災 第8圖右邊欄位中之錯誤次數當預期要包含他們時, 也最好以這種經驗性技術加以決定。在許多記憶體區塊之 大量循環次數期間保持計數R與A,統計上以諸如藉這種 差異群數之標準偏差之某些方式加以表示不同區塊間之差 異。爲了評估預期精確度以及要儲存計數與記憶體系統使 用者所診斷所需之必要記憶體空間之間之各種交易,這欄 位是有用的,但在系統作業期間,通常不爲控制器1 1所 使用。 雖然此處所說明之實例是爲了保持以快閃 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -24- 525177 A7 B7 五、發明説明(22 ) (請先閱讀背面之注意事項再填寫本頁) E E P R〇Μ系統之區塊所受到之抹除/重寫次數計數, 亦可以類似好處將這些技術應用到如特別是當對記憶體晶 格之每一區塊組區塊保持一事件之分開計數之這種系統中 加以計數其它事件。一實例爲如表示那些區塊之某些問題 ’加以計數個別區塊受到界限掃描資料復原技術之次數。 爲了復原在不同狀態下不可讀取區段之使用者資料,另一 實例在計數錯誤修正碼(E C C )所實際進行之次數。爲 了補償隨時間已發生之干擾,另一實例在保持區塊藉擦洗 要使裡面資料重淸至其適當界限位準之次數。在這些與其 它情況中,一區塊,一子區塊(區段),或一組區塊所遭 受之大量這種事件表示他們具某些問題。記憶體控制器可 使用這資訊取代這區塊,子區塊,或這組問題區塊或採取 某些其它補救行動。 而且,上述計數技術不限於與快閃E E P R〇Μ或其 它非揮發性記憶體系統使用。這些技術已應用在必要或預 期保持發生在作業或使用系統期間之一或更多事件之計數 之任何電子系統。 經濟部智慧財產局Μ工消費合作社印製 雖然本發明各方面已針對特定典範實施例加以說明, 要了解的是本發明有保護附加申請專利項目所有範圍內之 權利。 附錄 一種新的壓縮推測整數之事件計數器設計 這種觀念適用於當必須保持某事件已發生次數之記錄 ^紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公H - 25 - 525177 A7 B7 _ 五、發明説明(23 ) (請先閱讀背面之注意事項再填寫本頁) 時之任何情況。保持一事件已發生次數之通常方式在分開 每次發生一事件時增加計數之計數器。如可能發生事件之 最大次數爲Μ次,則要儲存這資訊時計數器需N二 1 〇 g 2 Μ位元。故作爲一實例’如一計數器要保持多 達1百萬事件時,則迫使計數器獻出2 0位元=3位元組加 以儲存這計數。注意到2 0位元=2 · 5位元組=2 0位 元,且2 2Q = 1 0 4 8 5 7 6。現在,如需要許多這種事 件計數器,則要儲存所有計數所需之總記億體是實際存在 的。一根據一區段一計數器之原則’這正是在快閃記憶體 中要執行熱計數之情況。而且,根據記憶體效能速度及常 常更新各區段熱計數所產生之損耗,在區段被程式化或抹 除之每一場合下更新各區段之熱計數可是一種負擔。已包 .含熱計數之各5 1 2位元組區段,傳統上已需要3個額外 位元組加以儲存區段已被循環(程式化與抹除)之次數。 使用固定增量槪率之簡單方法 經濟部智慧財產¾¾工消費合作社印製 新觀念允許壓縮每區段3熱計數位元組至每區段1熱 計數位元組。如熱計數願放棄精確度,則以其最簡單之形 式,新熱計數設計如下:使用一 1 2位元之假隨機次數產 生器,熱計數可產生之槪率爲P (在這情況下,p = 1 / 4096=0.〇〇〇2441)。產生這槪率之一種方 式爲在一區段被程式化,或抹除之每一場合產生一隨機 1 2位元之二進位制整數。如這1 2位元整數符合一特定 12位元整數(比方說是10 1111010001)貝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-26 - 525177 A7 _________B7_ 五、發明説明(24 ) (請先閱讀背面之注意事項再填寫本頁) ’且只有則將相當於要被寫入之區段之計數器予以增加。 注意到2 1 2二4 〇 9 6。每次程式規劃一區段時,這區段 之計數器增加整數値1之槪率爲.P。平均而言,每 4 〇 9 6程式化事件會增加計數器一次。 現,在我們必須區別一指定區段已被程式化之實際次 數之實際計數A及大致爲小於A 4 0 9 6倍之這計數代表 R °我們所記錄且保持者爲R = !·。在任何指定時間之R 値將不會恰決定A = a之値,但將估算A値之停球。當R 爲小時,R爲A之一非常差之指標,但當R變得較大時, 在相對意義之R變成A之一較正確指標。此處之'、R 〃與 '' A 〃代表隨機變數,但是,r 〃與'' a 〃代表這些隨 機變數可取得之某一整數値。 我們可定義E爲增量中之事件R。然後:槪率(E ) =P r (E)=p,且槪率(非 E)=Pr (E)=l — P '' r 〃 = E嘗試發生'' a 〃次之次數=槪率密度函數f (r | a )由二名制分佈所指定之隨機變數:
Pr ( R=r I A=a) = f(r | a) = (a! / (r! (a - r)!)) ρΓ (1 - p) ^ 經濟部智慧財4¾¾ Μ 4費合汴钍印製 {R平均値} =Exp (R) =a · p,以及 {R 標準偏差} = SD (R) = V〔—a.P.( 1 -pH 以上公式以二名制分佈很有名。爲了這熱計數設計,我們 需知所指定某已知値R之期望値A,以及所指定某已知値 R之標準偏差。這是因爲在任何時候只儲存並擷取R値, 且未知已保持之正確A値。 -27- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 525177 經濟部智慧財產笱貨工消費合作杜印製 A7 B7 五、發明説明(25 ) 誘使去寫Exp (A | R=r) =r/p。雖然這可 ㊣正確’爲能確定,必須援用具式(B a y e s )定理,得出 Pr (R二r |A二a)=f (a I r)式,且然後可使 用這槪率密度函數加以計算E χ p ( A丨R = r ),及 S D ( A I R )。具式定理說明下列: [Pr(A = a| η 叫]=「Pi—(上= a) · Pr ( A = a, 一 Pr(R = r) _ 利用以下等式可改寫以上方程式右邊之分母: Μ
Pr (R = r) = X Pr ( R = r & A = s) »-r 其中,我們知道實際計數A永遠不小於R之表示(因此總 和起自r ),且我們假設實際計數A永不超過某大次數Μ (比方說是Μ=100〇000或Μ=1〇〇〇〇000 )〇 因此,{ A = r ,A=r + l ,A=r + 2 .......... ,A = Μ }形成一分區。而且,依條件槪率之定義: Μ Μ [Pr ( R = r & A = s)三[Pr ( R = r I A = s) . Pr (A = s) s-r *-» 統計學中有一定理稱爲''見式估算之均衡分佈允許〃 ,其說明在如我們此處所具有之情況中,可安全假設隨機 變數A爲均衡分佈的。另言之’如我們假設實際計數永不 超過Μ,且我們不知代表R之値,則依時間之某些隨機例 之Α値可爲從0至Μ之任何整數。其中之各整數値與任何 其它整數有相同可能性。因此,p r ( Α二s )=常數= 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公羡)-28 - -----ί : „IT (請先閱讀背面之注意事項再填寫本頁) 525177 A7 B7 五、發明説明(26 )(1 / ( Μ + 1 )),且我們從總和中拉出這常數: [^Pr(R=:rl A = s) - Pr(A = s)1 = fpr(A = s) - |:Pr(R = r| A-s)^ 且因A爲均衡分佈,故我們知道對任何値s ,及任何値a ,Pr (A^s) = Pr ( A = a ): [Pr (A = a| R==r)]·
Pr ( R = r I A = a) * Pr ( A = a) Pr (R = r)
Pr ( R = r I A = a) · Pr (A = a) — ^][Pr (R = r & A = s)]
Pr ( R = r j A = a) * Pr ( A = a) Pr(R = r| A = a) M [Pr(A = s)]^[Pr (R = r | A = s)] - *=r - M ^[Pr(R=r| A = s)] _ s=r . ΣI ΡΓ(ΐ-Ρ)(β·Γ) s=r V*/
Pr(l- P) (e~r) (請先閱讀背面之注意事項再填寫本頁) 其中: a] a! 、rj r!(a- r)! 因此: a) pr(i-p) (a-rl a! [Pr (A = a|R = r)]: r!(a-r)! pr(i-p) (a-r) a! r!(a-r)!
Prd~P)(^r) M s! 經濟部智慧財/1¾¾工消費合作社印製 a! a-r+l ) (a —r)! pr(i-p) (a^r) Π(卜〇 pr(i-p) (a-r)
Prd-P) («-0 M c I m3(H)! t (卜P) (a-r) (»-* + 0 π(卜丨)
Pr0-P)(s'r) ΡΓΣ (*-*+0 ]>-〇 (1 一 p) (*-r) (wl) (1 —P)(s -Γ) 假設(R = r )時(A = a )之槪率 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -29 - 525177 A7 ----______ 五、發明説明(27 ) 假設R > r時,Α之平均値爲: Μ
Exp(A| R- r) = ^a. f(a|r)
A
R )之變量爲: (A| R = r) = Exp (A21R = r) -[Exp (Aj R = r)]2 假設R = r時A之標準偏差爲: SD (A I R = r) = ,/Exp (A2 I R = r) - [Exp (A | R = r)]2 ί>2.物 £a-f(a|r) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產.¾¾工消費合作社印製 明顯地從以上公式,甚至在這P =常數之情況下’計 算亦需要電腦程式。然而,可使用華德方程式(Wald’s Equation )(見約翰維萊 & 聖子(John Wiley & Sons )( 1983)出版,雪爾登羅斯(Sheldon M. Ross )所著推 測程序一書第5 9頁)隨即作出下列表示式·· E x p ( A I R:]:) = Exp (R | A==a)/p=r/p。因此 ,在 P = l/ 4096 之情況下,Exp (A I R=r) =4 0 9 5 · r o 假設某些値之R=r ,計算A之期望値與標準偏差之 另一方法爲實施蒙地卡羅(Monte Carlo )模擬。當採用如 下節中所討論之 ''與r具相依性之p値演算〃之更複雜演 算時,這些模擬尤其有用。而且因任何隨機次數產生設計 真的產生可能未具完美均衡分佈之一假隨機次數,在上面 實施蒙地卡羅模擬之最佳平台包含將量產之相同處理器與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-3〇 - 525177 A7 B7 五、發明説明(28 ) 韌體。依此方式,也可將隨機次數產生設計之缺點納入模 擬。 (請先閱讀背面之注意事項再填寫本頁) 這簡單情況之蒙地卡羅模擬將包含兩階段。第一階段 句含兩迴圏,一迴圈巢迴在另一迴圈內部。每通過一次, 內迴圈將增加實際計數、、a 〃一次。而且每次整數a 〃 增加時即產生1 2位元之隨機二進位整數b ,如果且僅如 這整數變成等於1 0 1 1 1 1 0 1 0 0〇1 〃 ,則增加 表示數r 〃。如先前所討論,這種符合之槪率爲1 / 4 0 9 6。注意到在外迴圈內及內迴圈外,設定v' a 〃與 ''r 〃爲零。這允許每一次嘗由a = 0與r = 〇開始。只 經濟部智慧財產^a(x消費合作钍印製 要r < 2 5 6即重複內迴圏。平均內迴圈將跑1百萬次。 當區段循環大致上爲一百萬次時(直到r飽和在 255 10 = 111111112)內迴圈即模擬對一單 區段之熱計數所發生者。這可被稱爲單一嘗試。另一方面 ,外迴圈模擬許多嘗試。外迴圈可跑1 0 0 0 0次,產生 統計上許多嘗試之明顯樣本。爲將第一階段期間必須儲存 二資料減至最小,我們只需記錄那些相當於增加'' r 〃之 A a 〃値。一檔案可致力於'' r 〃之各固定値。故例如’ 檔名r 123。out將包含10000個整數,這 10000個整數爲經過10000次嘗試時,每次 〃剛變成1 2 3之'' a 〃値。我們將產生2 5 5個輸出檔 案。在第2階段,處理各2 5 5個輸出檔得到各2 5 5個 非零r 〃値之平均値與標準偏差。 本紙張尺度適用中國國家標準(CNS ) A4規格(210x 297公釐)-31 - 525177 A7 B7 五、發明説明(29 ) 使用變化增量槪率値之更複雜方法 (請先閱讀背面之注意事項再填寫本頁) 爲了對不同、、r 〃値保持(假設R = r時;A之標準 偏差)對(假設R二r時,A之期望値)之比率幾乎爲常 數可採用一種更複雜之演算。這是有用的,因它根據'' r 〃値所知,限制、、a 〃値之相對不確定性。在這新設計中 ’增加、r 〃之槪率P 〃與目前之r 〃値有關。 如 r<16,則 p = l/ 2Q = 1.0 如 16$ r<32,則 ¢) = 1/ 2^1/2 = 0.5 如 32$ r<48,則 P=1/22=1/4 = 0.25 如 48 $ Γ<6 4,貝ij p = l/23 = l/8 = 0.125 如 240 $ γ<256,貝[jp = l/215 = l/32768 = 0.000305 '' r 〃可以二進制形式表示爲一簡單計數,從 〇〇0〇〇〇0 0至1 1 1 1 1 1 1 1 ,相當於十進制從 經濟部智慧財產^B (工消費合作社印製 〇至2 5 5。以1 6進制,r 〃値範圍可從〇 〇 h至 F F h。熱計數''Γ 〃之各使用者將備有一對各2 5 6不 同〃値提供一 A之均値,及一 A之標準偏差之表。另 外,如稍後之討論,x' r 〃以4位元之對數假數與一 4位 元指數形式表示。但稍後之表示不過也是麻煩的。 對這設計之蒙地卡羅模擬非常類似於先前討論之簡單 設計,如上面之說明,其差異爲現在之p 〃値將依目前 之'' r 〃値而定。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -32 - 525177 A7 __________ B7 五、發明説明(3〇 ) 對一特定記憶體之新熱計數與計數器設計 (請先閱讀背面之注意事項再填寫本頁) 各分頁(6 4區段)將具有從分頁本身加以儲存並儲 存在另一分頁一表中之一單,位元組長,熱計數。每次決 定熱計數之計數需增加時即在控制器R A Μ中將它更新。 每次抹除一分頁時即決定是否增加相應之熱計數。在這種 設計中,增加熱計數之機會將大致與計數現値成反比例。 經濟部智慧財產;1ITS工消費合作钍印災 爲了包含約5 0 0 0分頁之熱計數,包含熱計數之表 將必須爲約5 0 0 0位元組。假設2 3 Q = 1 G位元,則要 有1G位元之使用者容量需4 0 9 6分頁。只包含1 〇區 段之表將可包含整顆晶片之熱數。這表之各後續位元組相 當於下一實際分頁之熱計數。當正寫入數分頁時,可在 R A Μ中更新熱計數。直到碰到一分區邊界,在該點上一 次更新相當於這分區之包含熱計數表之區段。我們可定義 一熱計數表爲包含6 4位元組,各位元組爲一單分頁之熱 計數,該分頁屬於相同分區。一熱計數表並未分割跨在兩 區段上,即,各 ''熱計數表區段〃包含8個整體 ''熱計數 表")。 每次一讀取或寫入作業跨一分區邊界時,即更新一熱 計數表區段,並讀取及處理所有熱計數表區段使現在能實 施損耗測量位準,搓磨,及除退活動。熱計數位元組之邏 輯位階代表相應分頁之實際位階。而且,熱計數表之邏輯 位階代表相應分區之實際位階。 更新一熱計數區段通常甚至不需抹除,因如同與任何 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -33 - 525177 Α7 Β7 五、發明説明(31 ) 其它區段,更新一區段只需在一新預抹除區段中寫入區段 資料’並更新圖表反應最新版資料存在之處。因一分區包 含6 4分頁’相當於這分區之熱計數將只爲6 4位元。在 這設計中,於一百萬循環時間,各分頁之單位元組熱計數 只增加2 5 6次。故只要一增加,甚至假如我們更新各分 頁熱計數時,包含5 1 2分頁熱計數之區段永不會移動, 則熱計數表區段將會被更新5 1 2 X 2 5 6 = 1 3 1 0 7 2次。這假設各與每一 5 1 2分頁已被循環一 百萬次。如使用者區段可容許一百萬循環,則熱計數區段 也可容許13萬1千循環。 熱計數設計 相當各分頁之8位元計數將包含4位元之對數假數Μ ,及4位元之指數Ε。故如熱計數讀値爲: 01〇1〇〇1〇,則M=〇l〇l2=5i〇且Ε = 0 0 1 0 2 = 2 i。。因在此實例中,指數爲2 i。,我們必 須加入修正頁,A二1 1 0 0 2至對數之假數產生一有效假 數N,其中,N = N (E),且A = A (E)皆爲正之函 數。現在底數爲10之實際熱計數爲:N (E) 1Q*2i〇 **Ει〇 = 〔M+A (Ε) 〕* (2**E)另外’底數 爲2之熱計數爲:Ν (Ε) * (10) **Ε對於從〇至 1 5計數’分頁之每一次抹除將1 0 確定增加熱計數 。對於從1 6至4 6之計數’每一次抹除具5 〇 %增加熱 計數之機會。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公* ) -34- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財/i^a(工消费合作社印製 525177 A7 _B7______-五、發明説明(32 ) 通常增加之槪率p爲E之函數,設爲p = l/ (2* * E )以下爲A ( E )値: A(0000)=0000, A(0001)=1000, A(0010)=l100, A(001 1) = 1110, A(0100) = l11 1, A(0101) = l 1 1 1, A(0110)=llll, A(01 1 1) = 1 1 1 1, I HI n LI HI 〆 n m. n u I (請先閱讀背面之注意事項存填寫本頁) 經濟部智慧財4¾員工消骨合作社印製 A(1 1 11) = 11 1 1 假設M=1111,且E=1111時最大可能數L爲: L=(llll+llll)*((l〇)**(lill)=l〇l5792i〇最小之p=l/32768 這相同方法論亦可應用至計數器活動之計數。這_設 計之細節請先所附之E X c e 1工作表。與壽命期之初比 較,因當他們已被循環許多次時,所循環之晶格老得更慢 ’對於損耗測量位準與除退起見,這成比例之熱計數將具 足夠之解決辦法。 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐〉-35 - 、1Τ

Claims (1)

  1. 525177 A8 B8 C3 D8 六、申請專利範圍 1 · 一種保持在電子系統操作期間再發生一事件次數 之壓縮計數之方法,包含: (請先閱讀背面之注意事項再填寫本頁) 決定回應該系統事件之個別發生,發生一隨機或假隨 機槪率P之另一事件是否已發生,以及 根據當隨機或假隨機發生事件已發生之那些場合加以 更新該系統事件發生次數之壓縮計數。 2 · —種保持在電子系統操作期間再發生一事件次數 之壓縮計數之方法,包含: 根據事件之個別發生產生一隨機次數, 決定一產生之隨機次數何時符合至少一預定値,以及 回應符合該至少一預定値之所產生之隨機次數,更新 電子系統內事件發生次數之壓縮計數。 3 ·如申請專利範圍第2項之方法,其中,該至少一 預定値爲可能產生之N個不同隨機次數値之一,在電子系 統中允許發生事件之最大期望次數Μ,且壓縮計數可保持 在高達至少一等於Μ除以Ν之次數。 暖濟郎智慧財4笱員1.消費合阼钍印製 4 ·如申請專利範圍第2項之方法,額外包含依電子 系統初始化,具一由第二隨機次數產生器所產生之次數時 將隨機次數產生器當作種子產生器。 5 .如申請專利範圍第2項之方法,其中,當該事件 之累積次數增加時爲了降低個別產生之隨機次數發生符合 之槪率,決定所產生之隨機次數何時符合該至少一預定値 時即考慮到該事件之次數。 6 .如申請專利範圍第2 — 5項中任一項之方法,其 本紙张尺度逍用中國國家梂準(CNS ) Α4規格(210X297公釐) · 36 - 525177 A8 B8 C8 D8 六、申請專利範圍 中,包含非揮發性快閃記憶體與再發事件之一電子系統中 所實施之方法包含抹除快閃記憶體之定址部份。 (請先閱讀背面之注意事項再填寫本頁) 7 .如申請專利範圍第6項之方法,其中,在施加至 快閃記憶體系統之該定址部份之一個別抹除電壓脈衝期間 ,發生產生隨機次數以及決定所產生之隨機次數何時等於 該至少一預定値。 8 · —種快閃E E P R〇Μ系統,包含: 眾多非揮發性記憶體晶格區塊,其中,可同時抹除別 區塊內之晶格, 一控制器,該控制器包含一控制將資料程式規劃成記 憶體晶格之定址區塊之微處理器,該控制器從記憶體晶格 之定址區塊讀取資料並從記憶體晶格之一或更多定址區塊 一次抹除資料, 在保持計數之眾多記憶體晶格區塊內所提供之儲存裝 置,其中之計數與記憶體晶格區塊之個別區塊有關連, 回應抹除中之一或更多定址區塊,隨機產生一次數之 一次數產生器,以及 經濟邹智慧財4局員JL消費合阼社印製 當產生一隨機次數符合由隨機次數產生器所產生之一 預定之至少一可能次數時,使與抹除中之一或更多定址區 塊有關連之至少一計數被加以更新之一比較器。 9 .如申請專利範圍第8項之系統,其中之次數產生 器特徵爲產生所控制之可能不同隨機次數之總個數之一’ 且其中,可能不同隨機次數之該總個數中該至少之一計數 所控制,該計數與抹除中之一或更多定址區塊有關連。 本紙張尺度適用中國國家梂準(CNS ) Α4说格(210X297公釐) -37 - :
TW090122352A 2000-09-14 2001-09-10 Compressed event counting technique and application to a flash memory system TW525177B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/662,032 US6345001B1 (en) 2000-09-14 2000-09-14 Compressed event counting technique and application to a flash memory system

Publications (1)

Publication Number Publication Date
TW525177B true TW525177B (en) 2003-03-21

Family

ID=24656097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122352A TW525177B (en) 2000-09-14 2001-09-10 Compressed event counting technique and application to a flash memory system

Country Status (9)

Country Link
US (3) US6345001B1 (zh)
EP (1) EP1317756B1 (zh)
JP (1) JP2004509404A (zh)
KR (1) KR100782297B1 (zh)
CN (1) CN100580800C (zh)
AU (1) AU2001288844A1 (zh)
DE (1) DE60131549T2 (zh)
TW (1) TW525177B (zh)
WO (1) WO2002023552A2 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US7113432B2 (en) * 2000-09-14 2006-09-26 Sandisk Corporation Compressed event counting technique and application to a flash memory system
US6851000B2 (en) * 2000-10-03 2005-02-01 Broadcom Corporation Switch having flow control management
US6957202B2 (en) * 2001-05-26 2005-10-18 Hewlett-Packard Development Company L.P. Model selection for decision support systems
US6732221B2 (en) * 2001-06-01 2004-05-04 M-Systems Flash Disk Pioneers Ltd Wear leveling of static areas in flash memory
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
US7246268B2 (en) * 2002-01-16 2007-07-17 Sandisk Corporation Method and apparatus for dynamic degradation detection
JP3833970B2 (ja) 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
FR2851074B1 (fr) * 2003-02-10 2005-04-22 St Microelectronics Sa Memoire flash sectorisee comprenant des moyens de controle et de rafraichissement de cellules memoire
JP4289026B2 (ja) * 2003-05-28 2009-07-01 日本電気株式会社 半導体記憶装置
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
TWM264642U (en) * 2004-08-27 2005-05-11 Incomm Technologies Co Ltd Flash memory device having plural communication protocols
JP4261462B2 (ja) * 2004-11-05 2009-04-30 株式会社東芝 不揮発性メモリシステム
US7441067B2 (en) 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US7395404B2 (en) 2004-12-16 2008-07-01 Sandisk Corporation Cluster auto-alignment for storing addressable data packets in a non-volatile memory array
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
US7366826B2 (en) * 2004-12-16 2008-04-29 Sandisk Corporation Non-volatile memory and method with multi-stream update tracking
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
US7315917B2 (en) 2005-01-20 2008-01-01 Sandisk Corporation Scheduling of housekeeping operations in flash memory systems
US20060161724A1 (en) * 2005-01-20 2006-07-20 Bennett Alan D Scheduling of housekeeping operations in flash memory systems
US7283395B2 (en) * 2005-06-24 2007-10-16 Infineon Technologies Flash Gmbh & Co. Kg Memory device and method for operating the memory device
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
US7495966B2 (en) 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
US7778077B2 (en) * 2006-05-15 2010-08-17 Sandisk Corporation Non-volatile memory system with end of life calculation
US7474560B2 (en) * 2006-08-21 2009-01-06 Micron Technology, Inc. Non-volatile memory with both single and multiple level cells
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7716538B2 (en) 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
WO2008038260A1 (en) * 2006-09-27 2008-04-03 Nds Limited Counter in memory
US20080091901A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Method for non-volatile memory with worst-case control data management
US20080091871A1 (en) * 2006-10-12 2008-04-17 Alan David Bennett Non-volatile memory with worst-case control data management
KR100817204B1 (ko) * 2006-12-22 2008-03-27 재단법인서울대학교산학협력재단 플래시 메모리의 매핑 방법 및 장치
KR100929155B1 (ko) * 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7929372B2 (en) * 2007-01-25 2011-04-19 Samsung Electronics Co., Ltd. Decoder, memory system, and physical position converting method thereof
US7573773B2 (en) * 2007-03-28 2009-08-11 Sandisk Corporation Flash memory with data refresh triggered by controlled scrub data reads
US7477547B2 (en) * 2007-03-28 2009-01-13 Sandisk Corporation Flash memory refresh techniques triggered by controlled scrub data reads
US20080294813A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Managing Housekeeping Operations in Flash Memory
US20080294814A1 (en) * 2007-05-24 2008-11-27 Sergey Anatolievich Gorobets Flash Memory System with Management of Housekeeping Operations
CN101377958B (zh) * 2007-08-31 2010-12-15 上海华虹Nec电子有限公司 监控闪存擦写性能的方法
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US8296498B2 (en) * 2007-11-13 2012-10-23 Sandisk Technologies Inc. Method and system for virtual fast access non-volatile RAM
KR101517185B1 (ko) * 2008-04-15 2015-05-04 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US7924623B2 (en) 2008-05-27 2011-04-12 Micron Technology, Inc. Method for memory cell erasure with a programming monitor of reference cells
CN101645309B (zh) * 2008-08-05 2013-05-22 威刚科技(苏州)有限公司 非挥发性存储装置及其控制方法
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
KR101033465B1 (ko) * 2008-12-30 2011-05-09 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 및 이를 위한 리드동작 제어 방법
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8094500B2 (en) * 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8700840B2 (en) * 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US20100174845A1 (en) * 2009-01-05 2010-07-08 Sergey Anatolievich Gorobets Wear Leveling for Non-Volatile Memories: Maintenance of Experience Count and Passive Techniques
US8244960B2 (en) 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
KR20100091544A (ko) * 2009-02-10 2010-08-19 삼성전자주식회사 메모리 시스템 및 그 마모도 관리 방법
US8806144B2 (en) * 2009-05-12 2014-08-12 Stec, Inc. Flash storage device with read cache
JP5813380B2 (ja) * 2011-06-03 2015-11-17 株式会社東芝 半導体記憶装置
CN102253894B (zh) * 2011-06-14 2013-09-04 沈阳建筑大学 一种闪存存储器等概率连续空间存储文件的方法
US20130031431A1 (en) * 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US8694754B2 (en) * 2011-09-09 2014-04-08 Ocz Technology Group, Inc. Non-volatile memory-based mass storage devices and methods for writing data thereto
US9026592B1 (en) 2011-10-07 2015-05-05 Google Inc. Promoting user interaction based on user activity in social networking services
US9183259B1 (en) 2012-01-13 2015-11-10 Google Inc. Selecting content based on social significance
US8843491B1 (en) 2012-01-24 2014-09-23 Google Inc. Ranking and ordering items in stream
US9177065B1 (en) * 2012-02-09 2015-11-03 Google Inc. Quality score for posts in social networking services
TWI454916B (zh) * 2012-05-08 2014-10-01 Phison Electronics Corp 儲存單元管理方法、記憶體控制器與記憶體儲存裝置
US8750045B2 (en) 2012-07-27 2014-06-10 Sandisk Technologies Inc. Experience count dependent program algorithm for flash memory
US9454519B1 (en) 2012-08-15 2016-09-27 Google Inc. Promotion and demotion of posts in social networking services
US9213601B2 (en) 2013-12-03 2015-12-15 Sandisk Technologies Inc. Adaptive data re-compaction after post-write read verification operations
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9529570B2 (en) 2014-03-19 2016-12-27 Seagate Technology Llc Random number generation using pulsed programming parameters
WO2015172352A1 (en) 2014-05-15 2015-11-19 Seagate Technology Llc Storage device tampering detection
US9728278B2 (en) 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
US10445251B2 (en) 2015-07-14 2019-10-15 Western Digital Technologies, Inc. Wear leveling in non-volatile memories
US10452533B2 (en) 2015-07-14 2019-10-22 Western Digital Technologies, Inc. Access network for address mapping in non-volatile memories
US10452560B2 (en) 2015-07-14 2019-10-22 Western Digital Technologies, Inc. Wear leveling in non-volatile memories
US9921969B2 (en) 2015-07-14 2018-03-20 Western Digital Technologies, Inc. Generation of random address mapping in non-volatile memories using local and global interleaving
US10445232B2 (en) 2015-07-14 2019-10-15 Western Digital Technologies, Inc. Determining control states for address mapping in non-volatile memories
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
US20210124853A1 (en) * 2016-04-05 2021-04-29 Hewlett Packard Enterprise Development Lp Simulation based on precomputed results of the simulation
US10536266B2 (en) 2017-05-02 2020-01-14 Seagate Technology Llc Cryptographically securing entropy for later use
US10978156B2 (en) 2018-06-29 2021-04-13 Sandisk Technologies Llc Concurrent programming of multiple cells for non-volatile memory devices
US11545221B2 (en) 2018-06-29 2023-01-03 Sandisk Technologies Llc Concurrent programming of multiple cells for non-volatile memory devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61100565A (ja) 1984-10-22 1986-05-19 Green Cross Corp:The インド−ル酢酸誘導体
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
DE69033262T2 (de) 1989-04-13 2000-02-24 Sandisk Corp EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher
US5200959A (en) 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5532962A (en) 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5428621A (en) 1992-09-21 1995-06-27 Sundisk Corporation Latent defect handling in EEPROM devices
JP3641280B2 (ja) 1992-10-30 2005-04-20 インテル・コーポレーション フラッシュeepromアレイのクリーン・アップすべきブロックを決定する方法
FR2700040B1 (fr) 1992-12-31 1995-02-17 Gemplus Card Int Carte à puce avec données et programmes protégés contre le vieillissement.
US5353256A (en) 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device
US5568423A (en) * 1995-04-14 1996-10-22 Unisys Corporation Flash memory wear leveling system providing immediate direct access to microprocessor
EP1114363B1 (en) * 1998-09-14 2005-11-16 Igt Random number generator seeding method and apparatus
US6388259B1 (en) 2000-06-08 2002-05-14 The Boeing Company Radiation detection method and apparatus
US6307779B1 (en) * 2000-07-28 2001-10-23 Micron Technology, Inc. Method and circuitry for bank tracking in write command sequence

Also Published As

Publication number Publication date
DE60131549T2 (de) 2008-10-23
KR100782297B1 (ko) 2007-12-06
JP2004509404A (ja) 2004-03-25
US6643187B2 (en) 2003-11-04
EP1317756B1 (en) 2007-11-21
US20040080995A1 (en) 2004-04-29
EP1317756A2 (en) 2003-06-11
DE60131549D1 (de) 2008-01-03
CN1470058A (zh) 2004-01-21
WO2002023552A3 (en) 2003-01-30
US6345001B1 (en) 2002-02-05
KR20030051650A (ko) 2003-06-25
US20020075728A1 (en) 2002-06-20
CN100580800C (zh) 2010-01-13
AU2001288844A1 (en) 2002-03-26
WO2002023552A2 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
TW525177B (en) Compressed event counting technique and application to a flash memory system
US7397707B2 (en) Compressed event counting technique and application to a flash memory system
KR101903577B1 (ko) 다양한 워크로드들에 대한 솔리드 스테이트 드라이브들의 내부 사전 컨디셔닝
JP5016027B2 (ja) 最終期を計算する不揮発性メモリシステム
JP6336767B2 (ja) リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化
JP4105819B2 (ja) 記憶装置およびメモリカード
CN110390979B (zh) 存储器控制器和具有存储器控制器的存储器系统
TWI428739B (zh) 記憶卡之壽命終點恢復及尺寸重整
US11100011B2 (en) Flash translation layer with hierarchical security
CN104134459A (zh) 带有可变验证操作的非易失性存储器(nvm)
US20080072119A1 (en) Allowable bit errors per sector in memory devices
CN109685190B (zh) 一种ic卡掉电保护方法及装置
US9858366B2 (en) Simulator and simulating method for flash memory background
CN108139917A (zh) 从nand媒体快速引导的固态存储装置
CN107817943A (zh) 数据传输方法、存储器存储装置及存储器控制电路单元
JP2016184402A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
KR20170093370A (ko) 데이터 저장 장치
CN115857797A (zh) 存储器控制器和存储设备
KR20170030900A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN116126755A (zh) 存储设备
CN103985403B (zh) 工作时钟切换方法、存储器控制器与存储器存储装置
KR20220144635A (ko) 메모리 시스템 및 데이터 처리 시스템
CN117636967A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees