TW523836B - Method for reducing silicon nitride wet etching rate - Google Patents
Method for reducing silicon nitride wet etching rate Download PDFInfo
- Publication number
- TW523836B TW523836B TW090119371A TW90119371A TW523836B TW 523836 B TW523836 B TW 523836B TW 090119371 A TW090119371 A TW 090119371A TW 90119371 A TW90119371 A TW 90119371A TW 523836 B TW523836 B TW 523836B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- silicon nitride
- scope
- item
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 238000001039 wet etching Methods 0.000 title claims abstract description 9
- -1 nitrogen ions Chemical class 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 238000005496 tempering Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000004744 fabric Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000004575 stone Substances 0.000 claims description 7
- 241001674048 Phthiraptera Species 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000000376 reactant Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 229960002050 hydrofluoric acid Drugs 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 10
- 239000007943 implant Substances 0.000 abstract description 4
- 230000008439 repair process Effects 0.000 abstract description 2
- 229910007991 Si-N Inorganic materials 0.000 abstract 1
- 229910006294 Si—N Inorganic materials 0.000 abstract 1
- 238000000137 annealing Methods 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 235000002256 Diospyros oleifera Nutrition 0.000 description 1
- 244000153389 Diospyros oleifera Species 0.000 description 1
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- JCGREOQPRHNWDP-UHFFFAOYSA-N [O].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 Chemical compound [O].N1C(C=C2N=C(C=C3NC(=C4)C=C3)C=C2)=CC=C1C=C1C=CC4=N1 JCGREOQPRHNWDP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 208000001848 dysentery Diseases 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
523836 五、發明說明（1) 【發明領域】 -錄ί係、有關於—種半導體製程技術，且特別有關於 一種降低氮化矽之濕蝕刻速率的方法。 【發明背景】 粗石夕（叫化）是一種在半導體製程中常見的介電材 :斜::主i的應用是作為氧化石夕層的钱刻罩幕（例如在 士準，觸窗的製程中）Q纟目前的半導體製程中，氮化 要疋以低壓化學氣相沉積法（Low Pressure Chemical eposltion ; lpqw或電漿加強化學氣相沉積法
Enhanced Chemical Vapor Deposition ； PECVD) =:上述兩種方法所形成的氮化砍層在乾蝕刻速率上
Lpd 1大^/]，但在濕蝕刻速率上，PECVD氮化矽層比 L P C V D虱化；ε夕層快1 〇倍左右。 傳統的LPCVD氮化矽層通常都是以以 物沉積而成’所需的溫度約在700。0到80。。〇2 ::反1 用Sl2n6為主反應物的沉積LPCVD 二： 上。然而，此：：ΐ 存取記憶體(DRAM)的製作 冗種低溫沉積的LPCVD氮化矽具有 太：的缺點’舉例而言’以0.25%氫氟酸溶液蝕X :。、 ;=_化石夕與熱氧化法形成的氧切：：二 乎/又有蝕刻選擇性，這使得此種氮化矽層盔法作A 、 氧化矽時的蝕刻終止層。 …、套作為濕蝕刻 备叹计規格達到丨^⑽或丨⑽㈣時，具有金屬—絕緣—金
523836 五、發明說明（2) 屬（Metal-Insulator-Metal ; MI Μ)結構的圓柱形電 # 抑 0 下個世代DRAM的最佳候選之一。請參照第1Α圖，在$ =疋 種圓柱形電容器時，通常需要氮化矽層16作為濕蝕^ ^ 止層以及金屬的擴散阻止層。為了形成圓柱形的下電榀ν 氮化矽層1 6上的氧化矽層14需要以濕蝕刻的方式將^ ^ ，如第1B圖所示。雖然以傳統方式在7〇〇〜8〇〇 示 的LPCVD氮化矽層可以作為蝕刻終止層，但在堆聂、j 工：二=容，的製作是在電晶體形成之I二若使 阻^ = Γ至電Λ化的^生層,會增加連接擴散區的接觸電 疋叩〜警到冤日日體的性能。因此， 温沉積的LPCVD氮化石夕層將有利於降低敎預曾广月匕日使用低 必須解決其濕蝕刻速率太快的問題。"仁疋百先 美國專利第5385630號揭示一種妗加、、甚為^ * 法’係使用〜佈值來增加犧牲氧曰：，速率的方 刻速率。 層相對於％氧化層的蝕 相杈於習知技術用離子佈植祕 ，在本發明中則是以離子人9虱化矽的蝕刻速率 餘刻速率。 〜3 "、、回火來降低氮化矽的 【發明概述】 為解決上述問題，本表 低氮化石夕相對於氧彳卜 的主要目的就是提供一種降 為達上刻速率的方法。 矽層中，然後再利用—^埶，要係將含氮離子佈值於氮化 壞，並形成s i -Ν鍵結。經^，火製程修補佈值所造成之破 _ 、工之述佈值—回火處理後的氮化 〇492-6467W;9〇-〇35；Esmondi ptd 第5頁 523836 五、發明說明（3) 矽層對於氧化矽的 ’因此能作為氧=2 ’例如HF ’具有較高的抵抗能力 中。 勺飿刻終止層，而應用在各種製程當 為痕本發明之上、十、 顯易懂，下文特兴 ^和，他目的、特徵、和優點能更明 細說明如下：、牛 乂佳貫施例，並配合所附圖式，作詳 用以說明習知製作圓柱 【圖式之簡單說明】 第1A〜1B圖為一金η 形電袞％ μα為糸列剖面圖 罨谷态的部分流程。 ——一，— 第2Α〜2C圖為一糸μ 實施例降低ft a\ 1剖面圖，用以說明本發明一較佳 第3圖二夕之濕蝕刻速率的方法。 顯示SiN ^峰^化石夕層中SlH與·的氫濃度變化圖，圖中並 第4圖為氮化矽/氧卟访> 關係圖。 乳化石夕之蝕刻比與氮化矽蝕刻深度的 【符號說明】 11〜導電插塞； 1 9〜金屬層； 1 0 2〜氮化矽層； 104〜氮離子的佈值程序； 1 〇 8〜氧化矽層 ID 1 4 ' 1 g〜氧化石夕層； 1 2、1 6〜氮化矽層； 100〜半導體基底； 1〇2a〜富含氮的氮化矽層 1〇6〜熱回火程序； 【實施例】 上形明的起始步驟，在-半導體基板_ 曰1 u z。在氮化矽層1 〇 2以下的部分，可
0492-6467TW;90-035；Esm〇nd.
Ptd $ 6頁 523836 五、發明說明（4) ::含fl金上，或是數個電性上相互連接的半導體 :’如MOS電曰曰體、電阻、邏輯元件等，為方面起見， 二二層1 °。2 Γ T的半導體基底與積體電路元件僅以標號 化石夕展、之μ *严明的方法主要應用在低溫沉積的LPCVD氮 曰，此種乳化石夕層通常是在65代以下，以 Ν'為反應物沉積而成。氮化石夕層的厚度，一般而言，如 ::作為蝕刻終止層，如在第以圖中的氮化矽層“，其厚 度大約在3 0〜6 0 n m之間。 δ月參照第2 B 圖，進行雜^ J-L· JzL· — 口退仃虱離子的佈值程序104，將％+離 ^ 1〇2二層中，形成富含氮（N — enriched)的氮化矽 ^ 佈值㈣量與濃度會根據氮切層的厚度而 =，^一般而言，氮離子的佈值劑量約在ΐΕΐ2〜ΐΕΐ7^_2 ，=:佈值能量約在〇. 5〜20KeV之間。在較佳實施例中， :ίη層的厚度大約在3〇〜6〇㈣之間，則較佳的佈值 :7勺在1E13〜lE15Cm-2之間’較佳的佈值能量約在卜⑽ 之間。 屮：下來冑子佈值元畢後’進行—道熱回火製程106 二、、回火可在600〜950 t下進行，持續5秒〜3〇分鐘。較 佳者，可在800〜950。(；吓進行，持續5秒〜2〇秒。這道孰回 二製二可：f氮化石夕層中因為離子轟擊所造成的損害以及
SiH與NH鍵的錯排，除此之外，先前所佈值的氣離子更合 與氮化矽層中懸浮的Si與!！形成SiN與NH 曰 FT-IR實驗證實，請參昭第3圖，盆洽干已經過 貝 月…U固八、，會不虱化矽層中S i H與 NH的虱浪度變化圖（圖中並顯示SiN的峰
0492-6467TWF;9〇.〇35;Esmond.ptd 第7頁 523836 五、發明說明（5) 為單位面積的氫原子（H atoms/cm2)，橫座標（1 )為氮化石夕 層沉積後，（2)將氮化矽層以9〇〇艺回火2 〇秒（未佈植任何 離子），（3)以3KeV佈植濃度5E13cm-2的π離子，然後再以 90 0 °C回火20秒，（4)以3KeV佈植濃度5E14cm—2的IV離子， 然後再以9 0 0 °C回火20秒，（5)以3KeV佈植濃度5E15cm_2的 乂+離子，然後再以9 〇 〇它回火2 〇秒。由第3圖（3 )、（ 4)可 知，經過氮離子佈植與回火之後，s i H與〇的氫濃度增加 了，另一外面，SiN鍵的峰區也上升了，表示SiN鍵的確声 力:了、。但相反地，在第3圖（5)中，當氮離子的濃度過量曰 =，過多的氮離子無法形成SiN或關鍵，在熱回火之後， $結的虱離子使得氮化矽層的結構孔洞化㈧π⑽ 而會加速蝕刻速率。 久 化…刻'，橫軸為氮切的 砂盥#几在 凊況下，以Si2C1e在625°C下沉積的氮化 -回火Λ Λ姓刻/匕將近1。但是由第4圖可知，經過佈值 力。圖中以3KeV佑始、* >/於 月顯有較高的抵抗能 火2。= :Γ 的V離子，再以 行到8nm深 其餘刻比可以保持到〇.5直到姓刻進 請參照第2C圖，之後的製 上沉積一層氧化#ln 表才更匕括在虱化矽層102a 氧化矽層。另以‘導歹1如疋以化學氣相沉積所形成的 械研磨等製程來製作所需：η φ f影、蝕亥1卜化學機 ®柱形下電極
523836 五、發明說明（6) 本發明之重‘點，在此不予贅述。然 去除。氧化將氧化層108從氮化石夕層i02a表面 蝕刻時，底下=&八濕蝕刻可使用稀釋的氫氟酸溶液， 止層。—、西3氮的氮化矽層〗〇2a便可以作為蝕刻終 氧化速：發：的方法確實可降低氮化秒相對於 選擇率，以解决低；^因此提高了氧化石夕對氮化石夕的餘刻 之氮化石夕層無法作目沉積法⑽Vd)在低溫沉積 別適用於（但不限於彳/、"止層的問題。本發明的方法特 造。 於）下個世代的圓柱形電容器DRAM的製 雖然本發明已w+ 限定本發明，任何熟ΐ此：ΪΞ揭離f其並非用以 和範圍内，當可作此 不脫離本發明之精神 範圍當視後附之申與潤飾，因此本發明之保護
甲％專利範圍所界定者為準。 I m 0492-6467TWF;90-035;Esmond.p t d 第9頁
Claims (1)
- 523836一種降低氮化矽之濕蝕刻速率的方法 包括下列步在半導體基底上沉積一氮化石夕層； 佈值含氮離子於該氮化石夕層中；以及 對該氮化矽層進行熱回火。 其中该氮化石夕 其中該氮化矽 其中該含氮離 其中該含氮離 其中該含氮離 其中該熱回火 其中該熱回火 ^ 2·如申請專利範圍第丨項所述之方法， 層係以低壓化學氣相沉積法所形成。 夕3·如申請專利範圍第2項所述之方法， 層係以Si2Cle與NH3為反應物沉積而成。 4·如申請專利範圍第1項所述之方法， 子為N2+離子。 5·如申請專利範圍第1項所述之方法 子的佈值劑量為1 E1 2〜1 E1 7cnr2。 6 ·如申請專利範圍第5項所述之方法 子的佈值能量為0.5〜2〇KeV。 ^ 7 ·如申請專利範圍第1項所述之方法 係在6 0 0〜9 0 0。〇下進行。 ^ 8 ·如申請專利範圍第7項所述之方法 係持續5秒〜3 0分鐘。 9 · 一種半導體元件的製造方法，包括下列步驟： 沉積一氮化矽層於一半導體基底上； 佈值含氮離子於該氮化矽層中； 對4氮化;6夕層進行熱回火； 沉積一氧化矽層於該氮化矽層上；以及523836 六、申請專利範圍 以濕蝕刻法選擇性的去除該氧化層。 /〇·如申請專利範圍第9項所述之方法，其中該氮化矽 層係以低壓化學氣相沉積法所形成。 1 1 ·如申請專利範圍第丨〇項所述之方法，其中“虱化 矽層係以Si/I6與NH3為反應物沉積而成。 12·如申請專利範圍第9項所述之方法，其中該3虱離 子為n2+離子。 、 1 3.如申請專利範圍第9項所述之方法，其中該含氮離 子的佈值劑量為1E12〜1E17cm_2。 1 4 ·如申請專利範圍第丨3項所述之方法，其中该含氮 離子的佈值能量為〇.5〜2〇Kev。 1 5·如申請專利範圍第9項所述之方法，其中該熱回火 係在6 0 0〜9 5 0 °C下進行。 1 6 ·如申請專利範圍第丨5項所述之方法’其中該熱回 火係持續5秒〜30分鐘。 1 7 ·如申請專利範圍第9項所述之方法’其中係以稀釋 的氟酸溶液餘刻該氧化石夕。 1 8 · —種圓柱形電容器的製造方法’包括下列步驟： 沉積一氮化矽層於一半導體基底上，該氮化矽層係以 低壓化學氣相沉積法，利用Si2C 16與NH3為反應物沉積而 成； 將劑量為1E12〜lE17cm-2的含氮離子於該氮化矽層中· 在6 0 0〜9 5 0 °C下對該氮化矽層進行熱回火； ’ 沉積一氧化矽層於該氮化矽層上；以及523836 六、申請專利範圍 以稀釋的氫氟酸溶液選擇性的蝕刻該氧化層。 1 9.如申請專利範圍第1 8項所述之方法，其中該氮化 矽層係在6 5 0 °C以下沉積而成。 2 0.如申請專利範圍第1 8項所述之方法，其中該含氮 離子為N2+離子。 2 1.如申請專利範圍第1 8項所述之方法，其中該含氮 離子的佈值能量為0. 5〜20KeV。 2 2.如申請專利範圍第1 8項所述之方法，其中該熱回 火係持續5秒〜30分鐘。0492-6467TWF;90-03 5;Esmond.p t d 第12頁
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090119371A TW523836B (en) | 2001-08-08 | 2001-08-08 | Method for reducing silicon nitride wet etching rate |
| US10/002,502 US20030029839A1 (en) | 2001-08-08 | 2001-11-01 | Method of reducing wet etch rate of silicon nitride |
| JP2002078337A JP2003068701A (ja) | 2001-08-08 | 2002-03-20 | 窒化ケイ素のウェットエッチング率を減少させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090119371A TW523836B (en) | 2001-08-08 | 2001-08-08 | Method for reducing silicon nitride wet etching rate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW523836B true TW523836B (en) | 2003-03-11 |
Family
ID=21679001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090119371A TW523836B (en) | 2001-08-08 | 2001-08-08 | Method for reducing silicon nitride wet etching rate |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030029839A1 (zh) |
| JP (1) | JP2003068701A (zh) |
| TW (1) | TW523836B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
| JP3997979B2 (ja) * | 2003-10-24 | 2007-10-24 | セイコーエプソン株式会社 | 電気光学装置用基板の製造方法及び電気光学装置用基板、、電気光学装置及び電子機器、並びに半導体装置用基板の製造方法及び半導体装置用基板 |
| US7183153B2 (en) | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| US7482223B2 (en) * | 2004-12-22 | 2009-01-27 | Sandisk Corporation | Multi-thickness dielectric for semiconductor memory |
| JP4854245B2 (ja) * | 2005-09-22 | 2012-01-18 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US7541240B2 (en) * | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
| US20070207622A1 (en) * | 2006-02-23 | 2007-09-06 | Micron Technology, Inc. | Highly selective doped oxide etchant |
| US8828138B2 (en) | 2010-05-17 | 2014-09-09 | International Business Machines Corporation | FET nanopore sensor |
| US8518829B2 (en) * | 2011-04-22 | 2013-08-27 | International Business Machines Corporation | Self-sealed fluidic channels for nanopore array |
| US9925295B2 (en) | 2012-05-09 | 2018-03-27 | Amedica Corporation | Ceramic and/or glass materials and related methods |
| US20130302512A1 (en) * | 2012-05-09 | 2013-11-14 | Amedica Corporation | Methods for altering the surface chemistry of biomedical implants and related apparatus |
| KR102612195B1 (ko) | 2018-06-11 | 2023-12-12 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
-
2001
- 2001-08-08 TW TW090119371A patent/TW523836B/zh not_active IP Right Cessation
- 2001-11-01 US US10/002,502 patent/US20030029839A1/en not_active Abandoned
-
2002
- 2002-03-20 JP JP2002078337A patent/JP2003068701A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20030029839A1 (en) | 2003-02-13 |
| JP2003068701A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW466606B (en) | Manufacturing method for dual metal gate electrode | |
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| TW523836B (en) | Method for reducing silicon nitride wet etching rate | |
| US20020025604A1 (en) | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering | |
| US5554566A (en) | Method to eliminate polycide peeling | |
| US5338701A (en) | Method for fabrication of w-polycide-to-poly capacitors with high linearity | |
| TW466707B (en) | Formation method of collar silicon oxide | |
| TW200425466A (en) | Method for making a semiconductor device | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JP2002026273A (ja) | 半導体素子のキャパシタ製造方法 | |
| CN112018041A (zh) | 电容器及其制备方法 | |
| TWI241012B (en) | Method of manufacturing power device | |
| JPS62200755A (ja) | 半導体装置の製造方法 | |
| TWI239047B (en) | Use of masks made from metal oxides for the treatment of surfaces during the fabrication of microchips | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| TW424279B (en) | Chemical etching method for removing hard mask in semiconductor process | |
| TW320748B (en) | Contact hole process of integrated circuit | |
| TW558796B (en) | A method of forming gate dielectrics having various equivalent oxide thickness | |
| TWI223447B (en) | Insulation structure of vertical trench transistor and its manufacturing method | |
| JP2006054382A (ja) | 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法 | |
| KR20030003322A (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100315018B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| JPH09181275A (ja) | Ｄｒａｍセルの構造およびその製造方法 | |
| TW381339B (en) | Manufacturing method for high density memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |