TW522543B - Electrostatic discharge protection circuit - Google Patents

Electrostatic discharge protection circuit Download PDF

Info

Publication number
TW522543B
TW522543B TW090128765A TW90128765A TW522543B TW 522543 B TW522543 B TW 522543B TW 090128765 A TW090128765 A TW 090128765A TW 90128765 A TW90128765 A TW 90128765A TW 522543 B TW522543 B TW 522543B
Authority
TW
Taiwan
Prior art keywords
shunt
protection element
gate
patent application
scope
Prior art date
Application number
TW090128765A
Other languages
English (en)
Inventor
Shi-Tron Lin
Wei-Fan Chen
Chen-Hsin Lien
Wan-Yun Lin
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Application granted granted Critical
Publication of TW522543B publication Critical patent/TW522543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

522543 五、發明說明（l) ' "~'' 〜 本發明大致有關於一種靜電放電（ESD)保護元件之一 電晶體結構，更特別地係一種具有改良性能之ESD保護元 件。 金屬氧化物半導體（MOS)積體電路（1C)係經由一MOS電 晶體之閘極接收輸入信號。倘若施加閘極端一高電壓輸入 信號’則閘極氧化層將因無法抵抗該高電壓而破壞。當由 人或機器運送半導體元件時可能產生高於正常之輸入電 壓。然而，非正常之高電壓之來源相當多。譬如電荷可藉 由表面之間的摩擦或自塑膠包裝取出一 IC時產生。靜電之 範圍可由數百伏特至數千伏特。倘若這類高電壓施加於一 IC封裝之接腳時，可能破壞該封裝内之一電晶體之閘極氧 化層電壓而造成該電晶體不動作。結果，整個I c將不動 作。 為防止這種對MOS電晶體之傷害，將連接複數個保護 電路至一 I C封裝之接腳。這類保護電路典型地係連接於每 一輸入/輸出（I/O)墊與該積體電路之間。該等保護電路係 没計成在施加該I / 〇墊一高電壓時導通。因此，該等保護 電路提供至譬如為大地之一電氣路徑以使該高電壓安全 放電。 王
當半導體IC之特徵尺寸縮小至次微米水準時，製作高 速I C之設計規則係使用自我定位之金屬矽化物（自行對準q 石夕化物）製程來製作MOS電晶體組件。其目的係有效地降低 源極/汲極區中之薄層電阻而使製造出之M0S電晶體以較高 速度操作。然而，使用自行對準矽化物作為高速電路時Z
五、發明說明（2) =易對适些1〇兀件中之這類電路保持適當之ESD保護。倘 =亦使用相肖之自行對準石夕化物製純術來實施保護 】路’則作為ESD保護電路之N +擴散區中之薄層電阻將自 統上可有效保濩之每平方大約6 〇歐姆至大約至3 歐姆。 第一圖係複製美國專利第5,742,〇83號案之第四圖， ^ ESD保5蔓電路之佈局。第一圖中顯示之ESD保護電 40匕在6刪電晶體’其包括隔離氧化物之島狀物40a至 /錐Λ電/日體沒極側之—沒極擴散區4 2延伸至源極侧’ 化物之島狀物40a至4〇g係通過一細長條型閉極結構 ，一金屬化覆蓋物經由接觸開口 43a至43g而連接至 散區。島狀物4Ga至術可將沒極擴散區42分割成 垆：？423至42§，且電流係於一ESD事件期間通過該 产而。這種配置可在一ESD事件期間部份地分佈電 峨而改良ESD保護。 仍+ 3第一圖中之配置已提供ESD保護部份改良，然而 1 乃而更進一步改良之。 相關Ξί，本發明係指一ESD保護元件，#可大致消除因 胃技☆之限制與缺點所造成之一個或更多問題。 本發明之其他特徵及優點將在以且 二由達某種程度的明顯，或藉由實施而；； 嗜專利^ η之目的及優點將藉由特別是在本說明與此中申 ϊ!; “以及隨附圖式中所指出之元件組合來實現及 成為達成這些及其他優點，且依據具體實施及概略据 522543 五、發明說明（3) 述之本發明目的，提供一種靜電放電元件，包括：一基 底；一第一擴散區’形成於該基底中；一第二擴散區，形 成於該基底中、與該第一擴散區鄰近且間隔；複數個接觸 點’形成與該第一擴散區之一導電連接；一通道，形成於 該第一與第二擴散區間之一第三區域中；及一細長形分流 器，延伸於該通道與該等接觸點的一區域之間。 亦依據本發明’提供一種靜電放電保護元件，包括： 一基底；一第一擴散區，形成於該基底中；一第二擴散 區，藉由與該第一擴散區呈—相間隔之關係而形成；一第 三擴散區，形成於該基底中介於該第一與第二擴散區之間 且與該兩區域間隔，一第一閘極，覆蓋介於該第一與第二 擴政區之間的一區域’一弟一閘極，覆蓋介於該第二與第 二擴散區之間的一區域；複數個接觸點，形成與該第三擴 散區之一導電連接；一第一細長形分流器，延伸於該第二 閘極與該等接觸點的一區域之間；一第二細長形分^器， 延伸於該第二閘極與該等接觸點的該一區域之間。 叩 更依據本發明，提供一種靜電放電保護元件，包括·· 一基底；一第一擴散區，形成於該基底中；一第二擴散 區，形成於該基底中、與該第一擴散區鄰近且間隔；複數 個接觸點，形成與該第一擴散區之一導電連接；一通道， 形成於該第一與第二擴散區間之一第三區域中；一第一細 長形分流器，延伸於該通道與該等接觸點的一區域之間； 及一第二細長形分流器，鄰近該第一分流器且延伸於該通 道與該等接觸點的該/區域之間。
第6頁 522543
另依據本發明，提供一種靜電放電保護元件，包括： 基底’第一擴散區’形成於該基底中；一第二擴散 ，，藉由與該第一擴散區呈一相間隔之關係而形成；一第 三擴散區，形成於該基底中介於該第一與第二擴散區之間 且與該兩區域間隔；一第一閘極，覆蓋介於該第一與第三 擴散區之間的一區域；一第二閘極，覆蓋介於該第二與第 三擴散區之間的一區域；複數個接觸點，形成與該第三擴 散區之一導電連接；複數個相鄰之第一細長形分流器，延 伸於，第一閘極與該等接觸點的一區域之間·，及複數個相
鄰之第二細長形分流器，延伸於該第二閘極與該等接觸點 的該一區域之間。 更依據本發明，提供一種靜電放電保護元件，包括： 一基底；一第一擴散區，形成於該基底中；一第二擴散 區，形成於該基底中、與該第一擴散區鄰近且間;;1複數 個接觸點，形成與該第一擴散區之一導電連接；一通道， 形成於該第一與第二擴散區間之一第三區域中；及複數個 分流器區段，形成於該第一擴散區内，且每一該等區段係 形成為至少兩不同外型、兩不同尺寸、兩不同方向、或兩 不同間距中的至少一種。
另依據本發明，提供一種靜電放電保護元件，包括： 一基底；一第一擴散區，形成於該基底中；一第二擴散 區，形成於該基底中、與該第一擴散區鄰近且間隔；〃複數 個接觸點，與該第一擴散區形成導電連接；一通道，形成 於該第一與第二擴散區間之一第三區域中；及個^型
522543 五、發明說明（5) 分流器區段，形成於該第 地兩者之一分佈於其中。 亦依據本發明，提供 一基底 區’形 個接觸 於該第 器區段 中 〇 更 :一第一擴散區， 成於該基底中、與 點，與該第一擴散 一與第二擴散區間 ，形成於該第一擴 依據本發明，提供 其步驟包括：形成 擴散區；形成一形 鄰近且間隔之第二擴散區 成一導電連接之接觸點； 方法 之第 第 區間之 等接觸 應 為範例及解釋用，且並非 明。 隨 合併入 之具體 第 第 區域中的通 點一區域之間的細 了解到，前述之 附圖式將提供對本 本申請案中且構成 實施例、與說明書 圖係顯示一先前 圖A至第二圖D係 一擴散區内，且以均勻與不均勻 二種靜電放電保護元件，包括： 形成於該基底中；一第二擴散 該第一擴散區鄰近且間隔；複數 區形成導電連接；一通道，形成 之一第三區域中；及複數個分流 散區内，且不均勻地分佈於其 一種形成一靜電放電保護元件之 一基底；形成一形成於該基底中 成於該基底中、與該第一擴散區 ;形成複數個與該第一擴散區形 形成一形成於該第一與第二擴散 道；及形成一延伸於該通道與該 長形分流器。 般說明及以下之詳細說明皆僅作 如申請專利範圍一般地限制本發 發明作更進一步地了解，並且可 本申請案之一部份、顯示本發明 一同來解釋本發明之原理。 技藝E S D保護元件之一部份； 顯示依據本發明一第一具體實施
第8頁 522543 五、發明說明（6) 例構成之一ESD保護元件； 一第二圖A及第三圖B係顯示一ESD保護元件，其 一圖A至第二圖D中所顯示之元件的一替代結構； 一第四圖A及第四圖B係顯示一ESD保護元件，其 圖A至弟一圖D中所顯示之元件的另一替代結構； 第四圖C及第四圖D係顯示一ESD保護元件'豆代 一圖A至第二圖D中所顯示之元件的另一替代結構、；弟 第五圖係顯示-ESD保護元件，其代表第二眼 一 圖所顯示之元件的又一替代結構； 弟一 視圖第六圖係配置為一GGNM〇S之一ESD保護元件的一平面 第七圖A及第七圖B係顯示依據本發明一第二且 例構成之一ESD保護元件，且第 ^ 、也 代結構的一平面視圖； ®c係顯一件之—替 Μ姓ί八圖A至第八圖C係顯示依據本發明一第=且體f f 例構成之一ESD保護元件； 弟一，、體實施 第九圖係顯示一ESD保護元件之一半而相囬 ^ , 第八圖A s铱、国r 士 π月石- 干面視圖，其代表 ，Α至第八圖c中所顯不之元件的一替代梦構· ^圖A至第十圖C係顯示依據本發明一第°四具 j構成之一ESD保護元件； 匕 實施Lt—圖A至第十一圖D係顯示依據本發明-第五-體 例構成之一ESD保護元件； 、體 第十二圖A至第十二圖C係顯示依據本發明一第六且 實施例構成之一ESD保護元件； 八體
第9頁 522543 五、發明說明（7) 第十三圖係顯示依據本發明一第七具體實施例構成之 一ESD保護元件； 第十四圖係顯示依據本發明一第八具體實施例構成之 一ESD保護元件； 第十五圖係顯示依據本發明一第九具體實施例構成之 一ESD保護元件； 第十六圖係顯示依據本發明一第十具體實施例構成之 一ESD保護元件； 第十七圖係顯示依據本發明一第十一具體實施例構成 之一ESD保護元件； 第十八圖係顯示依據本發明一第十二具體實施例構成 之一ESD保護元件； 第十九圖係顯示依據本發明一第十三具體實施例構成 之一ESD保護元件； 第二十圖係顯示依據本發明一第十四具體實施例構成 之一ESD保護元件； 第二十一圖係顯示依據本發明一第十五具體實施例構 成之一ESD保護元件； 第二十二圖係顯示依據本發明一第十六具體實施例構 成之一ESD保護元件； 第二十三圖係顯示依據本發明一第十七具體實施例構 成之一ESD保護元件； 第二十四圖係顯示依據本發明一第十八具體實施例構 成之一ESD保護元件；
第10頁 522543
第二^五圖係顯示一ESD保護元件，其代表第二十四 圖中所顯示之元件的一替代結構；及 、 一 第二十六圖係顯示一ESD保護元件，其代表第二十四 圖中所顯示之元件的另一替代結構。 一 符合本發明之具體實施例包括一M〇SFET esd保護元 件，其包括分流器結構，係在一ESD事件期間至少部份地 分割流經一 &極區之電流。該分流器結構亦增加電流流動 路徑之阻抗。在該ESD事件期間内，纟已分割之電流流動 (current flaw)以及增加之阻抗造成之一更均勻分佈之電 流流動將使ESD元件提供改良之ESD電壓容許度。 本說明中，相似之特徵將給定相同之參^代碼。 第二圖A至第二圖D係顯示依據本發明一第一具體實施 例之保護元件200。第二圖B、第二圖c與第二則係分別顯 示出，指示元件200上視圖之第二圖A中的剖面2β_2β、 2C-2C與2D-2D。元件2〇〇係形成於藉一環繞隔離氧化物 (如由LOCOS所形成場氧化物或淺溝渠隔絕物）所定義之 一主動區201内。元件200可形成於一卩井或1)型矽基底2〇2 中且藉隔離氧化物區204 井區2〇 6而 -N +源極區2。8及一N + W21。係形成於鄰二=。 一細長形多晶矽閘極212係設於一薄閘極氧化物214上方介 於區域2 08與210之間。一通道216係設於閘極212及氧化物 2 1 4下方。氧化間隔物2 1 5係形成於閘極2丨2旁側。金屬匯 流排層2 1 8覆盍於源極擴散區2 〇 8且藉由源極接觸點2 2 〇連 接於泫處。一金屬匯流排層222覆蓋汲極擴散區21〇且藉由
522543 五、發明說明（9) --- 接觸點224連接於該處。該222係元件2〇〇之一陽極。區域 208與210之連接係概略地顯示於第二圖B及第二圖c中。該 源極及汲極區通常係藉衝撞電離重摻雜（heavi doped)，接著再於高溫下實施熱擴散處理步驟。因此，一 源極或沒極區可稱為一重摻雜區或一擴散區。 一P +區230係形成於基底2〇2中。該218係藉由接觸點 232連接至區域230。區域230係作為環繞著主動區2〇1且藉 一隔離氧化物231而與該主動區間隔之一導環。區域23〇有 助於以一低包阻連接基底2〇2。汲極區210可經由層222耦 合一輸入、輸出、I/O墊或譬如為一 ^匯流排234之第一電 源匯流排。源極區208可經由層21 8耦合譬如為一I匯流排 23 6之一第二電源匯流排。閘極212可直接耦合作為陰極之 層218以形成一接地閘極NM〇s(GGNM〇s)電晶體、經 阻器（未顯示）耦合層218、經由一電容器（未顯示）耦合作 為陽極之層222或耦合一閘極驅動信號。第二圖a中顯示之 一端子238係連接至閘極212以概略代表閘極212之各種連 接選擇。 兀件20 0更包括一陣列形成於汲極區21〇内之細長形分 流1§區段240。每一區段24〇皆由一隔離氧化物形成。相鄰 區段240之間的空間大於每一區段24〇之寬度。譬如，相鄰 區段240之間的空間可大約為每一區段24〇寬度之兩倍。 另’相鄰區段之間的空間可大於譬如該區段寬度之四倍。 如第二圖A至第二圖c所示，區段24〇係設於閘極212及層 2 22之間’但未延伸於閘極2 12或層222下方。複數個區段
第12頁 522543 五、發明說明（10) 2 40較佳地可均勻地互相間隔且橫越汲極區21〇之寬度。 第三圖A及第三圖B係顯示一ESD保護元件3 00，其代表 元件20 0之一替代結構。元件3〇〇之配置與元件20 0相同， 除了元件30 0係以絕緣層上有矽（SO I)製程技術形成以外。 第三圖A與第三圖B分別顯示對應於元件2〇〇之剖面2B-2B與 2D-2D的元件30 0剖面圖。元件300包括一矽基底302及形成 於基底30 2上之一絕緣體或植入氧化層（如SIM0X ) 304。 元件300包括一 p井306，其對應於基底2〇2且位於閘極212 及區段240下方。 第四圖A及第四圖B係顯示一ESD保護元件400，其代表 元件20 0之另一替代結構。元件4〇〇之配置與元件2〇〇相 同’除了元件40 0包括一陣列細長形分流器區段402以外， 該區段之至少一個係形成為位於一薄氧化層4〇6上方之一 多晶矽層4 0 4，而非隔離氧化物區段2 4 〇。每一區段4 〇 2亦 包括環繞其周圍之氧化間隔物4 0 8。第四圖A及第四圖B分 別顯示對應於元件2 0 0之剖面2B-2B與2D-2D的元件40 0剖面 圖。 第四圖C及第四圖D係顯示一 ESD保護元件450，其代表 元件2〇〇之又一替代結構。元件45〇之配置與元件2〇()相 同’除了元件450包括一陣列細長形分流器區段452以外， 忒區段之至少一個係形成為藉多晶矽覆蓋之隔離氧化物。 第四圖C及第四圖1)为別顯示對應於元件2〇〇之剖面μ — 2β與 2D-2D的元件450剖面圖。第四圖c及第四圖1)中可看出，每 一區段包括設置於基底202上之一隔離氧化物層454及設置
II mm 第13頁 522543 五、發明說明（11) 於層454上方之多晶矽層456。層456之周圍係延伸超越層 4 5 4之邊緣。一薄氧化物4 5 8係設置於層4 5 6周圍部與基底 202之間。視需要，一連接子（n〇(je)460可提供至層456以 根據没计者之考S而連接至譬如接地點（g r 〇 u n d )、閘極 2 1 2、或沒極接觸點2 2 4。存在較典型閘極氧化物為厚之下 方隔離氧化物層4 5 4可加強直接在隔離氧化物上之多晶石夕 上形成連接子460至層456之一金屬接觸點的能力（以避免 接觸點蝕刻所造成之電漿破壞（plasma damage))。 第五圖係顯示一ESD保護元件5 0 0，其代表元件2〇〇之 又一替代結構。元件500之配置與元件2〇〇相同，除了元件 500係由SOI製程技術形成並且其形成有由氧化層上之 多晶矽層404形成的分流器區段402以外。 母一元件200、300、400及500中，細長形分流器區段 係用於分割或分割汲極區2 1 0成為複數個互相平行之電流 路徑。以下將更完整地說明這種可加強ESD保護性能之分 流器區段配置。 第六圖係一 ESD保護元件600之一平面視圖，其代表元 件2 00之結構在一多重閘極指狀物GGNM〇s中之一實施。是 以，元件60 0包括複數個多晶矽閘極212係分別連接至一多 晶矽或金屬内聯絡線602。矩形物6 04係定義一主動區，其 由隔離氧化物所環繞且其内形成有元件6〇〇。元件6〇〇包括 複數個源極區208與汲極區210且每一閘極212係設置於一 對區域208與210之間。接觸點22〇係連接至每一源極區2〇8 且接觸點224係連接至每一汲極區2 1〇。元件6〇〇包括未顯
第14頁 522543 發明說明 示之金屬匯流排層，接觸點220及2 24係連接於該處。複數 個隔離氧化物分流器區段24〇係形成於每一汲極區2丨〇内。 第七圖及第七圖B係顯示依據本發明一第二具體實施 例，一ESD保護元件700。第七圖A係元件7〇Q之一平面視圖 且第七圖B係顯示第七圖a中所指示之剖面7B-7B。元件700 包括相同於元件200之特徵，除了每一分流器區段24〇之一 末端係部份地於多晶矽閘極212下方延伸以外。如第七圖B 中所示，薄閘極氧化物214僅設於基底20 2上，而閘極21 2 係覆蓋氧化物214及每一區段240之一末端等兩者之上。
第七圖C係顯示一ESD保護元件750之一平面視圖，其 代表元件7 0 0之一替代結構。特別地，元件7 5 〇包括隔離氧 化物分流器區段7 5 2，其包括部份地於多晶矽閘極2 1 2下方 延伸之一較窄的區段部7 5 4及於汲極區2 1 0内延伸之一較寬 的區段部756。由於較寬區段部75 6係縮窄電流路徑而因此 增加汲極區電阻以改良ESD性能，因此在藉由自行對準矽 化物或金屬石夕化物擴散製程形成之元件中使用區段7 5 2可 更有效增加及極區電阻。由於提供較寬區段部7 5 6之效應 係增加汲極區電阻，因此每一隔離氧化物區段可替代為配 置成至少其全長上之某些部份具有一增加之寬度以在汲極 區中提供一縮窄之電流路徑部份。 第八圖A至第八圖c係顯示依據本發明一第三具體實施 例之一 E S D保護元件8 〇 〇。第八圖a係元件§ 〇 〇之一平面視 圖，而第八圖B與第八圖C係第八圖a中所指示之剖面8^8]6 與8C-8C ’元件80 0之特徵係配置為相似於元件2〇〇之對應
第15頁 522543 五、發明說明（13) "" " - 特徵’包括分流器區段240與閘極2 12之間隔。然而，元件 8〇〇額外地包括至少一個閘極延伸物8〇2，其分別自閘極 212延伸且覆蓋至少一區段24〇之一末端部。 第九圖顯示一 ESD保護元件9〇〇之一平面視圖，其代表 元件8 0 0之一替代結構。在元件9〇〇中，至少一分流器區段 240係於多晶矽閘極212下方延伸而閘極延伸物9〇2係自閘 極212延伸且覆蓋至少一區段240之一部份。 第十圖A至弟十圖C係顯示依據本發明一第四具體實施 例之一 ESD保護元件1〇〇〇。第十圖A係顯示元件1〇〇〇之丄平 面視圖，而第十圖B與第十圖C係顯示第十圖a中所指示之 剖面10B-10B與10C-10C。元件1 0 0 0包括分流器區段1〇〇2， 其至少一個係由一薄氧化層1 0 0 6上方之一多晶矽層1〇〇4形 ，。至少一區段1 0 0 2係與閘極212接續且大致與其垂直。 是以，如第十圖A及第十圖B所示，多晶矽層1〇〇4係與多晶 石夕閘極212接續且氧化層ι 00 6係與氧化層214接續。 弟十圖A至第十一圖D顯示依據本發明一第五具體實 施，之一ESD保護元件11〇〇。第十一圖A係顯示一平面視圖 而第十一圖B係顯示第十一圖A中指示之剖面ιΐΒ — ιΐβ。第 十一圖C與第十一圖d係顯示第十一圖人中指示之剖面 11X-11X且分別對應元件11〇〇之替代結構。元件11〇〇包括 介於源極區2 0 8與沒極區2 1 〇之間的一細長條狀隔離氧化物 1102來取代一多晶矽閘極。隔離氧化物丨1〇2係覆蓋基底 202中之一通這區11〇4。元件11〇〇亦包括形成於汲極區21Q 内之分流器區段11 〇 6。區段丨丨〇 6可配置成其長度及間隔皆
第16頁 522543
與上述元件200中區段240者相同。區段11〇6可形成為 一圖C中所示之隔離氧化物區段丨丨〇 8或如第十一圖D中: 之多晶矽區段mo。每一多晶矽區段111〇包括一薄氧化屛 1114上方之一多晶矽層1120。 曰 元件1100係配置成一 NPN雙極性元件，源極區2〇8鱼 極區210分別相當於射極與集極，且基底2〇2係相當於 極。當用於ESD保護時，集極可作為陽極且射極可作& 極。如上所述，陽極可連接至—輸入、輸出、1/〇墊或: 第一電源匯流排，而陽極可耦合一第二電源匯流排。 儘管區域230並未明顯地顯示於第七圖a、第七圖匸、 第八圖A、第九圖、第十圖A及第十一圖a中，然其 含於譬如第七圖B、第八圖B、第八圖c、第十圖β'、第十 C及第Η ^圖Β至第十一圖D之剖面圖中。 * 第十二圖Α至第十二圖c係顯示依據本發明一第六具體 實施例之一ESD保護元件12〇〇之一平面視圖。第十二圖八係 顯示一平面視圖，而第十二圖B與第十二圖c係顯示第十二 圖A中所指示之剖面12B-12B與12C-12C。元件1 20 0包括介 於源極區208與汲極區210之間的一細長條狀隔離氧化物 1 202來取代一多晶矽閘極。隔離氧化物12〇2係覆蓋基底 202中之一通道區1 204。元件1 2 00包括分流器區段12〇6一， 其至少一個係由隔離氧化物形成。至少一區段12〇6係與氧 化物1202接續且可大致與其垂直。 ” το件1 200如同元件1丨〇〇 一般，係配置成一NpN雙極性 元件，源極區208與汲極區210分別相當於射極與集極，且 522543 五、發明說明（15) 基底2 0 2係相當於基極。 第十三圖至第二+ = _
保護元件另外-且：二圖係；示依據本發明構成之E S D 兩閘極、或閘極指狀物，其心- 或金屬内聯絡線、或著由該處延伸。事實上，這種 構成包括譬如2、4、6等偶數開極在至少 F备：之具有一共用汲極區且鄰近最外側閘極之擴散 部份係作為源極區。第六圖中之元件6。。係多重 一範例。儘管膽保護元件2。〇_1〇。〇皆顯示為 二早-閘極’但亦可用於實施一多重間極結構。這類元 =^於具有一單一閘極或多重閘極結構之esd保護元件非 吊有用。 第十二圖係顯示依據本發明一第七具體實施例之一 SD保護元件1 300。元件13〇〇係形成於一 p型矽基底13〇2中 ^包括形成有N +源極擴散區13〇6與13〇8及一1^ +汲極擴散 區1310的一區域1 304。區域13〇4係定義源極及汲極擴散^ ^邊界。區域1 304係由一隔離氧化物（未顯示）環繞著。多 曰曰矽閘極1 3 1 2與1 3 1 4係藉一多晶矽或金屬内聯絡線丨3丨6而 互相連接。閘極1 3 1 2係設置於擴散區1 3 〇 6與1 3 1 0之間的_ 通道區上方並且閘極1314係設置於擴散區13〇8與131〇之間 的通道區上方。金屬匯流排層1 3 1 8與1 3 2 0係分別覆蓋源 極擴散區1 306與1 30 8且藉由源極接觸點1 322連接至該^ —金屬匯流排層1 324係覆蓋汲極擴散區1 3丨〇且藉由汲極 觸點1 3 2 6連接至該處。 第18頁 522543 五、發明說明（16) 元件1 300係連接於一陽極1 328與一陰極1 3 30之間。陽 極1328係連接至金屬層13 2 4且陰極1330係連接至金屬層 1318及1320。陽極1328接著將輕合一輸入、輸出、I/O墊 或一第一電源匯流排。陰極1328可耦合另一 1C墊或譬如為 一參考點或大地匯流排之一第二電源匯流排。 元件1 3 0 0更包括一陣列細長形多晶矽分流器區段丨3 3 2 及一陣列細長形多晶矽分流器區段丨334。至少一區段丨332 係形成於汲極擴散區1 3 1 0内且於閘極1 3 1 2與汲極接觸點 1326區域之間及金屬層1324下方延伸。相似地，至少一區 段1 3 3 4係形成於汲極擴散區1 3 1 〇内且於閘極1 3 1 4與接觸點 1 3 2 6區域之間延伸。至少一區段丨3 3 2之一末端係連接至閘 極1 31 2且至少一區段1 3 3 4之一末端係連接至閘極1 3 1 4。這 些連接係藉由在同一製程步驟中形成閘極丨3丨2與丨3丨4及區 段1332與1334而得達成。至少一區段1332與1334之相對末 端係終止於汲極侧主動區内且與汲極接觸點丨3 2 6間隔。 至少一區段1 3 3 2係相對閘極1 3 1 2偏斜譬如為3 0。 、4 5 ° 、或60 °之一銳角I。區段1 332較佳地係皆偏斜相同 角度以互相平行。相似地，至少一區段1 3 3 4係相對閘極 1314偏斜一銳角02，且該角度較佳地係相同於區段1332 偏斜之角度。視需要，區段1 332可均勻地互相間隔且 區段1 334係以一對一之方式對應區段丨332設置。另一選 擇’區段1330與1332各自之偏斜可相對閘極1312與1314定 方位’使得區段1 332之配置與區段1 334之配置互相對稱。 在一 ESD事件期間，藉由根據上述者配置之區段1332
第19頁 522543 五、發明說明（17) --— 及1 334 ’至少一相鄰之成對區段1 3 32或1 334將在源極接觸 點1 320與汲極接觸點1 326之間定義一提供電流流動用之電 流路徑。 第十四圖係顯示依據本發明一第八具體實施例之一 ESD保護元件14〇〇。參考第十四圖，元件14〇〇不同於元件 1 3 0 0之處在於其包括隔離氧化物區段丨4 〇 2，該區段係分別 連接對應之成對區段1332與1334。至少一區段1402係形成 於沒極區1 3 1 0内且位於相鄰之汲極接觸點丨3 2 6之間。結 果’由相對應之區段1 332與1 334及區段1 402組成之至少一 組互相連接者將形成一單一分流器區段1 4 〇 4。更，至少一 對相鄰之分流器區段1 404係在一ESD事件期間於源極接觸 點1 322與沒極接觸點1 326之間定義一提供電流流動用之電 流路徑。結構1 4 0 4因此將完全分割汲極區1 3 1 〇。使得利用 隔離氧化物區段1 4 0 2而非薄氧化物區段上之一多晶石夕來結 合區段1 3 3 2與1 3 3 4可排除薄氧化物因高電流密度以及因其 接近 >及極接觸點1 3 2 6而加熱以致造成傷害之可能性。 第十五圖係顯示依據本發明一第九具體實施例之一 ESD保護元件1 5 00。元件1500不同於元件13〇〇之處在於其 提供用於連接每一對區段1 3 3 2與1 3 3 4之另外一多晶石夕分流 器區段1 5 0 2以提供一接續之多晶矽分流器區段丨5 〇 4。由於 至少一區段1 3 3 2與1 3 3 4係分別連接閘極1 3 1 2與1 3 1 4，因此 分流器區段1 504將完全地分割汲極擴散區1310。 第十六圖係顯示依據本發明一第十具體實施例之一 E S D保護元件1 6 0 0。元件1 6 〇 〇包括多晶石夕分流器區段
第20頁 522543
1 602，其大致互相平行且橫越汲極擴散區i3i〇均勻地間 隔。至少一區段1 602包括第一部份16〇4，其朝向閘極i3i 2 延伸但未連接該處，及一第二部份16〇6，其朝向閘極i3i4 延伸但士連接該處。至少一區段16〇2係於金屬層1 324下方 L伸、藉由一介電層（未顯示）與該層絕緣且設於相鄰汲極 接觸點1 326之間。至少一該部份16〇4係相對閘極1312呈角 度h偏斜且至少一該部份16〇6係相對閘極1314呈角度θ 偏斜。每一心及θ2係譬如14〇。 、155。或6〇。之一^兒2 角。車乂佳地，0 !係相等於0 2。由於至少一區段丨6 2係未
連接閘極131 2或1314，因此區段16 〇2可部份地分割汲極擴 散區1 3 1 0。 八
弟十七圖係顯示依據本發明一第十一具體實施例之一 ESD保護元件1 7〇〇。元件1 7〇〇包括隔離氧化物分流器區段 1702，其大致互相平行且橫越汲極擴散區131〇均勻地間 隔。至少一區段1 70 2係於金屬層1 3 24下方延伸、藉由一介 電層（未顯示）與該層絕緣且設於相鄰汲極接觸點丨3 2 6之 間。至少一區段1 7 〇 2之末端係朝向閘極1 3 1 2與1 3 1 4延伸， 但未連接該處。至少一區段1 7 〇 2係如第十七圖中所示之大 致筆直’且相對閘極1312及1314呈角度偏斜。由於至 少一區段1 702未連接閘極1312或1314，因此區段丨7〇2可部 份地分割汲極擴散區1 3 1 〇。 第十八圖係顯示依據本發明一第十二具體實施例之一 ESD保護元件18〇〇。元件1 80 0不同於元件1 3 0 0之處在於其 包括大致垂直於閘極131 2與1314之多晶矽分流器區段1802
第21頁 522543
與1 804。區段1 80 2與1 804係分別連接閘極1312與1314。區 段1 80 2及1 804係橫越汲極擴散區1310 ,可均勻地間隔且2 少一區段1 8 0 2係對正一相關聯之區段丨〇 8 4。至少一區段 1 80 2之自由端，亦即遠離閘極131 2者係延伸入汲極接^點 1326之區域中並且位於金屬層1324下方。相似地，至少_ 區段1 8 04之自由端，亦即遠離閘極丨3 14者係延伸入汲極接 觸點1 326之區域中並且位於金屬層1 324下方。更將至少一 個相關聯之區段1 80 2及1 8 04設置於使其兩自由末端保^至 少0· 5微米之一距離，較佳地係距離最近之汲極接觸點 1326為1至4.5微米。如同元件13〇〇 —般，一相鄰之成對區 段1 80 2或1 804係在一ESD事件期間於源極接觸點132〇與汲 極接觸點1 3 2 6之間定義一提供電流流動用之電流路徑。
第十九圖係顯示依據本發明一第十三具體實施例之一 ESD保護元件1 9 0 0。元件1 90 0包括形成於汲極擴散區131〇 内之分流器區段1 90 2，其大致互相平行且橫越汲極擴散區 1310均勻定間隔。至少一區段19〇2包括一隔離氧化物區段 1 9 0 4以及自區段1 9 〇 4之相對末端延伸的多晶矽區段丨9 〇 6與 1 90 8。至少一多晶矽區段19〇6係連接閘極1312且至少一多 晶矽區段1 9 0 8係連接閘極1 3 1 4。至少一區段1 9 〇 2大致垂直 於閘極1 3 1 2與1 31 4並且設置於相鄰之汲極接觸點丨3 2 6之 間。至少一隔離氧化物區段丨9〇4係設置於金屬層1324下方 且藉由一介電層（未顯示）與該層絕緣。由於至少一區段 1 9 0 2係於閘極1 31 2與1 3 1 4之間延伸且連接該等閘極，因此 區段1 9 0 2可完全地分割汲極擴散區丨3丨〇。
第22頁 522543 五、發明說明（20) 第二十圖係顯示依據本發明一第十四具體實施例之一 ESD保護元件2000。元件2000包括形成於汲極擴散區131〇 内之分流器區段2 0 0 2，其大致互相平行且橫越汲極擴散區 1310均勻定間隔。至少一區段2〇〇2之相對末端係連接閘極 1312與1314。至少一區段20 0 2大致垂直於閘極131 2與131 4 並且設置於相鄰之汲極接觸點1 326之間。至少一區段2〇〇2 係設置於金屬層1 324下方且藉由一介電層（未顯示）與該層 絕緣。由於至少一區段2 〇 〇 2係於閘極1 3 1 2與1 3 1 4之間延伸 且連接該等閘極，因此區段2〇〇2可完全地分割汲極擴散區 1310。 ’、 圖係顯示依據本發明 弟十五具體實施例之 第 • * —八肌只 /吧Ί5 一ESD保護元件2100。元件21 〇〇包括形成於汲極擴散區 U10内之分流器區段2102，其大致互相平行且橫越没極擴 散區1310均勻定間隔。至少一區段2m之相對末端係盘間 極131 2及1314間隔，亦即未連接該等閘極。至少一 2102之方向係大致垂直於閘極1312及1314並且位於之 没=觸點1 326之間。至少-隔離氧化物區段2102係設置 於J屬層削下方且藉由一介電層(未顯示)與該層二置 至/區奴2102係设置於金屬層13 24下方且藉由一介恭声 (未顯示)與該層絕緣。由於至少一區段21〇2並未 二二 ::或1314，因此區段2102可部份地分割沒極擴散區= 第一十一圖係顯不依據本發明一且 ESD保護元件2200。元件22f)n 、，、體μ轭例之 疋仵220 0包括形成於汲極擴散區
弟23頁 522543 五、發明說明（21) 1 0内之隔離氧化物分流器區段2 2 〇 2，其大致互相平行且 板越汲極擴散區1 3 1 〇均勻定間隔。至少一區段2 2 〇 2係於金 屬層1324下方延伸且藉由一介電層（未顯示）與該層絕緣。 至少一區段2202係設於相鄰之汲極接觸點1 326之間。至少 一區段22 02之各末端係朝向閘極丨3 12與1314延伸，但並未 連接該等閘極。至少一區段2 2 〇 2係如同第二十二圖中所示 之大致筆直且其方向係大致垂直於閘極1312及1314。由於 至少一區段2202並未連接閘極1312或1314，因此區段2202 可部份地分割汲極擴散區1 3 1 〇。 第二十三係顯示依據本發明一第十七具體實施例之一 ESD保護元件23 0 0。元件2300包括形成於汲極擴散區1310 内之隔離氧化物分流器區段230 2，其大致互相平行且橫越 汲極擴散區1310均勻定間隔。至少一區段230 2係於金屬層 1324下方延伸且藉由一介電層（未顯示）與該層絕緣。至少 一區段23 02係如同第二十三圖中所示之大致筆直且其方向 係大致垂直於閘極131 2及1314。由於至少一區段2302係於 閘極131 2及1314上方延伸，因此至少一區段230 2可完全地 分割汲極擴散區1 3 1 0。至少一對汲極接觸點1 3 2 6可與區段 2 3 0 2互相平行地設置以增加其間之間隔。這種配置可減少 電流密度且同時在接觸點1 32 6與相鄰區段2302之間保持一 最小間隔。此最小間隔可為〇. 5微米或更大，而不致使ESD 性能退化。 第二十四係顯示依據本發明一第十八具體實施例之一 ESD保護元件2400。元件2400包括形成於汲極擴散區1310
第24頁 522543
内之隨機分佈的分流器區段24〇2。區域24〇且 型，包括正方形、矩形、圓形、十字型、τ型、種外 型、u型及任何其他奇特外型等其中之一或更多。更並 Ξ2402可包括具有相同外型、但尺寸、方向不曰同、或 間距不4之區段。隨機分佈之區段24〇2包括不均勻地分佈 其各別之形心（center —of — area)不同區段間之間距亦可不 同另，可均勻地分佈或對正各別之形心，且同時調整外 型之方向以提供一不均勻、或隨機的分佈。在一結構中， 區段2402可屬於小型者，使得其最大尺寸小於或等於通道 區長度之六倍，而该通道長度大致為一 MQS電晶體結構中 源極與沒極區之間的距離，或一雙極性結構中射極與集極 區之間的距離。 一 ° 至少一區段2402可由多晶石夕（覆蓋薄氧化層）、或隔 離氧化物形成。在一替代結構中，閘極丨3 1 2及丨3丨4可由隔 離氧化物細長條取代，且可免除内聯絡線1 3 1 6。 第二十五圖係顯示一ESD元件，其代表元件24〇〇之一 替代結構。儘管圖示之元件2 5 0 0僅具有一閘極，然而可如 同元件2 4 0 0 —般地具有譬如一偶數個等複數個閘極。元件 2 50 0不同於元件240 0之處在於其提供複數個小型、外型相 似’但以不均勻或隨機方式分佈於 >及極擴散區21〇中的分 流區段2502。區段2502之不均勻分佈較佳地係藉由提供 相鄰區段2502之間隨機的距離而達成。每一區段2502之最 大尺寸係小於或等於通道區長度之六倍，而該通道長度大 致為源極與汲極區之間的距離。每一區段2 5 0 2係由多晶石夕
522543 五、發明說明（23) 或隔離氧化物形成。 第二十六圖顯示一 ESD元件26 0 0，其代表元件2400之 另一替代結構。參考第二十六圖，元件2600包括複數群 2602的小型分流器區段2604，該等群係位於汲極區1310中 沿著該區域、鄰近至少一閘極1 3 1 2及1 3 1 4設置。至少一陣 列2 6 0 2皆設於區域1 3 0 4内，且使至少一陣列2 6 0 2之左側及 右侧末端分別與區域1 304之左側與右側邊緣大約等距離。 然而，複數陣列2 6 0 2可藉相同於此中描述之其他具體實施 例中所示之相對於區域1 304邊緣的方式來設置。 元件2600亦可變型地具有複數個均勻、不均勻或隨機 分佈之區段2604來取代位於汲極區131〇中、沿著閘極1312 及1 3 1 4設置之複數陣列2 6 〇 2。 田符合本發明之一ESD保護元件作動時，流通過汲極 區之電流將由分流器區段分割。如此將造成橫越汲極區之 電流更均勻分佈且增加汲極區中之阻抗。 在ESD事件中，％極（〉及極區）處高 接合雪崩擊穿，其導致細擴散_p井接合中產成 陽極收集而該電洞係在基底中朝向源極 電=:=V r電洞電流將在Ρ井、或Ρ型基底中誘發 電阻電壓降（IR電壓降）而於ρ井與. 一正向偏壓。正向偏壓源極接合接^之間&成 這些注射之電子係由沒極接;多電子至p井。 -場衝撞電離而產生更多電子_電洞對。”u合中之南 ESD電流吸收急返特性一制陽私序=如已知的 故制除極-陰極暫態電
522543 五、發明說明（24) ---- 壓。習知元件中，位於閘極附近之汲極接合的高電流與高 -場撞電離將產生熱量且升高局部溫度，如此將傷害汲極 接觸點或間極。 符合本發明之分流器區段將產生一類集極結構，其係 在急返期間藉由每一區段周圍之汲極接合部份地吸收自正 向偏壓源接合注射之電子。如此可有效減少閘極附近之汲 極接合的ESD電流密度。亦，由於一隅角電 隹應， 使得區段隅角處之電場高於鄰近閘極之汲極接合1處者' 可藉由定位分流器區段，使汲極區中所有區段之重心 或形心皆比較接近閘極或通道區而較遠離汲極接觸點，以 加強該類集極結構之優點。分流器區段在元件中之定位係 如第一圖至苐十二圖、第二十四圖及第二十五圖中所示 者。較接近閘極或通道區將使其更容易於一ESD事件期間 内收集自元件源極侧注射之電子。 更且，不論是藉一非金屬矽化物抑或金屬矽化物製程 形成之ESD元件，皆可由元件2500及2 600中之一陣列或整 群小型分流器區段有效地改善其性能。在非金屬矽化物製 程中’汲極擴散區已具有一高電阻，且一整列或整群小型 區段大致上並不更增加ESD電流路徑之電阻。然而，沿區 段周圍之增加的空乏區有助於以p型基底12〇6吸收來自正 向偏壓源極接合之注射載子而因此減少一ESC)事件之電流 密度。此效應可改善該元件之ESD性能。 根據實驗地，譬如顯示於第六圖中、但具有六個多晶 石夕閘極指狀物之一GGNMOS(接地閘極NMOS)係藉由0· 45微米
第27頁 522543 五、發明說明（25) ί金技術製成。每一閘極指狀物之間極長 度，即檢越通道且介於源極盘 其寬度係75微米。每一 極=間㈣°；6微米、 為0. 75微米乘3微米、互相分離3 H乳化物區段 刀雕^微水、並且與閘極保拄η 5/V卡上與丄近之汲極接觸點保持大約h 5微米。此結構中 之汲極接觸點至閘極的間隔為5微米，而源極接觸點至 極的間隔為2微米。頃發現，該結構 j 型）之ESD性能係6.5仟伏特至超過8仟 （人且體核 離氧化物區段之傳統結構則顯示自低幻 起之有^ 範圍變動ESD電壓。 vI之大 上述之實驗元件可證實基於一非金屬石夕化物製程 越ESD性能。應注㈣，互相平行之隔離氧化物. 母一個的寬度（0. 75微米）係小於相鄰隔離氧化物區之 ”隔(3微米）。相鄰分流器區段之間隔大於1本身又寬/ 極電阻僅可能有限度地增加。這種ESD性能之； 於藉由一非金她物製程形 物或自行對準石夕化物製程;；％ &結構亦可用於金屬石夕化 此外，分流器區段之另一優點係其提供 部份分割效應，及相關聯之没極電阻增加。由=八=或 良一般CMOS製程技術之ESD性能，因此 、刀副可改 藉由-金屬石夕化物擴散製程形成之元件特：有極利^於 區段係將N +汲極擴散區分割為複數個互相平有 为 小型擴散區。如此大致上可將M〇s電晶體元件分割為：$ 522543 五、發明說明（26) Ϊ:二、或/相-對正之_保護電晶體。這些較小的ESD保 濩MOS電晶體之母一個皆具有因N +擴散區電阻造成之一汲 1電阻器。當ESD電流流入任—該等分割之_電晶 ^ ’整組沒極電阻將增加對應區域中之汲極電壓，因此亦 驅使ESD電流流入其他以有效並聯互相連接之小獅曰 體中。這將造成ESD放電電流均勻分佑而士 ^ ^
雷曰s 1Ί刀佈而大幅加強整個MOS 性。£ ’由於所有汲極電阻器皆互相並聯配 :二因此有效的總汲極電阻遠小於各單獨分 極電阻因此不致影響NM0S保護電晶體之正常效用。韦文及 _某$情況下’包括藉由一自行對準矽化物製程製 之隔離氧化物分流器區段的元件可沿著該區段與擴^ 間的接合承受接合洩漏。第四圖c及第四_所；之元； 450中，在隔離氧化物上方提供一多晶矽声且哕 越該，離氧化物邊緣而使這類茂漏之可能曰性降H低伸超 疋以，依據本發明構成之元件將因上述之一個或 機構、依靠精確佈局每一分流器 ：更： 關。 胥卩之增加里係與一特定之佈局及製程有 由揭露中可清楚發現’—分流器 :結構。分流器可於形成源極"及極區、或射極丄以 ,. k ^ 白的/原極/汲極成型製程及結構而形 。，發明範圍内亦可實施以上揭露之結構與一習 522543 五、發明說明（27) 知ESD植入技術的組合以改良ESD性能。 儘管已揭露一種包括由（薄氧化層上之）多晶石夕、或 隔離氧化物形成之分流器區段的E S D保護元件具體實施 例’但本發明並非以此為限。符合本發明保護元件 可包括藉由將多晶石夕重豐至隔離氧化物之一部份上方而構 成之分流器區段。 本發明之具體實施例可藉由包括自行對準矽化物、金 屬矽化物及非金屬矽化物製程等各種技術製造之習知之自 動對準石夕化物製程包括多晶石夕及汲、源極擴散區表面皆形 成金屬矽化物者。更，符合本發明之ESD保護元件可藉由 ，括譬如CMOS、NMOS、BiCMOS製程或雙極性製程（不^用 多晶石夕分流器區段）等製程技術製造之。 一 p qt!二Ά發明之具體實施例包括在一半導體基底上形成 呈古#呆屢70件，但亦可使用一絕緣層上有矽（so 1)基底或 八有植入氧化層（SIM0X)之矽來同樣有效地實施本發明。 者施ί ϊ Ϊ項技藝之人士在思考此中揭露之本發明說明及 範例僅二二t現本發明之其他具體實施例。以上之說明及 用，本發明之真實範圍及精神將由以下 522543 圖式簡單說明 4 0a〜4 0g ··隔離氧化物之島狀物 4 1 #·細長條型閘極結構 4 2 :汲極擴散區 43a〜43g :接觸開口 2 0 0 :保護元件、指示元件 2 0 1 ·主動區 202 :基底 2 0 4 :隔離氧化物區 206 : η井區 2 0 8 : Ν +源極區、源極擴散區 2 1 0 : Ν + ;及極區 2 1 2 :細長形多晶矽閘極 2 1 4 :薄閘極氧化物 2 1 5、4 0 8 :氧化間隔物 216 :通道 218、222、1318、1 320、1 324 :金屬匯流排層 2 2 0、1 3 2 2 :源極接觸點 224、1 326 :汲極接觸點 230 : Ρ +區、區域 2 3 1 :隔離氧化物 2 3 2 :接觸點 234 : VDD匯流排 2 3 6 : Vss匯流排 238 :端子
第31頁 522543 圖式簡單說明 2 4 0 :細長形分流器區段 300 、 、 400 、 450 、 500 、 600 、 700 、 750 > 800 、 900 、 1000 、1100 、1200 、1300 、1400 、1500 、1600 、1700 、 1800 、1900 、2000 、2100 、2200 、2300 、2400 、2500 、 2 60 0 : ESD保護元件 3 0 2 :矽基底 3 0 4 :絕緣體或植入氧化層 306 : p 井 4 0 2、4 5 2 :陣列細長形分流器區段 4 0 6、1 11 4 :薄氧化層 404、456、1004、1120 :多晶矽層 4 5 4 :隔離氧化物層 4 5 8、1 0 0 6 :薄氧化物 460 :連接子 6 0 2、1 3 1 6 ·多晶石夕或金屬内聯絡線 6 0 4 :矩形物 752、1 70 2、2202、2 302 :隔離氧化物分流器區段 7 5 4 :較窄的區段部 7 5 6 :較寬的區段部 802、902 ·閘極延伸物 、2002 、 2102 、 2402 、 1002 、 1106 、 1206 、 14〇4 、 1902 2 5 0 2 :分流器區段 1 1 0 2、1 2 0 2 :細長條狀隔離氧化物 1 1 04、1 204 :通道區
522543 圖式簡單說明 1 1 0 8、1 4 0 2、1 9 0 4 :隔離氧化物區段 1 11 0、1 9 0 6、1 9 0 8 ··多晶矽區段 1302 :p型矽基底 1 3 0 6、1 3 0 8 : N +源極擴散區 1 3 1 0 : N +沒極擴散區 1 3 1 2、1 3 1 4 :多晶矽閘極 1 3 2 8 :陽極 1 3 3 0 :陰極 1 332、1 334 :陣列細長形多晶矽分流器區段 1 50 2、1 504、1 60 2 :多晶矽分流器 1 6 0 4 :第一部份 1 6 0 6 ··第二部份 1 80 2、1 8 04多晶矽分流器區段 2 6 0 2 :複數群、複數陣列 2 6 0 4 :小型分流器區段
第33頁

Claims (1)

  1. 522543 六、申請專利範圍 1. 一種靜電放電保護元件，包括： 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，形成於該基底中、與該第一擴散區鄰近 且間隔； 複數個接觸點，形成於該第一擴散區以與該第一擴散區 導電連接； 一通道，形成於該第一與第二擴散區間之一第三區域 中；及 一細長形分流器，延伸於該通道與該等接觸點的一區域 之間。 2. 如申請專利範圍第1項之保護元件，更包括覆蓋該通道 之一多晶石夕閘極。 3. 如申請專利範圍第1項之保護元件，更包括覆蓋該通道 之一帶狀隔離氧化物。 4. 如申請專利範圍第1項之保護元件，其中該基底包括一 井區。 5. 如申請專利範圍第1項之保護元件，其中該基底包括位 於一絕緣層上方之一半導體層。 6. 如申請專利範圍第1項之保護元件，其中該分流器具有 第一及第二末端，且該第一末端係連接該通道。 7. 如申請專利範圍第1項之保護元件，其中該分流器具有 第一及第二末端，且該第一末端係與該通道間隔。 8. 如申請專利範圍第1項之保護元件，其中該分流器之至
    第34頁 522543 六、申請專利範圍 少一部份係以相對於該通道呈一銳角之方式設置。 9. 如申請專利範圍第1項之保護元件，其中該分流器係以 大致垂直於該通道之方式設置。 10. 如申請專利範圍第1項至第9項中任一項之保護元件， 其中該分流器係由多晶矽、隔離氧化物、及至少部份地覆 蓋一隔離氧化物之一多晶矽結構等其中之一形成。 11. 如申請專利範圍第1項至第9項中任一項之保護元件， 其中該分流器包括由一多晶矽層所覆蓋的一隔離氧化物 層，及延伸超越該隔離氧化物層一邊緣之該多晶石夕層的一 周圍。 12. 如申請專利範圍第1項之保護元件，其中該基底包括 一絕緣層上有矽結構。 13. 如申請專利範圍第1項之保護元件，其中該分流器包 括一多晶石夕層，其形成於一薄氧化層上方。 14. 如申請專利範圍第1 3項之保護元件，其中該基底包括 一絕緣層上有矽結構。 15. 如申請專利範圍第1項之保護元件，更包括覆蓋該通 道之一導電閘極； 其中該分流器係由隔離氧化物形成，且該分流器之一末 端部係部份地延伸至該閘極下方。 16. 如申請專利範圍第1 5項之保護元件，其中該分流器末 端部係較該分流器其他部份為窄。 17. 如申請專利範圍第1項之保護元件，更包括覆蓋該通 道之一導電閘極；及
    第35頁 522543 六、申請專利範圍 該分流器係由隔離氧 18· 如申請專利範圍 接近該閘極之一末端 19· 如申請專利範圍 伸構件，其自該閘極 2 0·如申請專利範圍 伸構件，其自該閘極 下方的該分流器末端 21·如申請專利範圍 閘極，其形成於一薄 其中該分流器包括 層，且該分流器係自 22. 如申請專利範圍 與該閘極大致垂直。 23. 如申請專利範圍 道之一帶狀隔離氧化 物間隔。 化物形成。 第1 7項之保護元件 係與該閘極間隔。 弟1 8項之保護元件 延伸且覆蓋該分流 弟1 5項之保護元件 延伸且覆蓋並未部 部之至少一部份。 第1項之保護元件， 氧化物上方且覆蓋 形成於一薄氧化物 邊閘極延伸而接續 第2 1項之保護元件 第1項之保護元件， 物，且該分流器係 其令該分流器最 。更包括一導電延 器之近端。 ^更包括一導電延 份地延伸至該閘極 更包括一多晶矽 該通道；及 上方之一多晶矽 〇 ，其中該分流器係 更包括覆蓋該通 與該帶狀隔離氧化 2 4·如申請專利範圍第213項之保護元件，复 由隔離氧化物形成。 ~中該分流器係 25·如申請專利範圍第24項之保護元件，其 ^ 括一多晶矽層，其至少部份地覆蓋該隔離=中该分流器包 2 6·如申請專利範圍第2 3項之保護元件，复物 括形成於一薄氧化物上方之一多晶石夕層。"中。亥分流器包 27·如申請專利範圍第1項之保護元件θ，审^ 更包括覆蓋該通
    522543 六、申請專利範圍 道之一帶狀隔離氧化物； 其中該分流器係由隔離氧化物形成。 28. 如申請專利範圍第27項之保護元件，其中該分流器係 自該帶狀隔離氧化物延伸而接續。 2 9.如申請專利範圍第2 8項之保護元件，其中該分流器係 與該帶狀隔離氧化物大致垂直。 30. 如申請專利範圍第1 5項至第2 1項中任一項之保護元 件，更包括複數個大致互相平行的該分流器。 31. 如申請專利範圍第3 0項之保護元件，其中該複數個分 流器中之每一個皆與該閘極大致垂直。 32. 如申請專利範圍第23項至第28項中任一項之保護元 件，更包括複數個大致互相平行的該分流器。 33. 如申請專利範圍第32項之保護元件，其中該複數個分 流器中之每一個皆與該帶狀隔離氧化物大致垂直。 34. 如申請專利範圍第1 1項之保護元件，更包括接至該多 晶矽層之一電性連接。 35. 一種靜電放電保護元件，包括： 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，藉由與該第一擴散區呈一相間隔之關係 而形成； 一第三擴散區，形成於介於該第一與第二擴散區間之該 基底且與該兩區域間隔； 一第一閘極，覆蓋介於該第一與第三擴散區之間的一區
    第37頁 522543 六、申請專利範圍 域； 一第二閘極，覆蓋介於該第二與第三擴散區之間的一區 域； 複數個接觸點，形成與該第三擴散區之一導電連接； 一第一細長形分流器，延伸於該第一閘極與該等接觸點 的一區域之間； 一第二細長形分流器，延伸於該第二閘極與該等接觸點 的該區域之間。 36. 如申請專利範圍第35項之保護元件，其中該基底包括 一井區。 37. 如申請專利範圍第35項之保護元件，其中該基底包括 位於一絕緣層上方之一半導體層。 3 8.如申請專利範圍第3 5項之保護元件，其中該第一分流 器具有第一及第二末端，且該第一末端係連接該第一閘 極；及 第第端 有圍末 具 範二 器。利第 流極專及 分閘請 一 二二申第 第第如有 該該 ♦具 接39·器 当c 達 係 端 末 1 第 該 且 端 末二 第 及 流間 分極 一閘 第 一 該第 中該 其與 ，係 件端 元末 護一 保第 之該 項且 隔 玄 與 係 端 末 1 第 該 且 端 末二 第 及 一 第 有 具。 器隔 流間 分極 二閘 及第二 •，該第 流 分 - 第及 該； 中置 其設 ，式 件方 元之 護角 保銳 之一 項呈 5極 3 才 第閘 圍一 範第 利該 專於 請對 ΓΓτ 目 _ 才 如以 係 40器 4
    第38頁 522543 六、申請專利範圍 該第二分流器係以相對於該第二閘極呈一銳角之方式設 置，使得該第二分流器係相對於該第一分流器大致對稱地 設置。 41. 如申請專利範圍第40項之保護元件，其中該第一分流 器具有第一及第二末端，且該第一末端係連接該第一閘 極；及 該第二分流器具有第一及第二末端，且該第一末端係連 接該第二閘極。 42. 如申請專利範圍第40項之保護元件，其中該第一分流 器具有第一及第二末端，且該第一末端係與該第一閘極間 隔；及 該第二分流器具有第一及第二末端，且該第一末端係與 該第二閘極間隔。 43. 如申請專利範圍第35項之保護元件，其中該第一及第 二分流器係結合於該等接觸點區域中以形成一單一分流器 結構。 44. 如申請專利範圍第43項之保護元件，其中遠離該第二 分流器之該第一分流器的一末端係連接該第一閘極；及 遠離該第一分流器之該第二分流器的一末端係連接該第 二閘極。 45. 如申請專利範圍第43項之保護元件，其中遠離該第二 分流器之該第一分流器的一末端係與該第一閘極間隔；及 遠離該第一分流器之該第二分流器的一末端係與該第二 閘極間隔。
    第39頁 522543 六、申請專利範圍 46. 如申請專利範圍第40項之保護元件，其中該第一及第 二分流器包含多晶矽材質； 該保護元件更包括一第三分流器，其包含氧化物材質形 成且連接於該第一與第二分流器之該等第二末端之間，且 該第三分流器係定位於該等接觸點區域中之相鄰接觸點之 間。 47. 如申請專利範圍第35項之保護元件，其中該第一分流 器係以大致垂直該第一閘極而設置；及 該第二分流器係以大致垂直該第二閘極而設置。 4 8. 如申請專利範圍第4 7項之保護元件，其中該第一分流 器具有第一及第二末端，且該第一末端係連接該第一閘 極；及 該第二分流器具有第一及第二末端，且該第一末端係連 接該第二閘極。 49. 如申請專利範圍第47項之保護元件，其中該第一分流 器具有第一及第二末端，且該第一末端係與該第一閘極間 隔；及 該第二分流器具有第一及第二末端，且該第一末端係與 該第二閘極間隔。 50. 如申請專利範圍第47項之保護元件，其中該第一及第 二分流器係結合於該等接觸點區域中以形成一單一分流器 結構。 51. 如申請專利範圍第5 0項之保護元件，其中遠離該第二 分流器之該第一分流器的一末端係連接該第一閘極；及
    第40頁 54·如中請專利範圍第35項至第45項或第47項至 任一項之保護元件，其中該第一及第二分流器兩 一個為包括一氧化物層。 55·如申請專利範圍第54項之保護元件，其中該 之一周圍係延伸超越該氧化物層之一邊緣。 522543 六、申請專利範圍 遠離該第一分流器之該第二分流器的一末端係 二閘極。 52.如申請專利範圍第50項之保護元件，其中遠 分流器之該第一分流器的一末端係與該第一閘極 遠離該第一分流器之該第二分流器的一末端係 閘極間隔。 53.如申請專利範圍第35項至第45項或第47項至 任一項之保護元件，其中該第一及第二分流器兩 多晶矽、氧化物、及部份地覆蓋氧化物之一多晶 其中之一形成。 56·如申請專利範圍第〇項之保護元件，其中 二分流器皆包含多晶矽材質· 該保護元件更句赵 > 、’ ^ Ji. ϋ ^ ^ ^ - 匕括一弟三分流器，其包含一 且連接於該第一啟筮一 第三分流哭係定弟—/刀流器之該等第二末鴻 間。 成寺接觸點區域中之相顯 57·如申請專利範 流器結構係皆由—=弟4—3項之保護元件，其中該 閘極之下方且超出:=氧化物形成且延伸於該第 連接該第 離該第二 間隔；及 與該第二 第5 2項中 者皆各由 矽結構等 第5 2項中 者中至少 多晶碎層 第一及第 離氧化物 間，且該 觸點之 等單一分 一及第二 522543 六、申請專利範圍 58. 如申請專利範圍第43項之保護元件，其中該等單一分 流器結構係包含一隔離氧化物，且大致互相平行，並且相 對於該第一與第二閘極偏斜。 59. 如申請專利範圍第43項之保護元件，其中該等單一分 流器結構係皆包含一隔離氧化物，且大致互相平行，每一 該分流器結構之各末端皆與該第一與第二閘極間隔，並且 該單一分流器結構係與該第一與第二閘極大致垂直。 6 0. —種靜電放電保護元件’包括： 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，形成於該基底中、與該第一擴散區鄰近 且間隔； 複數個接觸點，形成與該第一擴散區之一導電連接； 一通道，形成於該第一與第二擴散區間之一第三區域中； 一第一細長形分流器，延伸於該通道與該等接觸點的一 區域之間；及 一第二細長形分流器，鄰近該第一分割器且延伸於該通 道與該等接觸點的一區域之間。 61.如申請專利範圍第6 0項之保護元件，更包括覆蓋該通 道之一多晶矽閘極。 6 2.如申請專利範圍第6 0項之保護元件，更包括覆蓋該通 道之一帶狀隔離氧化物。 63.如申請專利範圍第6 0項之保護元件，其中該基底包括 一井區。
    第42頁 522543 六、申請專利範圍 64.如申請專利範圍第60項之保護元件，其中該基底包括 位於一絕緣層上方之一半導體層。 6 5·如申請專利範圍第6 〇項之保護元件，其中該第一及苐 二分流器中之每一個皆具有第一及第二末端，且該第一末 端係連接該通道。 6 6·如申請專利範圍第6 0項之保護元件，其中該第一及第 二分流器中之每一個皆具有第一及第二末端，且該第一末 端係與該通道間隔。 67·如申請專利範圍第60項之保護元件，其中每一該第一 及第二分流器中之至少一部份係以相對於該通道呈一銳角 之方式設置。 6 8.如申請專利範圍第6 0項之保護元件，其中該第一及第 二分流器中之每一個皆係以大致垂直於該通道之方式設 置。 6 9·如申請專利範圍第6 0項至第6 8項中任一項之保護元 1牛三其中該第一及第二分流器中之每一個皆係由多晶矽覆 ，氧化層、隔離氧化物、及部份地覆蓋隔離氧化物之一多 曰日石夕結構等其中之一形成。 7 0·如申請專利範圍第6 0項至签f； R TS 士 / s w ,λ ^ , K '^弟b 8項中任一頂之/f早古雈开 件，其中該分流器包括由一夕曰貝T仕貝炙保叹兀 物層，且該多晶石夕層之一夕曰日石夕層所覆盍之一隔離氧化 之一邊緣。 θ 一周圍係延伸超越該隔離氧化物層 71. 括由 如申请專利範圍第7 〇 一多晶石夕層所覆蓋之 項之保護元件， 一隔離氧化物層 其中該分流器包 ’且該多晶矽層 522543 六、申請專利範圍 之一周圍係延伸超越該隔離氧化物層之一邊緣。 W· —種靜電放·電保護元件，包括·· 一基底； 一第一擴散區’形成於該基底中， 一第二擴散區，藉由與該第一擴散區呈一相間隔之關係 而形成； 一第三擴散區，形成於介於該第一與第二擴散區間之該 基底中且與該兩區域間隔； 一第一閘極，覆蓋介於該第一與第三擴散區之間的一區 域； 一第二閘極，覆蓋介於該第二與第三擴散區之間的一區 域； $數個接觸點，形成與該第三擴散區之一導電連接； 個相鄰之第—細長形分流器，延伸於該第一閘極與該 專接觸點的—區域之間；及 ，數個相鄰之第二細長形分流器，延伸於該第二閘極與 該寺接觸點的該區 73.如申請直剎μ ν . ^ 月專利乾圍第72項之保護元件，其中每一該第一 „ ^ . 巧弟一及弟二末端，且該第一末端係連接該第一 閘極，及 且該第一末端 # Ϊ i ί第二分流器具有第一及第二末端 係連接，亥第二閘極。 Ϊ申清專利範圍第72項之保護元件，其中每一該第一 分流|§具有筮_ 另弟一及苐二末端，且該第一末端係與該第一閘
    522543 六、申請專利範圍 極間隔；及 每一該第二分流器具有第一及第二末端，且該第一末端 係與該第二閘極間隔。 75. 如申請專利範圍第72項之保護元件，其中每一該第一 分流器係以相對於該第一閘極呈一銳角之方式設置；及 每一該第二分流器係以相對於該第二閘極呈一銳角之方 式設置，使得每一該第二分流器係相對於對應之該第一分 流器之一大致對稱地設置。 76. 如申請專利範圍第75項之保護元件，其中每一該第一 分流器具有第一及第二末端，且該第一末端係連接該第一 端 末 一 第 該 且 端 末二 第 及1 第 有 具 器 流 分 二 第 及該 ;一 極每 閘 第 亥 古口 一 每 中 其 件 元 護 保 之 項 5 7 第 〇 圍 極範 閘利 二專 第請 該申 接如 *-9c 係77· 第 該 與 係 端 末 1 第 該 且 端 末二 第 及1 第 有及 具； 器隔 流間 分極 端 一 末 第 一 該 第 一 該 每 且 中 ， 其 端 ， 末 件 二 元 第 護 及 保 1 之 第 項 有 2 具。第 器隔圍 流間範 分極利 二閘專 第二請 該第申 一 該如 每與 係78 以單 器之 流鄰 分相 二個 第數 該複 應間 對之 一極 之閘 中二 域第 區與 點 一 觸第 接該 等於 該伸 合延 結別 器分 流成 分形 應 一 對第 亥亥 =口 古口 離接 遠連 中係 其端 ，末 件一 元的 護器 保流 之分 項一 78第 第該 圍一 範每 。利之 構專器 結請流 器申分 流如二 分 ♦第 一 Α之
    第45頁 522543 六、申請專利範圍 閘極；及 遠離該對應之第一分流器之該第二分流器的一末端係連 接該第二閘極。 8 0·如申請專利範圍第7 8項之保護元件，其中遠離該對應 之第二分流器之每一該第一分流器的一末端係與該第一閘 極間隔，及 遠離該對應弟一分流器之每一該第二分流器的一末端係 與該第二閘極間隔。 81· —種形成於一第一型半導體基底上之靜電放電（ESD) 保護元件，包括： 一閘極，具有一連續結構，其位於該第一型半導體基底 之上方； _ 一共用源極區，位於該第一型半導體基底中、該閘極之 一第一側上； ，數個汲極區，位於該第一型半導體基底中、該閘極之 一第二側上，其中該複數個汲極區係互相隔離且與該閘極 相鄰； 之=數個接觸點，分佈於該共用源極區及該複數個汲極區 …一第了金屬匯流排，位於該共用源極區之上； j數個第一接觸點，連接該共用源極區與該第—金屬匯流 第一金屬匯流排’位於該複數汲極區之上； 複數個第=接觸‘點，連接該複數淡㈣與該第1金屬匯流
    第46頁 522543
    82· —種用於一半導體積體電路 導體場效電晶體元件，包括·· 干之靜-放電保護 一基底； 一閘極，具有形成於該基底上之一延伸帶狀处 -汲極區，形成於該基底中、該閘極之一第：：上 一源極區，形成於該基底中、該閘極之一第二 複數個互相平行對正之隔離氧化物之島狀物，形成 基底之表面上方，該複數隔離氧化物之島狀物係源 間極第一側且於該閘極下方延伸而不延伸至該間極之 二側’其中該複數隔離氧化物之島狀物係將該沒極區 部份分割成一陣列平行之電流路徑且不分割該源極擴 區。 κ 8 3· 一種靜電放電保護元件，包括·· 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，形成於該基底中、與該第一 複數個接觸點，形成與該第一擴散區之一導電連接 一通道，形成於該第一與第二擴散區間之一第三區 及 一广^ 複數個分流器區段，形成於該第一擴散區内，且兮 段係形成為至少兩不同外型、兩不同尺寸、兩不同^ 及兩不同間距中的至少一種。 的半 於該 自該 該第 之一 散 鄰近 中； 等區 向、 522543 六、申請專利範圍 84. 如申請專利範圍第83項之保護元件，其中該等區段之 一係包含一正方形、一圓形、一十字型、一T型、一V型、 一U型、及一 L型中之至少一種。 85. 如申請專利範圍第83項之保護元件，其中該兩不同外 型係在關於長度、寬度、尺寸及面積等至少一方面上互不 相同。 86. 如申請專利範圍第83項之保護元件，其中每一該區段 之最大尺寸係小於或等於大致該通道長度之六倍。 87. 如申請專利範圍第83項之保護元件，其中該複數區段 係由多晶矽區段、隔離氧化物區段、或多晶矽與隔離氧化 物區段之一組合所形成。 88. 如申請專利範圍第83項之保護元件，其中每一該複數 區段皆具有一形心，且該複數區段之各形心可為互相對正 或非對正等兩者其中之一。 8 9. —種靜電放電保護元件，包括： 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，形成於該基底中、與該第一擴散區鄰近 且間隔； 複數個接觸點，與該第一擴散區形成導電連接； 一通道，形成於該第一與第二擴散區間之一第三區域中； 及 複數個小型分流器區段，形成於該第一擴散區内，且以 均勻與不均勻地兩者之一分佈於其中。
    第48頁 522543 六、申請專利範圍 90·。如申請專利範圍第89項之保護元件，其中至少一該複 數區段之二最大尺寸係小於或等於該通道長度之六倍。 9j · θ如申請專利範圍第8 9項之保護元件，該複數區段係由 夕曰曰石夕區段、隔離氧化物區段、或多晶矽與隔離氧化物區 段之一組合所形成。 92· 一種靜電放電保護元件，包括： 一基底； 一第一擴散區，形成於該基底中； 一第一擴散區，形成於該基底中、與該第一擴散區鄰近 且間隔； 複數個接觸點，與該第一擴散區形成導電連接； 一通道，形成於該第一與第二擴散區間之一第三區域中； 及 複數個分流器區段，形成於該第一擴散區内，且不均勻 地分佈於其中。 93. 一種形成一靜電放電保護元件之方法，其步驟包括： 擴敢區
    形成一形成於該基底中 ，_ c 形成一形成於該基底中、與該第一撫处广 第二擴散區； 擴散區鄰近且間隔
    形成複數個與該第一擴散區形成—導恭 形成一形成於該第一與第二擴散區間电連接之接觸點； 通道；及 支一第三區域中的 形成一延伸於該通道與該等接觸點〜^ …〜區域之間的細長形
    522543
    分流器。 94· 一種靜電放電保護元件，包括： 一基底； 一弟一擴散區，形成於該基底中； :5二擴散區’形成於該基底中、與該第—擴散區鄰近 且間fWj， 複數個接觸點，形成與該第一擴散區之一導電連接； 一通道，形成於該第一與第二擴散區間之一第三區域 中；及 一口… 複數個分流器區段’形成於遠第一擴散區内且以均勻與 不均勻地兩者之一分佈於其中，至少一該區段包括由一多 晶矽層所覆蓋之一隔離氧化物層；及 一接觸點，形成於該多晶石夕層上。 95· —種靜電放電保護元件，包括： 一基底； 一第一擴散區，形成於該基底中； 一第二擴散區，形成於該基底中、與該第一擴散區鄰近 且間隔； 一通道，形成於該第一與第二擴散區間之一第三區域 中； 至少一分流器區段’形成於a亥第一擴散區内，且該分流 器區段包括由一多晶石夕層所覆蓋之一隔離氧化物層；及 該多晶矽層之一邊緣，延伸超越該隔離氧化物層之一邊 緣0
    第50頁
TW090128765A 2000-12-20 2001-11-20 Electrostatic discharge protection circuit TW522543B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/740,016 US6864536B2 (en) 2000-12-20 2000-12-20 Electrostatic discharge protection circuit

Publications (1)

Publication Number Publication Date
TW522543B true TW522543B (en) 2003-03-01

Family

ID=24974699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128765A TW522543B (en) 2000-12-20 2001-11-20 Electrostatic discharge protection circuit

Country Status (3)

Country Link
US (1) US6864536B2 (zh)
CN (1) CN100466249C (zh)
TW (1) TW522543B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
TW560042B (en) * 2002-09-18 2003-11-01 Vanguard Int Semiconduct Corp ESD protection device
US7157782B1 (en) * 2004-02-17 2007-01-02 Altera Corporation Electrically-programmable transistor antifuses
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7317228B2 (en) * 2005-02-10 2008-01-08 Lsi Logic Corporation Optimization of NMOS drivers using self-ballasting ESD protection technique in fully silicided CMOS process
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7742265B2 (en) 2005-06-06 2010-06-22 Standard Microsystems Corporation High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US7646063B1 (en) 2005-06-15 2010-01-12 Pmc-Sierra, Inc. Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions
US20070007597A1 (en) * 2005-07-07 2007-01-11 Microchip Technology Incorporated ESD structure having different thickness gate oxides
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
CN1996593B (zh) 2006-01-04 2010-05-12 中芯国际集成电路制造(上海)有限公司 利用浮动和/或偏置多晶硅区域的静电保护系统和方法
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7309897B2 (en) 2006-04-13 2007-12-18 Taiwan Semiconductor Manuafacturing Company, Ltd. Electrostatic discharge protector for an integrated circuit
CN100561738C (zh) 2006-06-12 2009-11-18 中芯国际集成电路制造(上海)有限公司 利用多晶硅区的i/o esd保护的系统和方法
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7564665B2 (en) * 2007-01-10 2009-07-21 Standard Microsystems Corporation Pad ESD spreading technique
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8013393B2 (en) * 2007-06-29 2011-09-06 Advanced Micro Devices, Inc. Electrostatic discharge protection devices
TWI408806B (zh) * 2008-12-09 2013-09-11 United Microelectronics Corp 半導體結構及其製造方法
US7907003B2 (en) * 2009-01-14 2011-03-15 Standard Microsystems Corporation Method for improving power-supply rejection
TWI472013B (zh) * 2009-04-29 2015-02-01 Vanguard Int Semiconduct Corp 靜電放電防護裝置
US8008687B2 (en) * 2009-05-26 2011-08-30 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
CN102110671B (zh) 2009-12-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 静电放电保护装置
CN103050491B (zh) * 2012-12-20 2015-04-29 杭州士兰微电子股份有限公司 一种元胞结构及其制造方法
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
CN104122426A (zh) * 2014-07-25 2014-10-29 桐乡市伟达电子有限公司 一种高精度采样分流器及其制备方法
US9865589B1 (en) * 2016-10-31 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of fabricating ESD FinFET with improved metal landing in the drain
US10777546B2 (en) * 2016-11-30 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Planar and non-planar FET-based electrostatic discharge protection devices
US10014366B1 (en) * 2017-03-17 2018-07-03 Newport Fab, Llc Tapered polysilicon gate layout for power handling improvement for radio frequency (RF) switch applications
US10249607B1 (en) 2017-12-15 2019-04-02 Texas Instruments Incorporated Internally stacked NPN with segmented collector

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307271A (ja) * 1988-06-03 1989-12-12 Fujitsu Ltd 半導体装置とその製造方法
US5248892A (en) 1989-03-13 1993-09-28 U.S. Philips Corporation Semiconductor device provided with a protection circuit
US5721439A (en) 1996-04-10 1998-02-24 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry
JP3389782B2 (ja) * 1996-06-03 2003-03-24 日産自動車株式会社 半導体装置
US5763919A (en) 1996-07-08 1998-06-09 Winbond Electronics Corporation MOS transistor structure for electro-static discharge protection circuitry having dispersed parallel paths
TW305071B (en) 1996-08-14 1997-05-11 Winbond Electronics Corp The MOSFET in electro-static discharge protecting circuit
US6016002A (en) * 1996-12-20 2000-01-18 Texas Instruments Incorporated Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection
TW462123B (en) 1998-03-10 2001-11-01 United Microelectronics Corp Layout design of electrostatic discharge protection device
TW393755B (en) * 1998-09-02 2000-06-11 Winbond Electronics Corp The electrostatic protecting structure of semiconductor
US6236073B1 (en) * 1999-04-20 2001-05-22 United Microelectronics Corp. Electrostatic discharge device
US6509585B2 (en) * 2000-03-20 2003-01-21 Winbond Electronics Corp. Electrostatic discharge protective device incorporating silicon controlled rectifier devices

Also Published As

Publication number Publication date
CN100466249C (zh) 2009-03-04
US6864536B2 (en) 2005-03-08
US20020074602A1 (en) 2002-06-20
CN1360347A (zh) 2002-07-24

Similar Documents

Publication Publication Date Title
TW522543B (en) Electrostatic discharge protection circuit
US7247543B2 (en) Decoupling capacitor
US6587320B1 (en) Apparatus for current ballasting ESD sensitive devices
TW575989B (en) NPN Darlington ESD protection circuit
US20030173630A1 (en) ESD protection devices and methods for reducing trigger voltage
US6750517B1 (en) Device layout to improve ESD robustness in deep submicron CMOS technology
JP3573674B2 (ja) 半導体集積回路の入出力保護装置とその保護方法
TW200401424A (en) ESD protection circuit
US6611025B2 (en) Apparatus and method for improved power bus ESD protection
JP2013033961A (ja) 組合せ出力バッファおよびｅｓｄダイオードデバイス
JPH09306998A (ja) 静電破壊防止回路を有するｍｏｓトランジスタ構造体
US20110266624A1 (en) Electrostatic discharge protection having multiply segmented diodes in proximity to transistor
JPH0828426B2 (ja) Ｉｇｆｅｔ集積回路の静電放電からの保護
TW200536097A (en) Electrostatic discharge protection circuit
WO2004051749A1 (en) Lateral lubistor structure and method
JP2003008009A (ja) 半導体装置
US6833568B2 (en) Geometry-controllable design blocks of MOS transistors for improved ESD protection
TWI305050B (en) Esd-robust power switch and method of using same
US7102195B2 (en) Transistor structure for electrostatic discharge protection circuit
US7473974B2 (en) Semiconductor circuit device including a protection circuit
US7595245B2 (en) Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
TW503558B (en) Low-noise silicon controlled rectifier for electrostatic discharge protection
US20030184933A1 (en) Electrostatic discharge protection device
JP2005259953A (ja) 半導体装置
TW569418B (en) Low-capacitance electrostatic discharge protection apparatus and its manufacturing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees