TW521338B - Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby - Google Patents

Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby Download PDF

Info

Publication number
TW521338B
TW521338B TW090109123A TW90109123A TW521338B TW 521338 B TW521338 B TW 521338B TW 090109123 A TW090109123 A TW 090109123A TW 90109123 A TW90109123 A TW 90109123A TW 521338 B TW521338 B TW 521338B
Authority
TW
Taiwan
Prior art keywords
conductive material
scope
substrate
layer
patent application
Prior art date
Application number
TW090109123A
Other languages
English (en)
Inventor
Bulent M Basol
Cyprian E Uzoh
Homayoun Talieh
Original Assignee
Nu Tool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nu Tool Inc filed Critical Nu Tool Inc
Application granted granted Critical
Publication of TW521338B publication Critical patent/TW521338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Description

521338 五、發明說明（l) 本案主張2 0 0 0 60/ 1 98, 37 1 號之 文。 JU之背景及概沭 年4月19曰所提出之美國臨時申請案 優先權，其揭示内容經予明白參考併入 本 多層次 薄膜敷著 料去除操 生之晶圓 道，線路 置填滿一 積體電 ，後隨 作之很 或基板 或溝道 種特定 路之製造，需要金 光敏抗蝕劑作成圖 多步驟。在照相平 表面為非平面，並 ’測试塾片及接合 屬或金屬合 型，以及蝕 版印刷及蝕 且含有报多 墊片。常需 圓外形表 電敷著為一種 料，諸如 採用化學 表面之場 導電材料 面平面 銅（Cu) 機械拋 部位拋 〇另一 電拋光，其也常 化學蝕刻除去過 欲自晶圓表面除 液與材料間之化 以除去材料。在 予以浸入至一種 電極之陽極（正） 使材料電化學溶 材料，諸如一種金屬，並且然 化，使其容易供次 供在半導體晶圓表 敷著至裝置之廣為 光（CMP)，使所產 光除掉導電材料， 可精其自晶圓表面 稱作π電化學蝕刻” 量金屬或其他導電 去之材料與一種蝕 學反應，導致材料 電拋光，將欲除去 電拋光電解質。一 電壓施加至材料。 解’並自晶圓表面 一層次之處 面將一種高 人們接受之 生之表面平 而僅在裝置 除去過量金 或，電餘刻*’ 材料。在化 刻溶液接觸 之溶解，及 之材料及一 般為，將一 藉助於所施 除去。電拋 金及絕緣 刻或其他 刻後，所 裝置諸如 要將此等 後需要使 理。 度導電材 技術。然 面4匕，並 本身内留 屬之方法 。也可使 學#刻， 。在#刻 自晶圓表 導電電極 相對於導 加之電壓 光通常視 體 材 產 通 裝 晶 後 白 下 為 用 將 溶 面 均 電 > 為
第5頁 521338 五、發明說明（2) 較化學蝕刻更可控制及更快速v 圖1至3顯示一種先前技藝程序之實 =填充圖型基板裝置，並^後拋光所敷著仏電數著之 二η一有一近乎平面表面及電隔離cu插頭或2 :、=:在：示之實例，晶圓2。本身形成圖型基：：屬線 所不之貫例中，呈現出對於具有廣為 之〜部 ^，裝置所實施之金屬填充及平面化程序之一特之圖型 挑戰性之情形。 種特別具有 在圖1中，大裝置i及小裝置i S予以 所處理之層，而非晶圓20者。為了以Cu填滿此算先前 ^將一阻擋層/黏性層3敷著在整 體 ^ ’首 =3成:？基板。然後，將-導電C心二著面在 A i於：電觸點作成至晶種層4及/或阻擔層3，將Η和 =力 將-陽極置於相同電：質 ls^ , /丄電敷著Cu層5在絕緣體2之頂面及在小裝 ”成一很大金屬過載6，而過載“在大裝 巧 二過中載未為單大獨之：緣體2之表㈣ 在圖2中之結構之表面為非平面，並且需要通過拋光步 第6頁 \\312\2d-code\90-10\90109123.ptd 521338 五、發明說明（3) n fc: ’藉以予以平面化。慣常藉cMp除去⑸過載6 6a甘以及在場部位之阻播層3之部份，產生_中之钍 :大=二近乎平面表面及電隔離CU填滿之裝置。在、圖3 f大衣置1所見之形成凹坑7，為一自CMp步驟所產生之 見缺陷，並需要予以減至最小或除去。 自圖型基板表面以除去圖2之大及非均勻過載，並 中具有曰最小形成凹坑之結構’是頗為困難，耗費日ί I ’並且昂貴。吾人最近曾揭示―些方法及裝置，其可鑛 f拋光金屬或金屬合金，或使其過載之積聚最少，並： 如圖4中所示，具有均句過载仏之導電材料諸如 4膜8。在本案，吾人揭示一種方法，其使此過載之 f度取少，並甚至通過使用電化學蝕刻或化學蝕刻將1 ί,ί已知ί製造過程中’ -般為在-與Cu敷著裝置；開 之哀置，以貫施CMP，化學蝕刻或電化學蝕刻步驟。本發 明之一項獨特特色，為在相同裝置實施所有製程步驟。χ此 方法另允許將Cu選擇性敷著至裝置，並僅在裝置而非在場 部位積聚Cu過載。如稍後將會解釋，此種結構报合宜供^ CMP方法中使形成凹坑減至最小。 ’、 在授予Bernhardt等人之美國專利5, 256, 565號中，揭示 一種供電化學平面化之先前技藝方法，在該方法中，藉電 拋光，離子銑削或其他程序，將一已平面化金屬薄膜蝕刻 回^下面之電介質層。然而，此技術需要使用在不同裝置 所實施，使其很昂貴之若干步驟，亦即敷著，平面化，'"及 钱刻。例如，在Bernhardt等人方法，利用標準電鍍設備 C:\2D-GODE\90-10\90109123.ptd 521338
實施Cu敷著，盆予黃湘吝4 ^ , ^ 頂朋屋生一種如本案之圖2中所示夕Γ私 ::面：後使:種技術諸如CMp ’ “一吏U 膜千面化’以獲得一種諸如本案之圖4中所示屬/專 βΓ，η1Γ免H人μ在m置本身也可獲得平面°cu薄 面CU敷著；，i = 且鑛敷裝置獲得平 卜夕㈢+壯班 /專膜具有厚度大於或等於在晶圓 之取大衣置之一半寬度。此在一般包含超過50微 槽及/或接合或測試墊片’以及具有次微米尺寸之务:置見之 大類別晶®，將是不切合實際。在 、置, 將需要鍵敷超藝微求厚之材料。 在Bernhardt等人專利所揭示先前技藝技術之最後 驟’為Cu除去步驟。此步驟係在—單獨之電拋光或離子姓 刻裝置貫A。電拋光在電拋光裝置使用—種特殊電化學餘 刻溶液。離子銑削需要利用離子轟擊基板表面 切削加工之單獨真空系統。 付沐在置 =開發尚通過1之技術’其可產生在半導體基板之表 面衣置所形成之平面金屬填充物。根據本發明，此高 量技術涉及進行某些操作，藉以在單一裝置作成一可 在製造積體電路之層結構。此等操作包括提供一圖型基 板，供給一種在圖型基板之表面，在所施加之電勢下， 自其鍍敷一種導電材料之電解質溶液，施加一電 電解質溶液並在圖型基板之表面敷著一導電材料之， 以及當其予以敷著時’ &光導電材料之薄膜。纟導電材料
521338 五、發明說明（5) 已以此方式數菩您 ^ g ^ ^ '，自圖型基板之場部位除去f t # # 德：ΐ 基板所界定之裝置留下導電材料2! 場部位為-:離，：導致層結構。 在本發明之-種較^ :=之°p伤，絕緣體層之部位。 料後，及在電隔離二二也歹，，在此等場部位除去導電材 額外操作：；物？：進:亍敷著導電材料之至少： 材料之電蝕刻。°订精母一頜外敷著操作所敷著導電 中極=勢施加在圖型基板之表面與在電解質溶液 圖型基板包括_ ^ 在絕緣體層界定場層；一覆蓋絕緣體層之阻擋層。 以使導電材料之敷著物電隔離。 除去阻擒層，藉 在電IW)離敷著物前可 作。在導電材料之 j者V電材料之至少-額外操 該方法可另包li::頜外操作後使敷著物退火。 藉化學機械拋弁、隹—Γ予以電隔離後，使敷著物退火。可 料之薄膜進行以除；電欠電：離：可藉，钱刻導電材 一原來施加以获敷道φ y 根據本發明之一項特色，使 蝕刻薄膜。、又v電材料之電勢之極性反相，而藉以電
作為化學機赫沿力I 钮刻進行敷著物之離種替代，可藉反應離子姓刻或濕 導電材料之薄膜可為Cu “，Au，Pd，Ni ’ ‘ 雜之Cu，一種銅合金，Pt， 可rb-Sn合金，一種無鉛可焊接合 \\312\2d-code\90-10\90i09223, ptd Μ 521338
較佳為，薄膜自電解質 金，及一種磁性合金之任何一種 溶液予以敷著並同時拋光。 較佳實施例之說明 所f示方法之第—步驟，為在具有以之圖型基板 面敷者具有平面表面之導雷ϋ^ . 4。此可措先前在1998年12
月1日所提出，名稱為method AND APPARATUS F〇R ELECTROCHEMICAL MECHANICAL DEPOSITION 之美國專利申 清案0 9 / 2 0 1，9 2 9號所揭示之電化學機械敷著 (electrochemical mechanical deposition ，簡稱ECMD) 工具達成。在本案說明中，使用Cu作為將予以敷著之導電 材料之實例。然而，本發明可用以敷著其他常使用材料， 諸如摻雜之Cu薄膜’Cu-合金，Pt，Rg，Au，Pd，Ni，
Pb-Sn合金，無Pb可焊接合金，磁性合金，及其他材料。
在ECMD方法，將敷著電解質進給至一在基板表面與一墊 片間之乍間隙’其予以安裝在或接近一陽極。溶液作成實 體接觸至陽極及至基板表面。一般為磨料之墊片，予以實 際推抵基板表面。2000年2月23日所提出，名稱為pad DESIGNS AND STRUCTURES FOR A VERSATILE MATERIALS PROCESSING APPARATUS之審查中美國專利巾請案 0 9/511，278號，及20 0 0年7月21日所提出，名稱為pAD DESIGNS AND STRUCTURES WITH IMPROVED FLUID DISTRIBUTION之0 9/62 1，969號，係關於某些墊片形態。在 基板及塾片相對於彼此移動’及施加一相對於陽極之負電 壓至基板表面時，金屬自溶液鑛敷至圖型基板表面，並同
\\312\2d-code\90-10\90109123.ptd 第10頁 521338
時拋光’因而使在場之金屬敷著減至最小，以產生圖4中 所示之平面結構。在2000年4月6日所提出，名稱為 MODIFIED PLATING SOLUTION FOR PLATING AND PLANARIZATION AND PROCESS UTILIZING SAME 之美國專利 申清案09/544, 558號’揭示供此平面金屬敷著使用之一種 電解質化學作用。以上所述每一美國專利申請案之揭示， 經予參考併入本文’作為非基本之標的。額外，意在作為 貫例’在此將簡要說明美國專利申請案〇 9 / 5 4 4，5 5 8號中所 揭示改良鑛敷溶液之特定電解質化學作用。 所參照之改良鍍敷溶液係自標準鍍敷溶液組成所形成， 其予以改良，以允許敷著一高品質Cu層，並且同時允許敷 著層之同時或順序拋光及平面化。”電解質溶液”及”電鑛 溶液π二詞’在整個下列說明可互換使用。在此方法，添 加不明顯影響溶液之pH值，或所鍍敷Cu層之品質之氧化 劑’藉以改良商用高度酸性Cu鍍敷溶液。在配方中不包括 於漿或微粒。使用一固定磨料墊片達成拋光及平面化。 為供鍍敷，將一電勢施加在一至一將予以鍍敷之基板 (例如晶圓）之電觸點與一至一陽極總成之電觸點之間，使 基板表面較之於陽極總成更為負。”基板，，及”晶圓”二詞在 此可互換使用。在所施加之電勢下，一高品質金屬層自改 良之鑛敷溶液鍍敷至晶圓表面。調整墊片及晶圓表面所藉 以彼此碰觸之壓力，及/或調整在一磨料拋光墊片與晶圓 表面間之間隙，可藉以僅只達成鍍敷，或達成鍍敷及拋 光。例如’如果在晶圓表面與墊片之間有一間隙，便如在
：\2D-C0DE\90-10\90109l23.ptd 第11頁 五、發明說明（8) 中一例八示Μ，預期在整個晶圓*面發生鍍敷。4此情形， 二侍4 :潯膜’其可在一種CMP方法，在單獨之CMP機器 έτ< ^ ^ .明予察知，自改良之鍍敷溶液所鍍敷之Cu層， ▲卷現車父之於自標阜辦獻、六 率，並因此而為有:鑛敷冷液所獲得之Cu層拋光更有效 磨:;ί ΐ i㊁ί ί ί面在低壓力碰觸’則可在晶圓表面與 y 0…、Α脰接觸之基板之孔自由發生鍍敷，但在 結ί二有實體接觸之頂®，將會減低鍍敷速率。 有均勻之金I、尚葡所。不之金屬敷著物，橫越基板之表面具 板在二屬哉^ 。此大為不同於在圖2中所示，橫越基 著變化之習知敷著物結構。如果使基板 僅在孔或4置獲得鍍敷。在此 古 點：加拋，’不允許金屬層積聚在此=表面“ 劑，解在高度酸性Cu鍍敷溶液添加少量之氧化 軋化劑而形成在以敷著物之表面層， = 之薄膜之區段除去。墊片以右干壓力與其接觸 加至鍍敷溶液之氧化劑量可少於 ;然而，其較佳為雍兮鈐夕 禹刀之50 0 ( 50 0pPm) 〇 Olwt冗舍1 多。巩化劑濃度一般可為在 機氧齊Λ百^f1〇Wt.%範圍。純或混合之無機及有 氧ί合物，均可使用作為改良劑，但以有機 樹卜在化學領域所已知之很多有機氧化劑當 ^1338 ^1338
中，較 峭酸酉旨 其他 有機氧 不限於 酉旨。烧 基，及 也可使 雖然 導電材 Sn，Pb 佳之改良劑為有媸 為一種在下列實你丨蚀硝酸酯及硝酸酯。雖然丁基亞 改良劑也可用以作為改良劑之有機氧化劑， 化劑，較佳為有果。例如，可使用其他 烷基亞硝酸酯，关#駄知。有機亞硝酸酯包括但 基亞石肖酸酿包括# =硝酸醋，及聚芳族亞硝酸 戊基亞琐限於：Γ乙基，丙基，丁 用一以上化合物之確二旨r級及三級化合物。額外， n: ;u二著物’但請予瞭解，可使 枓，諸如Cu合合，W Λ ΛΤ . 他 及其合金。、Au，Nl，Pt，Pd，Ag，c〇， 實例1 :標準電解質溶液 如下製備一種Cii-硫酸鹽基以鍍敷溶液： 將每公升70公克之cus〇4 + 5H2〇，每公升15〇公克之濃縮 ηθ〇4，及每公升70ppmiC1-離子混合在足夠水中，以作 1 0公升之浴液。然後添加S h i p 1 e y之二十五毫升之
Ultraf ill S20 0 1 ®，1· 〇 毫升之η traf iU A20 0 1 ®，獲 得一種標準良好品質鍍敷電解質。使用此溶液供以鍍敷在 一 2 00毫米直徑晶圓表面。晶圓表面包含次微米尺寸裝 置，以及在1 0 - 1 0 0微米範圍之裝置。墊片為3M ®公司所供 給之一種固定磨料墊片。墊片之直徑為180毫米，並且使 陽極總成在水平方向擺動，因而可在所有區域，在較大曰 圓表面達成鍍敷。在鍍敷期間，使墊片與晶圓表面間之距
\\312\2d-code\90-10\90109123.ptd 第13頁 521338 五、發明說明（10) 離保持在約0 · 1厘米。鍍敷電流為2安培，及鍍敷溶液流量 為5公升/分鐘。使晶圓以75rpm(轉/分鐘）旋轉，並使有墊 片之陽極總成以lOOrpm在相同方向旋轉。若干晶圓予以鑛 敷歷時90秒至4分鐘之範圍。Cu敷著物在室溫老化一天 後’具有電阻率低於2 X 1 〇-6ohm-cm(歐姆厘米），指示良好 實例2 :使用標準電解質溶液之拋光及平面化 除了此次，在30秒之初始期間後，在lpsi (磅/平方吋） 之壓力將墊片推抵晶圓表面，供鍍敷以及拋光及平面化 2，重複實例1之鍍敷實驗。所產生之Cu敷著物有一粗糙 表面，具有由磨料墊片所顯然導致之深刮傷。 :表面也有Cu微粒塗污。只達成很少量之材料去；： :f料墊片之作用自表面之一部位所除去之材肖，或許在 1::ΐ:塗ΪΓΪ之形式敷著回至表面，其焊接或接合 至基板表面。基板缺陷位準極高，並且裝置填充不良。 實例3 :改良之電解質溶液 添加^公升五毫升之丁基亞硝酸酯作為一 例1之電解質’並使用此改良之鍍敷溶液重複實文例 j拋先貫驗。所產生之Cu敷著物為高度平面，並且相：於 圖4中所不之結構。銅層電阻 ; 呈現改良之電解質，处甚士古 X 10 〇hm — cm , 面，在-欠心：继品質⑶敷著物。銅薄膜為平 面在-人被未尺寸裝置以及大裴置
521338 五、發明說明（π)
在2000年5月11曰所提出，名稱為ANODE ASSEMBLY FOR PLATING AND PLANARIZING A CONDUCTIVE LAYER 之審查中 美國專利申請案0 9/568，584號，揭示一種陽極總成。
1999年12月27日所提出，名稱為WORK PIECE CARRIER HEAD FOR PLATING AND POLISHING之審查中美國專利申請 案0 9 / 4 7 2，5 2 3號，提供一種基板座/頭總成設計。此等額 外美國專利申請案之揭示，也經予參考併入本文，作為非 基本之標的。 在相同敷著室及在相同電解質實施本發 並:步及使所施加電勢亦即電壓之極性反相，二;基：表 面杈之於陽極更為正。施加及調整所施加之 電壓極性反相所使用之電路，為: 汉仏使 、、兄丁 P . τ 為热知及常用者。在此等狀 況下，已為平面之敷著材料之表面，諸如圖4中 之表面蝕刻除去，導致圖5中所示之結 / 型基柄之丰τ¥ι古 ^ n ^ 4b、结構在圖 t ； 1 ： ：) ^ ^ ( ® 5 裝置内之其厚度肋之二分 +専、8t之厚度可為在 三分之-至十分之一之；二。：= 之之：，並且較佳為在 敷著物經歷相同電姓刻步驟，所產生之/均勻導電材料 特別是，敷著在大裝置！之材料將會如過。冓將會不均勻。 產生之不希望的結果顯示在圖6。 k載般地蝕刻。所 可繼續電蝕刻方法，苴蕤 基板裝置之金屬敷著物實際彼此隔在此結構，在圖型 然而，阻擋層3仍 第〗5頁 \\312\2d-code\90-10\90109123.ptd 521338 五、發明說明（12) 然維持在諸裝置之間，並且因此需要通過除去 CMP或另一方法步驟，達成敷著在裝置之。 \層之 視電蝕刻方法之電壓—電流特徵，可禎當，離。監 驟。姑m A达a上 J猎以&視電拋光步 驟使用韦為已知之設備（電壓電流表 ^電流表等等），監視電壓-電流特徵。當除表 二Γ，監因視為之阻電Λ將會Λ高(如果在固定電流狀況下完成 蚀刻）’因為阻擋層之導電性為低於 固定電流狀況下完成電拋光’這將為較佳方法，。如果上 m表示除去過載。可利用固定電流/固定電壓：之 :種組合’以供最佳控制。也可在
值，藉以操控蝕刻速率。 千k ^ /土 /電，丨L 圖5及7中所示之结槿，為眚於l ” . 式。~ ρ + 籌4只際上所發生者之理想化型 式貝際上，在以上所述吾人之美國專利申 0^/544, 對:，如在對應之圖10及11可看出，其為相 Κ ::: ’重要的是，圖10中之過載之總體表面近乎 二勻並因此可谷易藉一後繼之CMP步驟除去之事實。至 ;圖11中之結構，其表面之粗糙性、 步驟，其可容易在相同裝m：：要3千面化 IΓ 貝如稍後所將討論。 光方法何以在特殊電拋光電解質實施，发 2ίί 般鍍敷電解質供電拋光時，其產生粗糙薄 Γ ί:二i面，其較為適合參照-種電蝕刻方法，諸 ΐ; 人作為電化學姓刻或電钱刻，❿非電拋光之方 法所進灯者’因為"拋光”一詞暗示所產生 ：
^1338 五、發明說明（13) 經拋光。電拋光電解質可為高電阻，並使用弱 使劑所配方，以產生高度拋光表面。也可 代奈卜i 诸如破酸’中性礦鹽溶液及其各種組合。利用 ίί 2光溶液無法實施電敷著。本發明之獨特特色， C在：同，置使用電鐘溶液作為鍍敷溶液，以及電餘刻溶 果：明可利用相同溶液供鍍敷及電㈣，其原因為如 #而要，吾人之技術可平面化自電#刻步驟所產生之粗糙 表面。現將說明此獨特特色。 一^目同裝置敷著-平面薄膜（圖4)及電钱刻後，可獲得 :如圖10中所示者之近乎平面薄膜。雖然此薄膜之表面 以勉光，但表面在圖型基板具有總體平面度，並且在 y位由層8t，所界定之Cu過載之平均厚度均句。因此， 在此具有相對粗糙表面形態之基板，可實施一種CMP步 以獲得-相似於圖3中所示者之結構，而僅有減低之 :成凹坑。、Cu薄膜表面之近乎平面性質，以及Cu薄膜之薄 又減低形成凹坑缺陷。由於Cu層之厚度在圖丨〇之場部位 小’ CMP步驟可為短而經濟。事實上，可使用一種可在 部位除去薄Cu層及阻擋層3之單一CMp淤漿，並可獲得圖3 之結構，而僅有減低之形成凹坑。 如果在圖型基板圖1 〇上所蝕刻之Cu薄膜之總體均勻性不 良，則可在ECMD裝置實施一短鍍敷步驟，以使Cu薄膜表面 平面化，而不增加其厚度太多。以此方式，可改進薄膜之 表面品質及總體均勻性。此為本發明之一項獨特特色。可 以在相同裝置，使用相同電解質溶液，實施多重步驟鍍敷 521338 五、發明說明（14) 及電钱刻方法，以嫌彡圼^ 電蝕刻步驟產生；粗面表面。換言之，即使 ECMD步驟予以二去= 悲，此可藉一後繼之簡短 Μ八予除去。因此，圖10及11中所示之結構可轉變 成為分別相似於圖5及7者之更理想化結構。構了轉艾 完成若：：4間期2予以延長，因而在裝置内(圖8)也 電壓 j，可再一次改變所施加電壓之極性（使基板 ^人相對於陽極為負），藉以再次錢敷過度餘刻區 著可頂面現在僅有阻擋層3露出在場部位，敷 一、擇丨開始進入裝置中，並且將可獲得諸如圖9中所 7之結構。其原因為，在裝置内之CU之鍍敷將會較之於 在阻擋層之鍍敷更有效率。 一種諸如圖9中所示之結構，使用供在CMP方法中避免形 成凹坑缺陷為很具有吸引力。一般為，在Cu敷著步驟後， 基板予以熱處理（退火），以供顆粒增長。在2〇〇〇年8月22 日所提出’名稱為CONDUCTIVE STRUCTURE FABRICATION PROCES USING NOVEL LAYERED STRUCTURE AND CONDUCTIVE STRUCTURE FABRICATED THEREBY FOR USE IN MULTI-LEVEL METALLIZATION，其揭示經予參考併入本 文’作為非基本之標的之審查中美國專利申請案 0 9/642, 827號，述及適當退火方法之某些實例。在此熱處 理步驟期間，Cu之顆粒增長，並且其電阻減低。如果一諸 如圖7或圖11中者之結構予以熱處理，並且然後使用CMP步 驟拋光’以除去阻擋層3，在非理想狀況下，所產生之結 構可能顯示如圖3中所示大裝置之形成凹坑，僅至減低程
III·
\\312\2d-code\90-10\90109123.ptd 第18頁 521338 五、發明說明（15) ΐ以i::;題二一諸如圖7或圖11中所示者之結構 Λ衣上，顆粒10之尺寸可為相對小，並 '絕 r在r步驟前，在-諸如二退:： %，在衣置内Cu之顆粒尺寸預期將為較大（浐;， 為在裝置内及在其上之cu敷著物之厚产 \ 0 粒尺寸及低電阻率之Cu敷著物宜於較大。一有大顆 較低電阻及大顆粒意為較佳之電遷==電路應用’因為 接性能。 巧权住之電遷移特性及較快之互相連 阻ΐ二經歷CMP步驟，以供除去在裝置以及 J擒層3上，過置銅時，可獲得一如圖14中所示，很少或 時間之顯細，很供形成凹坑缺陷及權 在其他應用中，敷著在圖9之裝置之錢敷材料， 錫焊料合金，錫，或可焊接無鉛合金，諸如SnCu，s j、° 纟元合金等。代替CMP步驟’基板及鍍敷材料可 以退火以使金屬或合金材料回流，並形成圖丨5中 之結構。在回流步驟後，藉選擇性反應離子蝕刻 不 etching，簡稱RIE)方法，或藉適當渴餘 刻方法除去阻擋層，以使敷著物電隔離，並形 …/ 示之結構。 mu甲所 在以上所說明本發明之每一實施例，絕緣體層2及阻 層3均具有諸如例如授予Uz〇h(其為本案標的之共同發明田人 521338 五、發明說明（】6)
ί;) σ之美國專利5, 930, 669號所揭示者之f知紐成 可二2可例如由S1 〇2或另一習知電介質材料所構成， /iN木，用供阻擋層3之適當材料，包括但不限於Cr，Ti， Τ:Ν/Τ? ， h ， — ， TaN/Ta ， Ta/TaN ， Ta/TaN/Ta ， 在/，Ta — Ti合金，Ta — Cr合金及Ti-Ta-Cr合金。 為^ ΐ Ξ說^之^一施例，施加電壓以在電流密度約 實施例，i φ ώ 未電鍍。施加電壓以在所說明之每一 刻。然而^ ^ η % τ · 2〇笔女/平方厘米獲得電蝕 -此寺靶圍並不視為限制。 上述揭示經予以闡釋僅 制。由於精於此項技藝者可’並且不意為限 體之所揭示實施例之修改，括有本發明之精神及實 在後附申請專利範圍及其同 I，應該予以解釋為包括 立-件兒明 ^ 寻考之範圍内之一切。 1 大裝置 Is 小裝置 2 絶緣體層 3 阻擔層/黏性) 4 子網路 20 晶圓 5 導電Cu晶種層 6 金屬過載 6a 過載 8 薄膜
\\312\2d-code\90-10\90l09123.ptd 第20頁 521338 五、發明說明（17) 8a 均勻過載 8g 厚度 8h 厚度 8t 薄膜
C:\2D-CQDE\90-10\90109123.ptd 第21頁 圖式簡單說明 圖】為一圖型基板， 其將以導電材料予：導，晶種層提供在其 圖2為一相似於圖】之、之部份剖面圖。 鍍敷導電材料後。*目’但戶斤示之圖型基板是在A p 圖3為一相似於圖2之、 ’、 料之電隔離敷著物殘硯圖，但已除去過载，而有導 圖4示-圖型基板亚顯示—種形成凹坑缺陷Μ材 ^ ^ ^ ^ H , _ t ^ 圖5不一相似於圖4者 =槿械敷者工具予以敷著。 導電薄膜之一部份。〈里心、、、"構，但已蝕刻掉所敷著之 ^ 1^ ^ ^ t # ,4 ^ 後’致使餘種:::型圖』= :但在進-，刻 彼此隔離。 土 衣 &電材料之敷著物實際 後圖8不種相似於圖7者之結構，但係在更進一步蝕刻 之i著物圖。8之、。構’在另-敷著操作後，其積聚導電材料 所示結構之-種更逼真視圖。 圖11為圖7所示結構之一逼直 圖1 2為相似於圖7斗 ”視圖° 導電材料之敷著圖，但顯示在退火後’ 圖13為相似於圖9者之視圖’但顯示在退火後，導電材 第22頁 C: \2D-C0DE\90·10\9〇1〇9123.ptd 521338 圖式簡單說明 料之敷著物之顆粒結構。 圖1 4示一藉拋光圖1 3之結構，以使電隔離敷著物所獲得 之已退火導電材料敷著物結構，有很少或無形成凹坑。 圖1 5為使一不同類型之鍍敷導電材料退火，所產生之一 種”小珠π結構之視圖。 圖1 6為一相似於圖1 5者之視圖但在已除去阻擋層，以使 圖1 5之導電材料之敷著物電隔離後。
C:\2D-CQDE\90-10\90109123.ptd 第23頁

Claims (1)

  1. 521338 91. 7. 一修正_ -^^90109^23 六、申請專利範圍 置中製成用於製造積體電路的層結構 之 1 · 一種在單一裝 方法，包含： 提供一圖型基板， 供給一種可在所念 自其鑛敷-種導電^之電勢下’在該圖型基板之表面·， h + f等電材料之電解質溶液， 積出該導電材料之2解質溶液及在該圖型基板之表面& 自該圖型基:，並拋光該導電材料之薄膜， 其杯胼w 位除去該導電材料，同時在兮闻 m疋之褒置留下該導電材料之敷著#，：ί型 使該導電材斜夕畆#， 々f π ’以及 彳电柯科之敷著物電隔離。 2. 如申請專利範圍第1項之方法，苴中 成基板之一部份之絕緣體層之部位。…為一形 3. 如申請專利範圍第〗項之 該導電材料後，及在電離敷物、_ ，更包含在除去 至少-額外操作。 亥敷者物别，沉積導電材科之 4·=申請專利範圍第3項之方法 母一額夕卜之沉積操作戶斤沉積之 、中更包含對於藉 5. 如申請專利範圍第丨項之方;導電二枓 中將電：施加在該圖型基板之表面與一中在 6. 如申請專利範圍第丨項之方法， /之間 括一絕緣體層及-覆蓋該絕緣體八中/圖型基板包 位予以界定在該絕緣體層，並且： 中該場部 擂層’藉以#續導雪好41 —私4，、中自该％部位除去該P且 稭以使4 V電材枓之敷著物電隔離。 7. 如申請專利範圍第1項之方法，盆 Ύ 更包含在電隔 90109123.ptc 第24頁 521338 Ί 12. I 3 ^\年修正/更正/補，替換頁- 六、申請專利範圍 . 離該敷著物前沉積導電材料之至少一額外操作。 8.如申請專利範圍第7項之方法，其中，更包含在沉積 - 導電材料之該至少一額外操作後，使該敷著物退火。 9 ·如申請專利範圍第1項之方法，其中，更包含在電隔 _ 離敷著物後，使該敷著物退火。 1 0.如申請專利範圍第1項之方法，其中，藉化學機械拋 光進行使該敷著物電隔離。 1 1.如申請專利範圍第1項之方法，其中，藉電蝕刻導電 材料之薄膜，以進行除去該導電材料。 1 2.如申請專利範圍第1 1項之方法，其中，使該電勢之 . 極性反相，藉以電餘刻薄膜。 1 3.如申請專利範圍第1項之方法，其中，藉反應離子蝕 刻進行使該敷著物電隔離。 1 4.如申請專利範圍第1項之方法，其中，藉濕蝕刻進行 -使該敷著物電隔離。 1 5.如申請專利範圍第1項之方法，其中，該導電材料為 Cu，摻雜之Cu，一種銅合金，Pt，Ag，Au，Pd，Ni，一種 P b - S n合金，一種無热可焊接合金，及一種磁性合金之任 何一種 0 1 6.如申請專利範圍第1項之方法，其中，自該電解質溶 · 液沉積出薄膜，並同時予以拋光。 1 7. —種用於製造積體電路的層結構，其係由下列步驟 製成： 提供一圖型基板，
    90109123(替換）-2.ptd 第25頁 521338 修正 月 曰 -1^ 901091?.^ 六、申請專利範圍 ώ t 7種可在所施加之電勢下，在該圖型基板之表面， 自二鍍敷一種導電材料之電解質溶液， 積ΐ:ΐ 俾自電解質溶液及在該圖型基板之表面沉 、& #同電材料之薄膜，並拋光該導電材料之薄膜， Α Μ ‘二，基板之场部位除去該導電材料，同時在該圖型 m θ ί 導電材料之敷著物，以及 使孩ν電材料之敷著物電隔離。 一：成V二專美利/_第17項之層結構，其中，場部位為 ΓΑΛ击板之—部份之絕緣體層之部位。 該導電材Λ 結構’其中，已在除去 之至少-額外操作。亥敷者物前，進行沉積導電材料 2 0 ·如申請專利範圍 一額外之沉積操作所沉積之今構，其中，對於藉每 21.如申請專利範圍第i 7 :電材料已被電蝕刻。 板包括一絕緣體層及一芦' θ結構，其中，該圖型基 場部位予以界定在該絕Ϊ體Ϊ絕Ϊ體層之阻擋層’其中該 α如申請專利範圍導第^項抖之之Λ著構物電 料為Cu，摻雜之Cu，_ # ^ a層結構，其中，該導電材 一種 Pb-Sn 合金，—種無二金，:t，Ag ’Au，Pd，Ni， 之任何一種。 ..... 綷接3金，及一種磁性合金 23· —種製作用於製 在一單一裝置中， 、-電路的層結構之方法，包含： 生一結構’在一圖型基板所界定，
    90109123.ptc
    第26頁 521338
    _寒號 90109m 六、申請專利範圍 藉提供該圖型基板而實際 料之敷著物， k彼此隔離之瓜置理，具有導電材 供給一種可在所祐4 , 加之電勢下，在該圖型基板之矣； 自其鑛敷—種導電材料之電解質溶液， 表面， 施加-電勢’俾自電解質 積出該導電材料之薄膜，並拋光該導電表2 所只定夕爿士罢防 除去邊導電材料，同時在該圖型基柘 所界疋之1置留下該導電材料之敷著物；以及基板 使該導電材料之敷著物電隔離。 24.如申請專利範圍第23項之方法，其 形成該圖型基板之-部份之絕緣體層之部位/ 為一 25·如申請專利範圍第23項之方法，i 去該導電材料後’及在電隔離該敷著物前更。3在除 之至少一額外操作。 有物則/儿積導電材料 26·如申請專利範圍第25項之方法，i 藉每-額外之沉積操作所沉積之該導電材料加更:〜對： 27·如申請專利範圍第23項之方法，i 電蝕刻。 液中將電勢施加在該圖型基板之表面與、一陽極在之電解質溶 28·如申請專利範圍第23項之方法，i 司。 包括-絕緣體層及-覆蓋該絕緣體層之；^層^·^ 部位予以界定在該絕緣體層，並且其中自該場部ς = 阻擋層，藉以使該導電材料之敷著物電隔離。 ，、去4 29·如申請專利範圍第23項之方法，#中，t 隔離該敷著物前沉積導電材料之至少一額外操作 電 521338 丄--^案號90109iq /、申％專利範圍 積Ϊ·:Λ請專利範圍第29項之方法 、^才料之該至少一額外操作後， .如申請專利範圍第23 1敷著物後，使該敷著物退火方去 也丄.如申請專利範圍第23項之方法 L光進行使該敷著物電隔離。 電3材3.:申請專利範圍第23項之方法 電：枓之薄膜’進行除去該導電材料 極如申請專利範圍第33項之方法 。f反相，藉以電蝕刻薄膜。 35.如申請專利範圍第23項之 蝕刻進行使該敷著物電隔離。杆如申請專利範圍第23項之方法， 仃使4敷著物電隔離。 j7·如申請專利範圍第23項之方法， 摻雜之C u ’ 一種銅合金，p 士 = Pb_Sn合金’—種無船可焊接合金 任何—種。 …•一 〇- Φ之 六38二如申請專利範圍第㈡項之方法， /谷’文/儿積出薄膜，並同時予以拋光。 自该電解質 39.—種在基板表面形成導電材料結 基板之表面包括-頂部及腔部份，該^之方法，其中， :力種電解質溶液至基板之表面，同t含下列步驟： 勢至基板，俾自電解質溶液沉 ^施加—第— _^導電材料之平面J _修正 ’其中，更包含在沉 使該敷著物退火。 其中，更包含在電 其中 其中 藉化學機械 藉電蝕刻導 其中’使該電勢之 其中，藉反應離子 其中，藉濕蝕刻進 ’其中，該導電材料Ag ， Au ， Pd ， Ni ， 一 及一種磁性合金之 90109123.ptc 第28頁 521338 —t^i〇l〇9123 Q 1生η月>〆日 修正 曱凊專利範圍 匕舌頂部之表面，並進入腔部份；以及 質=二種平面方式減低平面層之厚度，同時繼續施加電解 、心/夜至基板之表面。 厚申請專利範圍第39項之方法，其中，減低平面層 極=驟包含施加一第二電勢至基板，其中第二電勢之 =為弟-電勢之極性之反相。 L 厚2 :半申請專利範圍第40項之方法，其中，減低平面層 v驟包含僅在腔形成導電材料敷著物。 料敷菩如：請專利範圍第41項之方法，其中，實施導電材 以形成I之形成，致使導電材料被除去直到表面之頂部， 5成與頂部齊平之導電材料之實際扁平表面。 電材粗如叙申*請專利範圍第41項之方法，其中，實施形成導 部 ^ 著物之步驟，致使導電材料被除去低於表面之頂 4 ’並留下部份填充腔。 低請專利範圍第39項之方法，其中，更包含在減 -面層厚度之步驟後，導電材料之退火步驟。 步驟··如申清專利範圍第44項之方法，其中，更包含下列 自基板之頂部拋光除掉平面層；以及 使在腔部份内之導電材料電隔離。 其中，更包含沉積 其中，更包含沉積 46·如申請專利範圍第42項之方法 額外導電材料之至少一額外步驟。 A 4 7·如申請專利範圍第43項之方法 額外導電材料之至少一額外步驟。
    521338 皇號 90109123 Θ \ 年、I η )) 、申請專利範^ ^ 之 48·如申請專利範圍第46或47'項之方法，其 導電材料選擇性地沉積在腔之導電材料敷、# ’將額外 4 9 ·如申請專利範圍第4 8項之方法，其中，、一匆 電材料之至少一額外步驟導致增長導電材料:1；積額外導 度高於基板之表面之頂部。 者物至一高 5 0 ·如申請專利範圍第4 9項之方法，其中， 積額外之導電材料後，減低導電材料 i更包含在沉 額外步驟。 香物而度之至少一 51·如申請專利範圍第5〇項之方法，其 低額外之導電材料後，纟導電材料敷著更包含在減 多導電材料之至少一額外步驟。 、 地沉積更 ’減低厚度之 ’更包含重複 及施加一第二 更包含在形 52·如申請專利範圍第4〇項之方法，复 步驟為電蝕刻。 “ T /3·如申請專利範圍第4〇項之方法，其 Ϊ = 一第一電勢，以沉積一平面導電材料： 電勢’以減低平面層之厚度等步驟。 $ 4 ·如申凊專利範圍第4 2項之方法，复 成導電材料敷著物之步驟後，導電材料、，更包^ 55. 如申請專利範圍第54項之方法二\退火步驟。 導電材料敷著物彼此電隔離之步驟。，、中，更包含使諸 56. 如申請專利範圍第49項之方法波 二電材料|文著物後，導電材料敷著物之’更包含在增 .如申請專利範圍第56項之方法w驟。 步驟： ”千，更包含下列
    90109123.ptc 第30頁 521338
    521338 yi. m i s 替換頁s 六、申請專利範圍 (c )均勻地減少導電材料之平面層的厚度，使得在頂部 上的導電材料厚度減低至預定厚度。 6 2.如申請專利範圍第6 1項之方法，其中，均勻地減少 平面層之厚度包含使施加至基板的電勢之極性反相。 6 3.如申請專利範圍第6 2項之方法，其中，更包含重複 數次施加電勢和減少厚度之步驟。 6 4. —種在單一程序室裡於基板表面上形成導電材料結 構之方法，其中，基板表面包括頂部和腔部份，該方法包 含下列步驟： (a)施加一電解質溶液至基板表面； (b )施加一電勢至基板，俾自電解質溶液沉積出導電材 料的平面層至包括頂部之基板表面上，並進入腔部份；以 及 (c )均勻地減少導電材料之平面層的厚度，使得在頂部 上的導電材料被除去。 6 5.如申請專利範圍第6 4項之方法，其中，均勻地減少 導電材料之平面層的厚度包含使施加至基板的電勢之極性 反相。 66. —種用於製造積體電路之工件，其包含： 導電區域， 一絕緣體，係設置在導電區域上； 至少一個開口設置於絕緣體上；以及 一導電層，係設置於開口内，從而與導電區域建立電性 接觸，導電層具有一頂面且係藉由以下步驟形成：
    90109123(替換）-2.ptd 第32頁 521338 -SS^9〇109123 六 申請專利範ϊ ' 1〜此牛”月）y曰 21解：ί於絕緣體上和開口内的導電-· 在工件和陽極之電，科权置於導電體上和開口内； 出該導電材料之平$ : ϋ 一電勢差，俾自電解質溶液沉積 均句地減以；L至Ϊ電體上和開m 、 上的導電材料和導t雕^ ^層的厚度，使得絕緣體頂端 67· —種在單一 \電岸\被除去。 結構之方法，其中，至裡於一基板表面上形成導電材料 包含下列步驟·· 土板表面包括頂部和腔部份，該方法 (:) =一電解質溶液至基板表面； 加一電墊 料的平面層至# # :板，俾自電解質溶液沉積出導電材 (〇均句地咸Λ頂部之基板表面上，並進入腔部份； 上的導電材料被V去電材以料及之平面層的厚度’使得在頂部 積在被留在腔部份裡之層的頂端上。 極性反相。層尽度的步驟包含使施加至基板的電勢之 69. —種在單_ 構之方法，其中^至裡於基板表面上形成導電材料結 含下列步驟Υ ，基板表面包括頂部和腔部份，該方法包 (5施加一電解質溶液至基板表面； 料的平W電勢至基板，俾自電解質溶液沉積出導電材 料的千面層至包括頂部之基板表面上，並進入腔部份; 90109123.ptc 第33頁 521338 。…对· 12. 13 _^ \ \y'1 替換頁 六、申請專利範圍 ， (C )均勻地減少導電材料之平面層的厚度，使得在頂部 上的導電材料被除去，以及 - (d)將導電材料沉積在被留在腔部份裡之層的頂端上， 俾形成第一結構。 > 7 0.如申請專利範圍第6 9項之方法，其中，均句地減少 導電材料之平面層厚度的步驟包含使施加至基板的電勢之 極性反相。 7 1.如申請專利範圍第7 0項之方法，其中，更包含讓第 一結構接受熱處理而誘發第一結構裡的顆粒增長。 7 2 .如申請專利範圍第7 1項之方法，其中，更包含透過 · 化學機械拋光而均勻地減少第一結構的厚度，使得第一結 構之導電材料係與頂部齊平。 73. —種用於製造積體電路之工件，其包含： 一導電區域， - 一絕緣體’係設置在導電區域上； 至少一個開口設置於絕緣體上；以及 一結構，係形成於開口内，從而與導電區域建立電性接 觸，結構具有一頂面位置較絕緣體之頂面高，且係藉由以 下步驟形成： 提供一設置於絕緣體上和開口内的導電體； β 將電解質溶液與導電材料設置於導電體上和開口内； 在工件和陽極之間施加一電勢差，俾自電解質溶液沉積 出該導電材料之平面層至導電體上和開口内； 均勻地減少導電材料之平面層的厚度，使得絕緣體頂端
    90109123(替換）-2.ptd 第34頁 521338 曰修正/更正/補充
    々、申請專利範圍 上的導電材料和導電體被除去；以及 ，導電材料沉積在被留在開口裡 形成結構。 < v %材料頂端上，俾 7 4 ·如申請專利範圍第u項之工 ， 構接又熱處理而誘發結構裡的顆粒增長、。更包含瓖結 5·如中請專利範圍第74項之卫件曰，'二 =學機械拋光而均勻地減少結構的严声、，，/包含使用 材料係與絕緣體之頂端齊平。 子X，使得結構之導電 76· 一種用於製造積體電路之工 一導電區域； 件其包含： 舞 一 $緣體，係設置在導電區域上； 至^ 一個開口設置於絕緣體上；以及 一導電層，係設置於開口内 接角J ’導電層#有-了頁面且係藉由以二：電區⑧建立電性 膝垂么 置衣、巴、冬肢上和開口内的導電雕· 卢“ I質溶液與導電材料設置於導電俨^ ’ 在工件和陽極之間施加一電勢差，:和開口内； 出=導電材料之平面層至導電體上和開口：解質溶液沉積 均句地減少導電材料之平面層的 =， 上的導電材料和導電體被除去； X使得絕緣體頂端 將導電材料沉積在被留在開口 形成第一結構； 之¥電材料頂端上，俾 讓第一結構接受熱處理而誘發結構 均勻地減少第-結構的厚度，使得第—：增長；以及 弟結構之導電材料
    90109123(替換)-2.ptd 第35頁 521338 一修正 ^鎌901091妁 ?/年 六、申請專利範圍 - 係與緣體之頂部齊平 77· —種在單一程序室裡於基板 ;之方法’其中，基板表面包括頂部面#上二成導電材料結 3下列步驟： 和腔邛份，該方法包 施加—電解質溶液至基板表面； Q 施加一電勢至基板所 料的平面層至包括頂部之基 貝溶液進冗積出導電材 (C)均勾地減少導電材料之平面声並進入腔部份，· 上的導電材料被除去； s纟；度，使得在頂部 (d) 將導電材料沉積在被 上，俾形成第一結構，1中A卩知裡之平面層的頂端 預定大小時，沉積導電;才：二：沉積材料的大小達到第- (e) 繼續將導電材^步驟終結；以及 二預定大小之小珠結構，、 ' 冓’俾形成具有第 大小大。 "、甲 弟一預疋大小較第一預定 7 8 ·如申請專利範圍 導電材料之平面層厚户' 之方法，其中，均勻地減少 極性反相。 X 〇 v驟包含使施加至基板的電勢之 79·如申請專利範圍 、 珠結構接受熱處理項之方法，其中，更包含讓小 8〇·如申請專利範圍第;9小珠:T 化學機械拋光而均勻 員之方法，其中，更包含透過 構之導電材料係與頂部’卞j =小珠結構的厚度，使得小珠結 8 1 · —種在單—程序$平。 、置裡於基板表面上形成平面導電 90109123.ptc 第36頁 521338 ?月 修正 日 六 皇號90109m 、申請專利範圍 之方法’其中，基板表面 方法包含下列步驟： 只I T月工口 P伤，該 (a )透過一墊片施加一電溶 表面上，其中，塾片位置緊密靠近表=電材料層至 (b) 透過墊片施加電解質溶液至基 二負電位，其中’墊片係與表面接觸，同時，=加第 彼此相對移動，從而產生一平面層；以’片和表面 (c) 以一種平面方式減少平面層的 電解質溶液至美柅矣二Ώ A 旱度’同日可繼續施加 直中，^基板表面及施加正電位至基板； 8:如申V專和利第，Λ位可具有相同或不同強度。 加電解質溶液至二項之士方法’其中’透過塾片施 含將導電材矣同時施加第-負電位之步驟包 83.如申？直儿上進基板表面上之至少某些腔裡。 τ 5月專利乾圍第8 1項之方法，1^ :電解質溶液至基板表面，同時施加第其V二過墊片施 含以-種平面方式將導電材料沉積進之步驟包 裡。 疋丞板表面上之全部腔 84·如申請專利範圍第81項之方法，1 步驟包含當墊Μ 八中’減少厚度之 8 5.如二真上靠近表面時’除去導電材料。 τ 5月專利範圍第81項之方法，i击上7寸 步驟包含當墊片血矣 其中，減少厚度之 面上移動。 ^ 寸’除去導電材料，同時在表 兵τ，減少平面層
    90109123.ptc 第37頁 86·如申請專利範圍第81項之方 521338 修正 案號 90109123 六、申請專利範圍 之厚度包含只在腔裡形成導電材料敷著物。 8 7.如申請專利範圍第81項之方法，其中，更包含在減 少平面層厚度之步驟後的導電材料之退火步驟。
    90109123.ptc 第38頁
TW090109123A 2000-04-19 2001-04-17 Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby TW521338B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19837100P 2000-04-19 2000-04-19
US67180000A 2000-09-28 2000-09-28

Publications (1)

Publication Number Publication Date
TW521338B true TW521338B (en) 2003-02-21

Family

ID=26893718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090109123A TW521338B (en) 2000-04-19 2001-04-17 Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby

Country Status (3)

Country Link
AU (1) AU2001247428A1 (zh)
TW (1) TW521338B (zh)
WO (1) WO2001081043A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10154500B4 (de) * 2001-11-07 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand
TWI587766B (zh) * 2015-05-21 2017-06-11 健鼎科技股份有限公司 電鍍方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE186001T1 (de) * 1994-08-09 1999-11-15 Ontrak Systems Inc Linear poliergerät und wafer planarisierungsverfahren
US5593344A (en) * 1994-10-11 1997-01-14 Ontrak Systems, Inc. Wafer polishing machine with fluid bearings and drive systems
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6168704B1 (en) * 1999-02-04 2001-01-02 Advanced Micro Device, Inc. Site-selective electrochemical deposition of copper

Also Published As

Publication number Publication date
AU2001247428A1 (en) 2001-11-07
WO2001081043A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
US6409904B1 (en) Method and apparatus for depositing and controlling the texture of a thin film
TWI241639B (en) Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6863797B2 (en) Electrolyte with good planarization capability, high removal rate and smooth surface finish for electrochemically controlled copper CMP
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
TW412799B (en) Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US6722950B1 (en) Method and apparatus for electrodialytic chemical mechanical polishing and deposition
JP2001203179A (ja) 金属ウェーハ平坦化方法及び装置を用いた高度電解研磨（ａｅｐ）
US7531079B1 (en) Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US20070051638A1 (en) Electropolishing liquid, electropolishing method, and method for fabricating semiconductor device
JPH04507326A (ja) 電気化学的な平面化
TW200421546A (en) Defect-free thin and planar film processing
US7390429B2 (en) Method and composition for electrochemical mechanical polishing processing
JP2005511888A (ja) 低い力の電気化学的機械的処理方法および装置
US20060118425A1 (en) Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
WO2001078135A2 (en) Methods for repairing defects on a semiconductor substrate
JP2000208443A (ja) 電子装置の製造方法および製造装置
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
TW201201322A (en) Seed layer deposition in microscale features
TW521338B (en) Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby
JP2004526304A (ja) 半導体基板上の銅皮膜を研磨するための電気化学的方法
TW200522267A (en) Integrated circuit interconnect fabrication systems and methods
US20030183530A1 (en) Method for integrating an electrodeposition and electro-mechanical polishing process
TWI467067B (zh) 改善間隙填充窗的銅表面電漿處理方法
TW200809014A (en) Planarization of substrates at a high polishing rate using electrochemical mechanical polishing
US7202161B2 (en) Substrate processing method and apparatus

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent