TW519705B - Low temperature oxidation of conductive layers for semiconductor fabrication - Google Patents

Low temperature oxidation of conductive layers for semiconductor fabrication Download PDF

Info

Publication number
TW519705B
TW519705B TW089111040A TW89111040A TW519705B TW 519705 B TW519705 B TW 519705B TW 089111040 A TW089111040 A TW 089111040A TW 89111040 A TW89111040 A TW 89111040A TW 519705 B TW519705 B TW 519705B
Authority
TW
Taiwan
Prior art keywords
valve metal
wafer
metal material
metal oxide
solution
Prior art date
Application number
TW089111040A
Other languages
English (en)
Inventor
Oliver Genz
Alexander Michaelis
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW519705B publication Critical patent/TW519705B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Description

519705 A7 B7 五、發明說明（，） [背景】 [技術領域] 本揭示係有關於半導體製造，且特別地是有關於以低溫 金屬氧化所形成的蝕刻硬式遮罩。 [相關技藝之說明】 半導體製造中的溝渠製造通常爲用於形成半導體晶圓之 溝渠或其他組件的遮罩容量所限。爲更詳細說明此，一作 爲舉例的深溝渠蝕刻實例將予以說明。所使用的深溝渠包 含用於一深溝渠電容器的一儲存節點。爲增加深溝渠電容 器的電容量，增加儲存節點的表面積爲有利的。達成其的 一種方法爲增加深溝渠深度，因爲包含深溝渠的基板可提 供深，而對基板佈局無衝擊，該深溝渠（DT)蝕刻深度通常 爲如下所說明的遮罩侵蝕所限。 參考第1圖，一記憶體裝置10包含具有一襯墊堆疊11 形成於其上的一基板12，基板12偏，好爲單晶矽基板，襯 墊堆疊11包含一個氧化物層14與一個氮化物層16。硬式 遮單層18沈積於襯墊堆疊11上。硬式遮罩18係使用熟 習本技藝之人士熟知的光學微影技術而蝕刻，而形成孔洞 15(DT17將形成於此）。溝渠17的形成偏好使用諸如反應 性離子蝕刻（RIE)等非等向性鈾刻形成。 溝渠17蝕刻入基板12中。然而，在該製程期間，侵蝕 硬式遮罩18，其可能對鄰接溝渠17位置的區域造成間接 的傷害。蝕刻越久，則硬式遮罩1 8侵触的風險越高。 爲增加蝕刻時間，可使用較厚的硬式18遮罩。然而， 此將增加製程時間，且不會提供較深的溝渠。 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一 一°4· B1B1 -1 I I I MmKmm I an an ϋ ϋ ·ϋ ϋ I ^1 ^1 ϋ ϋ ϋ ·ϋ ^1 ^1 ϋ · 經濟部智慧財產局員工消費合作社印製 519705 A7 B7 五、發明說明（y) 因此，具有增加選擇性之更經濟的蝕刻用硬式遮罩爲需 要的，以便在硬式遮罩未明顯侵蝕下增加蝕刻時間。 [發明槪述】 根據本發明之一種用於形成半導體製造的閥金屬氧化物 的方法包含的步驟有提供一半導體晶圓，沈積一閥金屬材 料於該晶圓上，將該晶圓安置於電化學電池中，以使得含 電解質的一溶液與該閥金屬材料交互作用，而在一電位差 提供於該閥金屬材料與溶液之間時形成一個金屬氧化物， 以及使用該金屬氧化物層將晶圓加工。 根據本發明之一種用於蝕刻溝渠於半導體基板中的方法 包含的步驟有提供一半導體晶圓，形成一基板的襯墊堆疊 ，沈積一閥金屬材料於該襯墊堆疊上，將該基板安置於電 化學電池中，以使得含電解質的一溶液與該閥金屬材料交 互作用，而在一電位差提供於該閥金屬材料與溶液之間時 形成一個金屬氧化物，以及使用該金屬氧化物作爲用於將 溝渠蝕入基板中的一鈾刻遮罩。 根據本發明之另一種用於形成半導體製造的閥金屬氧化 物的方法包含的步驟有提供一包含至少有一層形成於其上 之基板的半導體晶圓，沈積一介電層於該至少一層上，沈 積一閥金屬材料於該介電層上，藉由將該晶圓安置於電化 學電池中，以使得含電解質的一溶液與該閥金屬材料交互 作用，而在一電位差被提供於該閥金屬材料與溶液之間時 形成一個金屬氧化物’而將該閥金屬材料氧化，該介電層 用於在氧化步驟期間提供對於該至少一層的保護，以及使 -4- 本&張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " " — (請先閱讀背面之注意事項再填寫本頁) it an — ϋ ϋ ϋ 1 I ϋ I I I 1 n 1 I 1 I I i^i an n ϋ n 1 519705 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（々） 用該金屬氧化物層將晶圓加工。 在另一個方法中，沈積一閥金屬材料的步驟可能包含沈 積由鋁、鈮、鉅、鈦、氮化鈦、飴及鉻組成的族群中選擇 的一閥金屬材科。該方法可―包含槪歩驟赛施加一電屢於該 閥金屬材料與溶液之間而形成電位差，以使得所施加的電 壓可控制該金屬氧化物厚度。該溶液可包含乙酸鹽緩衝物 於水性溶液中。該乙酸鹽緩衝溶液較佳地具有約4至7之 間的pH値。將晶圓安置於電化學電池中的步驟包含將晶 圓安置於電化學電池中，以使得該晶圓具有暴露出的閥金 屬表面積，以及提供暴露表面積大於閥金屬之暴露表面積 的一相對電極於該溶液中。 將晶圓安置於電化學電池中的步驟可包含將除了暴露出 的閥金屬材料面積以外的區域密封，以避免該閥金屬材料 與溶液接觸，包含電解質的該溶液較佳地與閥金屬材料交 互作用，而在約室溫形成金屬氧化物。使用該金屬氧化物 層而將晶圓加工的步驟可包含使用該金屬氧化物層作爲一 蝕刻遮罩和/或蝕刻阻絕物的步驟。使用該金屬氧化物作 爲用於將溝渠蝕入基板之蝕刻遮罩的該步驟可包含將該閥 金屬材料製作圖案，而在溝渠的位置開啓孔洞的步驟。使 用該金屬氧化物作爲用於將溝渠蝕入基板之蝕刻遮罩的該 步驟可包含將該金屬氧化物製作圖案，而在溝渠的位置開 啓孔洞的步驟。將晶圓加工的步驟可包含將閥金屬材料製 作圖案而在溝渠位置開啓孔洞的步驟，以使用該金屬氧化 物作爲蝕刻遮罩。將晶圓加工的步驟可包含將金屬氧化物 -5- 本&張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐^ (請先閱讀背面之注意事項再填寫本頁) 音------ 訂i 線 _♦----------------------- 519705 Α7 Β7 五、發明說明（4 ) 製作圖案而在溝渠位置開啓孔洞的步驟，以使用該金屬氧 化物作爲蝕刻遮罩。 本發明的這些與其他目的、特徵及優點將由下列舉例實 施例的細節說明而變得更淸楚，該細節說明係配合附圖硏 讀。 [圖式之簡單說明】 本揭示將參考下列圖式而詳細地呈現於下列較佳實施例 的說明中，其中： 第1圖爲表示溝渠蝕刻期間之硬式遮罩侵蝕的傳統半導 體裝置的剖面圖； 第2圖爲表示根據本發明之一閥金屬材料層被沈積於其 上之半導體裝置的剖面圖； 第3圖爲表示在閥金屬材料層製作圖案後，根據本發明 之第2圖的閥金屬材料層氧化之半導體裝置的剖面圖； 第4圖爲一種用於電化學形成根據本發明之一閥金屬氧 化物的設備的示意圖； 第5圖爲根據本發明之電容量C (電荷儲存）對電位ϋ的 圖式； 第6圖爲根據本發明之電流I對電位U的圖式； 第7圖爲表示根據本發明之作爲蝕刻遮罩之氧化閥金屬 層的第3圖的半導體裝置的剖面圖； 第8圖爲表示根據本發明之沈積在一保護介電層上之一 閥金屬材料層的半導體裝置的剖面圖； 第9圖爲表示在該經氧化金屬層製作圖案前，根據本發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I I ^1 ^1 βϋ _1 ϋ ·1 ϋ ϋ ϋ ϋ ^1 1 ϋ ϋ ·ϋ ι 519705 A7 B7 五、發明說明（r) 明之第8圖的氧化閥金屬層的半導體裝置的剖面圖；以及 第1 〇圖爲表示根據本發明之作爲蝕刻遮罩之經氧化閥 金屬層的第9圖的半導體裝置的剖面圖。 [較佳實施例之詳細說明] 本發明係有關於半導體製造，且更特別地是有關於具有 經改良選擇性蝕刻能力的硬式遮罩。根據本發明的硬式遮 罩包含諸如閥金屬等金屬或諸如氮化鈦等其他導電性化合 物。爲簡化起見，閥金屬將認爲亦包含其他化合物，該閥 金屬較佳地以低溫氧化法氧化。在較佳實施例中，使用諸 如 Al2〇3，Ti02，Ta205，Nb206，Zr02，及 Hf02 等之閥 金屬氧化物。這些氧化物呈現高鈾刻選擇性，並可較習知 硬式遮罩以更經濟有效率的方法形成。一種用於在低溫形 成閥金屬氧化物硬式遮罩的製程現在將更詳細地說明。 現在特別詳細地參考圖式，其中相同的參考數字在所有 圖式中代表類似或相當的元件，以及從第2圖開始，一半 導體裝置1〇〇可包含諸如動態隨機存取記憶體（DRAM)、 同步DRAM、靜態RAM以及唯讀記憶體或其他記憶體積 體電路等記憶體裝置。裝置100亦可包含處理器晶片、邏 輯電路、特殊應用晶片或類似物。雖然裝置及下列方 法將舉例說明用於半導體記憶體中的深溝渠形成，然而本 發明係更爲廣泛且可被應用於在任何製程步驟使用閥金屬 氧化物的一蝕刻遮罩或一薄層的任何半導體裝置。 裝置100包含一基板102。基板102可包含矽材料，雖 然可使用諸如砷化鎵、矽在絕緣體上等之基板材料。一襯 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱Ί " (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -0 ϋ ϋ I ϋ ϋ ϋ 1 mm— ϋ ϋ 1 I ϋ I 線如----------------------- 519705 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（^ ) 墊堆疊101形成於基板102的頂端表面104上。襯墊堆疊 101可包含一個氧化層106及一個氮化層108。其他層可 提供，或多層氧化物和/或氮化物層可使用。 根據本發明，一閥金屬層110被沈積於襯墊堆疊1〇1上。 閥金屬層110可包含鋁、鈦、鉅、鈮、銷和/或飴之一或 多種。諸如氮化鈦等相對於基板1 02可選擇性地蝕刻之形 成氧化物的其他的導電性金屬閥化合物可予以使用。閥金 屬層110可使用化學氣相沈積（CVD)製程沈積。此外，閥 金屬層110可使用物理氣相沈積（PVD)製程沈積。閥金屬 層110可沈積達約lOnm至約600nm間的厚度，較佳地爲 約100nm至約300nm間，雖然可使用其他厚度。 閥金屬110可在此時製作圖案或氧化，並按著被製作圖 案。在另一個狀況中，該氧化物或金屬係以熟習本技藝之 人士所熟習的微影製作圖案及微影技術製作圖案。爲方便 起見，閥金屬層110在氧化前製作圖案的狀況係表示於第 3圖中。在氧化前製作圖案閥金屬層110爲較佳的，因爲 層11 0可相對於微影光阻層而選擇性地蝕刻；光胆層（未 表示於圖中）對層1 00有選擇性，其足以使用反應性離子 蝕刻（RIE)而開啓厚度約60〇nm的層110，其他層厚亦可 被使用，此舉相當於一硬式遮罩開啓製程；藉由以該方法 製作層110之圖案，層100基於該金屬層對光阻的選擇性 而容易製作圖案；接著移除該光阻層。 參考第3圖，經製作圖案閥金屬層110現在以捍據本發 明的低溫氧化製程而氧化，以形成一金屬氧化物層20 (第 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) # 519705 A7 B7 五、發明說明（7 ) 7圖）。一電極112連接至閥金屬層11〇(或基板102，若一 適當的導電性路徑存在於基板102與閥金屬110之間）， 以及裝置1〇〇暴露於一電解質溶液114。閥金屬及其化合 物可根據本發明而被陽極氧化，以形成均勻的氧化物膜。 有利地，閥金屬氧化物電化學反應允許電流僅以單一方向 流動，亦即流向氧化物形成。根據高電場模型，一固定膜 厚d係以所施加的電位U而決定如下： d = k(U-U0X) EQ.1 其中，膜形成因子k及氧化物形成電位Up係取決於實驗 條件，包含所使用的電解質、溶液的pH値和/或所使用的 閥金屬。閥金屬層110在約室溫下氧化，雖然其他的溫度 可使用以獲得不同的結果。良好的控制該氧化製程，並產 生均勻的氧化。該經控制的氧化可以第4圖所示的設備獲 得。該製程將金屬及金屬化合物（氮化鈦）轉變爲氧化物。 這些氧化物現在使用爲硬式遮罩，因爲其耐以下的反應性 離子蝕刻製程。 參考第4圖’根據本發明’所不的一'設備200係用於 施加電壓以控制電化學氧化物形成於具有一裝置1 〇 〇形成 於其上的晶圓202上。設備200爲包含一個槽204的一電 化學電池，該槽2〇4塡充以含電解質的液體206。液體206 較佳地爲水，而電解質則可包含諸如鹽、酸性化合物、鹼 性化合物等或其組合的離子化合物。在一實、施例中，該電 解質包含約4至約7之pH濃度的乙酸緩衝物。其他化合 物及濃度爲希冀的且可提供，以使得離子可在槽204中的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -· 11-----訂·------線—▲ 經濟部智慧財產局員工消費合作社印製
-1_1 ϋ >1 ^ 11 ϋ ϋ ϋ ϋ ϋ ϋ H ϋ n I ^1 ^ ϋ I 519705 A7 _ B7 五、發明說明（j) 電極間傳遞。 裝置1〇〇(偏好被包含於半導體晶圓202上）固定於一絕 緣晶座2 J0上。夾頭212設置於晶圓20；Σ周圍，以固定並 密封晶圓202，而使得僅裝置100的上表面214被暴露於 槽204中的溶液206。電接觸係藉由導電線路218而被製 作於背面216的裝置100上，或直接被製作於閥金屬層 110，若絕緣層存在於基板102與閥金屬層110之間，諸 如上述的狀況。 一導電膜或箔220可被安置於一非導電性或絕緣晶座 210與晶圓202之間，以改良線路218與晶圓202間的電 接觸。一參考電極222包含於槽204中，而維持溶液206(在 第3與9圖中亦被標示爲溶液11 4)中的預定電位。參考電 極222將維持裝置1〇〇(較佳地爲晶片或晶圓）的電位。一 相對電極224亦被包含。相對電極224較佳地含至少如裝 置1〇〇之相同的暴露表面積數量。較佳地，相對於裝置100 的表面，相對電極224爲大的。亦即，相對電極224的表 面積爲閥金屬層110表面積的約1.5至約5 0.倍。相對電 極224較佳地包含一貴金屬（諸如金或鉑），以降低污染物 的顧慮，相對電極224較佳地包含已被氧化的相同金屬於 該晶圓上，亦即閥金屬層110的金屬。該電解質的最適化 條件將取決於各關金屬。 一電壓源或恆定電位器226，用於提供裝置100與參考 電極222間的電壓差。該電壓差使用於控制如上述之形成 在裝置100上的氧化物厚度。該具有裝置1〇〇的晶圓需要 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - — — ml— ^ ·11111111 I . 經濟部智慧財產局員工消費合作社印製 — — — — — — — — — — — — — — I — n I I I I I . 519705 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（？） 被潛浸於電解質溶液2 06中。該電位逐漸提高至靶電位， 其係爲希冀膜厚所需並維持在該電位一段時間。該氧化電 流及電荷可即時監測。當特定數量的總電荷已傳遞時，該 氧化完成。建立特定氧化物厚度所需的電荷數量取決於所 使用的金屬。第5至6圖舉例表示諸如Al，Ta，Nb，Hf ’ Ti與Zr等閥金屬在諸如pH爲5.9之乙酸鹽緩衝物之電 解質溶液中的電流-電壓行爲。使用類似於此的圖式，一 電荷/電流對電壓關係可獲得。一電壓因而設定，以獲得 根據本發明之希冀氧化物厚度。第6圖表示電位ϋ所造成 的電流I。第5圖表示電容量C對電位U。使用第5與6 圖以及EQ」，一閥金屬氧化物的厚度可根據指定的電位或 電流而決定，而提供特定厚度金屬氧化物所需的時間數量 可被決定。藉由監測電化學反應的特性，該金屬氧化物層 的性質可被決定，諸如氧化層厚度、金屬氧化層的橫向膨 脹等。有利地是，該訊息可消除根據本發明形成之金屬氧 化層的物理量測的需要。在將具有裝置100的晶圓由溶液 2 06取出後，殘留的電解質必須以去離子水移除。 參考第7圖，使用閥金屬氧化層120，進行基板102的 蝕刻。層120將提供高耐蝕刻性與高蝕刻選擇性於矽（基 板102)，以使得溝渠122形成。閥金屬氧化物層120較佳 地包含 Α12〇3，Ti〇2，Ta205，Nb206，Zr02，及 Hf02。 其他的氧化物亦可根據本發明而形成。該閥金屬氧化層120 的高耐蝕刻性與高蝕刻選擇性將提供RIE(或其他蝕刻製 程）較長的蝕刻時間。在舉例之包含深溝渠形成的實例中， -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - 線· 519705 A7 B7 五、發明說明（π ) 較長的蝕刻時間將提供鈾刻較深溝渠的能力，而無侵蝕的 顧慮。加工可按著如本技藝所熟知的被進行。 -------------ΦΚ—— (請先閱讀背面之注意事項再填寫本頁) 參考第8圖’另一*個實施例含有包含一'基板302的裝置 300。基板302可包含矽材料，雖然可使用基板材料。一 襯墊堆疊301可包含一個氧化層306及一個氮化層308。 其他層可提供，或多層氧化物和/或氮化物層可使用。 根據本發明，一介電層311可沈積於襯墊堆疊301上。 介電層301包含相對於襯墊堆疊301頂層可被選擇性地移 除之諸如BPSG等氧化物或其他材料。介電層311可提供 以保護，而在後續步驟中的陽極氧化期間，保護襯墊堆疊 301或裝置300的其他組件。介電層311包含足以避免過 度氧化的厚度。一閥金屬層310沈積於該介電層311上。 閥金屬層310可使用如上述的CVD或PVD沈積。 線- 閥金屬層310可在此時製作圖案或氧化，並按著製作圖 案。在另一個狀況'中，該氧化物或金屬係以熟習本技藝之 人士所熟習的微影制作圖案及微影技術制作圖案。閥金屬 層3 1 0在氧化後製作圖案狀況係表示於第9圖中。 經濟部智慧財產局員工消費合作社印製 參考第9圖，層3 1J9係以如上述之低溫氧化製程而氧化 (參考第4圖）。一電極120連接至閥金屬層310或基板302。 閥金屬層310允許在部分位置與基板302接觸，因而允許 電極320被連接至基板302。層310完全氧化，而形成爲 閥金屬氧化層之層322 (第10圖）。 參考第10圖，閥金屬氧化層310已使用如上述的光阻（末 表示於圖中）而製作圖案。層322可以諸如RIE製程等對 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 519705 A7 B7 五、發明說明（） 於光阻有選擇性的乾式蝕刻製程而蝕刻。開口 3 1 3係穿經 閥金屬氧化層322而形成。溝渠316的鈾刻現在進行。根 據本發明，較深的溝渠316可形成，因爲閥金屬氧化物提 供對RIE的優越耐蝕刻性。加工可如本技藝所熟知地接續 進行。 有益地是，本發明提供一種用於形成硬式遮罩而無需消 耗熱預算的方法。本發明將在約室溫下形成氧化物化合物 。這些閥金屬氧化膜的熱形成通常需要在數百度°C的相當 高溫下進行。閥金屬氧化層可使用諸如濕式蝕刻製程而被 移除。 本發明係藉由在濺鍍前、後將各金屬膜陽極氧化，而提 供一均勻且緻密（無針孔）的閥金屬氧化膜於一晶圓上。一 些超過熱氧化的優點包含： 1) 低熱預算； 2) 易於以所施加的電位控制氧化物厚度； 3) 藉由量測氧化製程設備200中的電荷消耗，而即時監 測厚度； 4) 藉由量測氧化製程設備200中的電荷消耗，而易於控 制基於沿著裝置100或30 0表面之氧化所造成的金屬氧化 物橫向膨脹； 5) 藉由在室溫加工及仔細的電位控制，金屬氧化膜中的 應力降低可達成；以及 6) 較容易且較便宜的設備安裝與測試，且無污染物的顧 慮。 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------^---------$1®----------------------- 519705 A7 B7 五、發明說明（丨> ) 本發明可使用於蝕刻溝渠，保護組件或多數種其他應用 。例如，一閥金屬氧化層可形成爲摻質植入用的遮罩，或 者蝕刻或拋光用的一阻絕層。 用於半導體製造之閥金屬低溫氧化的較佳實施例已被說 明（但其希冀作爲舉例而非限制），但應注意地是在上述教 導的揭示中，改良與更換將可爲熟習本技藝之人士爲之。 因此，應瞭解地是，落於斯附申請專利範圍之本發明的精 神與範疇中的改變可在所揭示之本發明的特定實施例中爲 之。 [元件符號對照表] ------------— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 10 11 12 14 15 16 17 18 100 101 102 104 106 108 記憶體裝置 襯墊堆疊 基板 氧化層 孔洞 氮化層 深溝渠 硬式遮罩層 裝置 襯墊堆疊 基板 頂端表面 氧化層 氮化層 -14- 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519705 Α7 Β7 經濟部智慧財產局員工消費合作社印製 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 發明說明（θ) 110 112 120 122 200 202 204 206 210 212 214 216 218 220 222 224 226 300 301 302 304 306 308 310 閥金屬層 電極 閥金屬氧化層 溝渠 設備 晶圓 槽 液體 晶座 夾頭 上表面 背面 導電線路 導電膜 參考電極 相對電極 電壓源 裝置 襯墊堆疊 基板 上表面 氧化層 氮化層 閥金屬層 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519705 A7 _B7 五、發明說明（A ) 311 介電層 313 開口 316 溝渠 320 電極 322 閥金屬氧化層 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 519705 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 A'申請專利範圍 L 一種用於形成半導體製造的閥金屬氧化物的方法，包含 下列步驟： 提供一半導體晶圓； 沈積一閥金屬材料於該晶圓上； 將該晶圓安置於電化學電池中，以使得含電解質的一溶 液與該閥金屬材料交互作用，而在一電位差提供於該閥金 屬材料與溶液之間時形成一個金屬氧化物；以及 使用該金屬氧化物層將晶圓加工。 2·如申請專利範圍第1項之方法，其中沈積一閥金屬材料 的步驟包含沈積由錦、妮、钽、鈦、氮化鈦、給及鉻組 成的族群中選擇的一閥金屬材料。 3 ·如申請專利範圍第i項之方法，更包含有施加一電壓於 該閥金屬材料與溶液之間而形成電位差，以使得所施加 的電壓可控制該金屬氧化物厚度之步驟。 4 ·如申請專利範圍第1項之方法，其中該溶液包含乙酸鹽 緩衝物於水性溶液中。 5·如申請專利範圍第1項之方法，其中該乙酸鹽緩衝溶液 具有約4至7之間的pH値。 6 ·如申請專利範圍第1項之方法，其中將晶圓安置於電化 學電池中的步驟含有： 將晶圓安置於電化學電池中，以使得該晶圓具有暴露出 的閥金屬表面積；以及 提供暴露表面積大於閥金屬之暴露表面積的一相對電極 於該溶液中。 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅P事項再填寫本頁) -0 訂---------線！ ^ ϋ — >1 ϋ n ϋ I n a— 519705 A8 B8 C8 D8 六、申請專利範圍 7 ·如申請專利範圍第6項之方法，其中將晶圓安置於電化 學電池中的步驟包含將除了暴露出的閥金屬材料面積以 外的區域密封，以避免該閥金屬材料與溶液接觸。 8·如申請專利範圍第1項之方法，其中包含電解質的該溶 液較佳地與閥金屬材料交互作用，而在約室溫形成金屬 氧化物。 9·如申請專利範圍第1項之方法，其中使用該金屬氧化物 層而將晶圓加工的步驟可包含使用該金屬氧化物層作爲 一蝕刻遮罩與蝕刻阻絕物之一的步驟。 1 〇 · —種用於蝕刻溝渠於半導體基板中的方法，包含下列 步驟： 提供一半導體晶圓； 形成一基板的襯墊堆疊； 沈積一閥金屬材料於該襯墊堆疊上，將該基板安置於電 化學電池中，以使得含電解質的一溶液與該閥金屬材料交 互作用，而在一電位差提供於該閥金屬材料與溶液之間時 形成一個金屬氧化物；以及 使用該金屬氧化物作爲用於將溝渠蝕入基板中的一蝕刻 遮罩。 11·如申請專利範圍第10項之方法，其中沈積一閥金屬材 料的步驟包含沈積由鋁、鈮、鉅、鈦、氮化鈦、耠及銷 組成的族群中選擇的一閥金屬材料。 1 2 ·如申請專利範圍第1 〇項之方法，更包含的步驟有施加 一電壓於該閥金屬材料與溶液之間而形成電位差，以使 -1 8 - ^本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) 0 經濟部智慧財產局員工消費合作社印制衣 1_· ϋ ϋ l^i I n immm I ·ϋ ϋ n I ϋ B^i B^i ϋ ϋ n ϋ ϋ ϋ ϋ I 519705 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 得所施加的電壓可控制該金屬氧化物厚度。 13·如申請專利範圍第10項之方法，其中該溶液包含乙酸 鹽緩衝物於水性溶液中。 14·如申請專利範圍第10項之方法，其中該乙酸鹽緩衝溶 液具有約4至7之間的pH値。 1 5 ·如申請專利範圍第1 0項之方法，其中將晶圓安置於電 化學電池中的步驟包含有： 將晶圓安置於電化學電池中，以使得該晶圓具有暴露出 的閥金屬表面積；以及 提供暴露表面積大於閥金屬之暴露表面積的一相對電極 於該溶液中。 1 6 ·如申請專利範圍第1 5項之方法，其中將晶圓安B於電 化學電池中的步驟包含將除了暴露出的閥金屬材料面積 以外的區域密封，以避免該閥金屬材料與溶液接觸。 17·如申請專利範圍第10項之方法，其中包含電解質的該 溶較佳地與閥金屬材料交互作用，而在約室溫形成金屬 氧化物。 18·如申請專利範圍第10項之方法，其中使用該金屬氧化 物作爲用於將溝渠蝕入基板之蝕刻遮罩的該步驟可包含 將該閥金屬材料製作圖案，而在溝渠的位置開啓孔洞的 步驟。 19·如申請專利範圍第10項之方法，其中使用該金屬氧化 物作爲用於將溝渠蝕入基板之蝕刻遮罩的該步驟可包含 將該金屬氧化物製作圖案，而在溝渠的位置開啓孔洞的 -19- ^紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 0 訂------- 線！ r— — — — — — — — — — — — — — — — — — — 519705 A8 B8 C8 D8 ____ 六、申請專利範圍 步驟。 (請先閱讀背面之注意事項再填寫本頁) 20. —種用於形成半導體製造的閥金屬氧化物的方法，包 含下列步驟； 提供包含至少有一層形成於其上之基板的半導體晶圓； 沈積一介電層於該至少一層上； 沈積一閥金屬材料於該介電層上； 藉由將該晶圓安置於電化學電池中，以使得含電解質的 一溶液與該閥金屬材料交互作用，而在一電位差提供於該 閥金屬材料與溶液之間時形成一個金屬氧化物，而將該閥 金屬材料氧化’該介電層用於在氧化步驟期間提供對於該 至少一層的保護；以及 使用該金屬氧化物層將晶圓加工。 21·如申請專利範圍第20項之方法，其中沈積一閥金屬材 料的步驟包含沈積由鋁、鈮、鉅、鈦、氮化鈦、給及鍩 組成的族群中選擇的一閥金屬材料。 22.如申請專利範圍第20項之方法，更包含有施加一電壓 於該閥金屬材料與溶液之間而形成電位差，以使得所施 加的電壓可控制該金屬氧化物厚度的步驟。 經濟部智慧財產局員工消費合作社印製 23·如申請專利範圍第20項之方法，其中該溶液包含乙酸 鹽緩衝物於水性溶液中。 24·如申請專利範圍第2〇項之方法，其中該乙酸鹽緩衝溶 液具有約4至7之間的pH値。 25·如申請專利範圍第20項之方法，其中將晶圓安置於電 化學電池中的步驟包含： -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）^' 519705 A8 B8 C8 D8 六、申請專利範圍 將晶圓安置於電化學電池中，以使得該晶圓具有暴露出 的閥金屬表面積；以及 提供暴露表面積大於閥金屬之暴露表面積的一相對電極 於該溶液中。 26·如申請專利範圍第25項之方法，其中將晶圓安置於電 化學電池中的步驟包含將除了暴露出的閥金屬材料面積 以外的區域密封，以避免該閥金屬材料與溶液接觸。 27. 如申請專利範圍第20項之方法，其中包含電解質的該 溶液較佳地與閥金屬材料交互作用，而在約室溫形成金 屬氧化物。 28. 如申請專利範圍第20項之方法，其中使用該金屬氧化 物層而將晶圓加工的步驟可包含使用該金屬氧化物層作 爲一蝕刻遮罩與蝕刻阻絕物之一的步驟。 29. 如申請專利範圍第20項之方法，其中將晶圓加工的步 驟可包含將閥金屬材料製作圖案而在溝渠位置開啓孔洞 的步驟，以使用該金屬氧化物作爲蝕刻遮罩。 30. 如申請專利範圍第20項之方法，其中將晶圓加工的步 驟可包含將金屬氧化物製作圖案而在溝渠位置開啓孔洞 的步驟，以使用該金屬氧化物作爲蝕刻遮罩。 -21- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
TW089111040A 1999-06-08 2000-06-27 Low temperature oxidation of conductive layers for semiconductor fabrication TW519705B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/327,711 US6387771B1 (en) 1999-06-08 1999-06-08 Low temperature oxidation of conductive layers for semiconductor fabrication

Publications (1)

Publication Number Publication Date
TW519705B true TW519705B (en) 2003-02-01

Family

ID=23277714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111040A TW519705B (en) 1999-06-08 2000-06-27 Low temperature oxidation of conductive layers for semiconductor fabrication

Country Status (7)

Country Link
US (1) US6387771B1 (zh)
EP (1) EP1186015A1 (zh)
JP (1) JP2003501831A (zh)
KR (1) KR20020010679A (zh)
CN (1) CN1355930A (zh)
TW (1) TW519705B (zh)
WO (1) WO2000075978A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4384387B2 (ja) 2002-02-20 2009-12-16 ティアック株式会社 光ディスク装置
US20050255581A1 (en) * 2002-08-28 2005-11-17 University Of Pittsburgh Self-organized nanopore arrays with controlled symmetry and order
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
DE102004006545B3 (de) * 2004-02-10 2005-08-11 Infineon Technologies Ag Verfahren zum Aufweiten eines Grabens in einer Halbleiterstruktur
US7423282B2 (en) * 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture
JP4372136B2 (ja) * 2006-09-29 2009-11-25 株式会社東芝 半導体装置の製造方法
US20100101457A1 (en) * 2007-05-25 2010-04-29 Surace Kevin J Low embodied energy sheathing panels and methods of making same
US8008213B2 (en) * 2008-09-30 2011-08-30 Sandisk 3D Llc Self-assembly process for memory array
KR20190110556A (ko) * 2017-02-01 2019-09-30 도쿄엘렉트론가부시키가이샤 전해 처리 장치 및 전해 처리 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3971710A (en) * 1974-11-29 1976-07-27 Ibm Anodized articles and process of preparing same
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
CH631214A5 (en) 1977-09-14 1982-07-30 Bbc Brown Boveri & Cie Process for producing local anodic oxide layers
US4146440A (en) * 1978-04-03 1979-03-27 Burroughs Corporation Method for forming an aluminum interconnect structure on an integrated circuit chip
US4242791A (en) * 1979-09-21 1981-01-06 International Business Machines Corporation High performance bipolar transistors fabricated by post emitter base implantation process
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS5994438A (ja) 1982-11-19 1984-05-31 Tdk Corp パタ−ン化されたアルミニウム層を形成する方法
DE3376036D1 (en) * 1983-08-17 1988-04-21 Ibm Deutschland Method of manufacturing a magnetic head flying body
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
US5549931A (en) 1995-02-27 1996-08-27 Council Of Scientific & Industrial Research Process for the preparation of uniform ultra thin films of metal oxide, metal chalco-genides and metal halides
FR2732696B1 (fr) * 1995-04-06 1997-06-20 Centre Nat Rech Scient Procede de preparation d'un film d'oxyde ou d'hydroxyde d'un element des colonnes ii ou iii de la classification, et les structures composites comprenant un tel film
DE19728473A1 (de) 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren

Also Published As

Publication number Publication date
EP1186015A1 (en) 2002-03-13
KR20020010679A (ko) 2002-02-04
JP2003501831A (ja) 2003-01-14
US6387771B1 (en) 2002-05-14
WO2000075978A1 (en) 2000-12-14
CN1355930A (zh) 2002-06-26

Similar Documents

Publication Publication Date Title
TW519705B (en) Low temperature oxidation of conductive layers for semiconductor fabrication
JP2005183918A (ja) 半導体素子のビットライン形成方法
JPH05198741A (ja) コンデンサを備えた回路パターンおよびその製造方法
US20050139480A1 (en) Methods of electrochemically treating semiconductor substrates
KR100199346B1 (ko) 반도체 소자의 전하저장전극 형성방법
US7259061B2 (en) Method for forming a capacitor for an integrated circuit and integrated circuit
TW425711B (en) Manufacturing method for capacitor
TW389955B (en) Method of cleaning contact hole of semiconductor device
US7579253B2 (en) Method for cleaning a semiconductor wafer
TW417293B (en) Formation of DRAM capacitor
EP1183721B1 (en) Low temperature sacrificial oxide formation
TW463372B (en) Capacitor structure for DRAM and the manufacturing method thereof
TW457704B (en) A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method
Michaelis Valve metal, Si and ceramic oxides as dielectric films for passive and active electronic devices
JP2013153074A (ja) キャパシタ形成方法
US3407465A (en) Techniques for charting and removing defects in thin film capacitors
KR101357348B1 (ko) 양극산화를 이용한 밸브메탈의 균일한 에치 패턴 제조방법
KR20010005125A (ko) 유전체와 전극 사이에 산화장벽막을 갖는 캐패시터 형성 방법
TW311254B (en) Method of forming capacitor with multiple pillar structures
TW484011B (en) Examining method of SOI substrate
KR100365938B1 (ko) 반도체소자의저장전극형성방법
TW508796B (en) Ferroelectric device structure
KR100881830B1 (ko) 반도체소자의 캐패시터 제조방법
TW396609B (en) Dynamic random access memory strcuture with vertical transmission transistor and its methods
KR100388472B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent