TW517245B - Circuit-arrangement to generate a local output-clock-signal with optimal signal-generation-time - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 517245 A7 ___ B7 五、發明說明（1 ) 本發明涉及一種產生局部性輸出-時脈信號用之電路 配置，其用來控制記憶體之記憶胞陣列之輸出端上由輸 出延遲元件輸出資料至資料軌時之時間點，此時 一局部性輸出-時脈信號在使用任務週期比-補償器及多 工器時可依據一種差動式輸入-時脈信號和一種可程 式化之轉換信號來產生， 一使資料傳送至資料1軌可與資料軌之整個時脈週期或與 時脈週期之一小部份的整數個同步。 記憶體晶片通常由多個記憶胞陣列或記憶胞陣列條 (其中儲存著資料）所構成，其中各記憶胞陣列藉由多 個控制元件及資料軌而與記憶晶片之輸入端/輸出端相 連接。 在對記憶胞陣列進行資料存取時爲了對所產生之資料 流進行協調，則須使用時脈信號。此種信號在發送至記 憶胞陣列之信號輸入端之後驅動整個記憶胞陣列且使這 些存在於已受到驅動之記憶胞中之資料被讀出而發送至 記憶胞陣列之輸出端，由此使資料到達資料軌。 M Double-Date-Rate-Synch ronous-Dynamic-Random-Access-Memory15憶晶片（簡稱 DDR-SDRAMs)中’使 用一種差動式輸入時脈信號作爲時脈信號。其是由二個 相同頻率之時脈所構成，此二個頻率互相偏移半個時脈 週期。 爲了防止資料碰撞，則這些發送至記憶胞陣列輸出端 之資料在一準確定義之輸出時間點（其必須與資料軌之 時脈同步）發送至資料軌。資料發送至資料軌因此可與 資料軌之整個時脈週期同步或與此週期之整數個片段同 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） mp--裝---------訂-------- C請先閱讀，背面之注意事項再填寫本頁} 517245 A7 ___ B7 —_ 五、發明說明（2 ) 步。由於應存取之各別資料儲存在記憶胞陣列中之不同 之位置’則各別之資料可能以〃相反〃之順序太早或太 晚到達記憶胞陣列之輸出端。因此，特別是在D D R -SDRAMs中通常在記憶胞陣歹ij之輸出端設置一種輸出-延 遲元件，其作用是使已到達之資料正確地分類且在正確 定義之時間點發送至資料軌。此種輸出-延遲元件是由 一種習知之移位暫存器所製成。 爲了藉由輸出-延遲元件來控制資料輸出，另外需要 --種高準確之輸出時脈信號，其藉由差動式輸入-時脈 信號之二個時脈而局部性地在輸出延遲元件中重新產 生。此種輸出-時脈信號之任務週期比必須幾乎是50%。 此種差動式輸入-時脈信號本身不適合上述之目的，因 爲此差動式時脈之F降邊緣由於驅動此記憶胞陣列而 被〃塡補〃，因此使〃尖端〃消失而不具有時脈作用。 輸出-時脈信號之產生通常以下述方式達成：差動式 輸入-時脈信號中只有一種邊緣形式（例如，上升邊 緣，其未受到上述之〃塡補〃而可提供一種範圍以用於 整個時脈週期或半個時脈週期中）會施加至一種任務週 期比-補償器。此補償器由差動式輸入-時脈信號之二個 時脈信號之二個上升之邊緣產生此種由二個時脈信號所 形成之輸出-時脈信號，其由於尖銳上升之邊緣及尖銳 下降之邊緣而具有一種〃最大〃之責任週期比，即，此 二個時脈信號之脈波在寬度最大時仍不會互相重疊。 因此可儘可能彈性地使用上述之輸出-延遲元件，控 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝·-- (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 517245 A7 ________ B7 五、發明說明（3 ) -----------裝--- (請先閱讀背面之注意事項再填寫本頁) 制此輸出-延遲元件所用之由任務週期比-補償器所產生 之輸出時脈可另外經由一種可程式化之轉換信號在任意 時脈週期之時段中改變。此種轉換信號因此可影響該輸 出-時脈信號之時脈率（rate)且另外可決定：相對應之資 / 料（位元）在哪一可能之輸出時間點應發送出去。此種 可能之輸出時間點本身是由差動式輸入-時脈信號所決 定。 由任務週期比-補償器所〃淸理〃之輸出-時脈信號之 改變例如藉由一種連接於後之多工器來達成，此多工器 依據可程式化之轉換信號可任意地替換此輸出-時脈信 號之該二個時脈信號之信號位準。 經濟部智慧財產局員工消費合作社印製 上述先前技藝之缺點是：儘管該任務週期-補償器由 於其內部中之信號傳送時間差而使二個已〃淸理〃之時 脈信號在此補償器之輸出端上不能絕對準確地互相反 相，而是另外互相偏移一小相位，這樣會造成信號之重 疊且在資料輸出時會造成問題。此外，由任務週期比-補償器及多工器所形成之串聯電路可使較多之時間消耗 至輸出-時脈信號〃形成〃時爲止，這樣會造成是否與 資料軌之時脈形成同步之問題，因此限製了此記憶體之 最大時脈頻率。 第4圖是先前技藝之任務週期-補償器： 若在反相器I和閘G所形成之電路之輸入端3 1引入 一種上升之邊緣，則這樣所形成之脈衝使節29及節點 30設定在高（H)或低（L)電壓。但信號由及（AND)閘之輸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 517245 A7 B7 五、發明說明（4 ) 出端2 8至節點3 0所需之傳送時間較由節點2 8至節點 29者還多。節點29和30因此在不同之時間點被設定， 即，這樣會產生一種信號重疊。 節點29、30通常是與多工器MUX相連接（第5 圖），此多工器依據一種轉換信號CLAT及節點29、30 之各別狀態（Η或L )而提供一種輸出-時脈信號 DLLCLK 或 bDLLCLK。 本發明之目的是提供一種電路配置，其可消除上述之 與傳送時間有關之缺點。 本發明此種目的之解決方式是： 一任務週期比-補償器由二個互相耦合之對稱分支所 構成，其中 一此多工器以至少二個可程式化之信號-饋入位置而 被積體化，其依據該轉換信號而產生該輸出-時脈信號 且經由開關而與此電路配置之輸出端相連接， 一此開關依據差動式輸入-時脈信號而斷開或閉合。 有利之其它形式特別是描述在申請專利範圍各附屬項 cjn 。 任務週期比-補償器由二個互相對稱之分支所構成。 此電路配置之二個輸入端之一分別與二個分支之一相連 接。每一分支都具有一個工作週期，其週期性地重複且 可劃分成二個相位（phase):輸出時脈信號-預備相位及 輸出-時脈信號-輸出相位。此二個分支之工作相位是互 補的，即，當其中一個分支在該預備相位時，此電路配 -6- i紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I --------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 517245 A7 _ B7 五、發明說明（5 ) 置之另一分支是在該輸出相位。 每一分支具有至少二個信號-饋入位置，其分別經由 一個開關（例如，由轉換元件所製成）而與此電路配置 之輸出端之一相連接。在輸出-時脈信號-預備相位時下 一個即將發出之輸出-時脈信號依據各分支之轉換信號 而在此二個信號-饋入位置處製備完成，此時此開關斷 開，該輸出-時脈信號因此不會到達此電路配置之輸出 端。在輸出-時脈信號-輸出相位（其藉由差動式輸入-時 脈信號之上升之邊緣而導入各分支之輸入端）時，此開 關閉合，此種在先前之輸出-時脈信號-預備相位中所預 製之輸出-時脈信號因此會來到二個輸出端處。此二個 開關又閉合。 須使此二個分支相耦合，使輸出信號之輸出經由其中 一個分支而使另一分支之信號-預備相位起動，反之亦 然。 本發明之主要特徵是：此多工器之功能是由任務週 期-補償器本身所掌管，此補償器中設有信號-饋入位置 以達成此功能。因此不必像目前之先前技藝中一樣，本 發明中一種由任務週期比4甫償器所產生之信號不必在 下一次中由多工器所處理以獲得所期望之輸出-時脈信 號，而是使所期望之輸出-時脈信號在唯一之過程中產 生。這樣所具有之優點是：不需此種連接於任務週期 比-補償器之後之多工器，因此先前技藝中多工器所需 之處理時間即可省略。由於時間上之節省，則可使記憶 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 517245 A7 ____ B7 五、發明說明（6 ) 體晶片達成較高之時脈率（rate) ◦ 此種可由信號-饋入位置所產生之依據一種轉換信號 而被程式化之輸出-時脈信號可在此段期間中預製完 成’以便在上升邊緣到達時使此信號立刻（即，無延 遲）來到各輸出端。 本發明之主要優點是：由於對稱之構造而使此電路配 置之二個輸出端上之二個輸出時脈（由此形成該輸出_ 時脈信號）之間不會發生一種傳送時間差。因此可達成 二個恰巧互補（即，反相）之信號。 本發明之上述特徵及優點以下將參考各圖式來詳述。 圖式簡單說明： 第1圖本發明電路配置之實施形式。 第2圖在非重疊之差動式輸入-時脈信號中第1圖之 電路配置之不同點之電壓値。 第3圖在重疊之差動式輸入-時脈信號中第1圖之電 路配置之不同點之電壓値。 第4圖先前技藝之任務週期比-補償器。 第5圖先前技藝之多工器。 第1圖是本發明之電路配置1之特別優良之實施形 式。 此電路配置1由二個對稱之分支2、3所構成，其中 每一分支（這些參考符號此處例如以分支2來舉例說 明）包括：一^固輸入端8、五個電晶體15,16,21，22和 23、二個信號-饋入位置4a，5a、二個分別由轉換元件所 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ..----------裝--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 517245 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7 ) 構成之開關4，5、二個分別由二個反相器所構成之保持 兀件1 8，2 0以及一個輸出端1 〇 ◦這些組件以第1圖之方 式而互相連接。 此種電路配置1之作用方式將詳述於下。將描述一種 重疊之差動式輸入-時脈信號中此分支2之完整之時脈 週期，此種時脈週期由4個時間點11至t4 (第3圖） 所界定。相同之思考亦適用於非重疊之差動式輸入-時 脈信號（第2圖）。 在時間點11時節點19放電。這表示：電晶體1 5 (其 由節點19所控制）導通。其結果是：節點12充電。在 時間點11時節點1 4同樣被充電。這會使電晶體1 6導 通，其結果是：節點1 3經由接地點而放電。 由充電節點1 2和放電節點1 3所形成之組合使開關4 和5截止（off)。開關4,5較佳是由轉換（transfer)元件 (由P-通道-場效電晶體及η-通道-場效電晶體所構成） 所形成。已截止之開關4,5可使信號CLAO (請參閱第 2,3圖第1列）或bCLAO (其可由饋入位置4a或5a所使 用）由可程式化之轉換信號CL AT所產生且施加至開關 4,5而不會到達此電路配置之輸出端1 0和1 1。此信號 bCLAO是與CbAO反相之信號。節點17上之信號然後 只藉由保持元件1 8所保持著。 在時間點t2時節點1 9充電，這樣會使電晶體1 5截 止。此外，在時間點t2時節點14放電，這同樣會使電 晶體1 6截止。即，此二個節點1 2,1 3藉由電晶體1 5或 -9- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝*-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 517245 A7 B7 五、發明說明（8 ) 裝 (請先閱讀背面之注意事項再填寫本頁) 23而由電流源〃去耦合〃。節點12,13上之主要電壓値 在該去耦合之時間點之後只由該保持元件20所保持 著。 在時間點t3時一種上升之邊緣進入該輸入端8。此差 動式輸入-時脈信號PhighDLCLK (請比較第2,3圖第2 列）因此使其値由低電壓變換至高電壓。其結果是電晶 體2 1導通。電晶體22由於已充電之節點1 9而同樣亦 導通，則節點1 2放電至接地電位。由於節點1 4已放 電，則電晶體2 3同樣亦導通且經由輸入端8而使節點 1 3充電。由已放電之節點1 2及已充電之節點1 3所形成 之組合使此二個開關4或5導通且已預備好之信號 CLAO或bCLAO可到達各輸出端10和11，其在該處可 被測得而成爲輸出-時脈信號DLLCLK或bDLLCLK (第 2,3圖之最後一列；節點19,14,13和12上之信號曲線在 第2,3圖中分別顯示在列3至6中）。 經濟部智慧財產局員工消費合作社印製 在時間點t4時，此種經由開關4而到達該輸出端1 〇 中之信號CLA0經由延遲鏈24而至節點25。節點25因 此被充電，其結果是使電晶體23截止（off)且使電晶體 1 6導通。這樣可使節點1 3經由接地而放電。另一方面 是節點25之充電可使節點1 9放電。因此又使電晶體22 截止且使電晶體1 5導通。這樣又使節點1 2充電。已充 電之節點1 2及已放電之節點1 3之組合可使此二個開關 4，5 截止（off)。 因此已進行整個時脈週期而又到達時間點11所定義 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) 517245 經濟部智慧財產局員工消費合作社印製 A7 B7 i、發明說明（9) 之狀態。 分支2經由節點25而與分支3相耦合，這樣可使節 點25充電時此二個節點26或27由電流源去耦合◦因 此，恰巧在分支2之開關4,5又截止時第1圖下方之分 支3已預備在上升之邊緣到達該輸入端9時使此二個開 關6和7導通且因此使信號bCLA〇或CLA〇到達該二個 輸出端1 0,1 1。因此在分支2之預備相位時所期望之輸 出-時脈信號之輸出是由分支3所接管。此分支3產生所 期望之對此信號傳送時間或信號產生時間是最佳化之輸 出-時脈信號DLLCLK或bDLLCLK。 如第2,3圖所示，上述輸出-時脈信號DLLCLK或 bDLLCLK之產生在重疊一或非重疊之差動式輸入時脈信 號中都是可能的。這是由於：產生此輸出-時脈信號時 只使用該差動式輸入時脈信號PlnghDLCLK或 PlowDLCLK之上升邊緣。 符號說明 1…電路配置 2，3…分支 4,5,6,7…開關 8，9…輸入端 1 0，1 1…輸出端 12，13，14，17,19,25…節點 15，16,21，22,23···電晶體 18,20…保持元件 24···延遲鏈 26,27,28,29,30···節點 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ I n ϋ ϋ n ϋ ·ϋ 1 1_1 ^1 1 ϋ I 一 口、· 11 —.1 ϋ I n —a— I (請先閱讀背面之注意事項再填寫本頁) 517245 A7 _B7 五、發明說明（10 ) I · · ·反相器 G…閘 MUX···多工器 ..----------·-裝—— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 51 794S 修正 v年1月7曰為$ 六、申請專利範圍 第90 1 0 1 79 1號「產生局部性輸出一時脈信號所用之電路 配置」專利案 （9 1年9月修正） 六、申請專利範圍： 1. 一種產生局部性輸出-時脈信號所用之電路配置（1 ) ，其用來控制記憶體之記憶胞陣列之輸出端上由輸 出延遲元件輸出資料至資料軌時之時間點，此時 一局部性輸出-時脈信號在使用任務週期比-補償器 及多工器時可依據一種差動式輸入-時脈信號和一 種可程式化之轉換信號來產生， 一使資料傳送至資料軌可與資料軌之整個時脈週期 或與時脈週期之一小部份的整數個同步，其特徵 爲· 一任務週期比-補償器由二個互相耦合之對稱之分支 (2,3)所構成， 一此多工器以至少二個可程式化之信號-饋入位置 (4&，5&，6&，7&)而被積體化，其依據該轉換信號而 產生此輸出-時脈信號且經由開關（4，5，6，7 )而與 此電路配置之輸出端（1 0，11 )相連接， 一這些開關（4，5，6，7 )依據差動式輸入-時脈信號而 斷開或閉合。 2. 如申請專利範圍第1項之電路配置，其中該任務週 期比-補償器之對稱之分支（2，3 )之每一分支分別由 至少一種輸入端（8，9 )，至少二個信號-饋入位置 (4a，5a，6a，7a)，至少二個與該位置相親合之開關 517245 ,y· I.IPII *—«I ΤΙΓ.Τ»^Β1-. 1.1.1·^ Ijl 111 I .!〜一,·》、、！ 元----- 六、申請專利範圍 (4，5，6 , 7 )，至少二個保持元件（1 8，20 )以及至少一 個輸出端（1 0，1 1 )所構成。 3. 如申請專利範圍第1或第2項之電路配置，其中這 些開關（4，5，6 , 7 )分別具有4個接點，其中一個是與 輸出端（1 0，1 1 )之一相連接，一個是與信號-饋入位 置（4a，5a，6a，7a)之一相連接，另二個是分別與一 種控制各開關所用之節點（1 2，1 3，26，27 )相連接。 4. 如申請專利範圍第1或2項之電路配置，其中各開 關（4,5，6, 7)分別由一個p -通道-場效電晶體及一個 η-通道-場效電晶體所構成。 5. 如申請專利範圍第3項之電路配置，其中二個開關 (4, 5，6,7)分別由不同之分支（2, 3)而與相同之輸出 端（1 〇，11 )相連接。 6. 如申請專利範圍第4項之電路配置，其中二個開關 (4, 5,6, 7)分別由不同之分支（2, 3)而與相同之輸出 端（1 〇，11 )相連接。 7. 如申請專利範圍第1項之電路配置，其中此記憶體 由SDRAM晶片所構成。 8. 如申請專利範圍第7項之電路配置，其中SDRAM晶 片是一種DDR-SDRAM晶片。 9·如申請專利範圍第1，2，7或8項之電路配置，其中 可產生局部性輸出-時脈信號，使資料輸出至資料軌 可與資料軌之整個時脈週期或半個時脈週期同步。