TW515066B - Polygon representation in an integrated circuit layout - Google Patents

Polygon representation in an integrated circuit layout Download PDF

Info

Publication number
TW515066B
TW515066B TW087117916A TW87117916A TW515066B TW 515066 B TW515066 B TW 515066B TW 087117916 A TW087117916 A TW 087117916A TW 87117916 A TW87117916 A TW 87117916A TW 515066 B TW515066 B TW 515066B
Authority
TW
Taiwan
Prior art keywords
polygon
metal
data
metal line
line segment
Prior art date
Application number
TW087117916A
Other languages
English (en)
Inventor
David C Chapman
Original Assignee
David C Chapman
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by David C Chapman filed Critical David C Chapman
Application granted granted Critical
Publication of TW515066B publication Critical patent/TW515066B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

五、發明説明( 領域: 本發明係關於積體電路的設計,及更詳言之,係關於 -種呈現在一積體電路布局中之多邊形的方法及設備。 登^!背景: 在積體電路(Ic)設計的環境中,一,,布局,,為一組幾何 圖案,典型地是多邊形的形式,其界定了在- ic的製造 期間被用來產生半導體裝置及在這些裝置之間之電子速 接之不同種類材料的大小及位置。例如在一 1C上的一擴 散ά可用在一布局中之一或多個多邊形來呈現,該等多邊 形被一製造工具所解釋以表示"擴散層幾何形狀,,。其它的 材料層及特徵(feature),如接點或介層洞(vias),可相似地 在1C布局中被呈現。在ic布局中之多邊形必需滿足一組 设計規則其定義某些材料種類的最小尺吋及在不同的材 料種類之間最小間隔的要求。該組設計規則亦界定其它布 局特徵,如接點,之尺寸及間隔要求。 有時後’ 1C布局是用手使用電腦輔助設計(Cad)系統 來繪製。此方法對於具有一裝置相當少數量的IC布局設 計而言通常是適當的。然而,現代的製造技術容許數百萬 個電晶體被放在一單一的矽基材上。用手來繪製包含百萬 個電晶體的1C布局是不切實際的,因為其需要非常多的 時間’即使是使用標準化的個體(cell)來減少必需被繪製之 母個電晶體的數目亦然。因此,許多使用電腦的ic布局 設計工具被發展用以自動地產生1C布局。兩種布局設計 第3頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 广请先聞讀背韵之.¾意事項於填^1 ,装' ,ν戶 經濟部中央標準局員工消費合作社印製 515066 A7 B7 五、發明説明( 工具包含了葉片精減工具及葉片伽_ 朱巧個體合成工具。在1C布 群共同實施一特定的功 〜位元的資訊,之電晶 局領域中,’’葉片個體”一詞表示 (請先閲讀背面之注意事項再填. 能,如一 NAND邏輯操作或貯 體’典型地是從兩個至數百個。 葉片個體精減工具是被用來隆 ^ ^ 降低一既有1C布局的尺
吋。大多數的葉片個體精減工且早f ^ A /、疋精由刪除介於多邊形之 間之多餘的空間來將一布局的香 J Φ直或水平万向加以精 減。’’完全的"精減有時候是藉由首# 目无壓縮一布局 < 水平方 經濟部中央標準局員工消費合作社印製 向,然後壓縮該布局之垂直方向來達成。然而,大多數的 葉片個體精減工具亦能夠調整在—Ic布局中之多邊形的 座標直到它們#合一特定的1造處理之設計規則為止,讓 它們有助於將-既有的布局從一組目前的設計規則轉變 為一組新的設計規則。僅管葉片個體精減工具有其好處, 但即使是一經過精減的布局仍大於一相比較的手繪個 體,因為精減通常是一維的處理。而且,精減仍保持既有 的布局結構,即使是在設計規則上之非金屬線性的改變 (如在一接點附近之比例性地增加的金屬層疊)通常會造成 手工布局設計者在它們用這些新的設計規則來繪製布局 時作出不同的決定。 與葉片個體精減工具相反的是,葉片個體合成工具具 有可根據一界定該等電晶體之尺寸及電晶體間之連接的 電晶體層次的網絡清單(netlist)來產生一新的葉片個體布 局的能力。因為一布局合成系統不需保持一既有的布局結 構’所以其可擁有設計規則或電路要求的全部優點,如藉 第4頁 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 由將電晶體重排,將電晶體置於其它的行中,或當有資源 日:可將路線―)重置等。許多的布局合成系統在產生 布局時將精減當作最後的步驟,但它們與只能將既有的 布局精減的相#的工具比較起來仍能產生更為精減的布 0 大部分的1C部局設計工具都產生包含在一布局中之 多邊仃的内邵呈現。有兩種方法來呈現在一 Ic布局中之 多邊形,其為一編多邊形方法及金屬線或路徑方法。 該一般多邊形方法使用一代表在一 IC布局中被用來 建構多邊形之矩形或梯形之點的單一清單。每一矩形或梯 形具有相同方向之平形的邊且是由四個點來界定。複雜的 多邊形是藉由將多個梯形彼此相接來呈現。該一般多邊形 方法是隨意的並提供呈現任何幾何形狀的變化性。在梯形 中並沒有較佳的方向或,,纏繞方向”。亦即,一個梯形不會 用一個特定的角落來參照或是沒有順序,如以電流的方^ 而T,的邊來參照。然而,該隨意的本質使得該一般多邊 形方法很難在軟體中實施。因為大部分的合成軟體對於可 被包含於一單一的多邊形中之點的數量有所限制,某些包 含了許多梯形的複雜多邊形必需被分成較小的多邊形。將 一多邊形分成多個梯形的需求將該方法的目的給阻擒 住,且決定有用的特性,如電阻及電晶體裝置大小,是很 困難的。而且,在多邊形中相當簡單的改變會導致該梯形 呈現之整個結構重新建構的結果。許多工具只使用矩形因 為處理由梯形衍生出之非正交的幾何形狀的運算法則是 515066 經濟部中央標準局員工消費合作社印製 kl ----____ B7 五、發明説明(^ " 一 - 很複雜的。呈現所有且簡單的多邊形需要大量的梯形或矩 形,及像是插入1曲於一金屬線中之大量有用的操作是 很困難的因為它們在連結梯形的—清單中沒有直接的類 比。最後,該一般多邊形方法的某些操作呈現整個設計空 間,包含了在多邊形之間之任何沒有用到的空間在内,其 增加了多邊形的量及需要更多的資料來呈現該布局。 該金屬線或路徑方法,使用一中心金屬線及沿著該中 心金屬線的每一點的多邊形寬度來代表多邊形。此方法的 簡單性是容易在合成工具中實施並可簡化擴散島之間的 路線(routing)。而且,該寬度及一路徑的電阻可被輕易地 計算。大部分的布局幾何形狀皆可在不需連結金屬線的情 形下來呈現’且此方法被使用於許多的路金屬線工具中。 然而’該路徑方法需要該多邊形具有平形的邊,這讓其不 適用於更為複雜的形狀,如八角形的接點,不規則形狀的 擴散島,或寬度會改變的金屬線。 有鑑於在1C布局僉成工具中呈現多邊形的要求及在 既有方法中之限制,因此一種呈現在一 I c布届由之多邊 形的_替代方法被高度的需求。 發明目的及概述: 根據本發明的一個態樣,一種用來產生一呈現一 1C 布局之資料的方法被提供。該電腦系統包含一記憶體及一 或多個與該記憶體連接之處理器。該記憶體容納一組指令 其在被該一或多個處理器執行時,會造成該/或多個處理 ____第 6頁 _____ 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公楚1 ^ " ----·II ^---- (請先閱讀背面之注意事項再填(ί®頁) 訂 線 M5066
、發明説明( 器實施數個步驟。首先,與一代表一組將被該IC布局所 呈現之ic裝置之多邊形相關連之多邊形資料被產生,該 多邊形是由一或多條金屬線來代表。然後,金屬線資料被 產生’其代表該一或多條金屬線並包含該多邊形資料的至 少一參考編號,其中每一條金屬線是由一或多個金屬線段 來代表。金屬線段資料被產生,其代表每一金屬線之該一 或多個金屬線段並包含該金屬線資料之至少一參考編 號。在該多邊形資料中之至少一參考編號被產生,其參照 至該金屬線資料。最後,在該金屬線資料中之至少一參考 編號被產生,其參照至該金屬線段資料。 根據本發明的另一態樣,一種實施該多邊形資料的有 效(正當)性檢查之方法被提供。首先,一第一多邊形及 第二多邊形從一或多個將被檢查之多邊形中被選$ ;' 後,從該第一多邊形至該第二多邊形之標準(canonical)万 向被決定。最後,根據該從該第一多邊形至該第一多邊开y 之標準(canonical)方向,介於該第一多邊形至該第多邊 形之間的間隔是否滿^ -組預先決定的間隔標準被〇 Λ 決定。如果介於該第一多邊形至該第二多邊形之間的間隔 ^ &笛/多邊形相對 沒有滿足該組預定的間隔標準的話’則该弟一 於該第-多邊形被移動於一方向上’該方向與戎第多邊 形最靠近該第二多邊形之兩邊的方向相反° 圖尤簡單說明: 、、 a北以限制的方式’ 本發明之實施例以舉例的方式’而产 第7頁 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐 (請先閲讀背面之注意事項再填) .裝. 絲---- 經濟部中央標準局員工消費合作社印製 Α7 Β7 515066 五、發明説明( 被舉出於附圖的圖式中,且相同的標號代表相同的元件, 其中: 第1圖顯示一依據本發明的一實施例之一標準方向; 第2圖顯不依據本發明之一實施例的一方向已定的線段及 相鄰的點; 第3圖顯示依據本發明之一實施例的一金屬線; 第4Α圖顯示依據本發明之一實施例的一點資料結構; 第4Β圖顯示依據本發明之一實施例的一方向已定的線段 資料結構; 第4C圖顯示依據本發明之一實施例的一金屬線段資料結 構, 第4D圖顯不依據本發明之一實施例的一金屬線資料結 構; 第4Ε圖顯示依據本發明之一實施例的一多邊形資料結 構, 第4F圖顯π依據本發明之一實施例的一分支資料結構; 第4G圖顯示依據本發明之一實施例的一側邊分支資料結 構; 第5圖顯示一由依據本發明之一實施例的金屬線段所建構 成的多邊形; 第6Α-6Ε圖顯示依據本發明之一實施例的一組與第5圖的 多邊形相關的資料結構; 第7圖顯示一由依據本發明之一實施例的金屬線段所建構 成的第二多邊形; ----;--:----裝-- (請先閱讀背面之注意事項再填頁) 訂 經濟部中央標準局員工消費合作社印製
五、 發明説明( 第8圖顯示一由依據本發明 ^ . , . s ^ 知月义一貫犯例的金屬線段所建構 成的擴散島; 第9A圖顯示依據本發明乏 、 又月 < —實施例的一万向已指定的線 段及方向關鍵(key); 第9B圖顯示依據本發明+ . ^ , ^明义一實施例的一金屬線段及一方 向關鍵; 弟1 0圖顯不使用依撼女衣 本發明的一實施例之金屬線段所建 構之一 1C布局的一部分; 第1 1圖顯示依據本菸昍、 式月<一實施例之使用一排除區來決 定多邊形間隔; 第12圖為一流程圖, - 具顯7F依據本發明的一實施例之一 種實施介於多谘泌、β 夕礎形又間之間隔檢查的方法; 弟13Α圖顯示使用仿 據本發明的一實施例之金屬線段所 建構之金屬線; 第13Β圖根據本發明 J的—貫施例之第1 3 Α圖的金屬線的一 多邊形呈現;及 第14圖為一電腦萃 Λ、、死的方塊圖,本發明之電腦系統是在 該電腦系統上被實施。 電腦系統 1402 匯流排 處理器 貯存裝置 1406 主記憶體 1412 顯示器 輸入裝置 1416 游標控制器 ( 210 ,κ ;> ft ) ΙΓ五、 發明説明( 1422 1428 溝通界面 1420 網路連路 區域網路 1424 主電腦 網際網路 1430 伺服器 璧1明詳細說明: 一種呈現在1C布局中之多邊形的新穎方法被描述。 在下面的描述中,為了說明的目的’特定的細節被提出用 以提供本發明的一徹底的瞭解。然而,應被瞭解的是,本 發明可在沒有這些細節的情形下被實施。在其它的例子 中,習知的結構及裝置是以方塊圖的形式來說明,用以避 免對本發明之不必要的誤解。 經在;.邦中央標涞局Μ工消费合作社印繁 功能性概論 大體上,根據本發明的一個實施例,一 Ic布局的多 邊形是由一或多條金屬線來呈現,每一條金屬線是由一或 多個金屬線段來呈現。每一金屬線段是以一對方向已指定 的線段來形成。一個新的資料結構體系被提供來維護代表 金屬線,金屬線段,及方向已指定的線段之資料。該資料 結構體系是在1C布局形成期間被使用,以實施在布 上之有效性檢查。 詳細說明 1)標準方向 如第1圖中所示 標準方向概略地為1C布局幾何 形 ^1閱^背而之;.1.4事項再4丄 巧本Ρ' 、-口
第10頁 本紙张尺度適用中阈阀家代枣(CNS ) Adi'i ( 2U): 厂,\ 丄:)UCK) 五、發明説明( A: H* 經潢部中央標象局貝工消费合作社印餐 狀相對於一預令 '頂疋的方向關鍵1〇〇的方向。根據本發明的— 個I貫她例,太EL π 任何一 不局幾何形狀可被定〜向竺八個標進方南中的 :個’每-個標準方向代表45、一個倍數。從該方 " 1 〇〇的上端開始並沿著順時鐘方向,該等種則方向 包括了 (上),(右上),(右),(右下),(下 及(左上)。 1及) 除了1C布局被定向於一標準方向之外,IC布局特徵 (feature)〈間的關係亦是以標準方向來描述。例如,如 固 rb ntL — ^ • 斤示,一金屬線段200是由端點202及2〇4來界定。 根據本發明的一個實施例,金屬線段200的標準方向是根 據誕點204相對於端點202的位置而定。因此,金屬線段 2〇〇被疋向或其方向為(右上)方向,如箭頭2〇5所示的方 向。一金屬線段可指向的方向並沒有任何的限制。例如, 如果端點204是在端點202的左下方的話,則金屬線段2〇〇 的標準方向將會是(左下)。此外,點2〇6被置於金屬線段 2〇〇的左邊(左),而點208被置於金屬線段2〇〇的右上方(右 上)。此方法對於決定介於金屬線段200與點206之間的 間隔是否滿足一組預定的間隔標準是很有用的。 如先前所介紹的,1C布局多邊形是由一或多條金屬線 來王現,每一條金屬線是由一或多個金屬線段來呈現。根 據本發明的一個實施例,每一金屬線段具有四個邊,兩個 側面(左及右)及兩個端面(第一及第二)。該等側面是由一 對方向已指定的邊緣來代表,其概律地定向於相同的方 向,但其並不一定要彼此平行或具有相同的端點。根據本 ιίι閲讀背而之注*事項再填心 、va· 線 第11頁 本紙张尺度適片]中國國家彳:?尊(CNS ) Λ4心Μ 210 515066 ___ 1Γ ------ ~ ----------------------------_____- 五、發明説明() 發明的一個實施例’左及右側面彼此必需相隔45。角的倍 數,但端面彼此相隔任何角度。通常,該等端面會於該金 屬線之該等裸露^相隔4 5。的倍數,而’’内部”端面可以是 任何角度。關於金屬線段,金屬線段如先前參照的圖所示 的,可以指向任何方向。根據本發明的一個實施例,在一 金屬線段上的所有點不可在同一處,用以確保每一面具有 一非0的長度及一經界定的方向。 第3圖顯示一金屬線300,其是由一金屬線段302及 一金屬線段304所構成,金屬線段3〇4根據本發明的一個 實施例與金屬線段302以45。角相接合。金屬線段302是 由一構成金屬線段302的左面之第一方向已指定的邊緣 3 06,及一構成金屬線段302的右面之第二方向已指定的 邊緣308所構成的。金屬線段302亦包括一第一端面310 及一第二端面312。方向已指定的邊緣3〇6及3〇8兩者指 向該(下)的方向。因此,金屬線段302亦指向(下)的方向。 經滅邡中央樣>f^,只工消费合作社印试 金屬線段304是由一第一方向已指定的邊緣314及一 第二方向已指定的邊緣3 1 6所構成的。方向已指定的邊緣 314及316兩者指向(右下)的方向,因而使得金屬線段3〇4 亦指向(右下)的方向。金屬線段304包括一與金屬線段302 的第二端面相交接之第一端面312,及一第二端面318。 2)資料結構 根據本發明的一個實施例,一種新穎的資料結構體系 被提供來呈現在一 1C布局中之多邊形,如第4A-4G圖所 示。根據本發明的一個實施例,在一 1C布局中的每一多 ___________mm 本紙度”請中國國 苹() Λ4η,·格(21()χ ^ .) ' ..... — 515066 經淹部中央標冬局負工消費合作杜印製 A7 Η 7 --------- --^ ______________^ 五、發明説明() ' 邊形是由一或多條金屬線來呈現。每一金屬線是由一或多 個金屬線段來呈現,每一金屬線段是由—對方向已指定的 線段來呈現。每一金屬線段參考至包含它的金屬線,及每 一金屬線參考至包含它的多邊形。因此,給予一個對於— 單一金屬線片段的參考編號,整的多邊形即可被找到並加 以操作。 第4Α圖顯示根據本發明的一個實施例之一點資料結 構400的内容。點資料結構400藉由界定在一 IC布局上 之一點的 X 及 Y 座標(X COORDINATE,γ COORDINATE) 來界定在一 1C布局中的一點的位置。 第4B圖顯示一方向已指定的線段資料結構4 1 〇的内 容。方向已指定的線段資料結構410界定相對應之方向已 指定的線段的第一端點(END 1)及第二端點(END 2)。方向 已指定的線段資料結構4 1 〇亦界定該方向已指定的線段的 方向(DIRECTION)。如先前所討論的,一方向已指定的線 段可指向示於第1圖中的八個預先定義的方向中的任何一 個。 方向已指定的線段資料結構410亦界定一正交(ortho) 旗標(ORTHO)及一八分之一(octant)旗標(OCTANT)。該正 交旗標為一布林(BOOLEAN)旗標,其顯示一方向已指定的 線段是否指向一為90°的倍數的角度,而該八分之一旗標 亦為一布林旗標,其顯示該方向已指定的線段是否指向一 為4 5 °的倍數的角度。根據本發明的一個實施例,如果正 交及八分之一旗標這兩個旗標中沒有任何一者被設定的 _____________至13 頁一— 本紙張尺度適用中國囤家忱枣(CNS ) ( 2l().x了了':>;.; 一 ¾先閲讀背而之注念_項祚填
訂- 線 A 7 _____ 1Γ -------- ---------------------*_____ 五、發明説明( ) — 話,則該方向已指定的線段即是指向一,,奇異”的角度,即 既非45°亦非90。,其在某些狀況下需要浮點運算來計算 該方向已指定的線段的座標。 第4 C圖顯示一金屬線段資料結構4 2 0的内容,其界 疋一金屬線段的左緣(左EDGE)及一右緣(右EDGE)。該左 緣及右緣兩者中的任一者皆參考至一方向已指定的線段 負料結構4 1 0。金屬線段資料結構4 2 0亦包括一對應至在 該金屬線中之下一個金屬線段(NEXT WIRE SEGMENT)之 參考編號及動應至前一個金屬線段(PREVIOUS WIRE SEGMENT)之參考編號,形成一雙鏈結的清單。在一金屬 線中之第一個金屬線段的金屬線段資料結構界定了一預 疋的數值用以顯示該金屬線段沒有參考至一先前的金屬 線段。根據本發明的一個實施例,一 null數值被用作為 該預定的數值。相同的,在一金屬線中之最後一個金屬線 段的金屬線段資料結構界定了一預定的數值用以顯示該 金屬線段沒有參考至一下一個金屬線段。雖然一金屬線段 資料結構4 2 0的實施例是以雙鏈結清單的内容來說明,但 雙鏈結清單並不是必需的。 金屬線段資料結構420亦包含一對應至一母(parent) 金屬線(PARENT WIRE)的參考編號,該母金屬線包含該金 屬線段及一對應於一分支資料結構的參考編號 (BRANCHING),該分支資料結構是相關的,如果目前的金 屬線段之裸露的端面接觸到另一金屬線的一個側面而形 成一個分支的話。該分支資料結構的内容在下文中加以說 ------- 第 14 頁 本纸张尺度適中國阀家彳:丨:苹(CNS ) ---------……--- 对1閲讀背而之注*事項#填. 士 訂、 線 經滴部中央標浪局負工消费合作社印繁 A 7 ^ ------- Η 7 五、發明説明() 明。分支資料結構並不會沒有分支之金屬線段配置位置, 用以節省記憶體。 第4D圖顯示一金屬線資料結構430。該金屬線資料 結構43 0界定了一對應至一母多邊形(parent POLYGON) 的參考編號及一辨識該金屬線的分支號碼(branch number)。 金屬線資料結構430亦界定了一邊界盒(BBX)其容納 了該金屬線之所有的金屬線段。一邊界盒容許快速的區域 問題檢查,使得如果一金屬線被一區域問題送回,如果沒 有金屬線段靠該問題點夠近的話,則該金屬線中的任何線 段都不必被檢查。根據本發明的一個實施例,一邊界盒 (BBX)是以對應於該邊界盒的左,底,右及上端之四個整 數來操作。 經滴部中央標擎局負工消费合作杜印% 金屬線資料結構430亦包含對應於在該金屬線中之第 一金屬線段(FIRST WIRE SEGMENT)及最後一金屬線段 (LAST WIRE SEGMENT)的參考編號,以及對應附著於第 一端之金屬線(WIRE ATTACHED TO FIRST END)及附著 於第二端之金屬線(WIRE ATTACHED TO SECOND END) 的參考編號。 第4E圖顯示一多邊形資料結構440的内容,其界定 了邊界盒(BBX)及一陣列的分支號碼(ARRAY OF BRANCH NUMBERS),其用分支號碼來界定一多邊形之所有的金屬 線成員,就如先前以金屬線資料結構4 3 0所描述的。根據 本發明的一個實施例,多邊形資料結構4 4 0亦包括一對應 _____第 15頁 — 本紙度適用中國國家彳苹(CNS ) ( 210/ W :> T ' 515066 Λ* ΙΓ 五、發明説明() 於該多邊形之相對應的處理層(LAYER)的參考編號及被 用來獨一無二地辨識該多邊形之多邊形號碼(polygon NUMBER)的參考編號。例如此資訊可與一界定一特定的處 理層之所有的多邊形的清單一起使用。 第4F圖顯示當一分支根據本發明的一個實施例被形 成於一多邊形中時被使用之一分支資料結構450的内容。 一分支在一金數線段的一裸露的端面與另一金屬線的一 側面接觸時被形成。分支資料結構450界定一對於母金屬 線段(PARENT WIRE SEGMENT)的參考編號及其它分別附 著於該金屬線段的第一端(END 1 BRANCH)及第二端(END 2 BRANCH)的參考編號。分支資料結構450亦包括一金屬 線段之一對應於第一左分支及最後左分支的參考編號 (FIRST 左 BRANCH,LAST 左 BRANCH)及第一左分支及 最後左分支的參考編说(FIRST右BRANCH,LAST右 BRANCH)。亦即,當一特定的金屬線段有其它的金屬線段 與其相交又於其一側時,這些資料結構元件參照至一側邊 分支結構。根據本發明的一個實施例,一金屬線段的一側 表面可附接任何數量的分支,但一金屬線的端面只能附接 至一個其它的金屬線段。 第4G圖顯示一側邊分支資料結構460的内容,其界 疋對於一金屬線段的參考編號(〇THER SEGMENT),其為附接於母金屬線段上之分支及在該金屬 母金屬線段中附接了其它金屬線段之線段(pARENT LIne SEGMENT)的一部分。側邊分支資料結構46〇亦根據一 __ 第16頁 本紙μ度適用中國 間 讀 背 而 之 注 事 項 4 4 ¥ 經濟部中央標挲局只工消费合作杜印製 5 yc 06 5 Λ" 五、發明説明() ΪΛ1閱讀背而之注念事項办填]ί BOOLEAN旗標(ON left EDGE)來界定其它金屬線段是否 附接於該母金屬線段的左側邊上。該側邊分支資料結構 4 60亦包括一對於下一個側邊分支(NEXT SIDE BRANCH) 及前一個側邊分支(PREV SIDE BRANCH)資料結構的參考 編號及第一側邊點(FIRST SIDE POINT)及第二側邊點 (SECOND SIDE POINT)的參考編號,這些側邊點界定其它 金屬線段附接於該母金屬線段上的位置。這些側邊點有助 於在側邊分支清單中之排序;第一側邊點較靠近該母金屬 線段的END 1。 前述的資料結構現將參照第5圖及一由三條金屬係, WIRE A,WIRE B及WIRE C,根據本發明的一個實施例 所構成的多邊形500被說明及。金屬線WIRE A,WIRE B 及 WIRE C 中的每一者包含一單一的金屬線段 WIRE SEGMENT A,WIRE SEGMENT B 及 WIRE SEGMENT C。 經漭部中央標冬局貝工消费合作社印奴 WIRE SEGMENT A是由兩條方向已定的線段 ai及 a2,兩者都指向(上)的方向,所構成,如圖中的箭頭所示。 WIRE SEGMENT B是由兩條方向已定的線段bi及b2,兩 者都指向(左)的方向,所構成的。WIRE B及WIRE A相接 合於方向已定的線段ai之由點di及d2所界定的位置處。 WIRE SEGMENT C是由兩條方向已定的線段(^及以,兩 者都指向(右)的方向,所構成的。WIRE C及WIRE A相接 合於方向已定的線段Μ之由點e 1及e2所界定的位置處。 邊界盒 BBXA,BBXb,BBXC 分別界定 WIRE A,WIRE B 及WIRE C之内如,及邊界盒BBXP界定多邊形500的内 第Π頁 本紙张尺度適用中阀阀孓彳準(CNS ) Λ4η:1 ( 2U) .',Λ丨;、 Λ 7 -~~___ 1Π _—» - —— - — — - 五、發明説明( ) —·一 容。 . 、1Τ' 根據本發明的一個實施例,在一多邊形中之所有金屬 線共享一邏輯的結合(association)。例如,對於一特定的 多邊形而言,所有的金屬線可以是實體上相接觸的並共享 電子特性。對於另一多邊形而言’該等金屬線可以不共享 實體上的結合(ass〇ciation),但可以是電氣上相連接,例 如像是在一群接點中。在另一方面,一組金屬線可被邏輯 上被組成一多邊形組群,因為具有那些金屬線共享一單一 的多邊形的方便。例如,即便是在一擴散島上的所有多晶 矽閘極沒有實體上或電氣上的結合(association),它們仍 可包括括於一單一的多邊形中,因為將一擴散島上的所有 多晶碎閘極一起操作的方便性的關係。 線 根據本發明的一個實施例被產生用來代表多邊形500 的資料結構被示於第6A-6E圖中。第6A圖顯示多邊形500 的多邊形資料結構600。多邊形資料結構600界定多邊形 包含三條金屬線:WIRE A,WIRE B及WIRE C。多邊形 資料結構亦界定多邊形代表擴散層幾何形狀並具有一多 邊形號碼為1之有一多邊形號碼。 經鴻部中央標準局員工消资合作权印製 一 WIRE A之金屬線資料結構610被產生。相同地, WIRE B及WIRE C的資料結構分別被產生為620及630。 WIRE SEGMENT A的一金屬線段資料結構640被產生。 WIRE SEGMENT B的一金屬線段資料結構650被產生。最 後,WIRE SEGMENT C的一金屬線段資料結構660被產 生。相同的,每一金屬線段分別被產生分支資料結構660, 第18頁 一_ 一· —— — — - - - 1" ___ 本紙烺尺度通用中阀《家d- ( CNS ) ϋ估(21()以厂:> 厂.) 515066 Λ 7 _______ Β7 五、發明説明() 670及680。此外,WIRE SEGMENT Α的兩個側分支資料
¾先間讀背而之注念萝項再填A 結構690及695被產生,因為WIRE B及WIRE C是沿著 WIRE A邊緣ai與WIRE A連接。 第7圖顯示一根據本發明的一個實施例由兩條金屬線 702及704所建構成的多邊形700。金屬線7〇2及7〇4是 由一組金屬線(wire)段所構成,其每一者都是由一對方向 已足的線(1 i n e)段所構成。該等方向已定的線段的方向是 由箭頭706來表示。 訂 線 多邊形700包括數種使用金屬線段所建構之不同種類 的1C布局幾何形狀,該等金屬線段根據本發明的一個實 知例’代表了多晶碎或金屬層幾何形狀。一接點包覆 (enclosure)708經由一曲折的路徑71〇連接至金屬線7〇4。 金屬線704包括一八邊形的接點包覆7丨2,其是由三條金 屬線段7 1 4 ’ 7 1 5及7 1 6所構成。根據本發明的一個實施 例及由金屬線段714及716所展示的,被用來建構一金屬 線段之方向已定的線段並不一定是平行的或具有與相鄰 的金屬線段相交的端點。本發明的此一特點許多種類的1C 布局幾何形狀可使用金屬線段來建構。 經滴部中央標免局K工消费合作杜印製 第8圖顯示根據本發明的一個實施例的金屬線段所建 構之擴散島800的一 1C布局。擴散島80〇包括代表擴散 幾何形狀的擴散區8 0 2。擴散島§ 〇 〇亦包括代表多晶矽幾 何形狀的多晶矽區804。擴散島8〇〇亦包括一系列的接點 806。最後,擴散島800包括一井帶(we tie)其包含一接 點 810 〇 ____ 第19頁 本纸張尺度適用中國《家彳:?尊((,NS ) Λ4^ "( 210 κ - "Ρ" Λ Η: 五、發明説明( 「1閱讀-;1)而之注&事項洱^1 擴散島800是由三個多邊形來呈現。雖然擴散島8〇〇 的形狀不規則,一個多邊形包含所有的擴散區8〇2且是由 金屬線段8 1 2,一金屬線段8 1 4及一金屬線段8 1 ό所構 成。另一多邊形包含所有的多晶矽區8〇4且是由四條金屬 線,每一多晶矽閘極一條,所構成。另一多邊形包含了所 有的接點8 0 6且接點8 1 〇被包容於井帶8 〇 8中。接點8 0 6 因為它們共同的電子特性的關係而可被界定於一單一的 邊^中 或者可被界定為個別的多邊形。例如,如果一 多晶碎閘極在其一側上具有多於一個的接點的話,則在該 側上的接點可用一多邊形來表示,每一接點區(矩形/八角 形等)一條金屬線。 3)在1C布局合成期間之資料結構的使用 線 經肩部中央愫派局只工消費合作社印緊 根據本發明的一個實施例,上述的資料結構是在1C 布局的合成期間被使用,用以確認一布局的某些特性,如 多邊形寬度’間隔及接點包覆,滿足預定的設計規則。在 上又中所述之標準方向的觀念是此類確認的一個重要的 特點’因為其有助於在1C布局中所需要的完整檢查數目 最小化。在1C布局確認的内容中,與一般檢查,例如, 只檢查—多邊形與另一物件最靠近的側邊,不同的是,一 70整檢查是指相對應於同樣包含於該1C布局中之另一物 件檢查—多邊形之所有側邊的處理。 夫疋從一線段(line segment)到一點之標準方向 根據本發明的一個實施例,多達三個半平面檢查被用 來决定從該方向已定之線段(line segment)至任意一點的 第20頁 (CNS ) ( 210, 515066 嫂#部中-*^枣局只.工消费合作社印¥ Λ7 - 丨_-- - «! -----------------r<_ _五、發明说明() 標準方向。第一個半平面檢查決定該任意點是否在該方向 已定的線段的左邊,右邊或上面。第二個半平面檢查決定 該任意點是否在該方向已定的線段的第一端點之上或之 下。第三個半平面檢查決定該任意點是否在該方向已定的 線段的第二端點之上或之下。藉由評估這三個半平面檢杏 的結果’有關於該任意點相對於該方向以定之線段之任何 不確定性街可獲得解決。 每一個半平面檢查涉及該任意點對該方向已定之線 段的内積(dot product)的計算。一代表該半平面的邊界的 線段被逆時鐘轉9 0 °及該任意點被頭射至該新的線段。然 後該内積的正負號決定該任意點是在該半平面邊界的左 邊(+1),在邊界上(0)’或在邊界的右邊(-1)〇這三個半平 面邊界分別為,一原始的線段,一通過第一端點且被轉9 〇 。的線段’及一通過第二端點且被轉90。的線段。 例如,第9A圖展示一方向已定的線段900,其是由 一第一端點902及一第二端點904所界定。在該方向已定 的線段900周圍的區域對應於第1圖之方向關鍵1 〇〇。詳 言之’區域906界定一區域,其相對於方向已定的線段9〇〇 為上方(上)。區域908界定一區域,其在方向已定的線段 900的右上方(右上)。區域91〇界定一區域,其相對於方 向已定的線段900為右邊(右)。.區域912界定一區域,其 在方向已定的線段900的右下方(右下)。區域914界定一 區域’其相對於方向已定的線段900為下方(下)。區域916 界足一區域’其在方向已定的線段900的左下方(左下)。 ________ 第 21 頁 本祕尺度適則家㈤^ :--— (:;·叫t間讀背而之:λτ-念事項再填· 裝· -丁 、-0 線 515066 經消部中央標务局負工消费合作社印焚 Λ 7 ____ Η7 - —--------------- ------- ^五、發明説明() ~^~ ‘ ' 區域918界定一區域,其在方向已定的線段9〇0的左邊 (左)。最後,區域920界定一區域,其在方向已定的線段 900的左上方(左上)。 為了要決定在任意點925與方向已定的線段900之間 的標準方向’多達三個板平面檢查被使用。第一個半平面 檢查決足點925是在方向已定的線段900的左邊,右邊, 或疋上面。如第9A圖中所示,點925是在方向已定的線 段900的左邊。這表示第一半平面檢查完成之後,點925 可能位在區域916,918或920中。 第二半平面檢查決定點925是在該方向已定的線段 900的第一端點902的上方或下方。該第二半平面檢查的 結果顯示點9 2 5是在第一端點9 0 2的上方,這表示點9 2 5 不會位在區域916中且必定是位在區域918或920中。第 三半平面檢查決定點925是在該方向已定的線段900的第 二端點904的上方或下方,這表示點925必定是位在區域 918中,或是在該方向已定的線段900的左邊。 b.決定從一金屬線段到一點之標準方向 為了要在1C布局確認期間實施間隔檢查,介於多邊 形之間的距離必需被決定,然後與所應用之設計規則所定 之最小的監息相比較。典型地,一間隔檢查是以一多邊形 與在另一多邊形上的一經選定的點之間的距離來實施檢 查。 根據本發明的一個實施例,一種決定從一金屬線段到 一個點的標準方向的方法被提供,使得最多只需要該多邊 _ 第 22 頁 _ ____ 种 苹(CNS ) ( 21U厂 (¾^間讀背而之注&事項再填 ,4-k } -丁, -δ -線
^丄 JUOO Λ Η* 五、發明説明( 形的兩個面對於該株堂iy ^ ”名昀要被檢查。有四個從線段面至任意 點之標準方向的檢杳祜余技 m . yM ^ ^ —破貝她’用以決疋攸一金屬線段到一 ^先間讀背而之注*事項再填巧本頁 個點之標準方向並解法钤¥t 3 7、 ,, . M ^ 鮮夫4 ”名疋位在該金屬線段的内部或 外部之任何不確定性。 訂 第9B圖展示—金屬線段952,其是由一左面956,一 右面958’ 一第一端面96〇及—第二端面㈤所構成。在 該金屬線& 952周圍的區域對應於第i圖中之方向關鍵 0詳^之區域964界定一區域,其相對於金屬線段 952為上方(上)。區域966界定—區域,其在金屬線段gw 的右上万(右上)。區域968界定一區域,其相對於金屬線 段952為右邊(右)。區域970界定一區域,其在金屬線段 952的右下万(右下)。區域972界定一區域,其相對於金 屬線段952為下方(下)。區域974界定一區域,其在金屬 線段952的左下方(左了)。區域976界定一區域,其在金 屬線段952的左邊(左p最後,區域978界定一區域,其 在金屬線段952的左上方(左上)。 蛵滅部中央標準局R工消費合作杜印聚 例如’假設從金屬線段952到點980的標準方向需要 被決定。點980相對於左面956的一第一標準方向檢查被 實施’用以決定點98〇是在左面956的左,右或之上。在 此情況中’該第一標準方向檢查顯示點980是在左面956 的右邊。因此,根據第一標準方向檢查的結果,點980必 定是位在區域964,966,968,970,972中或在金屬線段 952 中。 點9 8 0相對於右面9 5 8的一第二標準方向檢查被實 第23頁 515066 Λ 7 ----^_______^_______________—____ 五、發明説明() 施’用以決定點980是在右面958的左,右或之上。在此 f月/兄中’该第二標準方向檢查顯示點9 8 〇是在右面9 5 8的 左邊。因此’根據第二標準方向檢查的結果,點98〇必定 是位在區域964,972中或在金屬線段952中。 4'、 填 點9 80相對於第一端面96〇的一第三標準方向檢查被 實施,用以決定點980是在第一端面960的左,右或之上。 在此情況中’該第三標準方向檢查顯示點980是在第一端 面960的左邊。因此,根據第三標準方向檢查的結果,點 980必定是位在區域972中或在金屬線段952的(下方)。 線 關於剛剛所描述的特定例子而言,只需要三個標準方 向檢查來正確地決定從一金屬線段到一個點的標準方 向。然而’在某些情況中,則需要第四個標準方向檢查來 正確地決定從一金屬線段到一個點的標準方向《例如,點 980相對於第一端面96〇的一第三標準方向檢查顯示點 980是在第一端面960的右邊,那麼就需要點980相對於 第二端面962的一第四標準方向檢查來決定點980是位在 區域964中或是位在金屬線段952之内或之上。 經肩部中央標涞局Η工消费合作社印裝 從金屬線段的面到任意點9 8 0之標準方向的檢查被用 來確保區域區域 964,966,968,970,972,974,976 及 978在從任意點980到金屬線段952的距離增加時不會變 窄。這會在介於兩個相鄰的面之間的角度大於90度時發 生。 c.間隔檢查 根據本發明的一個實施例,一種用來實施介於多邊形 第24頁 __ 度適用中阀 ^家行:年(cns ) z\4n;j7T7m7?v7 ;> ίί ) 515066 Λ ΙΓ 五、發明説明(.) 邻尤間讀背而之注&¥項再填么 之間的間隔檢查的方法被提供,該等多邊形是使用金屬線 段及標準方向所建構成的。第10圖顯示一 1C布局1000 其包含一擴散島1002及一擴散島1004。擴散島1002包括 一多邊形1 005,其代表擴散幾何形狀且是由一單一的金屬 線段所建構成。相同地,擴散島1004包括一多邊形1009, 其代表擴散幾何形狀且是由一單一的金屬線段所建構 成。 -吾 根據本發明的一個實施例,進行金屬線段之平行。重 疊邊緣的間隔檢查是藉由將介於金屬線間之正交距離與 設計規則所定之最小間隔加以比較來完成的。例如,進行 多邊形1 005與多邊形1〇〇9之間的間隔檢查涉及了計算介 於在方向已定之線段a上的點al及a2,及在線段^上之 點bl及b2之間的正交距離,然後將計算所得之距離與設 計規則所定之最小間隔加以比較。如果計算所得的距離無 法滿足設計規則所定之最小間隔的話,則多邊形1〇〇5或 1 0 0 9中的一者必需被移動。例士 , 線 例如’如果介於多邊形1〇〇5 與1 009之間的間隔無法滿足★ w心”又计規則所疋之最小間隔的 話,則多邊形1 005可被移動认& 夕勒於向下的方向,用以增加介 經_:部中央標涑局負工消费合作杜印¾ 於多邊形1 005與1009之間的門ρ ^間隔。或者多邊形1〇〇9可 被移動於向上的方向。 介於兩個金屬線之間之最技 |镬近的角落及一非正交的 或曼哈坦距離,而非一正交的 人的苑離,被用來計算介於非重 疊的金屬線之間的間隔。曼队w σ〜距離一詞代表一個距離, 其一個單位為在X方向上的一 调早位及在Υ方向上的一個 ______________^25¾ 本紙張尺度適用中國阀家彳:丨:枣(CNS ) 枱(2ΐ(),χϋ了Λ 515066 A / H7 五 、發明说明( 經濟部中央愫枣局貝工消贽合作权印緊 所得到的方向向量為(左上)’(右上),(右下)’或(左 卞)中的一者。如果該間隔無法滿足設計規則所定之最小 間隔的話,則兩個多邊形中的一個被移動於一與兩個角落 中的/個的兩相反面相反的方向上。 例如,假如在第10圖中一擴散對多晶石夕間隔檢查在 多邊形1 009上的點bl與在多邊形1010上的點cl間被實 施。如果介於bl與cl之間的距離無法滿足設計規則所定 之最小間隔的話,則多邊形1 〇 1 〇被移動於(左下)的方向’ 因為多邊形1〇1〇之最靠近的面ι〇14之一者是向上,及另 〆個最靠近的面1016是雨右。相似地’多邊形1009可被 移動於(右上)的方向。 當確認間隔不足及兩個多邊形中的一個必需被移動 的方向已被確定以滿足設計規則所定的間隔時,則必需決 定該多邊形必需被移動多少距離以滿足設計規則所定的 最小間隔。根據本發明的一個實施例,一種新穎的方法被 提供,用以決定滿足一間隔要求所需要之距離用以將布局 幾何形狀重新設置。通常,該方法涉及了在布局幾何形狀 的周圍建構一 ”排除區’’,用以界定在該布局幾何形狀與另 一幾何形狀之間必需被保持的最小間隔,以滿足設計規則 所定的最小間隔。此方法並不需要依靠任何特殊的資料結 構體系。如果屬於另一個幾何形狀的一部份的一個點位在 1¾排出區内的話,就達反了最小間隔的規定。 如第11圖中所π,—金屬線段1100至少是部分地由 兩條相會於點1 105又方向已定的線段丨1〇2及丨1〇4所建 單位 本紙張 (CNS ) ( :I〇 第26頁 对1閱讀背Vg之注&卞項再蛾3本頁 線 515066 A 7 _____lw _ — 五、發明説明() 構成。為了要建構此排除區,兩條線1 1 06及1 1 08沿著線 段1102’ 1104的方向向量被建構,並與線段1102,11〇4 相隔以符合設計規則。線1 1 0 6及1 1 〇 8是藉由從點1 1 〇 5 向外移動於與該方向已定之線段1 1 0 2,1 1 0 4的方向垂直 的方向。如果方向已定之線段1 1 02,1 1 04彼此垂直的話, 則一第三條線 1 1丨〇被建構其連接線 1 1 06及1 1 08。線 1 106,1 108及1 1 1〇在金屬線段1 1〇〇周圍形成一排除區 Π 12。如果線段1 102, 1 1〇4是正交的話,則線1 106及1 108 是根據直角座標寬度,間隔或包圍數值而相對於線段 1102,1104被置放。第三條線1110是根據曼哈坦座標寬 度’間隔或包圍數值而被置放。當曼哈坦座標寬度,間隔 或包圍尺增加時,線1 1 1 〇從金屬線段1 1 00向外移動,而 線Π 06及1 1〇8保持在原位。線!丨1〇最多可向外移動至 線1 106與1 1〇8的相會處。 經滴部中央標蓼局Μ工消费合作社印裝 在另一方面,如果方向已定之線段1 1 〇2,1 1 〇4是非 正交的話,則線1 1 06及1 1 08是根據直角座標寬度,間隔 或被2的開平方根所除並四捨五入至下一個整數之包圍數 值以提供獲得所需要的直角座標距離所需之曼哈坦座標 距離而相對於線段1 1 02,1 1 04被置放。 用來將一金屬線段重新設置以滿足根據本發明的一 個實施例所要求的間隔之方法現將參照第12圖的流程圖 來說明。在開始步驟1200之後,在步驟1202中,兩條線 1 1 〇6及1 1 〇8弦著兩條構成該金屬線段之線段的方向向量 被建構。在步驟1204中,決定該方向已定之線段n〇2, .—^-〜_____ 第27頁 本祕尺度相中_以^7^774^71^7^ 乂 —-------- 515066 Λ 7 ___ 1Π 五、發明説明() 1104兩者是否垂直。如果垂直的話,在步驟1206中決定 該該方向已定之線段1102,1104是否正交。如果該方向 已定之線段1 1 〇 2,1 1 0 4同時是垂直且正交的話,則在步 驟1 20 8中曼哈坦座標距離被用來相對於該二已建構好的 線置放一第三直線1 1 1 0。 在另一方面,如果在步驟1024中決定該方向已定之 線段1 1 02,1 1 04並不垂直的話,則該排除區域包括該方 向已定之線段1106及1108且該處理在步驟1214結束。 然而,如果在步驟1206中決定該方向已定之線段J 1〇2, 1 1 04並沒有正交的話,則在步驟1 2 1 0中第三條線丨丨i 〇 相對於該二已經艽構好的直線的位置是根據由設計規則 所定之最小的直角座標距離(2的開平方根與曼哈坦座標 距離的乘積,四捨五入)來決定。 然後,在步驟1 2 1 2中,第三條線被建構且被置於該 該方向已定之線段1102,1104之間。該處理於步驟i2i4 結束。此方法亦可被用來檢查及修正多邊形的寬度及接點 包覆。 d.產生多邊形輸出 經肩部中央標枣局只工消费合作社印聚 根據本發明的一個實施例,產士之、息 J產生多邊形輸出的能力是 根據本文中所描述的資料結構架構 舟钒捉供的。此万法與對 每-條金屬線段產生—多邊形之其它方法比起來所產生 的多邊形要少很多。產生較少的多邊形降低執行分析程 式,如設計規則檢查,電路抽出^ ^ lextractl〇n)及光罩製造, 所需的時間。在電腦辅助設計套 砮裝軟體的環境中,較少的 第28頁 本紙張尺度適用中丨SIS家彳準(CNS ) Λ4丨兄仿( ^0066 Λ7 ______ Η" Ι_Γ ' '" ' * " " ' —«*** «I 11 ·—— —一 ""· ^**—*— . — , _ 五、發明説明() 多邊形亦可讓觀看一布局較為容易,因為在螢幕上的多邊 形較少。一般而言,該方法涉及了對於每一金屬線評估金 屬線段資料結構用以辨識共直線的點組,該等點組隨後被 組合用以減少多邊形的數目。根據本發明的一個實施例, 相連結的金屬線段的左面被加以評估,然後相同之相連結 的金屬線段的右面被評估。 例如,第1 3 A圖顯示一金屬線1 3 0 0其是由三條根據 本發明的一個實施例之連結的金屬線段1 3 〇 2,1 3 0 4及 1306所構成。金屬線段1302的左面是由一由端點ai及a2 所構成之方向已定之線段a所界定的。金屬線段1304的 左面是由一由端點bl及b2所構成之方向已定之線段b所 界定的。金屬線段1 306的左面是由一由端點c 1及C2所 構成之方向已定之線段c所界定的。為了要產生一根據本 發明的一個實施例之金屬線1 300的多邊形呈現,沿著金 屬線段1 302,1304及1 306的左邊及右邊的共直線點組被 組合。因為方向已定之線段a與方向已定之線段b共直 線,所以點a2及b 1可被删去,有效地沿著金屬線段1 3 02 及1304產生一單一的左面。相似地,因為點b2及cl相 同,所以它們可用一單一的點來取代。第1 3 B圖顯示在共 直線的點組根據本發明的一個實施例被組合之後之金屬 線1 300的多邊形呈現1 308。 某些多邊形處理程序界定每一多邊形之最大數目的 多邊形點。在此情形中’可根據此方法被追蹤的線段數目 的極限為可允許的多邊形的最大數目除以4。如果金屬線 _ 第29頁 . 本紙张尺度適用中阀國家挖卑(CNS ) (21(^77^; Ί ...... -(对1間讀背而之注念萝項再t 了頁 -裝' 、-0· 線 經濟部中央標涞局負工消费合作社印緊 515066 Λ/ ------___一 Η/ ______ — 五、發明説明() — ' ~^' 段的數目超過此數目的話,對於一已知的金屬線而言,則 額外的多邊形會被用來代表該金屬線。 硬體概論 第14圖為一方塊圖其顯示一電腦系統1400,本發明 的一個實施例即在該系統上被實施。電腦系統丨4 〇 〇包括 一匯流排1 402或其它的溝通機制用以溝通資訊,及一與 該匯流排1402相連接之處理器14〇4,用來處理資訊。電 腦系統1 400亦包括一主記憶體丨4〇6,如一隨機存取記憶 體(RAM)或其它動態貯存裝置,其與匯流排 1402連接用以 訂- 貯存資訊及將被該處理器14〇4所執行之指令。主記憶體 1406亦可被用來貯存暫時的變數或在將被該處理器14〇4 所執行之指令的執行期間之中間的資訊。電腦系統丨4〇〇 進一步包括一與該匯流排14〇2連接之唯讀記憶體(R〇m) 1 4 0 8或其它靜態貯存裝置,用以貯存靜態的資訊及處理器 的指令。一貯存裝置1410,如一磁碟或光碟,被提供並與 該匯流排1 402連接用以貯存資訊號指令。 線 經滴部中央標涞趵負工消费合作社印紫 電腦系統1400可經由匯流排連接至一顯示器 1 4 1 2 ’如一陰極射線管(CRT),用以顯示資訊給一點腦使 用者。一輸入裝置1414,包括數字鍵及其它鍵,係連接至 該匯流排1402用以溝通資訊並下達指令給該處理器 1 404。另一種使用者輸入裝置為.游標控制器1 4 1 ό,如一滑 鼠,一軌跡球,或游標方向鍵,用以溝通資訊並下達指令 給該處理器1 404並用以控制游標在顯示器i 4丨2上的移 動。此輸入裝置典型地在兩個軸,一第一軸(如X軸)及〜 _____第3〇頁 本紙张尺度適用中國國家㈣((、ns ) A4n:li71T^7<7f-.\ --------- ^ )15066 Λ 7 一^ ______Η" 一“ ―一^------— I,,. 五、發明説明() ................ 第二軸(如Υ軸),上具有兩維的自由度,其容許界定在一 平面上的位置。 本發明有關於該電腦系統1 400的使用,以呈現在一 1C布局中之多邊形。根據本發明的一個實施例,在一 ic 布局中之多邊形的呈現是由電腦系統14〇〇來提供以作為 處理器1404執行貯存在主記憶體14〇6中之指令的回應。 此等指令可從其它電腦可讀取的媒體上,如貯存裝置 M10,被讀入主記憶體1406中。然而’該電腦可讀取的 媒體並不局限於貯存裝置1410。例如,該電腦可讀取的媒 體包括一軟碟機,一硬碟,磁帶,或任何其它磁性媒體, 一 CD-ROM,任何光學媒體,打了孔的卡片,任何其它具 有孔的圖案的實體媒體,一 RAM,— pr〇m,及EpR〇M^ 一快閃EPROM ,任何其它的記憶體晶片或匣,一如下文 中所述的載體波,或電腦可讀取之其它的媒體形式。 貯存在主記憶體1406中之指令的執行讓處理器14〇4 實施賢前所述之處理步驟。在其它的實施例中,固接式電 路可被用來取代軟體指令或與其結合來實施本發明。因 經濟部中央標涞局只工消费合作杜印繁 此,本發明的實施例並不局限於任何特定的硬體電路及軟 體的組合。 電腦系統1400亦包括一與該匯流排14〇2連接之溝通 界面1418。溝通界面1418提供連接至一網路鏈142〇之一 雙向的資料溝通,其中該網路連路(link)142〇係連接至一 S域網路1 4 2 2。例如’溝通界面1 4 1 8可>7 s J以疋一整合的數 位服務網路(ISDN)卡或一數據機,用以接仳 杈供對一相對應的 ___ 第31頁 本紙張尺度適用中國阀家行尊((、N.S ) Λ4圮仿(210,2 π ) ’〜 · ---- W5066
A 五、發明説明() — 電話線之資料溝通的連結。另一個例子,溝通界面1418 可以是一局部區域網路(LAN)卡,用以提供對於一相容之 LAN的一資料溝通的連結。無線的連路(Unk)亦可被實 施。在任何的實施中’溝通界面1 4 1 8接收及送出載有代 表不同種類的資訊之數位資料流之電子,電磁或光學訊 號。 網路連路1 4 2 0典型地提供資料溝通,經由一或多個 網路到達其它的資料裝置。例如,網路連路142〇可經由 區域網路1 4 2 2 k供到一主電腦1 4 2 4或到由一網際網路服 務提供者(ISP)1426所操作的資料設備的連接。ISp 1426 然後經由現被通稱為’’網際網路”丨428的國際封包資料溝 通網路來提供資料溝通服務。區域網路1 422及網際網路 1428兩者都使用電子,電磁或光學訊號來載負數位資料 流。通過不同網路的訊號及在網路連路1 42〇上的訊號及 通過載負數位資料進出電腦系統1400的溝通界面1418的 訊號都是載體波的形式,用以輸送資訊。 經滂部中央標氓局爲工消费合竹社印裝 電腦系統1400可經由網路,網路連路142〇及溝通界 面1 4 1 8來送出訊息並接收資料,其包括了程式碼。在網 際網路的例子中,一伺服器143〇可經由網際網路MU, ISP M26,區域網路1422及溝通界面1418來輸送一應用 程式的需求碼。根據本發明,一此種被下載的應用程式提 供如本文所述之在一 1C布局中之多邊形的呈現。 被接收到的碼在其被接接收到,及/或被貯存到貯存 裝置1410,或其它非揮發性貯存裝置中以供稍後使用中時 _ 第32頁 S^210 .x7^;;> //·. ")---------- . .---- 515066 1Γ ---- -----------------------------------------…-------- 五、發明説明() 可被處理器1404所執行。以此方式’電腦系統1400可獲 得一載體波形式的應用碼。 雖然本發明的實施例已經以包括作為舉例說明之電 晶體之1C布局的環境來描述,但本發明可應用於包括任 何積體電路組件或裝置,如電阻器,電容器’邏輯閘極, 或任何其它1C裝置種類的1C布局中。 經滴部中央標嗥局只工消费合作社印製 本發明相較於1C布局中之多邊形呈現的前技而言提 供了數個優點。首先,即使是最複雜的幾何形狀亦可使用 金屬線段來表示,包括八邊形接點包覆及不規則形的擴散 島。而且,使用金屬線段之多邊形呈現便於幾何分析,如 間隔及包圍(enclosure)檢查。金屬線段對於幾何分析而言 是很方便,因為大多是裸露的多邊形邊緣都是已知的且寬 度’間隔,及包圍檢查只有在應用至裸露的多邊形邊緣上 才有效。許多在梯形的一資料庫中之水平邊緣對於多邊形 而言實際上是其内部,且分析軟體必需花費相當的努力才 能找出外部的邊緣。金屬線段亦可直接表示許多一般的布 局形狀’讓更加複雜的規則(如排除區)可輕易地被操作。 例如’一多晶矽閘極可具有其寬度在閘極多邊形在橫越一 個角度時較大的要求。因為閘極多邊形是直接由金屬線段 所構成’所以在一線段接著一線段的基礎上藉由檢查線段 方向並確保它們的間隔在它們的角度是非正交時較大來 實施此規則是很容易的。該金屬線段方法亦有助於相當容 易的電氣方析,如電阻檢查,因為金屬線段的使用讓一金 屬線的電阻可被更快速地計算。金屬線段七法亦相當適合 —^ ^ _________ 第33頁 本紙張尺度適用中困阈孓行尊(r NS ) Λϋ ,;---------' 515066 A7 B7 五、發明説明() 以電腦軟體來實施,因為金屬線段很容易以資料結構來呈 現。金屬線段的優點在於,其在形式上更加接近一般使用 的布局結構,所以只要較少的金屬線段來呈現這些結構, 且一物件的形狀不太可能在檢查一或兩個資料結構之後 仍然不明顯。以梯形及矩形而言,多邊形形狀的一個小小 的改變會造成梯形資料結構被修改至該多邊形的另'一 側,使得很難將一多邊形當作一個單元來作業。 在前述的說明書中,本發明已參照本發明特定的實施 例加以說明。然而,很明顯的是,許多的變化及修改可在 沒有偏離本發明最寬的精神及範圍下被達成。因此,說明 書及圖式應被視為舉例性而非限制性。 ..............9..............蓦 (請先閲讀背面之注意事項再場寫本頁) 經濟部智慧財產局員工消費合作社印製 第34頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)

Claims (1)

  1. 515066 ABCD 、申請專利範圍 1. 一種產生一積體電路(1C)布局之資料呈現的電腦系統,該電 腦系統至少包含: a) —記憶體;及 (請先閲讀背面之注意事項再填寫本頁) b) —或多與該記憶體連接之處理器, 其中該記憶體包含一組指令,當其被該一或多處理器執 行時,促使該一或多處理器實施以下的步驟: 、 i) 產生與一多邊形相關之多邊形資料,該多邊形代表一組 將被該1C布局所呈現之1C裝置,其中該多邊形是由 一或多條金屬線所代表, ii) 產生金屬線資料,其代表該一或多條金屬線並包含至 少一對應該多邊形資料之參考編號,其中每一金屬線 是由一或多條金屬線段所代表, iii) 產生金屬線段資料,其代表每一金屬線之該一或多條 金屬線段並包含至少一對應至該金屬線資料的參考編 號,及 iv) 產生方向已決定之線段資料,其代表每一線段之兩經 決定方向之線段,並指出每一經決定方向之線段的方 向。 經濟部智慧財產局員工消費合作社印製 2. 如申請專利範圍第1項所述之電腦系統,其中該組指令更包 含某些指令,該些指令在被該一或多處理器執行時會使該 一或多處理器執行下列步驟: v)在該多邊形資料中產生至少一參考編號,其參照至該 金屬線資料,及 第35頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 515066 Α8 Β8 :..岐 C8 D8 申請專利範圍 vi)在該金屬線資料中產生至少一參考編號,其參照至該 金屬線段資料。 (請先閲讀背面之注意事項再填寫本頁) 3.如申請專利範圍第2項所述之電腦系統,其中: 步騾v)在該多邊形資料中產生至少一參照至金屬線資 料的參考編號的步驟中包括對於在該金屬線段資料中所代 表的每一金屬線,產生對應至在該金屬線資料中代表該金 屬線之資料之在該多邊形資料中的一參考編號,及 步驟vi)在該金屬線資料中產生至少一參照至金屬線段 資料的參考編號的步騾中包括對於該一或多條金屬線產生 一在該金屬線資料中之參考編號,其對應至包含在該金屬 線中之第一及最後一金屬線段。 4·如申請專利範圍第1項所述之電腦系統,其中 該經指定方向之線段資料指出每—铖和—、 ^ 、,Λ 4日疋万向之線段 在第一座標中有一改變,而在第二座標上也因此改變,及 該組指令更包括某些指令’該些指令在為該—或多處理 器執行時會使該一或多處理器執行產生經指定方向之線段 資料的步驟’其中該經指定方向之線段資料指出每一經指 經濟部智慧財產局員工消費合作社印製 定方向之線段在第一座標上有一改變,而六〜 ^ , ^ 而在罘二座標上也 因此改變。 5.如申請專利範圍第丨項所述之電腦系統,其中該組指令更包 含某些指令’該些指令在為該一或多處理器執行時會使該 第36頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 8 8 8 8 ABCD 515066 六、申請專利範圍 一或多處理器執行產生分支資料的步驟,其中該分支資料 能指出具相連金屬線的金屬線段。 6.—種電腦可讀取的媒體,其載負產生一代表一積體電路布局 之資料的指令序列,該指令序列包括某些指令,該些指令 在被該一或多處理器執行時,促使該一或多處理器實施以 下的步驟: a) 產生與一多邊形相關之多邊形資料,該多邊形代表一 組將被該1C布局所呈現之1C裝置,其中該多邊形是由一 或多條金屬線所代表,該一或多條金屬線之每一者為一或 多條金屬線段所代表,而該一或多條金屬線段之每一者則 由兩經指定方向之直線段所代表, b) 產生金屬線資料,其代表該一或多條金屬線並包含至 少一對應該多邊形資料之參考編號,其中每一金屬線是由 一或多條金屬線段所代表, c) 產生金屬線段資料,其代表每一金屬線之該一或多條 金屬線段,.並包含至少一對應至該金屬線資料的參考編 號,及 d) 產生經指定方向的線段資料,其代表每一線段之兩_ 指定方向的線段,並指出每一經指定方向之線段的方向。 7·如申請專利範圍第6項所述之電腦可讀取的媒體,其中該等 指令序列包括了以下的指令: e) 在該多邊形資料中產生至少一參考編號,其參照至該 第37頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公楚) -----------------------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 515066 ABC-D 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 金屬線資料,及 f)在該金屬線資料中產生至少一參考編號’其參照至該 金屬線段資料。 8·如申請專利範圍第7頊所述之電腦可讀取的媒體,其中: 步驟e)在該多邊形資料中產生至少一參照至金展線資 料的參考編號的步鄉中包括對於在該金屬線段資料中所代 表的每一金屬線,產生對應至在該金屬線資料中代表該金 屬線之資料之在該多邊形資料中的一參考編號,及 步驟f)在該金屬線資料中產生至少一參照至金屬線段 資料的參考編號的步驟中包括對於該一或多條金屬線產生 一在該金屬線資料中之參考編號,其對應至包含在該金屬 線中之第一及最後一金屬線段。 9·如申請專利範圍第6項所述之電腦可讀取的媒體,其中 該經指定方向之線段資料指出每一經指定方向之線段 在第一座標中有一改變,而在第二座標上也因此改變,及 該指令序列更包括某些指令,該些指令在為該一或多處 理器執行時會使該一或多處理器執行產生經指定方向之線 段資料的步驟,其中該經指定方向之線段資料指出每一經 指定方向之線段在第一座標上有一改變,而在第二座標上 也因此改變。 10·如申請專利範圍第6項所述之電腦可讀取的媒體,其中該 第38頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公產) .............費.........-T-...... (請先閲讀背面之注意事項再填寫本頁) 515066 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 等扣7序列包括執行產生分支資料之步驟的指令,其中該 分支資料指出具有相連金屬線之金屬線段。 ιι·一種產生一積體電路(IC)布局之資料呈現的方法,該方法 至少包含以下的步驟: a) 產生與一多邊形相關之多邊形資料,該多邊形代表一 組將被該ic布局所呈現之IC裝置,其中該多邊形是由一 或多條金屬線所代表,一或多條金屬線之每一者由一或多 條金屬線段所代表,而一或多條金屬線段是由兩經指定方 向的線段所代表,及 b) 產生金屬線資料,其代表該一或多條金屬線並包含至 少一對應該多邊形資料之參考編號,其中每一金屬線是由 一或多條金屬線段所代表。 c) 產生金屬線段資料,其代表每一金屬線之該一或多條 金屬線段並包含至少一對應至該金屬線資料的參考編號, d) 產生經指定方向的線段資料,其代表每一線段的兩經 指疋方向之線段,並包含至少一對應至該線資料的參考編 號。 1 2 ·如申請專利範圍第1 1項所述之方法,其中更包括以下的步 騾: e) 在該多邊形資料中產生至少一參考編號,其參照至該 金屬線資料,及 f) 在該金屬線資料中產生至少一參考編號,其參照至該 第39頁 本紙張尺度適用中國國家標準(CNS)A4規格(210χ297公楚) ......................#......— I (請先閲讀背面之注意事項再填寫本頁) 515066 ABCD
    六、申請專利範圍 金屬線段資料。 13.如申請專利範圍第12項所述之方法,其中: 步驟e)在該多邊形資料中產生至少一參照至金屬線資 料的參考編號的步驟中包括對於在該金屬線段資料中所代 表的每一金屬線,產生對應至在該金屬線資料中代表該金 屬線之資料之在該多邊形資料中的一參考編號,及 步驟f)在該金屬線資料中產生至少一參照至金屬線段 資料的參考編號的步驟中包括對於該一或多條金屬線產生 一在該金屬線資料中之參考編號,其對應至包含在該金屬 線中之第一及最後一金屬線段。 14·如申請專利範圍第丨丨項所述之方法,其中: 該經指定方向之線段資料指出每一經指定方向之線段 在第一座標中有一改變,而在第二座標上也因此改變,及 該方更包含產生經指定方向之線段資料的步驟,其中該 經指定方向之線段資料指出每一經指定方向之線段在第一 座標上有一改變,而在第二座標上也因此改變。 ............ C請先閲讀背面之注意事項再填寫本頁) 訂 i 經濟部智慧財產局員工消費合作社印製 分屬 生金 產的 括關 包相 步線 一 屬 進金 其的 ,接 相 與 定 界 料 資 第該 圍, 範驟 利步 專的 請料。 申資段 士支線 法 方 之 述 所 項 1ί 1Χ 中 其 法 方 之 述 所 項 1Χ 1Χ 第 圍 "-现 利 專 請 中 如 頁 40 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 515066 A BCD 七、申請專利範圍 步驟a)產生與代表一組將被該1C布局所呈現之1C裝置 的多邊形相關之一多邊形資料的步驟中進一步包括產生與 代表一組將被該1C布局所呈現之1C裝置之多個多邊形相 關連的多邊形資料的步驟,其中該等多邊形中的每一多邊 形是由一或多條金屬線來代表,及 該方法進一步包括實施該多邊形資料的有效性檢查的 步驟e),其是藉由實施以下的步驟來實施的: i)從該等將被檢查的多邊形中選定一第一多邊形及一第 二多邊形, Π)決定從該第一多邊形至該第二多邊形之標準方向,及 iii)根據從該第一多邊形至該第二多邊形之標準方向, 決定一介於該第一多邊形至該第二多邊形之間的間隔是否 滿足一組預定的間隔標準。 (請先閲讀背面之注意事項再填寫本頁) 多步 一 的 第下 該以 從了 定括 決包 \ly 中11 4驟 法步 方 的 之向 述方 所準 項標 6 之 1形 第邊 圍多 範二 利第 專該 請至 申 如 形 : 邊驟 多 或一 之 形 邊 多一 第 該 從 側 i 之 形 邊 多 I 第 該 定 選 \ϊ/ 1i 出 選 中 邊 側 的 定 選 未 前 之 個 多 經濟部智慧財產局員工消費合作社印製 邊 多 二 第 該 至 邊 側 的‘ 定 選 經 之 形 邊 多一 第該 Γ> 足向 矢準 W標 2的 形 多 該 在 是 形 多經 一 之 第形 該邊 於多 位 一 - 接第 二直該 帛是從Τ根 α部是 β 頂驟 的步 邊定邊 側決多 定該二 選中第 經其該 之,至 形部邊 邊外側 多之的 一 形定 第邊選 頃 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 515066 A8 B8 C8 _D8_ 六、申請專利範圍 形的標準方向而加以決定的, 4) 若該第二多邊形是在該第一多邊形之經選定側邊的 頂部上或是直接位於該第一多邊形之外部,那麼接著決定 該第一多邊形之經選定側邊的標準方向, 5) 若該第二多邊形不在該第一多邊形之經選定側邊的 頂部上、並不在直接位於該第一多邊形之外部,接著重覆 步驟1)至4)直至該第一多邊形之一或多個之前未經選定之 側邊的抹低者都被選定止;及 6) 若該第二多邊形不在該第一多邊形之經選定側邊的 頂部上或是不在直接位於該第一多邊形之外部,接著決定 從該第一多邊形至該第二多邊形之標準方向,其中該決定 係根據該經選定之側邊的兩或多者至該第二多邊形的標準 方向為之。 (請先閲讀背面之注意事項再填寫本頁) 如 了 括 包 步 1 進 其 法 方 之 述 所 項 6 IX 第 圍 範 利 專 請 申 如 多一 第 該 於 介 果 該話方 至的一 形準於 邊標動 隔移 間形 的邊 定多 預 一 組第 該該 第 向 足於之 滿對形 法相邊 無形多 隔邊一 間 多 第 的二該 間第與 之該向 形將方 邊施該 多 實 , 二則上 經濟部智慧財產局員工消費合作社印製 隔定 間預 一 該 成足 造滿 , 以 反用 相, 向間 方之 的形 邊邊 側 多 個二 兩第 的該 形至 邊形 多邊 二 多 〇 第一準 該第標 近於隔 靠生間 最產的 第 圍 A趣 利 專 請方 申該 如 進 法 步 出 ΙΡΓ一 定 界 : 圍 中周 其的 , 形 法邊 方 多 之 一 述第 所該 項在 18尨 包 頁 42 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 515066 ABCD 六、申請專利範圍 區的步驟,該排除區界定一與該第二多邊形之間的間隔, 該間隔滿足該組預定的間隔標準,及 (請先閱讀背面之注意事項再填寫本頁) 該將該第二多邊形相對於該第一多邊形移動於一方向 上,該方向與該第一多邊形之最靠近該第二多邊形的兩個 側邊的方向相反,的步驟進一步包括將該第二多邊形相對 於該第一多邊形移動於一方向上,該方向與該第一多邊形 之最靠近該第二多邊形的兩個側邊的方向相反,造成該第 二多邊形位在該排除區之外的步騾。 20·如申請專利範圍第16項所述之方法,其進一步包括了,如 果介於該第一多邊形至該第二多邊形之間的間隔無法滿足 該組預定的間隔標準的話,則改變該第二多邊形的大小用 以滿足該組預定的間隔標準的步驟。 2 1.如申請專利範圍第1 6項所述之方法,其進一步包括的步驟 為: 根據從該第一多邊形的一第一側至該第一多邊形的一 第二側的標準方向決定該第一多邊形的大小,及 經濟部智慧財產局員工消費合作社印製 如果該第一多邊形的大小無法滿足一組大小的標準的 話,則相對於該第一多邊形移動該第二多邊形,以滿足該 組大小的標準。 2 2.如申請專利範圍第16項所述之方法,其中 步驟i)從該等將被檢查的多邊形中選定一第一多邊形 第43頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 515066 A8 B8 C8 ~-____ D8 六、申請專利範圍 及一第二多邊形的步驟中包括從該等將被檢查的金屬線段 中選定一第一金屬線段及一第二金屬線段的步驟, 步驟ii)決定從該第一多邊形至該第二多邊形之標準方 向的步驟中包括決定從該第一金屬線段至該第二金屬線段 的標準方向的步驟,及 步驟iii)決定一介於該第一多邊形至該第二多邊形之間 的間隔是否滿足一組預定的間隔標準的步騾中包括根據從 該第一金屬線段至該第二金屬線段的標準方向來決定介於 該第一金屬線段至該第二金屬線段之間的間隔是否滿足一 組預定的間隔標準的步驟。 2 3 ·如申請專利範圍第11項所述之方法,其進一步包括根據一 具有由第一及第二端點所界定之左面的第一金屬線段及一 具有由第一及第二端點所界定之左面的第二金屬線段來產 生多邊形輸出資料的步騾e),其是藉由實施以下步騾來達 成: 如果該第一金屬線段的左面的第—端點與該第二金屬 線段的左面的第一端點及第二端點共直線及該第一金屬線 段的左面的第二端點與該第二金屬線段的左面的第一端點 共直線的話,則建構一具有一由該第一金屬線段的左面的 第一端點所界定的第一端點及一由該第二金屬線段的左面 的第二端點所界定的第二端點的第—左多邊形面。 24·如申請專利範圍第1丨項所述之方法,其進一步包括根據一 第44頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) •.....................?τ:....... (請先閲讀背面之注意事項再填寫本頁) 515066 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 具有由第一及第二端點所界定之左面的第一金屬線段及一 具有由第一及第二端點所界定之左面的第二金屬線段來產 生多邊形輸出資料的步驟e),其是藉由實施以下步驟來達 成: 如果該第一金屬線段的左面的第二端點與該第二金屬 線段的左面的第二端點共直線的話,則建構一具有一由該 第一金屬線段的左面的第一端點所界定的第一端點及一由 該第一金屬線段的左面的第二端點所界定的第二端點的第 一左多邊形面及一具有一由該第一金屬線段的左面的第二 端點所界定的第一端點及一由該第二金屬線段的左面的第 二端點所界定的第二端點的第二左多邊形面。 25. —種決定從一在一積體電路布局中之方向已定的線段至一 任意點的標準方向的方法,該方法至少包括以下的步驟: a) 決定該任意點相對於一在該方向已定的線段上之點 的位置; b) 決定該任意點相對於該方向已定的線段之一第一端 點的位置; 經濟部智慧財產局員工消費合作社印製 c) 決定該任意點相對於該方向已定的線段之一第二端 點的位置,及 d) 根據步驟a)至c)的結果,指定一從該當向已定之線段 至該任意點的標準方向。 26. —種產生一積體電路(1C)布局之資料呈現的方法,該方法 至少包含以下的步驟: 第45頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 申請專利範圍 a) 產生與一多邊形相關之多邊形資料,該多邊形代表一 組將被該K:布局Ien /多邊形代表 或多條金屬線所代表 、中孩多邊形疋由- ^# ^ 而一或多金屬線是由一或多金屬線 (請先閲讀背面之注意事項再填寫本頁) 段來代表,其中每一合 金屬、、泉羧由由四個側邊組成,且其中 該四個側邊相對於一參者 亏標號都 >又有傾向哪一方向,及 b) 產生金屬線資料,其 具代表孩一或多條金屬線,並包含 至少一對應該多邊形資料之參考編號。 c) 產生金屬線段資料,装七 具代表母一金屬線之該一或多條 金屬線段,並句今5 ,卜 w — " 〆一對應至該金屬線資料的參考編 號。 27. 如申請專利範圍第26項所述之方法,其中每一金屬線段 中,四個側邊中的任一者都不須與其它之側邊平形。 28. —種電腦可讀媒體,用以決定一積體電路布局中從一經指 疋方向之線段至一任一點的標準方向,該電腦可讀媒體中 載有一或多指令之一或多序列,該一或多指令之一或多序 列在為一或多處理器執行時會使該一或多處理器執行下列 步驟: 經濟部智慧財產局員工消費合作社印製 a) 決定該任意點相對於該經指定方向之線段上一點的 位置; b) 決定該任意點相對於該經指定方向之線段上一第一 端點的位置; Ο決定該任意點相對於該經指定方向之線段上一第二 第46頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 515066 A8 B8 C8 D8 六、申請專利範圍 端點的位置;及 d)根據步驟a)至步驟c)之結果,為該經指定之線段至該 任意點指定以一標準方向。 (請先閱讀背面之注意事項再填寫本頁) 2 9. —種電腦系統,用以決定一積體電路布局中從一經指應方 向之線段至一任意點之標準方向,該電腦系統至少包含: 一或多處理器;及 一記憶體,以可通訊之方式與該一或多處理器耦合,其 中該記憶體包含一或多指令之一或多序列,該一或多指令 之一或多序列在為該一或多處理器執行時會使該一或多處 理器執行下列步驟: a) 決定該任意點相對於該經指定方向之線段上一點的 位置; b) 決定該任意點相對於該經指定方向之線段上一第一 端點的位置; c) 決定該任意點相對於該經指定方向之線段上一第二 端點的位置;及 d) 根據步驟a)至步驟c)之結果,為該經指定之線段至該 任意點指定以一標準方向。 經濟部智慧財產局員工消費合作社印製 局或 布一 路之 電 令 體指 積多 一 或 表一 代該 一 , 生列 產 序 負多 載或 其一 ,之 體令 媒指 取多 賣 ί i 或可一 腦的 電料 種資 一.之 施 實 器 Cul 理 處 多 或 1 該 使 會 時 Cui 理 處 器 理 處 多 或 一: 為驟 在步 列的 序下 多以 頁 47m4 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 515066 A8 B8 C8 __D8 __ 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) a) 產生與一多邊形相關之多邊形資料,該多邊形代表一 組將被該1C布局所呈現之ic裝置,其中該多邊形是由一 或多條金屬線所代表,該一或多條金屬線之每一者為一或 多條金屬線段所代表,其中每一金屬線段為四個側邊所代 表’且其中四個側邊相對於一參考標號都沒有傾向哪一方 向; b) 產生金屬線資料代表該一或多條金屬線,並包邯至少 一參照至該多邊形資料之參考標號;而 c) 產生金屬線段資料,其代表該一或多金屬線段,並包 含至少一參照至該金屬線資料的參考標號。 3 1 ·如申請專利範圍第3 0項所述之電腦可讀取媒體,其中每一 金屬線段中’四個側邊中的任一者都不須與其它之側邊平 形。 3 2 · —種電腦系統,用以產生一積體電路布局之資料表示,該 電腦系統至少包含: 一或多處理器;及 經濟部智慧財產局員工消費合作社印製 a)產生與一多邊形相關之多邊形資料,該多邊形代表一 組將被該1C布局所呈現之ic裝置,其中該多邊形是由— 或多條金屬線所代表,該一或多條金屬線之每一者為一 多條金屬線段所代表’其中每一金屬線段為四個側邊所代 表,且其中四個側邊相對於一參考標號都沒有傾向哪一方 向; 第48頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) 515066 ABCD 申請專利範圍 b) 產生金屬線資料,其代表該—咬客 一乂多條金屬線並包含至 少一對應該多邊形資料之參考編號,立 ° 一中母一金屬線是由 一或多條金屬線段所代表;及 c) 產生金屬線段資料,、其代表每一金屬線之該一气多挤 金屬線段,並包含至少一對應至該金屬線資料的參考編 號0 3 3.如申請專利範圍第3 2項所述之電腦系統,其中每一金屬線 段中,四個側邊中的任一者都不須與其它之側邊平形。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 頁 49 0 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
TW087117916A 1997-10-30 1998-10-28 Polygon representation in an integrated circuit layout TW515066B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/960,715 US6128767A (en) 1997-10-30 1997-10-30 Polygon representation in an integrated circuit layout

Publications (1)

Publication Number Publication Date
TW515066B true TW515066B (en) 2002-12-21

Family

ID=25503526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117916A TW515066B (en) 1997-10-30 1998-10-28 Polygon representation in an integrated circuit layout

Country Status (9)

Country Link
US (1) US6128767A (zh)
EP (2) EP1044471B1 (zh)
JP (1) JP3710710B2 (zh)
KR (1) KR100399645B1 (zh)
CA (1) CA2308707C (zh)
DE (2) DE69813892T2 (zh)
IL (1) IL135870A (zh)
TW (1) TW515066B (zh)
WO (1) WO1999023699A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710006B (zh) * 2018-07-18 2020-11-11 日商紐富來科技股份有限公司 描畫資料產生方法、記錄程式之電腦可讀取記錄媒體以及多帶電粒子束描畫裝置

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048052A (ja) * 1998-07-27 2000-02-18 Mitsubishi Electric Corp レイアウト検証方法とレイアウト検証装置
US6693719B1 (en) * 1998-09-16 2004-02-17 Texas Instruments Incorporated Path to trapezoid decomposition of polygons for printing files in a page description language
US6288724B1 (en) * 1998-09-16 2001-09-11 Texas Instruments Incorporated Clipping and trapezoid decomposition of polygons for printing files in a page description language
US6341366B1 (en) * 1999-01-15 2002-01-22 Spring Soft Inc. Rule-driven method and system for editing physical integrated circuit layouts
US6285805B1 (en) * 1999-01-25 2001-09-04 International Business Machines Corp. System and method for finding the distance from a moving query point to the closest point on one or more convex or non-convex shapes
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6826737B2 (en) * 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US7003754B2 (en) * 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US6516455B1 (en) * 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US6957410B2 (en) 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US7024650B2 (en) * 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
EP1362373A2 (en) * 2000-12-06 2003-11-19 Simplex Solutions, Inc. Method and apparatus for considering diagonal wiring in placement
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7073150B2 (en) 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US7096448B2 (en) * 2001-01-19 2006-08-22 Cadence Design Systems, Inc. Method and apparatus for diagonal routing by using several sets of lines
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US6877149B2 (en) 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US7058913B1 (en) 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US6629304B1 (en) * 2001-09-19 2003-09-30 Lsi Logic Corporation Cell placement in integrated circuit chips to remove cell overlap, row overflow and optimal placement of dual height cells
US7159197B2 (en) * 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US6973634B1 (en) 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US6684380B2 (en) * 2002-04-01 2004-01-27 International Business Machines Corporation Intelligent structure simplification to facilitate package analysis of complex packages
US6931615B1 (en) 2002-06-04 2005-08-16 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7058917B1 (en) 2002-06-04 2006-06-06 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7047513B2 (en) * 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US7506295B1 (en) * 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7096445B1 (en) 2003-01-14 2006-08-22 Cadence Design Systems, Inc. Non-orthogonal structures and space tiles for layout, placement, and routing of an integrated circuit
US7243328B2 (en) * 2003-05-07 2007-07-10 Cadence Design Systems, Inc. Method and apparatus for representing items in a design layout
US7100135B2 (en) * 2004-06-18 2006-08-29 Intel Corporation Method and system to evaluate signal line spacing
US7191425B1 (en) * 2004-11-18 2007-03-13 Sun Microsystems, Inc. Method and apparatus for inserting extra tracks during library architecture migration
JP4817746B2 (ja) * 2005-07-27 2011-11-16 株式会社東芝 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
US20070220472A1 (en) * 2006-02-28 2007-09-20 Inventec Corporation Computer aided wave-shaped circuit line drawing method and system
JP4637043B2 (ja) * 2006-03-23 2011-02-23 新光電気工業株式会社 自動配線整形方法および自動配線整形装置
US8161426B2 (en) * 2009-01-30 2012-04-17 Synopsys, Inc. Method and system for sizing polygons in an integrated circuit (IC) layout
US8146025B2 (en) * 2009-07-30 2012-03-27 United Microelectronics Corp. Method for correcting layout pattern using rule checking rectangle
US11106850B2 (en) * 2019-09-04 2021-08-31 International Business Machines Corporation Flexible constraint-based logic cell placement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097422A (en) * 1986-10-10 1992-03-17 Cascade Design Automation Corporation Method and apparatus for designing integrated circuits
DE3935418A1 (de) * 1988-10-24 1990-04-26 Hitachi Ltd Verfahren und vorrichtung zur bestimmung von verdrahtungsmustern
US5113451A (en) * 1989-10-16 1992-05-12 Vlsi Technology, Inc. Method for labelling polygons
US5416722A (en) * 1992-11-19 1995-05-16 Vlsi Technology, Inc. System and method for compacting integrated circuit layouts
US5581475A (en) * 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5613102A (en) * 1993-11-30 1997-03-18 Lucent Technologies Inc. Method of compressing data for use in performing VLSI mask layout verification
US5515293A (en) * 1993-12-22 1996-05-07 Vlsi Technology, Inc. Method and apparatus for generating a linked data structure for integrated circuit layout
US5625568A (en) * 1993-12-22 1997-04-29 Vlsi Technology, Inc. Method and apparatus for compacting integrated circuits with standard cell architectures
US5524182A (en) * 1994-12-21 1996-06-04 Hewlett-Packard Company System and method for compressing and decompressing fonts based upon font stroke regularities
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710006B (zh) * 2018-07-18 2020-11-11 日商紐富來科技股份有限公司 描畫資料產生方法、記錄程式之電腦可讀取記錄媒體以及多帶電粒子束描畫裝置

Also Published As

Publication number Publication date
JP3710710B2 (ja) 2005-10-26
IL135870A0 (en) 2001-05-20
CA2308707A1 (en) 1999-05-14
EP1324234A1 (en) 2003-07-02
KR100399645B1 (ko) 2003-09-29
DE69813892D1 (de) 2003-05-28
DE69813892T2 (de) 2004-02-26
EP1324234B1 (en) 2004-06-23
WO1999023699A2 (en) 1999-05-14
DE69824765T2 (de) 2005-07-21
IL135870A (en) 2005-03-20
JP2001522111A (ja) 2001-11-13
EP1044471B1 (en) 2003-04-23
CA2308707C (en) 2005-01-11
US6128767A (en) 2000-10-03
DE69824765D1 (de) 2004-07-29
WO1999023699A3 (en) 1999-07-22
KR20010031616A (ko) 2001-04-16
EP1044471A2 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
TW515066B (en) Polygon representation in an integrated circuit layout
US8839175B2 (en) Scalable meta-data objects
US6735749B2 (en) (Design rule check)/(electrical rule check) algorithms using a system resolution
JP6254190B2 (ja) 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示
US8935639B1 (en) Natively color-aware double patterning technology (DPT) compliant routing
US7555736B2 (en) Method and system for using pattern matching to process an integrated circuit design
US10169515B2 (en) Layout modification method and system
Papadopoulou Critical area computation for missing material defects in VLSI circuits
US8539416B1 (en) Methods, systems, and articles of manufacture for creating a hierarchical output for an operation in an electronic design
US20130195368A1 (en) Scalable pattern matching between a pattern clip and a pattern library
US8650529B2 (en) System and method for integrated circuit layout editing with asymmetric zoom views
CN106094422A (zh) 一种简化opc后掩模版图形的方法
TW202221554A (zh) 設計規則檢查方法
JP4317576B2 (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
US11170149B2 (en) Placement constraint method for multiple patterning of cell-based chip design
US5896303A (en) Discretization technique for multi-dimensional semiconductor device simulation
US20210141989A1 (en) Methods of generating integrated circuit (ic) layout synthetic patterns and related computer program products
TW396379B (en) Integrated circuit layout synthesis tool
US20150213189A1 (en) Virtual layer generation during failure analysis
US10055531B2 (en) Layout checking method for advanced double patterning photolithography with multiple spacing criteria
US10956368B2 (en) Device and method for comparing geometric files
JP7435654B2 (ja) 設計支援装置、設計支援方法及び設計支援プログラム
Mohyeldin et al. Quantifying electrical impacts on redundant wire insertion in 7nm unidirectional designs
US20200201954A1 (en) Method of designing a layout for a semiconductor integrated circuit
Lee et al. Topography simulation for structural analysis using cell advancing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees