KR20010031616A - 집적 회로 레이아웃에서 다각형 표현 방법 - Google Patents

집적 회로 레이아웃에서 다각형 표현 방법 Download PDF

Info

Publication number
KR20010031616A
KR20010031616A KR1020007004667A KR20007004667A KR20010031616A KR 20010031616 A KR20010031616 A KR 20010031616A KR 1020007004667 A KR1020007004667 A KR 1020007004667A KR 20007004667 A KR20007004667 A KR 20007004667A KR 20010031616 A KR20010031616 A KR 20010031616A
Authority
KR
South Korea
Prior art keywords
wire
polygon
data
segment
generating
Prior art date
Application number
KR1020007004667A
Other languages
English (en)
Other versions
KR100399645B1 (ko
Inventor
데이비드 씨. 채프만
Original Assignee
데이비드 씨. 채프만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이비드 씨. 채프만 filed Critical 데이비드 씨. 채프만
Publication of KR20010031616A publication Critical patent/KR20010031616A/ko
Application granted granted Critical
Publication of KR100399645B1 publication Critical patent/KR100399645B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

집적 회로(IC) 레이아웃에서 다각형을 표현하기 위한 방법이 제공된다. 다각형은 하나 이상의 와이어 세그먼트에 의해 각각 표현된 하나 이상의 와이어에 의해 표현된다. 각각의 와이어 세그먼트는 한쌍의 방향이 설정된 라인 세그먼트에 의해 표현된다. 데이타 구조는 다각형 데이타, 와이어 데이타, 와이어 세그먼트 데이타 및 브랜치 데이타를 포함한다. 다각형 데이타는 IC 레이아웃에서 표현될 IC 장치의 세트를 나타낸다. 와이어 데이타는 다각형을 나타내고 관련된 와이어 세그먼트 및 관련된 다각형을 나타내는 와이어를 표현한다. 와이어 세그먼트 데이타는 와이어 세그먼트를 표현하고 와이어를 나타내고 와이어 데이타를 참조하는 각각의 와이어 세그먼트에 대한 관련된 방향이 설정된 라인 세그먼트를 나타낸다. 브랜치 데이타는 와이어의 접속 와이어 세그먼트를 나타냄으로써 와이어 사이의 접속을 나타낸다. 제 1 다각형 및 제 2 다각형 사이의 간격 검사는 제 1 다각형으로부터 제 2 다각형으로 표준 방향을 결정하고 다각형 사이의 두개의 가장 가까운 면을 검사하는 것을 포함한다. 간격을 위반하지 않기 위하여, 배제 지역은 제 1 다각형 주변에 형성되고 제 2 다각형은 소정 간격 기준 세트에 의해 요구된 최소 간격이 만족되도록 배제 지역 외측 거리로 이동된다.

Description

집적 회로 레이아웃에서 다각형 표현 방법 {POLYGON REPRESENTATION IN AN INTEGRATED CIRCUIT LAYOUT}
집적 회로(IC) 설계시, ″레이아웃(layout)″은 반도체 소자 및 IC의 제조 동안 소자 사이의 전기적 접속을 형성하기 위하여 사용된 여러 형태의 재료 크기 및 위치를 나타내는 다각형 형태의 기하학 패턴 세트이다. 예를들어, IC상 확산 윈도우는 ″확산 층 기하구조″를 나타내기 위하여 제조 설비에 의해 번역되는 하나 이상의 다각형에 의해 레이아웃으로 표현될수있다. 접촉부 및 바이어스 같은 재료 및 특징부의 다른 층들은 IC 레이아웃에서 유사하게 표현될수있다. IC 레이아웃에서 다각형은 다른 형태의 재료 사이에 최소 간격을 요구할뿐 아니라 임의의 형태의 재료에 대해 최소 크기를 형성하는 한세트의 설계 규칙을 만족시켜야 한다. 설계 규칙 세트는 접촉부같은 다른 레이아웃 특징부에 대한 크기 및 간격 요구를 나타낸다.
때때로, IC 레이아웃은 컴퓨터 도움 설계(CAD) 시스템을 사용하여 수작업에 의해 그려진다. 이 방법은 비교적 작은 수의 소자를 가지는 IC 레이아웃을 설계하기에 적당하다. 그러나, 현대 제조 기술은 단일 실리콘 기판상에 몇백만개의 트랜지스터가 배치된다. 따라서 수백만개의 트랜지스터를 포함하는 IC 레이아웃을 수작업으로 그리는 것은 비록 표준 셀이 그려져야 하는 각각의 트랜지스터의 수를 감소시키기 위하여 사용될지라도, 과도한 시간이 요구되기 때문에 실용적이지 않다. 결과적으로, 다양한 컴퓨터에 의한 IC 레이아웃 설계 툴(too1)은 IC 레이아웃의 생성을 자동화하기 위하여 개발되었었다. 두가지 형태의 레이아웃 설계 툴은 리프(leaf) 셀 압축 툴 및 리프 셀 조성 툴을 포함한다. IC 레이아웃에서, 용어 ″리프 셀″은 NAND 논리 동작 또는 정보 비트 저장 같은 특정 기능을 함께 수행하는 2 내지 몇백개의 트랜지스터 그룹을 말한다.
리프 셀 압축 툴은 종래 IC 레이아웃 크기를 감소시키기 위하여 사용된다. 대부분의 리프 셀 압축 툴은 다각형 사이의 여분 공간을 제거함으로써 수직 또는 수평 방향으로 레이아웃을 압축시킨다. ″풀(full)″ 압축은 때때로 첫번째 수평 방향으로 레이아웃을 압축하고 수직 방향으로 레이아웃을 압축함으로써 제공된다. 그러나, 대부분의 리프 셀 압축 툴은 그것들이 특정 제조 과정동안 설계 규칙을 준수할때까지 IC 레이아웃의 다각형 포인트 좌표를 조절할수있어서, 현재 세트의 설계 규칙으로부터 새로운 세트의 설계 규칙으로 종래 레이아웃을 포팅(porting) 하는데 도움을 제공한다. 리프 셀 압축 툴의 상기 잇점에도 불구하고, 압축된 레이아웃은 압축이 일차원 처리이기 때문에 수작업에 의한 셀보다 크다. 또한, 비록 설계 규칙의 비선형 변화(예를들어, 접촉부 주변에서 비례적으로 증가된 금속 오버랩)가 이들 새로운 설계 규칙에서 레이아웃을 그릴때 레이아웃 설계자가 여러 결정을 하도록 할지라도 압축 툴은 종래 레이아웃 구조를 유지한다.
리프 셀 압축 툴과 대조하여, 리프 셀 조성 툴은 트랜지스터의 크기 및 상기 트랜지스터 사이의 전기 접속을 나타내는 트랜지스터 레벨 네트리스트(netlist)를 바탕으로 새로운 리프 셀 아웃을 생성하기 위한 능력을 가진다. 레이아웃 조성 시스템이 종래 레이아웃 구조를 유지할 필요가 없기 때문에, 트랜지스터의 순서를 재정렬하고, 교번하는 로우(row)에 트랜지스터를 배치하거나, 수단이 이용되는 경우 루팅을 재할당함으로써 설계 규칙 또는 회로 요구의 장점을 얻을수있다. 많은 레이아웃 조성 시스템은 레이아웃을 생성하는 마지막 단계로서 압축을 사용하지만, 상기 시스템은 여전히 단지 종래 레이아웃만을 압축하는 대조물보다 많은 압축 레이아웃을 생성할수있다.
대부분의 IC 설계 툴은 레이아웃에 포함된 다각형의 내부 표현을 형성한다. IC 레이아웃에서 다각형을 표현하기 위한 두가지 방법은 일반적인 다각형 방법 및 와이어 또는 경로 방법을 포함한다.
일반적인 다각형 방법은 IC 레이아웃에 포함된 다각형을 구성하기 위하여 사용된 사각형 또는 사다리꼴을 나타내는 꼭지점의 하나의 경사를 사용한다. 각각의 사각형 또는 사다리꼴은 동일 방향을 가지는 평행 측부를 가지며 4개의 꼭지점에 의해 형성된다. 복잡한 다각형은 서로 인접한 다수의 사다리꼴을 배치함으로써 표현된다. 일반적인 다각형 방법은 임의적이고 임의의 레이아웃 기하학 구조를 나타내기 위하여 가요성을 제공한다. 사다리꼴에서 바람직한 방향 또는 ″굽은 방향″이 없다. 즉, 사다리꼴은 특정 모서리에 관련하여 참조되지 않고 사다리꼴의 측면은 전류 흐름에 관련하여 배열되지 않는다. 그러나, 어떤 성질은 소프트웨어에서 실행하기에 어려운 일반적인 다각형 방법을 이룬다. 대부분의 조성 소프트웨어는 단일 다각형에 포함될수있는 꼭지점의 수를 제한하기 때문에, 다수의 사다리꼴을 포함하는 몇몇의 복잡한 다각형은 보다 작은 다각형으로 분열되어야 한다. 많은 사다리꼴 또는 직사각형으로 다각형을 분리할 필요성은 그 목적을 흐리게 하고 저항 또는 트랜지스터 장치 크기 같은 유용한 특성을 결정하기 어렵게 한다. 또한, 다각형의 비교적 간단한 변화는 사다리꼴 표현을 대규모로 재구성하게 한다. 많은 툴은 사다리꼴로부터 만들어진 비직교성 기하학 구조를 조종하기 위하여 요구된 알고리듬이 복잡하기 때문에 단지 사각형만을 사용한다. 다량의 사다리꼴 또는 사각형이 모든 가장 간단한 다각형을 표현하기 위하여 요구되고, 와이어에서 굴곡부를 삽입하는 것같은 유용한 동작은 그것들이 이어진 사다리꼴 리스트에서 많은 유사성을 가지지 않기 때문에 어렵다. 최종적으로, 일반적인 다각형 방법의 몇몇 실행은 다각형 수를 증가시키고 레이아웃을 나타내기 위하여 보다 많은 데이타를 요구하는 다각형 사이의 임의의 사용되지 않은 공간을 포함하는 전체 설계 공간을 나타낸다.
와이어 또는 경로 방법은 중심 라인을 따라 각각의 포인트에 대하여 중심 라인 및 다각형 폭을 사용하여 다각형을 나타낸다. 이런 방법의 간략성은 조성 툴에서 쉽게 실행되고 확산 아일랜드(island) 사이의 루팅을 간략화할수있다. 또한, 경로의 폭 및 저항은 쉽게 계산될수있다. 대부분의 레이아웃 기하학적 구조는 와이어를 연결시키거나 연이어 와이어를 배치하지 않고 표현될수있고, 이런 방법은 많은 루팅 툴에 사용된다. 그러나, 경로 방법은 8각형 모양 접촉부, 불규칙한 모양의 확산 아일랜드, 또는 폭이 변하는 와이어 같은 보다 복잡한 모양에는 적당하지 않은 평행 측면을 다각형이 가질 것을 요구한다.
본 발명은 집적 회로, 특히 집적 회로 레이아웃에서 다각형을 표현하기 위한 방법 및 장치에 관한 것이다.
도 1은 본 발명의 실시예에 따른 표준 방향을 도시한 도.
도 2는 본 발명의 실시예에 따라 방향이 형성된 라인 세그먼트 및 인접 꼭지점을 나타낸 도.
도 3은 본 발명의 실시예에 따른 와이어를 도시한 도.
도 4a는 본 발명의 실시예에 따른 꼭지점 데이타 구조를 도시한 도.
도 4b는 본 발명의 실시예에 따른 방향이 형성된 라인 세그먼트 데이타 구조를 도시한 도.
도 4c는 본 발명의 실시예에 따른 와이어 세그먼트 데이타 구조를 도시한 도.
도 4d는 본 발명의 실시예에 따른 와이어 데이타 구조를 도시한 도.
도 4e는 본 발명의 실시예에 따른 다각형 데이타 구조를 도시한 도.
도 4f는 본 발명의 실시예에 따른 브랜칭(branching) 데이타 구조를 도시한 도.
도 4g는 본 발명의 실시예에 따른 측면 브랜칭 데이타 구조를 도시한 도.
도 5는 본 발명의 실시예에 따른 와이어 세그먼트로 구성된 다각형을 도시한 도.
도 6a-6e는 본 발명의 실시예에 따른 도 5의 다각형과 연관된 데이타 구조 세트를 도시한 도.
도 7은 본 발명의 실시예에 따른 와이어 세그먼트로 구성된 제 2 다각형을 도시한 도.
도 8은 본 발명의 실시예에 따른 와이어 세그먼트로 구성된 확산 아일랜드를 도시한 도.
도 9a는 본 발명의 실시예에 따른 방향이 형성된 라인 세그먼트 및 방향 키를 도시한 도.
도 9b는 본 발명의 실시예에 따른 와이어 세그먼트 및 방향 키를 도시한 도.
도 10은 본 발명의 실시예에 따른 와이어 세그먼트를 사용하여 구성된 IC 레이아웃의 일부를 도시한 도.
도 11은 본 발명의 실시예에 따른 다각형 간격을 결정하기 위하여 배제 지역의 사용을 도시한 도.
도 12는 본 발명의 실시예에 따른 다각형 사이의 간격 검사를 수행하기 위한 방법을 도시한 흐름도.
도 13a는 본 발명의 실시예에 따른 와이어 세그먼트를 사용하여 구성된 와이어를 도시한 도.
도 13b는 본 발명의 실시예에 따른 도 13a의 와이어의 다각형 표현을 도시한 도.
도 14는 본 발명의 실시예가 실행된 컴퓨터 시스템의 블록도.
IC 레이아웃 조성 툴 및 종래 방법의 제한점에서 다각형을 표현하기 위하여, IC 레이아웃에서 다각형을 표현하기 위한 다른 방법이 매우 필요하다.
본 발명의 일측면에 따라, 한가지 방법이 IC 레이아웃의 데이타 표현을 위하여 제공된다. 컴퓨터 시스템은 메모리 및 상기 메모리에 결합된 하나 이상의 프로세서를 포함한다. 메모리는 하나 이상의 프로세서에 의해 실행될때 하나 이상의 프로세서가 몇몇 단계를 수행하도록 하는 한세트의 명령을 포함한다. 첫째, IC 레이아웃에 의해 표현될 IC 장치의 세트를 나타내는 다각형과 연관된 다각형 데이타는 다각형이 하나 이상의 와이어에 의해 표현되는 경우 생성된다. 그 다음, 와이어 데이타는 하나 이상의 와이어를 나타내고 다각형 데이타에 대해 하나 이상의 기준을 포함하도록 형성되고, 여기서 각각의 와이어는 하나 이상의 와이어 세그먼트에 의해 표현된다. 와이어 세그먼트 데이타는 각각의 와이어에 대하여 하나 이상의 와이어 세그먼트를 나타내고 와이어 데이타에 대해 하나의 기준을 포함하도록 생성된다. 다각형 데이타에서 적어도 하나의 기준은 와이어 데이타를 참조하도록 생성된다. 마지막으로, 와이어 데이타에서 적어도 하나의 기준은 와이어 세그먼트 데이타를 참조하도록 생성된다.
본 발명의 다른 측면에 따라, 다각형 데이타의 유효성 검사를 수행하기 위한 방법이 제공된다. 첫째, 제 1 다각형 및 제 2 다각형은 검사될 하나 이상의 다각형으로부터 선택된다. 그다음, 제 1 다각형으로부터 제 2 다각형으로 표준 방향이 결정된다. 최종적으로, 제 1 다각형으로부터 제 2 다각형으로 표준 방향을 바탕으로, 제 1 다각형 및 제 2 다각형 사이의 공간이 소정 간격 기준 세트를 만족하는지 결정된다. 만약 제 1 다각형 및 제 2 다각형 사이의 간격이 소정 간격 기준 세트를 만족하지 않으면, 제 2 다각형은 제 2 다각형에 가장 밀접한 제 1 다각형의 두 측면 방향과 반대인 방향으로 제 1 다각형에 관련하여 이동된다.
본 발명의 실시예는 실시예에 의해 도시되었지만 첨부 도면의 특징으로 제한되지 않고 유사 참조 번호는 유사 엘리먼트를 나타낸다.
IC 레이아웃에서 다각형을 표현하기 위한 새로운 방법이 기술된다. 설명을 위한 다음 설명에서, 특정 항목은 본 발명의 이해를 제공하기 위하여 나타낸다. 그러나, 본 발명이 이들 특정 항목없이 실행될수있다는 것이 명백하다. 다른 예에서, 잘 공지된 구조 및 장치는 본 발명을 명확하게 하기 위하여 블록 다이어그램 형태로 도시된다.
일반적으로, 본 발명의 실시예에 따라, IC 레이아웃의 다각형은 하나 이상의 와이어 세그먼트에 의해 각각 표현된 하나 이상의 와이어에 의해 표현된다. 각각의 와이어 세그먼트는 한쌍의 방향이 설정된 라인 세그먼트로 형성된다. 새로운 데이타 구조는 와이어, 와이어 세그먼트 및 방향이 설정된 라인 세그먼트를 표현하는 데이타를 유지하기 위하여 제공된다. 데이타 구조는 IC 레이아웃상 유효성 검사를 수행하기 위하여 IC 레이아웃 조성동안 사용된다.
1) 표준 방향.
도 1에 도시된 바와같이, 표준 방향은 소정 방향 키(100)에 관련하여 IC 레이아웃 기하학적 방향에 관한 것이다. 본 발명의 일실시예에 따라, IC 레이아웃 기하학적 구조는 8개의 표준 방향중 하나로 방향이 설정되고, 각각의 표준 방향은 45의 배수를 나타낸다. 방향 키(100) 상부에서 시계 방향으로 진행하여, 표준 방향은 (상부), (우측 상부), (우측), (우측 하부), (하부), (좌측 하부), (좌측) 및 (좌측 상부)를 포함한다.
표준 방향으로 설정된 IC 레이아웃 기하학적 구조외에, IC 레이아웃 지형 사이의 관계 또한 표준 방향 측면에서 기술된다. 예를들어, 도 2에 도시된 바와같이, 라인 세그먼트(200)는 단부 꼭지점(202 및 204)에 의해 형성된다. 본 발명의 실시예에 따라, 라인 세그먼트(200)의 표준 방향은 단부 꼭지점(202)에 관련하여 단부 꼭지점(204)의 위치를 바탕으로 한다. 따라서, 라인 세그먼트(200)는 방향 화살표(205)에 의해 지시된 바와같이 (우측 상부) 방향으로 방향이 설정된다. 라인 세그먼트가 꼭지점일수있는 방향에는 제한이 없다. 예를들어, 만약 단부 꼭지점(204)이 단부 꼭지점(202)의 좌측 아래에 있다면, 라인 세그먼트(200)의 표준 방향은 (좌측 하부)이다. 게다가, 꼭지점(206)은 라인 세그먼트(200)의 좌측에 배치되고 꼭지점(208)은 라인 세그먼트(200)의 우측 위(우측 상부)에 배치된다. 이 방법은 라인 세그먼트(200) 및 꼭지점(206) 사이의 간격이 이후에 기술될 바와같은 소정 간격 기준 세트를 만족하는지 결정하기 위하여 유용하다.
상기된 바와같이, IC 레이아웃 다각형은 하나 이상의 와이어에 의해 표현되고 각각의 와이어는 하나 이상의 와이어 세그먼트에 의해 표현된다. 본 발명의 실시예에 따라, 각각의 와이어 세그먼트는 4개의 측부, 두개의 측면(좌측 및 우측) 및 두개의 단부면(제 1 및 제 2)을 가진다. 측면은 평행하게 될 것을 요구하지 않거나 일치하는 단부점을 가지지 않는 실질적으로 동일 방향으로 방향이 설정된 한쌍의 방향이 설정된 에지에 의해 표현된다. 본 발명의 일실시예에 다라, 좌측 및 우측면은 서로에 대하여 45도의 배수 각도이지만, 단부면은 서로에 관련하여 임의의 각일수있다. 일반적으로, 단부면은 와이어의 노출된 단부에서 45도의 배수이고 ″내부″ 단부면이 임의의 각일수있다. 라인 세그먼트를 사용하여, 와이어 세그먼트는 도 1을 참조하여 이미 기술된 바와같이 임의의 방향의 꼭지점일수있다. 본 발명의 일실시예에 따라, 와이어 세그먼트상 모든 꼭지점들은 각각의 면이 영이 아닌 길이이고 한정된 방향을 가지는 것을 보장하기 위하여 일치하지 않는다.
도 3은 본 발명의 실시예에 따라 45도 각도에서 와이어 세그먼트(302)에 결합되는 와이어 세그먼트(302) 및 와이어 세그먼트(304)로 구성된 와이어(300)를 도시한다. 와이어 세그먼트(302)는 와이어 세그먼트(302)의 좌측면을 구성하는 제 1 방향 에지(306), 및 와이어 세그먼트(302)의 우측면을 구성하는 제 2 방향 에지(308)로 구성된다. 와이어 세그먼트(302)는 또한 제 1 단부면(310) 및 제 2 단부면(312)을 포함한다. 양쪽 방향의 에지(306 및 308)는 (하부) 방향을 가리킨다. 따라서, 와이어 세그먼트(302)는 또한 (하부) 방향을 가리킨다.
와이어 세그먼트(304)는 제 1 방향 에지(314) 및 제 2 방향 에지(316)으로 구성된다. 양쪽 방향 에지(314, 316)는 (우측 하부) 방향이고, 따라서 와이어 세그먼트(304)가 (우측 하부) 방향으로 방향이 설정된다. 와이어 세그먼트(304)는 와이어 세그먼트(302)의 제 2 단부면과 일치하는 제 1 단부면(312), 및 제 2 단부면(318)을 포함한다.
2) 데이타 구조
본 발명의 실시예에 따라, 새로운 데이타 구조 아키텍쳐는 도 4a-4g에 의해 표현된 바와같이 IC 레이아웃에서 다각형을 나타내기 위하여 제공된다. 본 발명의 일실시예에 따라, IC 레이아웃의 각각의 다각형은 하나 이상의 와이어에 의해 표현된다. 각각의 와이어는 한쌍의 방향이 설정된 라인 세그먼트에 의해 각각 표현된 하나 이상의 와이어 세그먼트에 의해 표현된다. 각각의 와이어 세그먼트는 포함된 와이어를 참조하여 각각의 와이어는 포함된 다각형을 참조한다. 따라서, 단일 와이어 세그먼트에 대한 기준을 제공하여, 전체 다각형이 배치되고 조정된다.
도 4a는 본 발명의 실시예에 따른 꼭지점 데이타 구조(400)의 내용을 도시한다. 꼭지점 데이타 구조(400)는 IC 레이아웃상 꼭지점에 대한 X 및 Y 좌표(X COORDINATE, Y COORDINATE)를 나타냄으로써 IC 레이아웃의 꼭지점 위치를 나타낸다.
도 4b는 방향이 설정된 라인 세그먼트 데이타 구조(410)의 내용을 도시한다. 방향이 설정된 라인 세그먼트 데이타 구조(410)는 대응하는 방향이 설정된 라인 세그먼트의 제 1 단부 꼭지점(END1) 및 제 2 단부 꼭지점(END2) 양쪽을 나타낸다. 방향이 설정된 라인 세그먼트 데이타 구조(410)는 방향이 설정된 라인 세그먼트의 방향(DIRECTION)을 나타낸다. 상기된 바와같이, 방향이 설정된 라인 세그먼트는 도 1에 도시된 바와같이 8개의 미리 설정된 방향중 임의의 한 방향으로 이루어진다.
방향이 설정된 라인 세그먼트 데이타 구조(410)는 또한 직교 플래그(ORTHO) 및 8분 플래그(OCTANT)를 나타낸다. 직교 플래그는 방향이 설정된 라인 세그먼트가 90도의 배수인 각도로 방향이 설정되는지를 가리키는 부울(BOOLEAN) 플래그이고 8분 플래그는 방향이 설정된 라인 세그먼트가 45도의 배수인 각도로 방향이 설정되는지를 가리키는 부울 플래그이다. 본 발명의 실시예에 따라, 만약 직교나 8분 플래그가 설정되지 않으면, 방향이 설정된 라인 세그먼트는 방향이 설정된 라인 세그먼트의 좌표를 계산하기 위하여 몇몇 환경에서 플로팅(floating) 꼭지점 계산을 요구하는 ″홀수″ 각도, 즉 45도 또는 90도가 아닌 각도로 방향이 설정된다.
도 4c는 와이어 세그먼트의 좌측 에지(left EDGE) 및 우측 에지(right EDGE)를 나타내는 와이어 세그먼트 데이타 구조(420)의 내용을 도시한다. 양쪽 좌측 에지 및 우측 에지 각각은 방향이 설정된 라인 세그먼트 데이타 구조(410)를 참조한다. 와이어 세그먼트 데이타 구조(420)는 이중으로 연결된 리스트를 형성하는 다음 와이어 세그먼트(NEXT WIRE SEGMENT) 및 이전 와이어 세그먼트(PREVIOUS WIRE SEGMENT)에 대한 기준을 포함한다. 와이어의 제 1 와이어 세그먼트에 대한 와이어 세그먼트 데이타 구조는 와이어 세그먼트가 이전 와이어 세그먼트를 참조하지 않는 것을 가리키도록 미리 결정된 값을 나타낸다. 본 발명의 일실시예에 따라, 눌(NULL) 값은 소정 값으로서 사용된다. 유사하게, 와이어의 최종 와이어 세그먼트에 대한 와이어 세그먼트 데이타 구조는 와이어 세그먼트가 다음 와이어 세그먼트를 참조하지 않는 것을 가리키도록 소정 값을 가리킨다. 비록 와이어 데이타 구조(420)의 실시예가 이중으로 연결된 리스트의 내용으로 기술되었지만, 이중으로 연결된 리스트는 요구되지 않는다.
와이어 세그먼트 데이타 구조(420)는 만약 현재 와이어 세그먼트의 노출된 단부면이 브랜치를 형성하기 위하여 다른 와이어의 측면과 접촉하면 적절한 브랜칭 데이타 구조에 대한 기준(브랜칭)뿐 아니라 와이어 세그먼트를 포함하는 부모 와이어(PARENT WIRE)에 대한 기준을 포함한다. 브랜칭 데이타 구조의 내용은 이후에 기술된다. 브랜칭 데이타 구조는 메모리를 절약하기 위하여 브랜칭을 가지지 않는 와이어 세그먼트에 할당되지 않는다.
도 4d는 와이어 데이타 구조(430)의 내용을 도시한다. 와이어 데이타 구조(430)는 와이어를 식별하는 브랜치 번호(BRANCH NUMBER)뿐 아니라 부모 다각형(PARENT POLYGON)에 대한 기준을 나타낸다. 와이어 데이타 구조(430)는 와이어의 와이어 세그먼트 모두를 감싸는 바운딩 박스(BBX)를 나타낸다. 바운딩 박스는 비록 와이어가 의문 지역에 의해 리턴될지라도, 만약 와이어 세그먼트가 의문 꼭지점에 충분히 가까이 있지 않다면, 와이어의 세그먼트가 검사될 필요가 없도록 지역의 빠른 의문 검사를 허용한다. 본 발명의 일실시예에 따라, 바운딩 박스(BBX)는 바운딩 박스의 좌측, 하부, 우측 및 상부 좌표에 대응하는 4개의 정수로서 실행된다.
와이어 데이타 구조(430)는 제 1 단부에 부착된 와이어(WIRE ATTACHED TO FIRST END) 및 제 2 단부에 부착된 와이어(WIRE ATTACHED TO SECOND END)에 대한 기준뿐 아니라 와이어의 제 1 와이어 세그먼트(FIRST WIRE SEGMENT) 및 최종 와이어 세그먼트(LAST WIRE SEGMENT)에 대한 기준을 포함한다.
도 4e는 와이어 데이타 구조(430)에 관련하여 상기된 바와같이 브랜치 번호에 의해 다각형의 다각형의 일부 와이어 모두를 나타내는 바운딩 박스(BBX) 및 브랜치 번호 어레이(ARRAY OF BRANCH NUMBERS)를 나타내는 다각형 데이타 구조(440)의 내용을 도시한다. 본 발명의 일실시예에 따라, 다각형 데이타 구조(440)는 유일하게 다각형을 식별하기 위하여 사용된 다각형 번호(POLYGON NUMBER)뿐 아니라 다각형에 대한 대응하는 처리 층(LAYER)에 대한 기준을 포함한다. 예를들어, 이런 정보는 특정 처리 층에 대한 다각형 모두를 나타내는 리스트로 사용될수있다.
도 4f는 브랜치가 본 발명의 실시예에 따라 다각형에 형성될때 사용된 브랜칭 데이타 구조(450)의 내용을 도시한다. 브랜치는 와이어 세그먼트의 노출된 단부면이 다른 와이어의 측면과 접촉할때 형성된다. 브랜칭 데이타 구조(450)는 각각 와이어 세그먼트의 제 1(END1 BRANCH) 및 제 2(END2 BRANCH) 단부에 부착된 다른 와이어 세그먼트에 대한 기준뿐 아니라 부모 와이어 세그먼트(PARENT WIRE SEGMENT)에 대한 기준을 나타낸다. 브랜칭 구조(450)는 와이어 세그먼트로부터 제 1 및 최종 좌측 브랜치(FIRST left BRANCH, LAST left BRANCH) 및 제 1 및 최종 우측 브랜치(FIRST right BRANCH, LAST right BRANCH)에 대한 기준을 포함한다. 즉, 이들 데이타 구조 엘리먼트는 특정 와이어 세그먼트가 측면중 하나상 와이어 세그먼트와 교차하는 다른 와이어 세그먼트를 가질때 측면 브랜칭 구조를 참조한다. 본 발명의 일실시예에 따라, 임의의 수의 브랜치는 와이어 세그먼트의 측면에 부착될수있지만, 와이어의 단부면은 단지 하나의 다른 와이어 세그먼트에 부착될수있다.
도 4g는 다른 와이어 세그먼트가 부착되는 부모 와이어 세그먼트의 라인 세그먼트(PARENT LINE SEGMENT)의 라인 세그먼트뿐 아니라 부모 와이어 세그먼트에 부착된 브랜치의 일부인 와이어 세그먼트(OTHER WIRE SEGMENT)에 대한 기준을 나타낸다. 측부 브랜칭 구조(460)는 다른 와이어 세그먼트가 부울 플래그(ON left EDGE)를 바탕으로 부모 와이어 세그먼트의 좌측부상에 부착하는지를 나타낸다. 측부 브랜칭 구조(460)는 다른 와이어 세그먼트가 부착되는 경우 부모 와이어 세그먼트상 위치를 나타내는 제 1 측부 꼭지점(FIRST SIDE POINT) 및 제 2 측부 꼭지점(SECOND SIDE POINT)뿐 아니라 다음 측부 브랜치(NEXT SIDE BRANCH) 및 이전 측부 브랜치(PREV SIDE BRANCH) 데이타 구조에 대한 기준을 포함한다. 측부 꼭지점은 측부 브랜치 리스를 짧게하는데 도움을 제공하고; 제 1 측부 꼭지점은 부모 와이어 세그먼트의 단부1에 더 가까워진다.
상기된 데이타 구조는 도 5를 참조하여 기술되고 다각형(500)은 본 발명의 실시예에 따라 3개의 와이어(WIRE A, WIRE B 및 WIRE C)로부터 구성된다. 각각의 와이어(WIRE A, WIRE B 및 WIRE C)는 WIRE SEGMENT A, WIRE SEGMENT B 및 WIRE SEGMENT C로서 식별되는 단일 와이어 세그먼트로 구성된다.
WIRE SEGMENT A는 방향 화살표에 의해 지시된 바와같이 (상부) 방향으로 모두 지향된 두개의 방향이 설정된 라인 세그먼트(a1및 a2)로 구성된다. WIRE SEGMENT B는 양쪽이 (좌측) 방향으로 지향된 방향이 설정된 라인 세그먼트(b1및 b2)로 구성된다. WIRE B는 꼭지점(d1및 d2)에 의해 형성된 위치에서 방향이 설정된 라인 세그먼트(a1)상 WIRE A와 결합된다. WIRE SEGMENT C는 양쪽이 (우측) 방향으로 지향된 방향이 설정된 라인 세그먼트(c1및 c2)로 구성된다. WIRE C는 꼭지점(e1및 e2)에 의해 형성된 위치에서 방향이 설정된 라인 세그먼트(a1)상 WIRE A와 결합된다. 바운딩 박스(BBXA, BBXB, BBXC)는 각각 WIRE A, WIRE B 및 WIRE C의 내용을 형성하고, 바운딩 박스(BBXP)는 다각형(500)의 내용을 형성한다.
본 발명의 일실시예에 따라, 다각형에서 와이어 모두는 논리 관계를 공유한다. 예를들어, 특정 다각형에 대하여, 모든 와이어는 물리적으로 연속적이고 전기적 특성을 공유한다. 다른 다각형에 대하여, 와이어는 물리적 연관을 공유하지 않지만, 예를들어 접촉부 그룹의 경우 전기적으로 접속될수있다. 다른 한편, 한세트의 와이어는 상기 와이어를 가지는 편리성이 단일 다각형을 공유하기 때문에 하나의 다각형으로 논리적으로 그룹지어질수있다. 예를들어, 비록 물리적으로 또는 전기적으로 연관되지는 않지만, 확산 아일랜드상 모든 폴리실리콘 게이트는 함께 확산 아일랜드상 폴리실리콘 게이트 모두를 조정하는 편리성 때문에 단일 다각형에 포함될수있다.
본 발명의 실시예에 따른 다각형(500)을 나타내기 위하여 생성된 데이타 구조 세트는 도 6a-6e에 도시된다. 도 6a는 다각형(500)에 대한 다각형 데이타 구조(600)를 도시한다. 다각형 데이타 구조(600)는 3개의 와이어: WIRE A, WIRE B 및 WIRE C를 포함한다. 다각형 데이타 구조(600)는 또한 다각형(500)이 확산 층 기하학 구조를 나타내고 다각형 번호 1을 가지는 것을 나타낸다.
와이어 데이타 구조(610)는 WIRE A에 대해 생성된다. 유사하게, 와이어 데이타 구조(620, 630)는 각각 WIRES B 및 C에 대해 생성된다. 와이어 세그먼트 데이타 구조(640)는 WIRE SEGMENT A에 대해 생성된다. 와이어 세그먼트 데이타 구조(650)는 WIRE SEGMENT B에 대해 생성된다. 최종적으로, 와이어 데이타 구조(660)는 WIRE SEGMENT C에 대해 생성된다. 유사하게, 브랜칭 데이타 구조(660, 670, 680)는 각각의 와이어 세그먼트에 대해 생성된다. 게다가, 두개의 측부 브랜치 데이타 구조(690 및 695)는 WIRE B 및 WIRE C가 WIRE A의 방향이 설정된 에지(a1)에 따라 WIRE A와 접속하기 때문에 WIRE SEGMENT A에 대하여 생성된다.
도 7은 본 발명의 실시예에 따른 두개의 와이어(702 및 704)로부터 구성된다. 와이어(702 및 704)는 한쌍의 방향이 설정된 라인 세그먼트로 각각 구성된 한세트의 와이어 세그먼트로 구성된다. 방향이 설정된 라인 세그먼트의 방향은 화살표(706)에 의해 지시된다.
다각형(700)은 본 발명의 일실시예에 따라, 다각형 또는 금속 층 기하학적 구조를 나타내는 와이어 세그먼트를 사용하여 구성된 몇몇 다른 형태의 IC 레이아웃 기하학 구조를 포함한다. 접촉 엔클로저(708)는 급커브 경로(710)를 통하여 와이어(704)에 접속된다. 와이어(704)는 3개의 와이어 세그먼트(714, 715 및 716)로 구성된 8분 모양 접촉 엔클로저(712)를 포함한다. 본 발명의 실시예 및 세그먼트(714 및 716)에 의해 도시된 바와같이, 와이어 세그먼트를 구성하기 위하여 사용된 방향이 설정된 라인 세그먼트는 평행하지 않거나 인접한 세그먼트와 일치하는 단부점을 가진다. 본 발명의 이런 측면은 와이어 세그먼트를 사용하여 구성될 넓은 범위의 IC 레이아웃 기하학 구조를 허용한다.
도 8은 본 발명의 실시예에 따른 와이어 세그먼트로 구성된 IC 레이아웃 확산 아일랜드(800)를 도시한다. 확산 아일랜드(800)는 확산 기하학 구조를 나타내는 확산 영역(802)을 포함한다. 확산 아일랜드(800)는 폴리실리콘 기하학 구조를 나타내는 다각형 영역(804)을 포함한다. 확산 아일랜드(800)는 일련의 접촉부(806)를 포함한다. 마지막으로, 확산 아일랜드(800)는 접촉부(810)를 포함하는 웰 타이(808)를 포함한다.
확산 아일랜드(800)는 3개의 다각형에 의해 표현된다. 확산 아일랜드(800)의 불규칙한 모양에도 불구하고, 하나의 다각형은 확산 영역(802) 모두를 포함하고 와이어 세그먼트(812), 와이어 세그먼트(814) 및 와이어 세그먼트(816)로 구성된다. 다른 다각형은 폴리실리콘 영역(804)을 모두 포함하고 각각의 폴리실리콘 게이트에 대하여 하나인 4개의 와이어로 구성된다. 다른 다각형은 웰 타이(808)에 포함된 접촉부(810)뿐 아니라 접촉부(806) 모두를 포함한다. 접촉부(806)는 공통 전기 특성으로 인해 단일 다각형으로 형성되거나 선택적으로, 분리된 다각형으로 형성될수있다. 예를들어, 만약 폴리실리콘 게이트가 측부상에 하나 이상의 접촉부를 가지면, 측부상 접촉부는 접촉 지역(사각형/팔각형 등)당 하나의 와이어를 가지는 하나의 다각형으로 표현될수있다.
3) IC 레이아웃 조성동안 데이타 구조의 사용
본 발명의 실시예에 따라, 상기된 데이타 구조는 다각형 폭, 간격 및 접촉 엔클로저 같은 레잉아웃 특성이 소정 설계 규칙을 만족시키는 것을 증명하기 위하여 IC 레이아웃 조성동안 사용된다. 여기에 기술된 바와같은 표준 방향의 개념은 레이아웃에 요구된 전체 검사 수를 최소화하는데 도움을 주기 때문에 이런 검사 형태에서 중요한 측면이다. IC 레이아웃 증명과 관련하여, 전체적인 검사는 예를들어 다른 물체에 다각형의 가장 가까운 측면만을 검사하는 것과는 달리, IC 레이아웃에 포함된 다른 물체에 관련하여 다각형의 모든 측부를 검사하는 과정에 관한 것이다.
a. 라인 세그먼트로부터 꼭지점으로 표준 방향 결정
본 발명의 실시예에 따라, 3개의 반쪽 평면 검사까지는 방향이 설정된 라인 세그먼트로부터 임의의 꼭지점으로 표준 방향을 결정하기 위하여 사용된다. 제 1 반쪽 평면 검사는 임의의 꼭지점이 방향이 설정된 라인 세그먼트의 좌측, 우측 또는 상부상에 있는지를 결정한다. 제 2 반쪽 평면 검사는 임의의 꼭지점이 방향이 설정된 라인 세그먼트의 제 1 단부점 위 또는 아래에 있는지 결정한다. 제 3 반쪽 평면 검사는 임의의 꼭지점이 방향이 설정된 라인 세그먼트의 제 2 단부점 위 또는 아래에 있는지 결정한다. 3개의 반쪽 평면 검사 결과를 평가함으로써, 방향이 설정된 라인 세그먼트에 관한 임의의 꼭지점 위치로 인한 임의의 모호성은 해결된다.
각각의 반쪽 평면 검사는 방향이 설정된 라인 세그먼트에 관련하여 임의의 꼭지점의 도트 프로덕트(dot product)를 계산하는 것을 포함한다. 반쪽 평면의 경계를 나타내는 라인 세그먼트는 반시계 방향으로 90도 회전되고 임의의 꼭지점은 새로운 라인 세그먼트에 투영된다. 그 다음 도트 프로턱트의 부호는 임의의 꼭지점이 반쪽 평면 경계(+1)의 좌측, 경계(0)상, 또는 경계(-1)의 우측상에 있는지를 결정한다. 3개의 반쪽 평면 경계는 각각 본래의 라인 세그먼트, 제 1 단부점을 통하여 통과하고 90도 회전된 라인 세그먼트, 및 제 2 단부점을 통하여 통과하고 90도 회전된 라인 세그먼트이다.
예를들어, 도 9a는 제 1 단부점(902) 및 제 2 단부점(904)에 의해 형성된 방향이 설정된 라인 세그먼트(900)를 도시한다. 방향이 설정된 라인 세그먼트(900) 주변 영역은 도 1의 방향 키(100)와 대응한다. 특히, 영역(906)은 방향이 설정된 라인 세그먼트(900)에 관련하여 상부(up)인 영역을 한정한다. 영역(908)은 방향이 설정된 라인 세그먼트(900)의 상부 및 우측(up, right)인 영역을 한정한다. 영역(910)은 방향이 설정된 라인 세그먼트(900)에 관련하여 우측(right)인 영역을 한정한다. 영역(912)은 방향이 설정된 라인 세그먼트(900)의 우측 하부(down, right)인 영역을 한정한다. 영역(914)은 방향이 설정된 라인 세그먼트(900)에 관련하여 하부(down)인 영역을 한정한다. 영역(916)은 방향이 설정된 라인 세그먼트(900)의 좌측 하부(down, left)인 영역을 한정한다. 영역(918)은 방향이 설정된 라인 세그먼트(900)의 좌측인 영역을 한정한다. 마지막으로, 영역(920)은 방향이 설정된 라인 세그먼트(900)의 좌측 상부(up, left)인 영역을 한정한다.
임의의 꼭지점(925) 및 방향이 설정된 라인 세그먼트(900) 사이의 표준 방향을 결정하기 위하여, 3개의 반쪽 평면이 사용된다. 제 1 반쪽 평면 검사는 방향이 설정된 라인 세그먼트(900)의 좌측, 우측 또는 상부상에 있는지를 결정한다. 도 9a에 도시된 바와같이, 꼭지점(925)은 방향이 설정된 라인 세그먼트(900)의 좌측에 있다. 이것은 제 1 반쪽 평면 검사의 완료때, 꼭지점(925)이 영역(916, 918 또는 920)에 배치될수있는 것을 의미한다.
제 2 반쪽 평면 검사는 꼭지점(925)이 방향이 설정된 라인 세그먼트(900)의 제 1 단부점(902) 상부 또는 하부에 있는지를 결정한다. 제 2 반쪽 평면 검사 결과는 꼭지점(925)이 제 1 단부 꼭지점(902)상에 있는 것을 가리키고, 상기 꼭지점(925)이 영역(916)에 배치될수없고 영역(918 또는 920)에 배치되어야 하는 것을 의미한다. 제 3 반쪽 평면 검사는 꼭지점(925)이 제 2 단부점(904) 위 또는 아래에 있는지를 결정한다. 도시된 바와같이, 제 2 반쪽 평면 검사는 꼭지점(925)이 제 2 단부점(904) 아래에 있는 것을 가리키고, 상기 꼭지점(925)은 영역(918)에 배치되어야 하거나, 방향이 설정된 라인 세그먼트(900)의 좌측에 있어야 하는 것을 의미한다.
b. 와이어 세그먼트로부터 꼭지점으로 표준 방향 결정
IC 레이아웃 증명동안 간격 검사를 수행하기 위하여, 다각형 사이의 거리가 결정되어야 하고 적용된 설계 규칙에 의해 요구된 최소 사양과 비교되어야 한다. 통상적으로, 간격 검사는 다각형 및 다른 다각형상 선택된 꼭지점 사이에서 수행된다.
본 발명의 실시예에 따라, 기껏, 다각형의 두개의 면만이 꼭지점에 대하여 검사될 필요가 있도록 와이어 세그먼트로부터 꼭지점으로 표준 방향을 결정하기 위한 방법이 제공된다. 세그먼트면으로부터 임의의 꼭지점으로 표준 바양의 4개의 검사는 와이어 세그먼트로부터 꼭지점으로 표준 방향을 결정하기 위하여 수행되고 꼭지점이 와이어 세그먼트 내측 또는 외측에 배치되는지에 대한 임의의 모호성을 해결한다.
도 9b는 좌측면(956), 우측면(958), 제 1 단부면(960) 및 제 2 단부면(962)에 의해 형성된 와이어 세그먼트(952)를 도시한다. 와이어 세그먼트(952) 주변 영역은 도 1의 방향 키(100)에 대응한다. 특히, 영역(964)는 와이어 세그먼트(952)에 관련하여 상부인 영역을 한정한다. 영역(966)은 와이어 세그먼트(952)에 관련하여 우측 상부인 영역을 한정한다. 영역(968)은 와이어 세그먼트(902)에 관련하여 우측인 영역을 한정한다. 영역(920)은 와이어 세그먼트(952)에 관련하여 우측 아래인 영역을 한정한다. 영역(972)는 와이어 세그먼트(952)에 관련하여 하부인 영역을 한정한다. 영역(974)은 와이어 세그먼트(952)에 관련하여 좌측 하부인 영역을 한정한다. 마지막으로, 영역(976)은 와이어 세그먼트(952)에 관련하여 좌측인 영역을 한정한다. 영역(978)은 와이어 세그먼트(952)에 관련하여 좌측 상부인 영역을 한정한다.
예를들어, 와이어 세그먼트(952)로부터 꼭지점(980)으로 표준 방향이 결정되는 것을 가정한다. 좌측면(956)에 관련하여 꼭지점(980)의 제 1 표준 방향 검사는 꼭지점(980)이 좌측면(956)의 좌측, 우측 또는 상부상에 있는지를 결정하기 위하여 수행된다. 이런 상황에서, 제 1 표준 방향 검사는 꼭지점(980)이 좌측면(956)의 우측에 있는 것을 가리킨다. 따라서, 제 1 표준 방향 검사의 결과를 바탕으로, 꼭지점(980)은 영역(964, 966, 968, 970, 972)내에 또는 와이어 세그먼트(952)내에 배치되어야 한다.
우측면(958)에 관련하여 꼭지점(980)의 제 2 표준 방향 검사는 꼭지점(980)이 우측면(958)의 좌측, 우측 또는 상부에 있는지를 결정하기 위하여 수행된다. 이런 상황에서, 제 2 표준 방향 검사는 꼭지점(980)이 우측면(958)의 좌측에 있는 것을 가리킨다. 따라서, 수행된 제 1 및 제 2 표준 방향 검사 결과를 바탕으로, 꼭지점(980)은 영역(964, 972) 또는 와이어 세그먼트(952)내에 배치되어야 한다.
제 1 단부면(960)에 관련하여 꼭지점(980)의 제 3 표준 방향 검사는 꼭지점(980)이 제 1 단부면(960)의 좌측, 우측 또는 상부에 있는지를 결정하기 위하여 수행된다. 이런 상황에서, 제 3 표준 방향 검사는 꼭지점(980)이 제 1 단부면(960)의 좌측에 있는 것을 가리킨다. 그러므로, 3개의 표준 방향 검사 결과를 바탕으로, 꼭지점(980)은 와이어 세그먼트(952)에 관련하여 아래 또는 영역(972)내에 배치되어야 한다.
상기된 특정 시나리오에 대하여, 단지 3개의 표준 방향 검사는 와이어 세그먼트로부터 꼭지점으로 표준 방향을 명백하게 결정하기 위하여 요구된다. 그러나, 몇몇 상황에서 제 4 표준 방향 검사는 와이어 세그먼트 및 꼭지점 사이의 표준 방향을 명확하게 결정하기 위하여 요구된다. 예를들어, 제 1 단부면(960)에 관련하여 꼭지점(980)의 제 3 표준 방향 검사는 꼭지점(980)이 제 1 단부면(960)의 우측에 있는 것을 가리키고, 제 2 단부면(962)에 관련하여 꼭지점(980)의 제 4 표준 방향 검사는 곡지점(970)이 영역(964)내에 배치되거나 와이어 세그먼트(952)의 내부, 또는 상부에 배치되는지를 결정하기 위하여 요구된다.
와이어 세그먼트면으로부터 임의의 꼭지점(980)으로 표준 방향은 영역(964, 966, 968, 970, 972, 974, 976 및 978)이 임의의 꼭지점(980)으로부터 와이어 세그먼트(952)로의 거리가 증가할때 좁아지지 않는 것을 보장하기 위하여 사용된다. 이것은 두개의 인접한 면 사이의 각도가 90도 이상일때마다 발생할수있다.
c. 간격 검사
본 발명의 실시예에 따라, 와이어 세그먼트 및 표준 방향을 사용하여 구성된 다각형 사이의 간격 검사를 수행하기 위한 방법이 제공된다. 도 10은 확산 아일랜드(1002) 및 확산 아일랜드(1004)를 포함하는 IC 레이아웃(100)을 도시한다. 확산 아일랜드(1002)는 확산 기하학 구조를 나타내고 단일 와이어 세그먼트로부터 구성된 다각형(1005)을 포함한다. 유사하게, 확산 아일랜드(1004)는 확산 기하학 구조를 나타내고 단일 와이어 세그먼트로 구성된 다각형(1009)을 포함한다.
본 발명의 실시예에 따라, 와이어 세그먼트의 평행하고 겹쳐진 에지 사이의 간격 검사를 수행하는 것은 응용할수있는 설계 규칙에 의해 요구된 최소 간격과 와이어 사이의 직교 거리를 비교함으로써 이루어진다. 예를들어, 다각형(1005 및 1009) 사이의 간격 검사를 수행하는 것은 방향이 설정된 라인 세그먼트(a)상 꼭지점(a1및 a2), 및 세그먼트(b)상의 꼭지점(b1및 b2) 사이의 직교 간격을 계산하고, 설계 규칙에 의해 지정된 최소 간격에 계산된 거리를 비교하는 것을 포함한다. 만약 계산된 거리가 설계 규칙에 의해 지정된 최소 간격을 만족시키지 못하면, 다각형(1005 또는 1009)중 하나는 이동되어야 한다. 예를들어, 만약 다각형(1005 및 1009) 사이의 간격이 설계 규칙에 의해 지정된 최소 간격을 만족시키지 못하면, 다각형(1005)은 다각형(1005) 및 다각형(1009) 사이의 간격을 증가시키기 위하여 하부 방향으로 이동될수있다. 선택적으로, 다각형(1009)은 상부 방향으로 이동될수있다.
겹치지 않는 와이어 사이의 간격을 계산함으로써, 두개의 와이어 사이의 가장 가까운 모서리가 사용되고 직교 거리 대신, 비직교 또는 맨해튼 거리가 사용된다. 용어 맨해튼 거리는 각각의 유니트가 X 방향의 하나의 유니트 및 Y 방향의 하나의 유니트인 경우 거리에 관한 것이다. 결과적인 방향 벡터는 (좌측 상부), (우측 상부), (우측 하부) 또는 (좌측 하부)중 하나이다. 만약 간격이 설계 규칙에 의해 지정된 최소 간격을 만족시키지 않는다면, 다각형중 하나는 모서리중 하나의 두개의 마주하는 면에 반대 방향으로 이동된다.
예를들어, 도 10에서 폴리실리콘 간격 검사에 대한 확산은 다각형(1009)상 꼭지점(b1) 및 다각형(1010)상 꼭지점(c1) 사이에서 수행된다. 만약 꼭지점(b1및 c1) 사이의 거리가 설계 규칙에 의해 지정된 최소 간격을 만족시키지 못한다면, 다각형(1010)은 다각형(1010)의 가장 가까운 면(1014)중 하나가 상부로 향하고, 다른 가장 가까운 면(1016)이 우측으로 향하기 때문에 좌측 하부 방향으로 이동된다. 유사하게, 다각형(1009)은 우측 상부로 이동될수있다.
일단 간격 위반이 식별되고 다각형중 하나가 설계 규칙을 만족시키기 위하여 이동되어야 하는 방향이 결정되면, 다각형이 최소 간격 요구를 만족시키기 위하여 이동되어야 하는 거리는 결정되어야 한다. 본 발명의 실시예에 따라, 간격 요구를 만족시키기 위하여 레이아웃 기하학 구조를 재배치시키기 위한 거리를 결정하기 위한 새로운 방법이 제공된다. 일반적으로, 상기 방법은 설계 규칙에 의해 요구된 최소 간격을 만족시키기 위하여 레이아웃 기하학 구조 및 다른 레이아웃 기하학 구조 사이에 유지되어야 하는 최소 간간격을 형성하기 위하여 레이아웃 기하학 구조 주변에 ″배제 지역″을 구성하는 것을 포함한다. 이 방법은 임의의 특정 데이타 구조 아키텍쳐에 따르지 않는다. 만약 다른 기하학적 구조의 일부인 꼭지점이 배제 지역내에 있다면, 간격 위반이 존재한다.
도 11에 도시된 바와같이, 와이어 세그먼트(1100)는 꼭지점(1105)에서 만나는 두개의 방향이 설정된 라인 세그먼트(1102 및 1104)로 적어도 부분적으로 형성된다. 배제 지역을 구성하기 위하여, 두개의 라인(1106 및 1108)은 설계 규칙에 부합하기 위하여 방향이 설정된 라인 세그먼트(1102, 1104)로부터의 간격에서 라인 세그먼트(1102 및 1104)의 방향 벡터를 따라 구성된다. 라인(1106 및 1108)은 방향이 설정된 라인 세그먼트(1102 및 1104)의 방향에 수직인 방향으로 꼭지점(1105)으로부터 외측으로 이동함으로써 형성된다. 만약 방향이 설정된 라인 세그먼트(1102 및 1104)가 서로 수직이면, 제 3 라인(1110)은 라인(1106 및 1108)을 접속하도록 구성된다. 라인(1106, 1108 및 1110)은 와이어 세그먼트(1100) 주변에 배체 지역(1112)을 형성한다. 만약 방향이 설정된 라인 세그먼트(1102 및 1104)가 직교하면, 방향이 설정된 라인 세그먼트(1102 및 1104)에 관련하여 라인(1106 및 1108)의 배치는 데카르트 폭, 간격 또는 엔클로저 값을 바탕으로 한다. 제 3 라인(1110)의 배치는 설계 규칙에 의해 지정된 바와같은 맨하튼 폭, 간격 또는 엔클로저를 바탕으로 한다. 맨하튼 폭, 간격 또는 엔클로저 규칙이 데카르트 규칙에 관련하여 증가할때, 라인(1110)은 와이어 세그먼트(1100)로부터 외측으로 이동하고, 라인(1106 및 1108)은 적소에 남는다. 제한시, 라인(1110)은 라인(106 및 1108)의 교차부 외측으로 이동할수있다.
다른 한편, 만약 방향이 설정된 라인 세그먼트(1102 및 1104)가 직교하지 않으면, 방향이 설정된 라인 세그먼트(1102 및 1104)에 관련하여 라인(1106 및 1108)의 배치는 요구된 데카르트 거리를 얻기 위하여 필요한 맨하튼 거리를 제공하기 위하여 2의 제곱근에 의해 분할되고 다음 정수 값으로 사사오입된 데카르트 폭, 간격 또는 엔클로저를 바탕으로 한다.
본 발명의 실시예에 따른 간격 요구를 만족시키기 위하여 와이어 세그먼트를 재배치하기 위한 방법은 도 12의 흐름도를 참조하여 기술된다. 단계(1200)에서 시작한후, 단계(1202)에서 두개의 라인(1106 및 1108)은 와이어 세그먼트를 만드는 두개의 라인 세그먼트의 방향 벡터를 따라 구성된다. 단계(1204)에서, 방향이 설정된 라인 세그먼트(1102, 1104)가 수직인지 결정이 이루어진다. 만약 그렇다면, 단계(1206)에서, 방향이 설정된 라인 세그먼트(1102, 1104)가 직교하는지 결정이 이루어진다. 만약 방향이 설정된 라인 세그먼트(1102, 1104)가 수직이며 직교하면, 단계(1208)에서, 맨하튼 거리는 두개의 구성된 라인에 관련하여 제 3 라인(1110)를 배치시키기 위하여 사용된다.
만약 다른 한편, 단계(1204)에서 방향이 설정된 라인 세그먼트(1102, 1104)가 수직이 아닌 것이 결정되면, 배제 지역은 방향이 설정된 라인 세그먼트(1106 및 1108)을 포함하고 처리는 단계(1214)에서 완료된다. 그러나, 만약 단계(1206)에서, 방향이 설정된 라인 세그먼트(1102, 1104)가 직교하지 않은 것이 결정되면, 단계(1201)에서, 두개로 구성된 제 1 라인에 관련하여 제 3 라인(1110)의 위치는 설계 규칙에 의해 지정된 최소 데카르트 거리(2의 제곱근과 사사오입된 맨하튼 거리의 적)를 바탕으로 한다.
그 다음, 단계(1212)에서, 제 3 라인(1110)은 방향이 설정된 라인 세그먼트(1102 및 1104) 사이에 구성 및 배치된다. 상기 처리는 단계(1214)에서 완료된다. 이 방법은 다각형 폭 및 접촉 엔클로저를 검사 및 수정하기 위하여 사용될수있다.
d. 다각형 출력 생성
본 발명의 실시예에 따라, 여기에 기술된 데이타 구조를 바탕으로 하는 다각형 출력을 생성하기 위한 능력이 제공된다. 이 방법은 각각의 와이어 세그먼트에 대한 하나의 다각형을 생성하는 다른 방법보다 작은 다각형을 형성한다. 보다 적은 다각형을 형성하는 것은 설계 규칙 검사, 회로 추출 및 마스크 제조 같은 분석 프로그램을 운행하기 위하여 요구된 시간을 감소시킨다. 컴퓨터 도움 설계 패캐지에서, 보다 적은 다각형은 스크린상에 보다 적은 다각형이 존재하기 때문에 보다 빨리 레이아웃을 관찰할수있다. 일반적으로, 상기 방법은 다각형의 수를 감소시키기 위하여 결합된 꼭지점의 공통 라인 세트를 식별하기 위하여 각각의 와이어에 대한 와이어 세그먼트 데이타 구조를 평가하는 것을 포함한다. 본 발명의 일실시예에 따라, 연속적인 와이어 세그먼트의 좌측면은 평가되고 그후 동일한 와이어 세그먼트의 우측면이 평가된다.
예를들어, 도 13a는 본 발명의 실시예에 따라 3개의 연속적인 와이어 세그먼트(1302, 1304 및 1306)로부터 구성된 와이어(1300)를 도시한다. 와이어 세그먼트(1302)의 좌측면은 차례로 단부점(a1및 a2)에 의해 형성된 방향이 설정된 라인 세그먼트(a)에 의해 형성된다. 와이어 세그먼트(1304)의 좌측면은 차례로 단부점(b1및 b2)에 의해 형성된 방향이 설정된 라인 세그먼트(b)에 의해 형성된다. 와이어 세그먼트(1306)의 좌측면은 차례로 단부점(c1및 c2)에 의해 형성된 방향이 설정된 라인 세그먼트(c)에 의해 형성된다. 본 발명의 실시예에 따라 와이어(1300)의 다각형 표현을 생성하기 위하여, 와이어 세그먼트(1302, 1304 및 1306)의 좌측 및 우측을 따라 꼭지점의 공통 라인 세트는 결합된다. 방향이 설정된 라인 세그먼트(a)가 방향이 설정된 라인 세그먼트(b)와 공통 라인에 있기 때문에, 꼭지점(a2및 b1)은 제거될수있어서, 효과적으로 와이어 세그먼트(1302 및 1304)를 따라 단일 좌측면을 생성한다. 유사하게, 꼭지점(b2및 c1)이 일치하기 때문에, 상기 꼭지점들은 단일 꼭지점으로 대체될수있다. 도 13b는 꼭지점들의 공통 라인 세트가 본 발명의 실시예에 따라 결합된후 도 13a의 와이어(1300)의 다각형 표현(1308)을 도시한다.
몇몇 다각형 조정 처리는 다각형당 다각형 꼭지점의 최대 수를 형성한다. 이런 상황에서, 이런 방법에 따라 도출될수있는 세그먼트의 수는 4개로 나뉘어진 허용 가능한 다각형의 최대수로 제한된다. 만약 와이어 세그먼트의 수가 이런 수를 초과하면, 주어진 와이어에 대하여 부가적인 다각형이 상기 와이어를 표현하기 위하여 사용된다.
도 14는 본 발명의 실시예가 실행될수있는 컴퓨터 시스템(1400)을 도시하는 블록 다이어그램이다. 컴퓨터 시스템(1400)은 버스(1402) 또는 정보를 통신하기 위한 다른 통신 메카니즘, 및 정보를 처리하기 위해 버스(1402)에 결합된 프로세서(1404)를 포함한다. 컴퓨터 시스템(1400)은 프로세서(1404)에 의해 실행될 정보 및 명령을 저장하기 위하여 버스(1402)에 결합된 랜덤 액세스 메모리(RAM) 또는 다른 다이나믹 저장 장치 같은 메인 메모리(1406)를 포함한다. 메인 메모리(1406)는 프로세서(1404)에 의해 실행될 명령 실행동안 일시적인 변화 또는 다른 중간 정보를 저장하기 위하여 사용될수있다. 컴퓨터 시스템(1400)은 프로세서(1404)에 대한 정적 정보 및 명령을 저장하기 위하여 버스(1402)에 결합된 리드 온니 메모리(ROM)(1408) 또는 다른 정적 저장 장치를 더 포함한다. 자기 디스크 또는 광학 디스크 같은 저장 장치(1410)는 정보 및 명령을 저장하기 위하여 버스(1402)에 제공되고 결합된다.
컴퓨터 시스템(1400)은 정보를 컴퓨터 사용자에게 디스플레이하기 위하여 음극선관(CRT) 같은 디스플레이(1412)에 버스(1402)를 통하여 결합될수있다. 문자숫자식 및 다른 키를 포함하는 입력 장치(1414)는 프로세서(1404)에 정보 및 명령 선택을 통신하기 위하여 버스(1402)에 결합된다. 다른 형태의 사용자 입력 장치는 프로세서(1404)에 방향 정보 및 명령 선택을 통신하고 디스플레이(1412)상에 커서 이동을 제어하기 위한 마우스, 트랙볼, 또는 커서 방향 키 같은 커서 제어부(1416)이다. 이런 입력 장치는 장치가 평면의 위치를 나타내도록 하는 두개의 축, 즉 제 1 축(예를 들어, x) 및 제 2 축(예를들어, y)의 두개의 자유도를 가진다.
본 발명은 IC 레이아웃에서 다각형을 표현하기 위한 컴퓨터 시스템(1400)의 사용에 관한 것이다. 본 발명의 일실시예에 다라, IC 레이아웃에서 다각형의 표현은 메인 메모리(1406)에 포함된 명령 시퀀스를 실행하는 프로세서(1404)에 응답하여 컴퓨터 시스템(1400)에 의해 제공된다. 상기 명령은 저장 장치(1410) 같은 다른 컴퓨터 판독 가능 매체로부터 메인 메모리(1406)쪽으로 판독될수있다. 그러나, 컴퓨터 판독 가능 매체는 저장 장치(1410) 같은 장치로 제한되지 않는다. 예를들어, 컴퓨터 판독 가능 매체는 플로피 디스크, 가요적인 디스크, 하드 디스크, 자기 테이프, 또는 임의의 다른 자기 매체, CD-ROM, 임의의 다른 광학 매체, 펀치카드, 페이퍼테이프, 홀의 패턴을 가지는 임의의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 임의 메모리 칩 또는 카트리지, 이후에 기술될 캐리어 파, 또는 컴퓨터가 판독할수있는 임의의 다른 매체를 포함할수있다.
메인 메모리(1406)에 포함된 명령 시퀀스의 실행은 프로세서(1404)가 상기된 처리 단계를 수행하도록한다. 다른 실시에에서, 배선 회로는 적소에서 또는 본 발명을 실행하기 위한 소프트웨어 명령과 결합하여 사용될수있다. 따라서, 본 발명의 실시예는 하드웨어 회로 및 소프트웨어의 임의의 특정 결합으로 제한되지 않는다.
컴퓨터 시스템(1400)은 버스(1402)에 결합된 통신 인터페이스(1418)를 포함한다. 통신 인터페이스(1418)는 로컬 네트워크(1422)에 접속된 네트워크 링크(1420)에 결합하는 두가지 방식 데이타 통신을 제공한다. 예를들어, 통신 인터페이스(1418)는 전화 라인의 대응 형태에 데이타 통신 접속을 제공하기 위한 집적 서비스 디지탈 네트워크(ISDN) 카드 또는 모뎀일수있다. 다른 실시예로서, 통신 인터페이스(1418)는 호환성 LAN에 데이타 통신 접속을 제공하기 위한 로컬 영역 네트워크(LAN)일수있다. 무선 링크는 실행될수있다. 임의의 상기 실행에서, 통신 인터페이스(1418)는 다양한 형태의 정보를 나타내는 디지탈 데이타 스트림을 운반하는 전기, 전자기 또는 광학 신호를 전송 및 수신한다.
네트워크 링크(1420)는 하나 이상의 네트워크를 통하여 다른 데이타 장치에 데이타 통신을 제공한다. 예를들어, 네트워크 링크(1420)는 로컬 네트워크(1422)를 통하여 인터넷 서비스 제공기(ISP)(1426)에 의해 작동되는 호스트 컴퓨터(1424) 또는 데이타 장치에 접속을 제공할수있다. ISP(1426)는 ″인터넷″(1428)로서 불리는 월드 와이드 패킷 데이타 통신 네트워크를 통하여 데이타통신 서비스를 차례로 제공한다. 로컬 네트워크(1422) 및 인터넷(1428)은 디지탈 데이타 스트림을 운반하는 전기, 전자기 또는 광학 신호를 사용한다. 디지탈 데이타를 컴퓨터 시스템(1400)에 운반하는 다양한 네트워크를 통한 신호 및 네트워크 링크(1420) 및 통신 인터페이스(1418)을 통한 신호는 정보를 전달하는 캐리어파의 형태이다.
컴퓨터 시스템(1400)은 네트워크, 네트워크 링크(1420) 및 통신 인터페이스(1418)을 통하여 프로그램 코드를 포함하는 메시지를 전송하고 데이타를 수신한다. 인터넷 실시에에서, 서버(1430)는 인터넷(1428), ISP(1426), 로컬 네트워크(1422) 및 통신 인터페이스(1418)를 통하여 응용 프로그램에 대해 요구된 코드를 전송할수있다. 본 발명에 따라, 하나의 상기 다운로드된 응용은 여기에 기술된 바와같은 IC 레이아웃에서 다각형의 표현을 위하여 제공한다.
수신된 코드는 저장 장치(1410), 또는 추후 실행을 위한 다른 비휘발성 저장기에 수신되고, 및/또는 저장될때 프로세서(1404)에 의해 실행될수있다. 이런 방식으로, 컴퓨터 시스템(1400)은 캐리어 파 형태의 응용 코드를 얻을수있다.
비록 본 발명의 실시예가 도시를 위하여 트랜지스털르 포함하는 IC 레이아웃의 환경에서 기술되었지만, 본 발명은 레지스터, 캐패시터, 논리 게이트, 또는 IC 장치의 임의의 다른 형태 같은 임의의 형태의 집적 회로 구성요소 또는 소자를 포함하는 IC 레이아웃에 응용할수있다.
본 발명은 IC 레이아웃에서 다각형을 표현하기 위한 종래 방법 이상의 몇몇 장점을 제공한다. 첫째, 가장 복잡한 기하학 구조도 팔각형 모양 접촉 엔클로저 및 불규칙 모양 확산 아일랜드를 포함하는 무선 세그먼트를 사용하여 표현될수있다. 또한, 무선 세그먼트를 사용한 다각형 표현은 간격 및 엔클로저 검사 같은 기하학적 분석을 용이하게 한다. 와이어 세그먼트는 대부분의 노출된 다각형 에지가 공지되었고 폭, 간격 및 엔클로저 검사가 노출된 다각형 에지에 제공될때만 유효하기 때문에 기하학 구조 분석을 위하여 편리하다. 사다리꼴의 데이타베이스에서 많은 수평 에지는 다각형에 대해 실제적으로 내부에 있고, 분석 소프트웨어는 외부 에지를 발견하기 위하여 많은 노력을 소비하여야 한다. 와이어 세그먼트는 직접적으로 많은 일반적인 레이아웃 모양을 표현할수있어서, 매우 복잡한 규칙(배제 지역 같은)이 쉽게 실행되게 한다. 예를들어, 폴리실리콘 게이트는 게이트 다각형이 각도를 변경할때 그 폭이 보다 큰 것을 요구한다. 게이트 다각형이 직접적으로 와이어 세그먼트로 구성되기 때문에, 라인 세그먼트 방향을 검사함으로써 세그먼트를 바탕으로 이런 규칙을 강화하기 쉽고 간격을 보장하는 것은 그 각이 비직교성일때 보다 크다. 와이어 세그먼트 방법은 와이어 세그먼트의 사용으로 인해 와이어의 저항이 빠르게 계산되기 때문에 저항 검사 같은 전기 분석이 비교적 용이하다. 와이어 세그먼트 방법은 와이어 세그먼트가 데이타 구조에서 쉽게 표현되기 때문에 컴퓨터 소프트웨어에서 실행에 적당하다. 와이어 세그먼트의 장점은 그것들이 공통적으로 사용된 레이아웃 구조에 대해 형태가 더욱 밀접하여, 보다 적은 수가 이들 구조를 표현하기 위하여 필요하고, 물체의 모양이 하나 또는 두개의 데이타 구조만을 검사한후 명백하지 않은 것이 보다 적다. 사다리꼴 및 직사각형을 사용하여, 다각형 모양으로의 최소 변화는 사다리꼴 데이타 구조가 다각형의 다른 측부상 모든 길이 변형되도록 하여, 단위로서 다각형을 가지고 작업하기 어렵게 만든다.
상기 설명에서, 본 발명은 특정 실시예를 참조하여 기술된다. 그러나, 다양한 변형 및 변화가 본 발명의 보다 넓은 사상 및 범위로부터 벗어나지 않고 이루어질수있다. 따라서, 명세서 및 도면은 제한하는 것이 아니라 도시적인 것으로서 고려된다.

Claims (25)

  1. 집적 회로(IC) 레이아웃에서 데이타 표현을 생성하기 위한 컴퓨터 시스템에 있어서,
    a) 메모리; 및
    b) 상기 메모리에 결합된 하나 이상의 프로세서를 포함하고,
    상기 메모리는 하나 이상의 프로세서에 의해 실행될때 하나 이상의 프로세서가,
    ⅰ) IC 레이아웃에 의해 표현될 한세트의 IC 장치를 나타내고, 하나 이상의 와이어에 의해 표현되는 다각형과 연관된 다각형 데이타를 생성하는 단계; 및
    ⅱ) 각각의 와이어가 하나 이상의 와이어 세그먼트에 의해 표현되는 하나 이상의 와이어를 나타내고 적어도 하나의 다각형 데이타에 대한 기준을 포함하는 와이어 데이타를 생성하는 단계를 수행하도록 하는 한세트의 명령을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제 1 항에 있어서, 상기 명령 세트는,
    a) 각각의 와이어에 대한 하나 이상의 와이어 세그먼트를 나타내고 와이어 데이타에 대한 적어도 하나의 기준을 포함하는 와이어 세그먼트 데이타를 생성하고,
    b) 와이어 데이타를 참조하는 다각형 데이타의 적어도 하나의 기준을 생성하고,
    c) 와이어 세그먼트 데이타를 참조하는 와이어의 적어도 하나의 기준을 생성하기 위한 명령을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제 1 항에 있어서, 상기 각각의 와이어 세그먼트는 두개의 방향이 설정된 라인 세그먼트에 의해 표현되고,
    상기 명령 세트는 각각의 와이어 세그먼트에 대한 두개의 방향이 설정된 라인 세그먼트를 표현하는 방향이 설정된 라인 세그먼트를 생성하기 위한 명령을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  4. 제 2 항에 있어서, 상기 와이어 데이타에 대한 다각형 데이타의 적어도 하나의 기준을 생성하는 단계는 각각의 와이어가 와이어 세그먼트 데이타로 표현되는 단계, 및 상기 와이어를 표현하는 와이어 데이타의 데이타에 대한 다각형 대이타의 기준을 생성하는 단계를 포함하고,
    상기 와이어 세그먼트 데이타에 대한 와이어 데이타의 적어도 하나의 기준을 생성하는 단계는 하나 이상의 와이어 각각이 와이어에 포함된 제 1 및 최종 와이어 세그먼트 양쪽에 대한 와이어 데이타의 기준을 생성하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제 1 항에 있어서, 상기 접속된 와이어와 연관된 와이어 세그먼트를 나타내는 브랜치 데이타를 생성하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  6. 집적 회로 레이아웃의 데이타 표현을 생성하기 위한 명령 시퀀스를 운반하는 컴퓨터 판독 가능 매체에 있어서,
    상기 명령 시퀀스는 하나 이상의 프로세서에 의해 실행될때 하나 이상의 프로세서가,
    a) IC 레이아웃에 의해 표현될 IC 장치 세트를 표현하고, 하나 이상의 와이어에 의해 표현되는 다각형과 연관된 다각형 데이타를 생성하는 단계; 및
    b) 각각의 와이어가 하나 이상의 와이어 세그먼트에 의해 표현되는 하나 이상의 와이어를 표현하고 다각형 데이타에 대한 적어도 하나의 기준을 포함하는 와이어 데이타를 생성하는 단계를 수행하도록 하는 명령을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  7. 제 6 항에 있어서, 상기 명령 시퀀스는,
    a) 각각의 와이어에 대한 하나 이상의 와이어 세그먼트를 표현하고 와이어 데이타에 대한 적어도 하나의 기준을 포함하는 와이어 세그먼트 데이타를 생성하고,
    b) 와이어 데이타를 참조하는 다각형 데이타의 적어도 하나의 기준을 형성하고,
    c) 와이어 세그먼트 데이타를 참조하는 와이어 데이타의 적어도 하나의 기준을 생성하기 위한 명령을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  8. 제 6 항에 있어서, 상기 각각의 와이어 세그먼트는 두개의 방향이 설정된 라인 세그먼트에 의해 표현되고,
    상기 명령 시퀀스는 각각의 와이어 세그먼트에 대한 두개의 방향이 설정된 라인 세그먼트를 표현하고 와이어 세그먼트에 대한 적어도 하나의 기준을 포함하는 방향이 설정된 라인 세그먼트 데이타를 생성하는 단계를 수행하기 위한 명령을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  9. 제 7 항에 있어서, 상기 와이어 데이타에 대한 다각형 데이타의 적어도 하나의 기준을 생성하는 단계는 각각의 와이어가 와이어 세그먼트 데이타로 표현되는 단계, 및 상기 와이어를 표현하는 와이어 데이타의 데이타에 대한 다각형 데이타의 기준을 생성하는 단계를 포함하고,
    상기 와이어를 표현하는 와이어 데이타에 대한 다각형 데이타의 기준을 생성하는 단계는 하나 이상의 와이어 각각이 와이어에 포함된 제 1 및 최종 와이어 세그먼트 양쪽에 대한 와이어 데이타 기준을 생성하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  10. 제 6 항에 있어서, 상기 다수의 명령 시퀀스는 접속된 와이어와 연관된 와이어 세그먼트를 나타내는 브랜치 데이타를 생성하는 단계를 수행하기 위한 명령을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  11. 집적 회로(IC) 레이아웃에서 데이타 표현을 생성하기 위한 방법에 있어서,
    a) IC 레이아웃에 의해 표현될 IC 장치 세트를 표현하고, 하나 이상의 와이어에 의해 표현되는 다각형과 연관된 다각형 데이타를 생성하는 단계; 및
    b) 각각의 와이어가 하나 이상의 와이어 세그먼트에 의해 표현되는 하나 이상의 와이어를 표현하고 다각형 데이타에 적어도 하나의 기준을 포함하는 와이어 데이타를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 11 항에 있어서,
    a) 각각의 와이어에 대한 하나 이상의 와이어 세그먼트를 표현하고 와이어 데이타에 대한 적어도 하나의 기준을 포함하는 와이어 세그먼트 데이타를 생성하는 단계;
    b) 와이어 데이타를 참조하는 다각형 데이타의 적어도 하나의 기준을 형성하는 단계; 및
    c) 오이어 세그먼트 데이타를 참조하는 와이어 데이타의 적어도 하나의 기준을 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 11 항에 있어서, 상기 각각의 와이어 세그먼트는 두개의 방향이 설정된 라인 세그먼트에 의해 표현되고,
    상기 방법은 각각의 와이어 세그먼트에 대한 두개의 방향이 설정된 라인 세그먼트를 표현하고 와이어 세그먼트 데이타에 대한 적어도 하나의 기준을 포함하는 방향이 설정된 라인 세그먼트 데이타를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 와이어 데이타에 대한 다각형 데이타의 적어도 하나의 기준을 생성하는 단계는 각각의 와이어가 와이어 세그먼트 데이타로 표현되는 단계, 및 상기 와이어를 표현하는 와이어 데이타의 데이타에 대한 다각형 데이타의 기준을 생성하는 단계를 포함하고,
    와이어 세그먼트 데이타에 대한 와이어 데이타의 적어도 하나의 기준을 생성하는 단계는 하나 이상의 와이어 각각이 와이어에 포함된 제 1 및 최종 와이어 세그먼트에 대한 와이어 데이타의 기준을 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제 11 항에 있어서, 상기 접속된 와이어와 연관된 와이어 세그먼트를 나타내는 브랜치 데이타를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 11 항에 있어서, IC 레이아웃에 의해 표현될 IC 장치 세트를 표현하는 다각형과 연관된 다각형 데이타를 생성하는 단계는 IC 레이아웃에 의해 표현될 IC 장치의 세트를 표현하는 다수의 다각형과 연관된 다각형 데이타를 생성하는 단계를 더 포함하고, 다수의 다각형중 각각의 다각형이 하나 이상의 와이어에 의해 표현되고,
    상기 방법은, a) 검사될 다수의 다각형으로부터 제 1 다각형 및 제 2 다각형을 선택하는 단계,
    b) 제 1 다각형으로부터 제 2 다각형으로 표준 방향을 결정하는 단계, 및
    c) 제 1 다각형으로부터 제 2 다각형으로의 표준 방향을 바탕으로, 제 1 다각형 및 제 2 다각형 사이의 간격이 소정 간격 기준 세트를 만족시키는지를 결정하는 단계를 수행함으로써 다각형 데이타의 유효성 검사를 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서, 상기 제 1 다각형으로부터 제 2 다각형으로 표준 방향을 결정하는 단계는,
    a) 제 1 다각형의 제 1 측부로부터 제 2 다각형으로의 표준 방향을 결정하는 단계;
    b) 제 1 다각형의 제 2 측부로부터 제 2 다각형으로 표준 방향을 결정하는 단계,
    c) 제 1 다각형의 제 3 측부로부터 제 2 다각형으로 표준 방향을 결정하는 단계, 및
    d) 만약 제 1 다각형으로부터 제 2 다각형으로 표준 방향이 결정되지 않으면, 제 1 다각형의 제 4 측부로부터 제 2 다각형으로 표준 방향을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서, 만약 상기 제 1 다각형 및 제 2 다각형 사이의 간격이 소정 간격 기준 세트를 만족시키지 않으면, 간격이 소정 간격 기준을 만족시키기 위하여 제 1 다각형 및 제 2 다각형 사이에 형성되도록 하는 제 2 다각형에 가장 밀접한 제 1 다각형의 두개의 측부 방향과 반대 방향의 제 1 다각형에 관련하여 제 2 다각형을 이동시키는 단계를 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 상기 방법은 소정 간격 기준의 세트를 만족시키는 제 2 다각형으로부터 간격을 나타내는 제 1 다각형 주변 배제 지역을 형성하는 단계를 더 포함하고,
    제 2 다각형에 가장 밀접한 제 1 다각형의 두개의 측부의 방향과 반대 방향의 제 1 다각형에 관련하여 제 2 다각형을 이동시키는 단계는 제 2 다각형이 배제 지역 외측에 배치되게 하도록 제 2 다각형에 가장 밀접한 제 1 다각형의 두개의 측부 방향과 반대의 방향으로 제 1 다각형에 관련하여 제 2 다각형을 이동시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제 16 항에 있어서, 상기 제 1 다각형 및 제 2 다각형 사이의 간격이 소정 간격 기준 세트를 만족시키지 못하면, 소정 간격 기준 세트가 만족되도록 제 2 다각형 크기를 변화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  21. 제 16 항에 있어서,
    상기 제 1 다각형의 제 1 측부로부터 제 1 다각형의 제 2 측부로 표준 방향을 바탕으로 제 1 다각형의 크기를 결정하는 단계, 및
    만약 제 1 다각형의 크기가 한세트의 크기 기준을 만족시키지 못하면, 크기 기준 세트가 만족되도록 제 1 다각형의 제 1 측부에 관련하여 제 1 다각형의 제 2 측부를 이동시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제 16 항에 있어서,
    상기 각각의 와이어는 하나 이상의 와이어 세그먼트에 의해 표현되고,
    검사될 다수의 다각형으로부터 제 1 다각형 및 제 2 다각형을 선택하는 단계는 검사될 다수의 와이어 세그먼트로부터 제 1 와이어 세그먼트 및 제 2 와이어 세그먼트를 선택하는 단계를 포함하고,
    제 1 다각형으로부터 제 2 다각형으로 표준 방향을 결정하는 단계는 제 1 와이어 세그먼트로부터 제 2 와이어 세그먼트로 표준 방향을 결정하는 단계를 포함하고,
    제 1 다각형 및 제 2 다각형 사이 간격이 소정 간격 기준 세트를 만족시키는지를 결정하는 단계는 제 1 와이어 세그먼트로부터 제 2 와이어 세그먼트로 표준 방향을 바탕으로, 제 1 와이어 세그먼트 및 제 2 와이어 세그먼트 사이의 간격이 소정 간격 기준 세트를 만족시키는지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제 11 항에 있어서, 제 1 및 제 2 단부점에 의해 형성된 좌측면을 가지는 제 1 와이어 세그먼트 및 제 1 및 제 2 단부점에 의해 형성된 좌측면을 가지는 제 2 와이어 세그먼트를 바탕으로, 만약 제 1 와이어 세그먼트의 좌측면의 제 1 단부점이 제 2 와이어 세그먼트의 좌측면의 제 1 및 제 2 단부점과 공통 라인에 있고 제 1 와이어 세그먼트의 좌측면의 제 2 단부점이 제 2 와이어 세그먼트의 좌측면의 제 1 단부점과 공통 라인에 있으면, 제 1 와이어 세그먼트의 좌측면의 제 1 단부점에 의해 형성된 제 1 단부점 및 제 2 와이어 세그먼트의 좌측면의 제 2 단부점에 의해 형성된 제 2 단부점을 가지는 제 1 좌측 다각형면을 형성하는 단계를 수행함으로써 다각형 출력 데이타를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제 11 항에 있어서, 제 1 및 제 2 단부점에 의해 형성된 좌측면을 가지는 제 1 와이어 세그먼트 및 제 1 및 제 2 단부점에 의해 형성된 좌측면을 가지는 제 2 와이어 세그먼트를 바탕으로, 만약 제 1 와이어 세그먼트의 좌측면의 제 2 단부점이 제 2 와이어 세그먼트의 좌측면의 제 1 단부점과 같은 라인상에 있으면, 제 1 와이어 세그먼트의 좌측면의 제 1 단부점에 의해 형성된 제 1 단부점 및 제 1 와이어 세그먼트의 좌측면의 제 2 단부점에 의해 형성된 제 2 단부점을 가지는 제 1 좌측 다각형면 및 제 1 와이어 세그먼트의 좌측면의 제 2 단부점에 의해 형성된 제 1 단부점 및 제 2 와이어 세그먼트의 좌측면의 제 2 단부점에 의해 형성된 제 2 단부점을 가지는 제 2 좌측 다각형면을 형성하는 단계를 수행함으로써 다각형 출력 데이타를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 집적 회로 레이아웃에서 방향이 설정된 라인 세그먼트로부터 임의의 꼭지점점으로 표준 방향을 결정하기 위한 방법에 있어서,
    a) 방향이 설정된 라인 세그먼트상 꼭지점에 관련하여 임의의 꼭지점 위치를 결정하는 단계;
    b) 방향이 설정된 라인 세그먼트의 제 1 단부점에 관련하여 임의의 꼭지점의 위치를 결정하는 단계;
    c) 방향이 설정된 라인 세그먼트의 제 2 단부점에 관련하여 임의의 꼭지점의 위치를 결정하는 단계; 및
    d) 단계 a) 내지 c)의 결과를 바탕으로, 방향이 설정된 라인 세그먼트로부터 임의의 꼭지점으로 표준 방향을 할당하는 단계를 포함하는 것을 특징으로 하는 방법.
KR10-2000-7004667A 1997-10-30 1998-10-28 집적 회로 레이아웃에서 다각형 표현 방법 KR100399645B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/960,715 1997-10-30
US08/960,715 1997-10-30
US08/960,715 US6128767A (en) 1997-10-30 1997-10-30 Polygon representation in an integrated circuit layout

Publications (2)

Publication Number Publication Date
KR20010031616A true KR20010031616A (ko) 2001-04-16
KR100399645B1 KR100399645B1 (ko) 2003-09-29

Family

ID=25503526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7004667A KR100399645B1 (ko) 1997-10-30 1998-10-28 집적 회로 레이아웃에서 다각형 표현 방법

Country Status (9)

Country Link
US (1) US6128767A (ko)
EP (2) EP1044471B1 (ko)
JP (1) JP3710710B2 (ko)
KR (1) KR100399645B1 (ko)
CA (1) CA2308707C (ko)
DE (2) DE69813892T2 (ko)
IL (1) IL135870A (ko)
TW (1) TW515066B (ko)
WO (1) WO1999023699A2 (ko)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000048052A (ja) * 1998-07-27 2000-02-18 Mitsubishi Electric Corp レイアウト検証方法とレイアウト検証装置
US6693719B1 (en) * 1998-09-16 2004-02-17 Texas Instruments Incorporated Path to trapezoid decomposition of polygons for printing files in a page description language
US6288724B1 (en) * 1998-09-16 2001-09-11 Texas Instruments Incorporated Clipping and trapezoid decomposition of polygons for printing files in a page description language
US6341366B1 (en) * 1999-01-15 2002-01-22 Spring Soft Inc. Rule-driven method and system for editing physical integrated circuit layouts
US6285805B1 (en) * 1999-01-25 2001-09-04 International Business Machines Corp. System and method for finding the distance from a moving query point to the closest point on one or more convex or non-convex shapes
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6826737B2 (en) * 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US7003754B2 (en) * 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US6516455B1 (en) * 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US6957410B2 (en) 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US7024650B2 (en) * 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
EP1362373A2 (en) * 2000-12-06 2003-11-19 Simplex Solutions, Inc. Method and apparatus for considering diagonal wiring in placement
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7073150B2 (en) 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US7096448B2 (en) * 2001-01-19 2006-08-22 Cadence Design Systems, Inc. Method and apparatus for diagonal routing by using several sets of lines
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US6877149B2 (en) 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US7058913B1 (en) 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US6629304B1 (en) * 2001-09-19 2003-09-30 Lsi Logic Corporation Cell placement in integrated circuit chips to remove cell overlap, row overflow and optimal placement of dual height cells
US7159197B2 (en) * 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US6973634B1 (en) 2002-01-22 2005-12-06 Cadence Design Systems, Inc. IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US6684380B2 (en) * 2002-04-01 2004-01-27 International Business Machines Corporation Intelligent structure simplification to facilitate package analysis of complex packages
US6931615B1 (en) 2002-06-04 2005-08-16 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7058917B1 (en) 2002-06-04 2006-06-06 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7047513B2 (en) * 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US7506295B1 (en) * 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7096445B1 (en) 2003-01-14 2006-08-22 Cadence Design Systems, Inc. Non-orthogonal structures and space tiles for layout, placement, and routing of an integrated circuit
US7243328B2 (en) * 2003-05-07 2007-07-10 Cadence Design Systems, Inc. Method and apparatus for representing items in a design layout
US7100135B2 (en) * 2004-06-18 2006-08-29 Intel Corporation Method and system to evaluate signal line spacing
US7191425B1 (en) * 2004-11-18 2007-03-13 Sun Microsystems, Inc. Method and apparatus for inserting extra tracks during library architecture migration
JP4817746B2 (ja) * 2005-07-27 2011-11-16 株式会社東芝 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
US20070220472A1 (en) * 2006-02-28 2007-09-20 Inventec Corporation Computer aided wave-shaped circuit line drawing method and system
JP4637043B2 (ja) * 2006-03-23 2011-02-23 新光電気工業株式会社 自動配線整形方法および自動配線整形装置
US8161426B2 (en) * 2009-01-30 2012-04-17 Synopsys, Inc. Method and system for sizing polygons in an integrated circuit (IC) layout
US8146025B2 (en) * 2009-07-30 2012-03-27 United Microelectronics Corp. Method for correcting layout pattern using rule checking rectangle
JP7119688B2 (ja) * 2018-07-18 2022-08-17 株式会社ニューフレアテクノロジー 描画データ生成方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US11106850B2 (en) * 2019-09-04 2021-08-31 International Business Machines Corporation Flexible constraint-based logic cell placement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097422A (en) * 1986-10-10 1992-03-17 Cascade Design Automation Corporation Method and apparatus for designing integrated circuits
DE3935418A1 (de) * 1988-10-24 1990-04-26 Hitachi Ltd Verfahren und vorrichtung zur bestimmung von verdrahtungsmustern
US5113451A (en) * 1989-10-16 1992-05-12 Vlsi Technology, Inc. Method for labelling polygons
US5416722A (en) * 1992-11-19 1995-05-16 Vlsi Technology, Inc. System and method for compacting integrated circuit layouts
US5581475A (en) * 1993-08-13 1996-12-03 Harris Corporation Method for interactively tailoring topography of integrated circuit layout in accordance with electromigration model-based minimum width metal and contact/via rules
US5613102A (en) * 1993-11-30 1997-03-18 Lucent Technologies Inc. Method of compressing data for use in performing VLSI mask layout verification
US5515293A (en) * 1993-12-22 1996-05-07 Vlsi Technology, Inc. Method and apparatus for generating a linked data structure for integrated circuit layout
US5625568A (en) * 1993-12-22 1997-04-29 Vlsi Technology, Inc. Method and apparatus for compacting integrated circuits with standard cell architectures
US5524182A (en) * 1994-12-21 1996-06-04 Hewlett-Packard Company System and method for compressing and decompressing fonts based upon font stroke regularities
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation

Also Published As

Publication number Publication date
JP3710710B2 (ja) 2005-10-26
IL135870A0 (en) 2001-05-20
CA2308707A1 (en) 1999-05-14
EP1324234A1 (en) 2003-07-02
TW515066B (en) 2002-12-21
KR100399645B1 (ko) 2003-09-29
DE69813892D1 (de) 2003-05-28
DE69813892T2 (de) 2004-02-26
EP1324234B1 (en) 2004-06-23
WO1999023699A2 (en) 1999-05-14
DE69824765T2 (de) 2005-07-21
IL135870A (en) 2005-03-20
JP2001522111A (ja) 2001-11-13
EP1044471B1 (en) 2003-04-23
CA2308707C (en) 2005-01-11
US6128767A (en) 2000-10-03
DE69824765D1 (de) 2004-07-29
WO1999023699A3 (en) 1999-07-22
EP1044471A2 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
KR100399645B1 (ko) 집적 회로 레이아웃에서 다각형 표현 방법
US5416722A (en) System and method for compacting integrated circuit layouts
US10216890B2 (en) Integrated circuits having in-situ constraints
US6247853B1 (en) Incremental method for critical area and critical region computation of via blocks
US5612893A (en) Method and apparatus for compacting integrataed circuits with transistor sizing
Walker Yield simulation for integrated circuits
EP0757819B1 (en) System and method for model-based verification of local design rules
US6829757B1 (en) Method and apparatus for generating multi-layer routes
JP4284173B2 (ja) 二次元圧縮システム及び方法
US6877146B1 (en) Method and apparatus for routing a set of nets
US20100185994A1 (en) Topological Pattern Matching
US20030182644A1 (en) (Design rule check)/(electrical rule check) algorithms using a system resolution
US7107564B1 (en) Method and apparatus for routing a set of nets
US6859916B1 (en) Polygonal vias
US6973634B1 (en) IC layouts with at least one layer that has more than one preferred interconnect direction, and method and apparatus for generating such a layout
Seiler A hardware assisted design rule check architecture
Dalal et al. A layout-driven yield predictor and fault generator for VLSI
US7310793B1 (en) Interconnect lines with non-rectilinear terminations
US7080329B1 (en) Method and apparatus for identifying optimized via locations
US6895569B1 (en) IC layout with non-quadrilateral Steiner points
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
US7069530B1 (en) Method and apparatus for routing groups of paths
US6842887B2 (en) Data processing system for designing a layout of an integrated electronic circuit having a multiplicity of electronic components and method of designing a layout
US6976238B1 (en) Circular vias and interconnect-line ends
JP2874711B2 (ja) 離散化格子の生成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090716

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee