TW514744B - High resolution skew detection apparatus and method - Google Patents
High resolution skew detection apparatus and method Download PDFInfo
- Publication number
- TW514744B TW514744B TW089122234A TW89122234A TW514744B TW 514744 B TW514744 B TW 514744B TW 089122234 A TW089122234 A TW 089122234A TW 89122234 A TW89122234 A TW 89122234A TW 514744 B TW514744 B TW 514744B
- Authority
- TW
- Taiwan
- Prior art keywords
- time difference
- signal
- input
- output
- reference signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Phase Differences (AREA)
- Television Signal Processing For Recording (AREA)
- Networks Using Active Elements (AREA)
Description
514744 A7 ___ B7 五、發明說明(丨) 本發明之锯城 本發明普遍相關於用以測試半導體裝置之自動測試系 統,更特別的相關於一高解析度時差檢測系統及方法,用 於本設備上的定時校準和/或定時驗證。 發明背畺 半導體設備之製造涉及大量的處理過程,其需被小心 的控管以使生產率及設備產量達到最大。更重要的處理步 驟之一爲使用自動測試設備以驗證設備的功能。此種測試 通常表現在晶圓階段和封裝設備階段。一般而言,測試程 序包含沿著測試器通道的每個設備測試波型之應用及捕獲 ,以及決定是否捕獲的訊號符合期望値。此測試器通道使 用傳輸線以將測試器耦合至DUT接腳。 爲了成功的測試一正在測試之設備(device-under-test, DUT),供應到設備接腳之訊號沿著每條傳輸線必須在相關 於其他每個訊號的準確時點上到達。按照測試訊號的路線 至DUT的傳輸線通常有不同的長度,爲每個訊號在傳播時 間中貢獻微小但重要的相關延遲。結果,爲了精確控制訊 號時間,每個通道的延遲通常必須在定時校準程序之前就 爲已知並被補償。 決定在測試通道之間相關訊號延遲的主要方法之一, 涉及驅動沿著每一通道傳輸線的訊號,和測量相對邊緣至 邊緣(edge-to-edge)的時間變動,或稱時差。〜旦時差爲已 知,每個信號的定時可被運用來校準需要的邊緣,以達到 4 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) (請先閱讀背面之注意事項ml·· 寫本頁) 經濟部智慧財產局員工消費合作社印製 514744 ___ Β7__ 五、發明說明(> ) 在DUT接腳欲得的定時準確度。 I-------- (請先閱讀背面之注意事項ml寫本頁) 許多在技藝中用以測量在遲滯測試訊號之間的相關時 差爲已知技術。例如,檢測時差較爲普及的方法之一,是 引用以D正反器爲基礎之閂鎖比較器,其一般被參照爲游 標校準技術(Vernier calibration technique)。一目標訊號輸 入至正反器之資料部分,而一參考訊號供至閃控電路部分 。使用此種技術,該參考訊號簡易地閂鎖住以兩訊號之時 差爲準的一高或低値。經由在輕微不同的頻率或時間位置 ,使用一參考震盪器,可從輸出端收集足夠之資訊,以決 定時差的相對大小。 --線. 另一個以正反器爲基礎用以檢測時差之技術,其引用 一互斥或閘(X〇R gate)與多個D正反器耦合,例如可從類 比設備公司(Analog Device Corporation)獲得模型 AD9901 的相/頻率鑑別器。此種結構產生以時差大小爲準,可變化 脈波寬度之訊號,如同訊號時差極性一樣。當與充電幫浦 結合使用時,此電路也可以供應一直流訊號,表示時差檢 測的位準。 經濟部智慧財產局員工消費合作社印制π 另一個由Feldman所提出的時差檢測系統,類似於上 述的互斥或閘充電幫浦結構,利用設定一重設(Set-Reset, SR)正反器伴隨設置在輸出端的充電幫浦。此種SR正反器 在目標訊號到SET埠時,啓動正反器的脈波。資料埠在電 路操作時皆保持在低態。此種特別的電路具有附加的好處 ,大多數依賴電壓的元件,例如電流源、開關、電容等等 ,具有相當的固定電壓供應其上。如此可使非線性問題最 5 氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) "~: 514744 Α7 Β7 五、發明說明(3
m ,請 ^委 I PIΪ斧 'i η % η 瓜:參 化。 當上述以正反器爲基礎的時差檢測系統欲在相關應用 上使用時,皆因亞穩定,或跳動而具有受限的線性範圍。 此爲一種當正反器製造有效的上傳或下傳信號時的內部特 徵。結果,在較高頻率操作時,檢測器的解析度變差,使 得訊號與訊號間的時差變得無法檢測。 由Otsuji所提出,使用適用於實現在積體電路上的時 間-對-電壓轉換技術,以努力避免亞穩定狀態存在於以正 反器爲基礎的時差檢測器內部。此種技術引用標準轉換器, 用以接收從半導體測試器的一個通道而來的參考訊號以及 測試訊號並將其正規化。標準轉換器方塊的輸出端親合至 差動放大器的輸入端。此放大器產生一脈波,其具有正比 於在參考訊號與測試訊號之間的相關時差的振幅。當閃控 電路產生與輸入訊號的上升邊緣同步之閃頻的時候,此脈 波傳送至互補式D閂鎖。Q埠以及Q/埠的輸出位準根據時 差的極性而固定在互補式位準中。 雖然此種電路對於同相位時差可以成功的轉換至不同 電壓有所貢獻,對於非同相位卻還沒有準備。隨著差動測 試器通道在半導體測試器中的擴大實現,非同相位時差檢 測變得日趨重要。 上述的習知時差檢測結構及技術,顯示了達成定時校 準與驗證精準度的限制。然而同樣重要的是在習知定時校 準和/或驗證過程中不需要的時間持續。傳統上,一旦測試 器完成了其校準,一個獨立的驗證裝置被引進’以驗證其 (請先閱讀背面之注意事項再填寫本頁) ---!!訂---------線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) 經濟部智慧財產局員工消費合作社印製 514744 A7 B7 五、發明說明(处) 精準度。通常,爲了檢測通道對通道的時差,自動閃控近 似地被佈置在DUT分開的步驟,遍布每一個通道以便檢測 通道對通道的時差。不幸的是,隨著從三百個到六百個通 道到處都有引進近代測試器,習知上用於自動閃控的資料 獲取時間,可能需要達到十四個小時或更多。如此造成用 於製造目的的損失測試器時間,以及對應的較低全部生產 率。 迄今爲止,所需要而未獲得的是高解析度時差檢測電 路及方法,用於半導體測試器中,其可精確的檢測非常小 的時差,以及提供一輸出訊號其可允許快速的定時校準驗 證。本發明的此種高解析度時差檢測電路及方法滿足這些 需求。 本發明之槪要 本發明之高解析度時差檢測電路及方法,提供一種同 相位以及非同相位訊號時差二者的精確檢測,而其不具有 亞穩定跳動之多餘效應。另外,本發明使得經由在並聯之 多重通道及設備上直接測量的此種製造環境下具有高生產 率。爲實現上述優點,本發明一方面形成一種包含多相位 輸入電路之高解析度時差檢測電路。此輸入電路具有參考 信號輸入,時差信號輸入,並且可以適應用來接受同相位 及/或非同相位之時差信號。此輸入電路爲了回應控制信號 ,係作用使時差信號通過或將其反向。此檢測器也包含時 間至電壓轉換電路,其具有用於接收已時差化信號及參考 7 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) "" "" --------------裝--- (請先閱讀背面之注意事項βι寫本頁) 訂· · -丨線· 514744 A7 B7 五、發明說明(<) --------------裝--- (請先閱讀背面之注意事項H寫本頁) ,線· 信號之個別的第一輸入和第二輸入;以及包含用於產生一 相對時差信號之差動放大器,此相對時差信號表示出在參 考信號及時差信號之間的相對時差。捕獲電路係耦合到時 間至電壓轉換電路,用以檢測相對時差信號。在另一方面 ,本發明包含一種用於量測在複數個傳播信號與參考信號 之間的相對時差。此種時差檢測電路包含一選擇器電路, 其具有複數個被調適用來接收傳播信號的輸入端,以及一 個用以選擇性地讓用來與參考信號比較的複數個信號其中 之一通過。此種時差檢測電路使用包含多相位輸入電路的 高解析度時差檢測器。此種輸入電路具有一參考信號輸入 端,以及一時差信號輸入端,且其被調適用以接收同相位 和/或非同相位時差信號。爲回應控制信號,此輸入電路係 操作用來通過或反向此時差信號。此種檢測器亦包含了時 間至電壓轉換電路,其具有分別的第一輸入端與第二輸入 端,用以接收已時差化信號以及參考信號;以及具有產生 相對時差信號之差動放大器。此相對時差信號表示在參考 信號和時差信號之間的相對時差。捕獲電路係耦合到時間 至電壓轉換電路之輸入端,用以檢測該時差信號。 經濟部智慧財產局員工消費合作社印製 .但在另一個方面,本發明包含一種方法,用於決定在 複數個測試器通道之間的相對時差,以補償信號傳播的延 遲。本方法包含下列之步驟:在複數個通道之間產生測試 信號;將通道耦合至高解析度時差檢測電路;提供一參考 信號至時差檢測電路·,以及選擇用以比較在時差檢測電路 上的參考信號之測試信號的其中一個。此種比較步驟包括 8 本^張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐了
五、發明說明(石) (請先閱讀背面之注意事項再填寫本頁) 下列步驟=將參考信號緣與已通過之測試信號緣之間的相 對時差轉換成電壓,以及提供在輸出端之電壓,作爲測量 在測試信號與參考信號之間的相對時差之用。 本發明之其他特徵與優點將會經由以下結合伴隨圖式 閱讀之詳細描述而彰顯出來。 fa式簡單說明 經由參考下列較詳細之描述與伴隨圖式,將可更加明 瞭本發明,其中: 圖一爲使用本發明其中一個實施例之半導體測試器的 部分方塊圖; 圖二爲顯示於圖一之時差檢測電路的高位準方塊圖; 圖三爲圖二中時差檢測電路之選擇器電路之一實施例 的部分圖解, 圖四爲根據本發明之一實施例的高解析度時差檢測器 之圖解; 圖五爲圖四中高解析度時差檢測器之時序圖。 元件符號說明 10 半導體測試器 14 設備介面板 15 接腳電子通道卡 d 20 通道 22 插座 --- 9 ___ 本紙張尺度適周中國國家標準(CNS)A4規格(210 X 297公釐) '之 ^ n A7 B7 五、發明說明( ο 2 3 3 3 3 6 3
7023902460460240 3444455556667778 高解析度時差檢測電路系統 偏壓輸入端 偏壓輸入端 第一參考信號輸入端 第二參考信號輸入端 選擇器電路 類比多工器 類比多工器 位址解碼器 高解析度時差檢測器 第一信號路徑 第二信號路徑 多相位輸入電路系統 時間至電壓轉換電路 延遲元件 差動放大器 捕獲電路系統 閂鎖方塊 閃控電路 低通濾波器 本發明之詳細說明 現在參考圖一,其係顯示出一個半 親合至包含設備介面板(device interfac Β 器D 獄d, 沏ar 曲一a ο 其 (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨 β ίο ‘所幸、纸張尺度適用中@ 0家標準(CNS)A4規格(210 x 297 ) I提 D之 44 ^2¾18 A7 B7 iu Β . 内—丨 容 VI r- X:八: 否 :沒 五、發明說明($ ) 此測試器包含測試頭(其未被顯示出),其容納複數個接腳 電子通道卡18,用以沿著複數個通道20產生測試器波形。 這些通道將波形導向一或多個DUT的輸入接腳(其未被顯 示出),以及接收DUT的輸出波形。此DIB包含一或多個 插座22,用以將DUT的接腳電耦合至測試器通道,因此 提供方便的測試器至DUT信號之介面。 爲確保沿著通道傳播的定時信號以預先設定的精準度 到達DUT的接腳,編號爲30的複數個高解析度時差檢測 電路系統係被引用。此時差檢測電路精確的量測通道至通 道之間同相位及非同相位的時差,用作定時校準或驗證的 目的。 更特別的參考圖二,每一個時差檢測電路30係採取 特殊應用積體電路(application specific integrated circuit, ASIC )之形式。此種ASIC包含用以接收Vdd及Gnd信號 的偏壓輸入端32及34,以及用以接收參考時脈信號VREFl 和VREF2的第一參考信號輸入端與第二參考信號輸入端36 和37。選擇器電路40係設置在ASIC上,其輸入端耦合至 複數個測試器通道,而其輸出端接至高解析度時差檢測器 50,用以在lpko秒中依序測量信號對信號的時差。 更進一步參考圖2,選擇器電路40包含了一對N比1 類比多工器42和43,其具有耦合至N (最佳爲24)測試器 通道傳輸線輸出。位址解碼器49回應至多位元DC位址信 :號,供應個別控制信號至多工器。此種類比多工器允許單 一 ASIC處理數個測試器通道,(在此範例爲24個)以便在 ____u_ _ (請先閱讀背面之注意事項再填寫本頁) -· -n n n n 一一OJt n n n n n I— n I ϋ t— n 个本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5M74491..2. 13 A7 B7 煩凊#員^示 年月 q 修丑氺有無變更實質内容是否准文 五、發明說明( 校準及/或驗證過程中將測試器生產率最大化。 本發明的發明人已發現,在維持可接受之信號品質上, 將用於HRSD的可選擇性輸入端數目成功地最大化,類比 多工器之結構扮演著重要的角色。然而習知的,N個M0S 閘之並聯陣列可能被用來實現其多工功能,如此之組合通 常會約束並聯閘輸出端只能產生單一的輸出,因此造成N:1 的結構。不幸的是,爲了高精確度的應用,習知結構中的 全部閘輸出能力通常造成不需要之瞬變電流,其會影響輸 出信號的完整性。 特別伴隨圖3的參考,爲努力讓上述瞬變電流效應最 小化,類比多工器42和43中每一個包括24個MOS傳輸 閘輸入端VI至V24,其以如此的方式分布以使得耦合至輸 入一輸出端的瞬變電流電容性地最小化。輸入閘分成四 組並聯陣列A1〜A4,以及每個陣列具有單一輸出〇1〜〇4。 每個輸出係供應至串聯連結的輸出傳輸閘0G1〜0G4,爲了 將不需要之瞬變電流饋通信號導向接地,個別接地的饋通 傳輸閘FT1〜FT4將信號輸出路徑分流。輸出傳輸閘的輸出 端係被束縛住,並提供一高保真度之輸出信號至 HRSD50的輸入端。 回頭參考圖一 ’筒解析度時差檢測器(HRSD)50 —般使 用用以接收測試信號與參考信號的多相位輸入電路系統 56,以及用以產生在測試信號與參考信號之間,代表相對 時差的輸出信號。捕獲電路系統70係設置在時間至電壓轉 換電路的輸出端,將產生的輸出信號檢測致能。此輸入電 療所本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 〇之 (請先閱讀背面之注意事項再填寫本頁) I - -線 A7 B7 1fJl^fvvv;.K」i :.:,: ui:m复λ| 、w容是否准予修V义。 五、發明說明qo) 路系統以及時間至電壓轉換電路系統,爲輸入信號分別定 義第一信號路徑和第二信號路徑52和54。爲了淸晰的目 的’以下將只詳細敘述第一路徑。 現在更特別的參考圖四,用於第一信號路徑52的此多 相位輸入電路系統56包含一位準電壓轉換器LVC1 (圖二), 其用以接收輸入信號IN1(從一通道傳出的測試傳輸線輸出 信號),並且降低輸入信號電壓襬幅,到達更適合高速處理 之位準(例如450mv)。此位準轉換器包含差動對Q1和Q2, 其係被電流源II驅動^Q2的集電器輸出端接至射極隨耦 器Q3,其產生一已降低之信號位準,以及供應一輸入至 Gilbert 反向器 INV1。 Gilbert反向器INV 1包含差動控制輸入(FLIP,FLIP/), 其傳送至個別的第一和第二差動對Q7,Q8以及Q9,Q10。 第三差動對Qll,Q12耦合至第一差動對和第二差動對的 射極,並且從位準電壓轉換器LVC1的輸出端接收已轉換 位準的測試信號,以及接收偏壓信號VBIAS。電流源13分 布在第三差動對的射極結點。個別的電阻R5和R6建立反 向器的DC偏壓狀況,其在技術中已廣爲人知。電晶體Q7 和Q9的集極係束縛在傳送至時間至電壓轉換電路系統60 的輸出結點。此電路的輸出係反應至差動控制信號FLIP, FLIP/,以便讓已轉換位準的測試輸入信號INI通過或反 向。如此可方便的供應同相位以及非同相位之測量。 更進一步參考圖四,時間至電壓轉換電路60,包含延 遲元件64,其耦合至Gilbert反向器INV1的輸出端,以及 二 ______Π............... 適 度 尺 張 纸 標 規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線! 514744 A7 _B7___ 五、發明說明(/ / ) 一差動放大器。 上述所提到的,第二信號路徑54包含位準轉換電路 LVC2,(電晶體Q4至Q6,以及電阻R3至R4),以及Gilbert 反向器INV2(電晶體Q13至Q18,電流源14,以及電阻R7, R8),而其結構組成近似於第一路徑52,而不需要更進一 步之說明。但是,第二信號路徑係被捕獲電路系統70所採 樣至62,以供應自我定時系統,其可去除額外定時電路的 需要。 差動放大器66包含另一個電晶體差動對Q19以及 Q20,其被電流源15所驅動,接收已轉換且經Gilbert反向 器反向之輸入,以產生具有正比於在輸入信號IN1和IN2 之間的相對時差。差動信號輸出端係供應至捕獲電路7〇的 輸入端。 更進一步參考圖二和圖四,捕獲電路7〇包含一閂鎖方 塊72,其由閃控電路74所產生的閃控脈衝定時之。此種 閂鎖方塊包含輸入差動對Q21,Q22,其輸入端耦合至差動 放大器66的輸出端。第二差動對Q24,Q25包含交叉耦合 至輸入差動對輸出端的個別輸入端,以便有效的建造D型 閂鎖。一對射極隨耦器Q27和Q28供給一差動緩衝輸出 OUT+以及OUT-。第三差動對Q23,Q26驅動(或提供電流 源)第一以及第二差動對,以及包含一電流源Ϊ6。第三差動 對對應於從閃控電路74出來的差動輸入信號而反應。 繼續參考圖四,閃控電路74包含一反向器模組’其傳 送至AND/NAND閘的第二輸入端。 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 514744 A7 p—___ B7 _ 五、發明說明(/» 此種AND/NAND閘76的結構係爲習知的ECL設計, 並已廣爲熟悉此技術者所知悉。 回頭參考圖二,閂鎖方塊72的輸出端係最好經由輸出 緩衝器79傳送至充電幫浦,或是低通濾波器8〇。此充電 幫浦或是低通濾波器產生直流輸出,反應至閂鎖信號。以 此種方式,停止晶片直流電壓的產生並且使其被快速的導 向定時校準或驗證控制器(未被顯示出),而其需要時差資 料以用作分析。 根據先前所記述的,爲了擷取由DIB所供應的方便介 面之優點,並且除去對昂貴又慢速表現的機械閃控電路之 需求,本發明的時差檢測電路30,係以積體電路形式分布, 並且以類似於DUT之封裝爲較佳。但是,對於具有多於16 個I/O接腳的裝置,本發明可視額外輸入的需要而模組化。 舉例而言,既然較佳的HRSD電路30經由24個通道(對應 於24個DUT的I/O接腳)前進,對於具有64個I/O的DUT, 可將3個HRSD電路實現在單一的ASIC通道中。因此, 爲了設定用於定時校準或驗證的測試器,ASIC封裝僅不過 插入插座內,以提供完整的外在定時校準或驗證,用於裝 置的並聯陣列,其位置高於並包括插座軌道。 本發明之操作係最好參照圖一,圖二,圖四以及圖五 的時序圖。如前所述,爲安裝進入DUT負載板的插座,時 差檢測電路30以ASIC的形式實現。在平行記憶測試應用 中,負載版可能包含用以高出產率平行測試中32至128個 設備位置的任何一處,而此單一 _15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 " "" --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 514744 Α7 Β7 五 Λ- -Λ : \ J V ,,、,,· >1 -十· 、發明說明(I〉) ASIC實現方式可安裝32至128的HRSD ASIC,以執 行測試定時校準及/或定時驗證。 爲了淸晰的目的,下述運作的說明將集中在定時驗證· 應用中’隨著對所描述之方法的了解,其可相同的應用在 執行初始的校準上。定時驗證僅爲測試信號定時的一種獨 立結構’或是驗證’以確保先前執行的校準定時在要求的 容忍度內。 一旦HRSD的ASIC安裝在負載板14中,測試器產生 一預先決定的測試波形圖樣,模擬實際的測試器運作。此 包含了沿著測試通道20至每一個ASIC信號輸入端傳送測 試信號。 以經由16在通道1和通道2之間爲例,爲了檢測並測 量通道至通道時差,測試信號沿著通道1係當作信號參考 IN2 ’而其他的通道係依序的通過選擇器4〇至hrSD 50。 經由類比多工器42及43的序列被4位元直流定址信號所 規整’(以驗證控制器所控制之,其未顯示出)而其直流定 址信號具體指明多工器應讓哪一個通道的信號通過。 選擇號IN1,以及參考信號(從通道1而出)IN2, 係被位準電壓轉換電路系統LVC1和LVC2所調整爲接近 於450mV的信號。如此減少了邏輯襬幅的位準,將電路性 能變得更快速。 用於IN1以及IN2之個別已轉換過位準的信號,必須 經過Gilbert反向器INV1以及INV2處理,使得非同相位 時差能如同同相位時差一樣被偵測,並且當作差動放大器 16 (請先閱讀背面之注意事項再填寫本頁) · ' 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 五、發明說明((屮) 66的差動輸入信號。如同圖五的顯示,差動放大器產生一 輸出信號脈波DATA,其振幅正比於ΙΝ1與ΙΝ2之間的相 對時差。特別的重點是輸出的產生(至少在輸出信號上升時 間的持I買時間中),即使是在1微微秒上的相對時差位準。 如此提供了極強大的優點,即能夠成功的檢測並測量如此 微小的時間參數。 爲了維持已檢查過之放大器的輸出(表示相對的時 差)’(表示相對時差),閃控電路74產生一擊時脈信號(閃 控脈衝)CLK(圖五),其被參考信號輸入IN2之上升邊緣所 觸發。在62採樣此參考信號,以及將此信號與其反向信號 一起AND/NAND,造成自我定時之特徵(圖四)。此閃控時 脈CLK在延長的持續時間中使閂鎖電路72維持或「閂鎖」 此資料信號DATA,因此輕易地產生可偵測之輸出信號 OUT+以及 OUTj 輸出信號脈衝係更進一步經由充電幫浦或低通濾波器 80處理以提取直流信號成分,並且建立無困難之可處理關 閉晶片時差信號,以作爲定時校準控制器分析之用。以上 的全面化程序與所有的HRSD ASIC同時發生,並且在參考 通道信號與所有其他通道比較之後重複。然後新的通道取 代先前的參考通道,並且重複此程序。一旦校準過程係完 整的’此測試器將可與半導體設備的產品測試繼續進行。 本發明所提供的許多利益與優點將會助益熟悉此技藝 ; 者。特別的重點係檢測同相位及非同相位二者之時差的高 :解析度時差檢測能力。如此提供了實質上改進了測量檢測 L---—- —_π___ T、紙張尺度適用中國國家標準(Cns)A4規格(210 X 297公爱) -T— n i _ (請先閱讀背面之注意事項再填寫本頁) 訂· •線 A7 B7 五、發明說明(丨5") 定時校準的精確度。對於現代使用大量差動通道結構的半 導體測試器而言,這是極端重要的。此外,經由實現單一 檢測器電路使得校準的時間明顯地減至最少,將在產品運 作上測試器的可利用性最大化,使得成本實質的減少,並 且相對的增加生產率。 當本發明以參考較佳實施例而詳細的顯示並說明之 後,習知技藝者將會了解,其中的形式與細節上的各種變 化不會背離本發明之精神和範圍。 (請先閱讀背面之注意事項再填寫本頁) 18 訂: --線· 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 514744 A8 B8 C8 D8 六、申請專利範圍 1. 一種高解析度時差檢測器,其係包括: 多重相位輸入電路系統,其具有參考信號輸入端,以 及時差信號輸入端’該時差信號輸入端係調整爲接收同相 位以及/或非同相位時差信號’該輸入電路系統係操作用來 讓該時差信號通過或將其反向’以回應控制信號; 時間至電壓轉換電路系統,其具有個別第一和第二輸 入端,用以接收該時差化信號以及參考信號,該時間至電 壓轉換電路系統包含產生相對時差信號的差動放大器,其 相對時差信號表示在參考信號和該時差信號之間的相對時 差;以及 捕獲電路系統,其耦合至該時間至電壓轉換電路系統 ,用以檢測該相對時差信號。 2. 根據申請專利範圍第1項之高解析度時差檢測器, 其中該多重相位輸入電路系統更進一步包括: 位準轉換電路系統,用以接收並且調整該個別的時差 信號及參考信號,成爲個別的已轉換位準時差信號及參考 信號。 經濟部智慧財產局員工消費合作社印製 3. 根據申請專利範圍第2項之高解析度時差檢測器’ 其中該多重相位輸入電路系統更進一步包含: 第一 Gilbert反向器,其具有第一輸入端’稱合至§亥位 準轉換電路系統的輸出端,以及第二輸入端,回應控制信 號將該時差信號反向;以及 第二Gilbert反向器,其具有第三輸入端,用以接收 該已轉換位準之參考信號。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 514744 ABCD 六、申請專利範圍 4·根據申請專利範圍第1項之高解析度時差檢測器, 其中該捕獲電路系統包含: 閃控電路系統,其耦合至該時間至電壓轉換電路系統 ’並且具有脈衝產生電路以操作來產生預定寬度之脈衝; 以及 問鎖電路系統,耦合至該差動放大器之輸出端,以及 回應該閃控電路系統,定時以閂鎖指示在該時差信號與該 參考信號之間的相對時差。 5. 根據申請專利範圍第4項之高解析度時差檢測器, 其中該產生之脈衝係與該參考信號同步。 6. 根據申請專利範圍第4項之高解析度時差檢測器, 其中該產生之脈衝係與該時差信號同步。 7. 根據申請專利範圍第1項之高解析度時差檢測器, 其中該參考信號係耦合至校準信號源。 8. 根據申請專利範圍第1項之高解析度時差檢測器, 其中: 該時差信號輸入端係耦合至第一測試器通道;並且該 參考信號輸入端係耦合至該第二測試器通道。 經濟部智慧財產局員工消費合作社印製 9. 根據申請專利範圍第1項之高解析度時差檢測器’ 其中: 該多重相位輸入電路系統,該時間至電壓轉換電路系 統,以及該捕獲電路系統係配置在積體電路上。 10. 根據申請專利範圍第9項之高解析度時差檢測器, 並進一步包括: 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210x297公釐) 514744 A8 B8 C8 ___ D8 六、申請專利範圍 已轉換之丨g號配置在該捕獲電路系統之輸出端,以及 具有已安裝之輸出端,以供應一關閉-晶片信號。 U·根據申請專利範圍第10項之高解析度時差檢測器 ,其中: 該信號轉換器包含一充電幫浦。 12·根據申請專利範圍第10項之高解析度時差檢測器 ,其中: 該信號轉換器包含一低通濾波器。 —種時差檢測電路,用以測量在複數個傳播信號與 一參考信號之間的相對時差,該時差檢測電路包含: 一種選擇器電路,其具有複數個輸入端,其被調適用 以接收該傳播信號,以及一輸出端,用以選擇性的讓複數 個信號其中之一通過,用以與該參考信號比較之;以及 一種高解析度時差檢測器,其包含 多重相位輸入電路系統,其具有參考信號輸入端,以 及一時差信號輸入端,該時差信號輸入端係調適爲用以接 收同相位以及/或非同相位時差信號,該輸入電路係操作以 讓該時差信號通過或反向,以回應控制信號; 時間至電壓轉換電路系統,其具有個別的第一以及第 二輸入端,用以接收該時差化信號以及參考信號,該時間 至電壓轉換電路包含一差動放大器,用以產生相對時差信 號,其相對時差信號表示在該參考信號與該時差信號之間 的相對時差;以及 捕獲電路,耦合至該時間至電壓轉換電路之輸出端, 3 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐_) ' (請先閱讀背面之注意事項再本頁) 訂 經濟部智慧財產局員工消費合作社印製 514744 A8 B8 Εί 六、申請專利範圍 用以檢測該相對時差信號。 I4·根據申請專利範園箄13項之時差檢測電路,其中: 該選擇器電路包含一類比多工器,以及該複數個輸入 端包含個別測試器通道。 15·根據申請專利範_第14項之時差檢測電路,其中 該類比多工器包含: 複數個輸入聞’其對應至複數個輸入信號,該複數個 輸入閘係排列至一整數組,每一組包含預定的輸入閘數目, 其係並聯地安裝’並具有共同輸出端; 複數個輸出傳輸聞’其對應至該共同輸出端之數目, 每一個該複數個輸出傳輸_係串聯耦合至該共同輸出端, 其具有個別的輸出路徑,其輸出路徑係束縛以形成單一多 工器輸出端;以及 複數個饋通傳輸閘’其對應至該同輸出端之數目,每 一個複數個饋通傳輸聞具有耦合至該共同輸出端以及一接 地輸出端的輸入端。 16·根據申請專利範圍第13項之時差檢測電路,其中: 該選擇電路以及該高解析度時差檢測器係配置在積體 電路上。 17· —種決定在複數個測試器通道之間的相對時差之方 法,以補償信號傳播延遲,該方法包含下列步驟: 沿著該複數個通道產生測試器信號; 將該通道耦合至高解析度時差檢測電路; 供應參考信號至該時差檢測電路; 4 (請先閲讀背面之注意事項再塡寫本頁) 、-tx 線」 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) " 514744 A8 B8 C8 D8 六、申請專利範圍 選擇該測試信號其中一個,與在該時差檢測電路上之 參考信號比較,該比較步驟包含: 將在該參考信號邊緣與該已通過之測試器信號邊緣之 間的相對時間差異轉換至電壓,以及 供應該電壓至輸出端,用作在測試器信號與該參考信 號之間相對時差之測量。 18· —種高頻寬類比多工器,該多工器包含·· 複數個輸入閘,其對應至複數個输入信號,該複數個 輸入閘排列至一整數組,每一組包含預定之該輸入閘數目, 其輸入閘係並聯安裝,並具有共同輸出端; 複數個輸出傳輸閘,其對應至該共同輸出端之數目, 該複數個輸出傳輸閘每一個係串聯耦合至該共同輸出端, 並具有各別地輸出路徑,其束縛已形成單一多工器之輸出 端,以及 複數個饋通傳輸閘,其對應至該共同輸出端之數目, 該複數個饋通傳輸閘每一個係具有耦合至該共同輸出端與 接地輸出端之輸入端。 (請先閲讀背面之注意事項再填寫本頁) 、言 線 __ 5 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US42743399A | 1999-10-26 | 1999-10-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW514744B true TW514744B (en) | 2002-12-21 |
Family
ID=23694856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089122234A TW514744B (en) | 1999-10-26 | 2000-10-23 | High resolution skew detection apparatus and method |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1226447B1 (zh) |
JP (1) | JP4688390B2 (zh) |
KR (1) | KR100718186B1 (zh) |
DE (1) | DE60011661T2 (zh) |
MY (1) | MY122605A (zh) |
TW (1) | TW514744B (zh) |
WO (1) | WO2001033240A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103078723B (zh) * | 2012-12-31 | 2015-08-19 | 华为技术有限公司 | 非整数倍并串映射的多路复用器数据延时的校准方法及装置 |
US9632136B2 (en) * | 2013-04-04 | 2017-04-25 | International Business Machines Corporation | Precise estimation of arrival time of switching events close in time and space |
US10276229B2 (en) | 2017-08-23 | 2019-04-30 | Teradyne, Inc. | Adjusting signal timing |
US20190069394A1 (en) * | 2017-08-23 | 2019-02-28 | Teradyne, Inc. | Reducing timing skew in a circuit path |
US20210041488A1 (en) * | 2019-08-11 | 2021-02-11 | Nuvoton Technology Corporation | Measuring Input Capacitance with Automatic Test Equipment (ATE) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5243599A (en) * | 1991-06-05 | 1993-09-07 | International Business Machines Corporation | Tree-type multiplexers and methods for configuring the same |
JPH0537325A (ja) * | 1991-08-02 | 1993-02-12 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
US5231598A (en) * | 1991-09-30 | 1993-07-27 | National Semiconductor Corporation | Direct digital synthesis measurement signal skew tester |
US5471145A (en) * | 1994-04-07 | 1995-11-28 | Texas Instruments Incorporated | Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator |
JPH08293775A (ja) * | 1995-04-20 | 1996-11-05 | Mitsubishi Electric Corp | アナログスイッチ |
US5696951A (en) * | 1996-01-03 | 1997-12-09 | Credence Systems Corporation | Signal deskewing system for synchronous logic circuit |
JPH09307433A (ja) * | 1996-05-10 | 1997-11-28 | Fuji Xerox Co Ltd | Pll回路 |
-
2000
- 2000-10-20 JP JP2001535073A patent/JP4688390B2/ja not_active Expired - Lifetime
- 2000-10-20 WO PCT/US2000/028999 patent/WO2001033240A2/en active IP Right Grant
- 2000-10-20 EP EP00975312A patent/EP1226447B1/en not_active Expired - Lifetime
- 2000-10-20 DE DE60011661T patent/DE60011661T2/de not_active Expired - Lifetime
- 2000-10-20 KR KR1020027005330A patent/KR100718186B1/ko active IP Right Grant
- 2000-10-23 TW TW089122234A patent/TW514744B/zh not_active IP Right Cessation
- 2000-10-25 MY MYPI20005021A patent/MY122605A/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR100718186B1 (ko) | 2007-05-15 |
JP4688390B2 (ja) | 2011-05-25 |
DE60011661D1 (de) | 2004-07-22 |
EP1226447B1 (en) | 2004-06-16 |
WO2001033240A3 (en) | 2002-01-17 |
KR20020062636A (ko) | 2002-07-26 |
MY122605A (en) | 2006-04-29 |
JP2003513288A (ja) | 2003-04-08 |
DE60011661T2 (de) | 2005-07-07 |
EP1226447A2 (en) | 2002-07-31 |
WO2001033240A2 (en) | 2001-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7036055B2 (en) | Arrangements for self-measurement of I/O specifications | |
US6820234B2 (en) | Skew calibration means and a method of skew calibration | |
US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
US6671847B1 (en) | I/O device testing method and apparatus | |
US20040133374A1 (en) | System for providing a calibrated path for multi-signal cables in testing of integrated circuits | |
US8553503B2 (en) | On-die signal timing measurement | |
US20110176374A1 (en) | Bist ddr memory interface circuit and method for testing the same | |
JP2871291B2 (ja) | 論理集積回路 | |
KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
US5459402A (en) | Delay time measuring circuit | |
TW583407B (en) | Differential receiver architecture | |
US6693436B1 (en) | Method and apparatus for testing an integrated circuit having an output-to-output relative signal | |
TW514744B (en) | High resolution skew detection apparatus and method | |
TW200428002A (en) | Semiconductor device testing apparatus and method | |
US20050050409A1 (en) | Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals | |
JP2003028928A (ja) | 半導体装置およびそのテスト方式 | |
JP3892147B2 (ja) | 半導体装置 | |
US6704897B1 (en) | Semiconductor device and the test system for the same | |
US7197682B2 (en) | Semiconductor test device and timing measurement method | |
Kim et al. | A Built-In Self-Test scheme for DDR memory output timing test and measurement | |
TW490568B (en) | Timing generation circuit for semiconductor test system | |
TW201009370A (en) | Digital signal delay measuring circuit and digital signal delay measuring method | |
TW454090B (en) | Apparatus and method for testing crossover point of voltage signal | |
TW452906B (en) | A skew calibration means and a method of skew calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |