TW511288B - Manufacturing method of microinductor and the structure thereof - Google Patents

Manufacturing method of microinductor and the structure thereof Download PDF

Info

Publication number
TW511288B
TW511288B TW89121335A TW89121335A TW511288B TW 511288 B TW511288 B TW 511288B TW 89121335 A TW89121335 A TW 89121335A TW 89121335 A TW89121335 A TW 89121335A TW 511288 B TW511288 B TW 511288B
Authority
TW
Taiwan
Prior art keywords
item
layer
scope
patent application
dielectric layer
Prior art date
Application number
TW89121335A
Other languages
English (en)
Inventor
Pei-Ren Jang
Jing-Hung Chiou
Shr-Chen Jang
Original Assignee
Pei-Ren Jang
Jing-Hung Chiou
Shr-Chen Jang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pei-Ren Jang, Jing-Hung Chiou, Shr-Chen Jang filed Critical Pei-Ren Jang
Priority to TW89121335A priority Critical patent/TW511288B/zh
Application granted granted Critical
Publication of TW511288B publication Critical patent/TW511288B/zh

Links

Description

A7 A7 10 15 發明說明(1 y 本發明係提供一種微電感之製造方法及其構造.,特別 是指一種於平面電感之底部與内外側設有導磁性材料之微 ,電感製造方法及其構造。 近年來台灣半導體工業的快速發展,不僅帶動了台灣 工業的技術升級,同時亦使電子資訊產業及電腦周邊的相 關產σ口更疋在世界上扮〉貝舉足輕重的角色,而在未來半導 體元件研發之中,微機電元件已被預估為二十一世紀的新 星,因此,該方面的研發不僅是業者或是學術界都正在如 火如荼的進行著。 在積體電路的製造過程中,為了加快反應速度、減少 雜訊干擾、縮小晶片面積,業者乃將如電晶體、二極體、 電阻、電容或電感等電子元件整合製造於一晶片上(system on a chip),其中電子元件中,電感在製程技術的處理上 是最困難也是最麻煩的,以致於半導體工業的技術進程中 ,電感的製程技術發展較慢也較少。今日整合積設於晶片 的電感大致可分成立體微電感與平面微電感。而由於平面0 電感製程的複雜度低而較易整合於j龙今的半導體製程,所 以平面電感之發展較多。 然而相較於傳統非積設於晶片上的電感,微電感之感 值與品質因數(quality factor,以下簡稱q值)太小, ,以致於應用範圍受到限制,例如無法應用於通訊設備之 射頻電路中等等。且微電感之Q值無法有效提高,主要受 限於其值係正比於電感繞線所圍繞的面積,但受限於積體 電路晶片之面積資源為稀少且珍貴的,所以需用其它的辦 第4頁 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 閱 讀 背 面 之 注 項 再 填 · I裝 頁. 訂 經濟部智慧財產局員工消費合作社印製 20 10 15 20 上288 B7 五、發明說明(2 ) 法來改善提高Q值。 而影響電感之Q值之因素有下列三點··第一、金屬導線 、中有阻值存在,第二、電感結構與基體之間會有一雜散電 谷1第三、漏磁在基體上造成的損失之因素。所以目前為 5 了提鬲Q值之方式大多由降低阻值與減少基材電磁損失兩 方面著手。 ,在降低阻值方面,已經有人提出利用低電阻之材質例 銅來製成微電感,以降低微電感之電阻特性;以及在美 國專利第5,446,311號案中,提出在覆於半導體基體表 面之一Μ緣層上堆疊多層具有相同迴旋形狀之金屬線來建 構電感,以降低串聯電阻,可利用降低阻值以提高Q值。 在降低雜散電容方面,有如中華民國專利新型申請第 087111340 E (公告號:396594)中於電感之下方設置具有 較低介電係數(dielectric constant或稱為相對於真空的 relativepermittivity)之絕緣層,與在美國專利第5, 5% •41號案挖空電感下方的基材而使電感懸浮之方式,以 使降低電感下方部分(如絕緣層)的介電係數,因而可降 低雜散電容。 在減少基體電磁損耗方面,習知利用挖空電感底下的 基材、墊厚電感底下的絕緣層,藉以減少基體損失,以提 高Q值。 ~ 然而,上述之改善方法對於Q值的提昇仍然有限,但 受限於以往半導體技術之限制,無法於平面電感之内側置 入增進電感特性之材料,致使感值與Q值增進有限。此外 , _ 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)
--------------^ -! (請先閱讀背面之注意事項再填寫本頁) -線. A7 "' ·— --— _____ B7 五、發明說明(3 ) --- --裝 i I (請先閲讀背面之注意事項再填寫本頁) ’基體損失(substrate lGSS)無法有效降低是造成平面 電感之Q值過低之主要因素,所以除上述增加絕緣層之厚 .度外,若能再降低電感對基體之磁渦流損失(_贿邮 l〇SS),將可再使Q值提高。 有4血於省用平面電感之q值與感值過低之缺點,是以 本案毛明人f、積多年從事該行業之經驗,積極從事研究 ,終有本發明『微電感之製造方法及其構造』之產生。 本發明之-目的係、提供—種微電感之製造方法及其才^ 造,其係於平面電感線圈内侧設置導磁性材料,以達到提 南電感之Q值與感值之功效。 本發明之再一目的係提供一種微電感之製造方法及其 構造,係於平面電感線圈之底部設有導磁性材料,以使基 體磁渦流損失有效降低,進而達到提高9值與感值之目的 m 15 本發明之又一目的係提供一種微電感之製造方法及其 構造,係於電感線圈之底部與周圍皆有導磁性材料,以使· 對基體之磁渦流損失最小化,進而達到增加Q值與感值之 目的。 經濟部智慧財產局員工消費合作社印製 本發明之再一目的係提供一種微電感之製造方法及其 20構1^,其係利用微電鍍的技術於平面電感線圈内外側與底 部設置導磁性材料,以達到提高電感之Q值與感值之功效 〇 為達到上述之目的,本發明之一種微電感之製造方法 ,係包括以下步驟: 第6頁 本紙張尺度_ +關篆標準(CNS)A4規格(210x297公以 511288 A7 B7 五、發明說明( 10 15 痤齊郎眘慧时i局員X.消費合作社印製 20 a.提供一基體; b·形成一種子層(seeding layer)於該基體上; c·形成一犧牲層於該種子層上; d·形成一介電層於該犧牲層上; e·至少形成一金屬層於該介電層上,且各該金屬層具 有一位於該犧牲層之上方之迴旋型線圈,該等相鄰金屬層 &分別夾置一介電層以相互隔離,且該介電層設有一具有 ^電材料之通孔(via)以使相鄰金屬層電性連接; f·形成一保護層於該金屬層上,而該保護層具有露出 位於該迴旋線圈的中心部分與外圍上方之介電層的蝕刻窗 f g·由該蝕刻窗選擇性蝕刻該等介電層,以形成露出該 犧牲層之#刻口; h·由該蝕刻口蝕去該犧牲層,以形成一微隧道;及 i·成長一導磁性材料於該微隧道與該蝕刻口中。 •有關本發明所採用之技術、手段及其功效,玆舉一較佳 實施例並配合圖示詳細說明如后,相信當可由之得一深入而 具體的瞭解。 圖示之簡單說明: 第一圖係本發明較佳實施例之佈局圖。 第二圖係沿第一圖之A-A剖線之局部剖視圖。 第三圖至第十四圖係根據本發明較佳實施例的微電感製 作方法之流程剖視圖。 圖號對照表: 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I I----— — — — — ^« — — 1 —---•線 (請先閱讀背面之注意事項再填寫本頁) A7 五、發明說明( 5 1微電感 13第一介電層 17第二介電層 21第三介電層 2 5導磁性材料 29犧牲層 37第四介電層 41、43蝕刻窗 49、51餘刻口 U基體 15種子層 19第一金屬層 23第二金屬層 W通孔 31、33接合塾 3 9保護層 47光阻層 53微隧道 10 15 經濟部智慧財產局員工消費合作社印製 20 55電路板 請參閱第-圖,係本發明之較佳實施例之佈局圖。配 合參照第二圖,本實施例之微電感i包含_基體Η、一覆 蓋基體11上的第-介電層13、一佈局於第一介電層以上 的種子層(seeding layer) 15、一位於 二介電層Π、-位於該第二介電層17上的二金屬上二 、一位於第一金屬層19之上的第三介電層21、一位於第讀 一川電層21上的第一金屬層23、及一充填於金屬層IQ、23 之内、外側與底部之導磁性材料25。其中,各金屬層19、 23分別具有迴紅線圈,並於第三介電層21中並形成一通 孔(via) 27以使第一金屬層19與第二金屬層23電性連接 。為了使本發明更容易瞭解,首先在下文中配合第三圖至 第十三圖對本實施例之製作流程作介紹。 本實施例之微電感大致應用CMOS製程來製作。由於今 曰晶圓廠的製作技術水準高且價格相對低廉,所以若將本 第8頁 -裝i I (請先閲讀背面之注意事項再填寫本頁) ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^11288 A7
項 再 填 I裝 頁 先 閱 讀 背 面 之 注 赢 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7 ),在此第二介電層17之材質亦A s儿a 貝丌為一虱化矽。而後,如第七 圖,於第二介電層17上沉籍一笙 人琉 y 上,儿積第一金屬層19,並利用微 、影與蝕刻之製程,以形成位於貓鉍 又1於犧牲層29之上方範圍内矩形 迴旋形狀之線圈。應注意的是,雖然在本實施例中,該金 5屬層19之線圈為矩形迴旋形狀,但亦可為其他型態如螺旋 狀等等之類,並不應受限於本實施例之列舉。 ^其後,如第八圖,於金屬層19上積設一第三介電層21 後,並於第二介電層21上钱刻一連通至該金屬層19之内钃 側端的一通孔(via) 27,而此通孔27内並塗佈導電材料 ,例如鎢,此外,在此第三介電層21亦為二氧化矽。緊接 著,如第九圖,祕第三介電| 21之上方設置一形狀及位 置與第一金屬層19相同之第二金屬層23,所以通孔27形 成第一金屬層19與第二金屬層23間之電性通道,使兩者 電性連接。此外,通孔27内之導電材料亦可在第二金屬層 23之沉積時獲得,此時,通孔27内的材質會與第二金屬 層23之材質相同。再者,此第二金屬層23亦形成接合塾丨 31、33,如第一圖,接合墊31、33分別以金屬線連接至迴 旋型之第二金屬層23與第一金屬層19之外側端,以供測 試與電性連接用。在此,第一金屬層19與第二金屬層23 之材料係鋁矽銅合金。而後,第二金屬層23上再設置一第 四介電層37,並於第四介電層37上積設一保護層39,並 經微影與蝕刻,使此保護層39係選擇性設置於第二金屬層 23之上方並形成露出第四介電層37之蝕刻窗41、43,而 請對應參照第一圖,在此保護層39之形狀為矩形環,蝕刻 第10頁 請 先 閱 讀 背 面 之 注 項 再 填 I裝 10 15 20 不紙浪人度週用中國國家標準(CNS)A4規格(210·· X 297公釐) 頁 訂 10 M1288 五、發明說明(8) 窗41係位於保護層39之中心之一矩形餘刻窗41.,及钱刻 窗43係包圍保護層39之兩相對的门型钱刻窗43,而第四 t電層37之材料亦為二氧化石夕與保護層39由氮化物所構 成。 5 1此’完成本實施例之微電感的前製程,而本實施例 中使用三層金屬㉟29、19、23,其中金屬層Μ為犧牲声 •身而^屬層19、23用以積設線圈,所以本實施例可應用晶 廠提供的1P3M或1P4M之CM0S標準製程來製作,而 由於使用1P4M標準製程時,可將線圈積設於第三盘第四 金屬層,所以線圈下方至少可增加一金屬層與一介電層厚 度之介電材料’由於雜散電容值隨厚度(線圈與基體之間 岐離)增加而下降,所以雜散電容可有效降低,進而提 面Q值與感值,因而在此以應用1P4M之標準製程為佳。 值得注意的是,雖然在本實施例中使用兩金屬層 感線圈,然而實際上可依需要增減金屬層之數量並不=限 鲁本實施例中所列舉,僅需相鄰之金屬層有通孔相互電性 連接即可,而製造的方法與材料亦寸依需要而調整而不受 限於本實施例之說明。 又 接著,進入後製程,主要是進行蝕刻介電材料與犧牲 2〇層29及沉積導磁性材料25。首先,如第十一圖,為了保 護蝕刻時欲保留的部分,更利用微影技術於保護層外之上 方積設於一光阻層47。 而後由於欲蝕刻移除犧牲層29,所以首先必須開設延 伸至犧牲層29之蝕刻口,以使犧牲層29裸露,但在此僅 _ 第11頁 本紙張尺度適用中國國家標準(CNSyA4規格⑽x 297公髮) I--I I I I I ^ i — 1 — nl^i--! — 1„1 (請先閱讀背面之注意事項再填寫本頁}
L· P W1288 A7
五、發明說明(9 ) 欲使犧牲層29裸露,而不欲產生於韻刻後造成其它金屬層 之裸硌之結果,因此利用具有良好選擇性與非等向性的反 ,應性離子餘刻法(reactive ion etching,以下簡稱rie )來進 5 10 行餘刻,在此欲蝕刻局部第四、第三、第二介電層37、21 、Π之材料為二氧化矽,於是選用氟化碳之電漿( Fluorocarbon Plasma),並使用四氟化碳(CF4)作為蝕刻 氣體’因而僅會移除二氧化矽,所以在此可利用RIE由 述預留露出第四介電層37之蝕刻窗41、43開始向下垂 餘刻至犧牲層29為止,藉此形成如第十二圖之蝕刻口 49 、51。在本實施例中列舉RIE進行蝕刻僅為說明之目的, :· 先 閱 讀 背 面 之 注 項 再 填 1I裝 頁 15 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 20 所以亦可應用其他方式來移除部分介電層,並不應受限於 本實施例中的列舉。 其後,經由此餘刻口 49、51而可開始進行移除犧牲 層29之動作,在此利用濕蝕刻技術來移除犧牲層29,而 在此犧牲層29之材料為鋁矽銅合金,所以選用僅對鋁石夕銅 合金產生反應之链的触刻液進行餘刻,在紹的姓刻液大致j 包括:第一種,係磷酸(h3po4)、醋‘酸(ch3cooh)、确酸 (hno3)與水(H20)所構成,而磷酸佔整體之重量約72β88% ,醋酸約佔11.37%,硝酸約佔2·29%,及水約佔13.49% ; · 第二種,係磷酸、雙氧水(Ηθ2)、水所構成,而三種材料 之體積比為8:1:1 ;第三種,係氣化氫(HCL)與水所構成 ,其體積比為8:2 ;及第四種,係氣化氫、雙氧水與水所級 成’其體積比為8:1:1。在此’可依需要選擇其中一種來作 為蝕刻液,而且因這些蝕刻液對鈦的選擇性很好,所以可 訂 m 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 511288 A7
丨P 五、發明說明(10; 移除犧牲層29而保留為鈦的種子層15,如此可形成一與 钱刻口 49、51相互連通之微隧道53 (如第十三圖)。應注 :意的是,雖然在此實施例中利用濕蝕刻與列舉特定的化學 溶液來進行蝕刻,但實際上仍可應用其他蝕刻方式與化學 -5 溶液,並不應受限於本實施例之說明。 其後’可開始進行成長導磁性材25於微隧道53與餘 刻丨口 49、51之作業,在此應用微電鍍方式來長成導磁性材 25,首先移除光阻層47、保護層39與第四介電層37, 而後必須將整體置放於電鍍液中,在本實施例中,為了方 便固定微電感之晶片於電鍍液之陰極,所以如第十四圖更 利用打線技術,將晶片之接合墊31、33接合至電路板上, 藉此將晶片固定於電路板55上,以供電鍍時,可利用夾置 電路板來固定晶片之位置。而在此以鈦之種子層15為電極 之陰極待渡區,並在電鍍液中加一電場進行微電鍍作業, 驅使金屬離子向陰極種子層15方向移動,當金屬離子在陰 •接受電子後,便以金屬原子的型態沉積陰極待鍍區上, 而可成長一導磁性材料於微隧道53 ‘與蝕刻口 49、η中, 在此,導磁性材料可為一 8〇%鎳(Ni) _2〇%鐵(Fe)合金 而該電鏟液之主要成分為氨基績酸錄與氨基績酸亞鐵, 以檸檬酸為亞鐵離子之安定劑,來避免二價鐵變成三價鐵 ,及以硼酸為酸鹼值之安定劑(buffer),使電鍍液之酸鹼 值穩疋如此,如第二圖,可將導磁性材料25置入微電感 之内側、底部與周圍。應注意的是,雖然在本實施例中採 用微電鍍來長成導磁性材料,然而實際上可依當時技術或 ι___ 第13頁 紙張尺度適用中國國家標準(CNS)^i"(21〇 x 297公髮) 10 15 20 --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7
五、發明說明(11 ) 需求選用其他方式例如物理氣相沉積(pvD)或化學氣相 沉積(CVD)等等,來長成導磁性材料,並不應受限於本 、實施例之列舉。 5 綜前所述,在本發明確實具有以下之優點: 1·降低雜散電容之損失: 在本發明中利用金屬層 屬線圈與基體11間的距離, 損失。 19下方的介電層17來墊高金 閱 讀 背 面 之 注 以有效減少雜散電容所產生 的· 10 2·降低基體損失: 在本發明中在微電感結構之底部與周圍鍍上導磁性材 料25,以作為屏壁作用,而可使對基體之磁渦流(以办 current i〇ss)損失明顯降低,進而解決以往平面電感之q 值低的主因(即基體損失),所以相對而言Q值與感值亦 能隨之提高。 項 再里裝 頁 訂 3·增加Q值與感值: m 在本發明中微電感結構之中心具有導磁性材料25,以麵丨 作為電感線圈19、23之磁心,而可:達到大幅提增電感之Q . 值與感值之功效,此外,如前述之降低雜散電容與基體損 失,所以本發明之微電感之Q值與感值確實可大幅增加。 4·製作成本低: 本發明之大部分製程(前製程)係可配合CM0S標準 製作,所以製程規格化,而可交予晶圓廠之製作,因而具 有成本低與良率穩定之優點,而且剩餘製程(後製程)僅 包含移除部分介電層17、21、37與犧牲層29以及電錢導 I____ 第14頁 尽紙狀度週用中國國家標準(ds)A4規格⑽χ 297公楚)~—------ A7 五、發明說明(12 , 枓25於電感之内、外側與底部即可完成,所以製程 間早化’致使量產化的可能性大為提高。 者’雖然在本實施例為配合⑽S標準製程而分為前I • 5 程,然而實際上可依需求,亦可整合成-完整製程| ,以本發日月之_不應受限於本實施狀隸中為說明Ιι 所列舉之實行技術,而可依需要以其他製造技術取代。 裝 綜切述,本發明之『微電感之製造方法及其構造』 上確月b藉上述所揭露之構造、裝置,達到預期之目的與功 10 效’且申請前未見於刊物亦未公開使用,符合發明專利之 新穎、進步等要件。 惟,上述所揭之圖式及說明,僅為本發明之實施例而 已,非為限定本發明之實施;大凡熟悉該項技藝之人仕, 其所依本發明之特徵範疇,所作之其他等效變化或修飾, 皆應涵蓋在以下本案之申請專利範圍内。 第15頁

Claims (1)

  1. 511288 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六'申請專利範圍 13 1· 一種微電感之製造方法,係包括以下步驟: a.提供一基體; b·形成一種子層於該基體上; c·形成一犧牲層於該種子層上; 5 d·形成一介電層於該犧牲層上; e.至少形成一金屬層於該介電層上,且各該金屬層具 有一位於該犧牲層之上方之迴旋型線圈,該等相鄰金 間分別夹置介電層以相互隔離,且該介電層設有—目摩 導電材料之通孔以使相鄰金屬層電性連接; ^ 10 f.形成一保護層於該金屬層上,而該保護層具有露出 位於該迴旋線圈的中心部分與外圍上方之介電層的蝕=窗 g.由該蝕刻窗選擇性蝕刻該等介電層,以形成露出該 犧牲層之蝕刻口; ~ 15 h.由該蝕刻口蝕刻去該犧牲層,以形成一微隧道;及 1·成長一導磁性材料於該微隧道與該蝕刻口中。 _ 2.如申請專利範圍第i項所述之方法,其中,該步驟&中 的基體上具有一介電層。 如申請專利範圍第1項所述之方法,其中,該步驟" ’形成該保護層於該等金屬層上之前,先形成—声 於該等金屬層上。L如申請專利範圍第1項所述之方法,其中,該步驟一 以一乾蝕刻法進行蝕刻。 如申請專利範圍第i或4項所述之方法,其中,該步驟 b '·—r------------訂----- (請先閲讀背面之注意事項再填寫本頁} 20 本躲尺度適準(CNS ) 10 15 申請專利範圍 14 g係以一反應性離子蝕刻法進行蝕刻。 專職圍第5項所述之方法,其中,該介電層之 材枓為二氧切,則該側法❹吨化碳純刻氣體 7.如申請專利範圍第i項所述之方法,其中,步驟c中形 成該犧牲層之材料為金屬。 4:申請專利範圍第U 7項所述之方法,其中,該犧牲 曰係由銘碎銅合金所構成。 9. 如申請專利範圍第8項所述之方法,其中,步驟匕中係 以一濕蝕刻法進行蝕刻。 10. 如申請專利範圍第9項所述之方法,其中該濕關係使 用碟酸(H3p〇4)、醋酸(Ch3COOH)、硝酸(_3)以及水 (h2o)之化學混合溶液。 11. 如申請專利範圍第10項所述之方法,其中,該化學混 合溶液中磷酸(h3po4)、醋酸(Ch3C00H)、硝酸(hn〇3) 以及水(h2o)之重量係各約佔72.88%、11>37%、2 29% 與 13.46%。 12. 如申請專利範圍第9項所述之方法,其中,該濕蝕刻係 使用磷酸(H3P〇4)、雙氧水(H2〇2)以及水(h2〇)之化學 20 混合溶液。 13·如申請專利範圍第12項所述之方法,其中,該化學混 合溶液中磷酸(HsP〇4)、雙氧水(H202 )以及水(h2〇)之 體積比係約8:1:1。 14·如申請專利範圍第9項所述之方法,其中該濕蝕刻係使 ____—Γ--- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------1T------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財/4局員工消費合作社印製 511288
    5 15 經濟部智慧財4局員工消費合作社印製 20 用氣化氫(HCL)以及水(H20)之化學混合溶液。 15.如申請專利範圍第14項所述之方法,其中,該化學混 合溶液中氯化氫(HCL)以及水(H20)之體積比約為8:2 〇 16·如申請專利範圍第9項所述之方法,其中,該濕蝕刻係 使用氯化氫(HCL)、雙氧水(H202 )以及水(H20)之化 學混合溶液。 17·如申請專利範圍第16項所述之方法,其中,該化學混< 合溶液中的氯化氫(HCL)、雙氧水(h2〇2)以及水(ιο )之體積比約為8:1:1。 18·如申請專利範圍第1項所述之方法,其中,該步驟土係 以該種子層為電極進行微電鍍作業,以形成該導磁性材 料。 I9·如申請專利範圍第1項所述之方法,其中,該步驟i中 之導磁性材料係鎳鐵合金。 2〇·如申請專利範圍第19項所述之方法,其中,該鎳鐵合讀 金之組成約為80%鎳(Ni)與20%鐵(Fe)所構成。 21·如申請專利範圍第丨項所述之方法,其中,該步驟b之 種子層之材料係鈦。 22. 如申請專利範圍第丨項所述之方法,其中,該步驟e之 該金屬層之迴旋型線圈係矩形迴旋型線圈。 23. 如申請專利範圍第丨項所述之方法,其中,該步驟e之 該金屬層之材料係鋁矽銅合金。 24· —種微電感的構造,係包括: 本紙張尺度顧巾) A4^ ( 210X297,Ji· ϊ—— (請先閲讀背面之注意事項再填寫本頁) 訂 511288 六、申請專利範f 5 10 15 經濟部智·慧財產局R工消費合作社印製 20 一基體; 一種子層,係形成於該基體上; 一介電層,係於該種子層上; 至少一金屬層,係形成於該介電層上,且各該金屬層 具有一迴旋型線圈,該等相鄰金屬層間分別夾置一介電層 以相互隔離,且該介電層設有一具有導電材料之通孔以^ |鄰金屬層電性連接; 一導磁性材料,係於該金屬層之底部及其之迴旋型線 圈之中心與外圍;及 一保護層,係覆蓋於該金屬層上。 25·如申請專利範圍第24項所述之構造,其中,該金屬層 之材料係鋁矽銅合金。 汝申明專利範圍第24項所述之構造,其中,該導磁性 材料之鎳鐵合金。 如中請專利範圍第26項所述之構造,其中,該錄鐵合 •金之組成約為_鎳(Ni)與2〇%鐵(Fe)所構成。 28.如申請專利範圍第24項所述之輪造,其中,該介電層 之材料係二氧化矽。 曰 29·如申請專利範圍第24項所述之構造,其中,該種子層 之材料係鈦。 / 曰 3〇_如申請專利範圍第24賴述之構造,其巾,該保濩層 之材料係氮化物。 ’〜曰 裝 頁 訂 線
    210X297公釐)
TW89121335A 2000-10-12 2000-10-12 Manufacturing method of microinductor and the structure thereof TW511288B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW89121335A TW511288B (en) 2000-10-12 2000-10-12 Manufacturing method of microinductor and the structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW89121335A TW511288B (en) 2000-10-12 2000-10-12 Manufacturing method of microinductor and the structure thereof

Publications (1)

Publication Number Publication Date
TW511288B true TW511288B (en) 2002-11-21

Family

ID=27752231

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89121335A TW511288B (en) 2000-10-12 2000-10-12 Manufacturing method of microinductor and the structure thereof

Country Status (1)

Country Link
TW (1) TW511288B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706656B2 (en) 2014-12-15 2017-07-11 Industrial Technology Research Institute Signal transmission board and method for manufacturing the same
US10448501B2 (en) 2015-07-17 2019-10-15 Industrial Technology Research Institute Circuit structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706656B2 (en) 2014-12-15 2017-07-11 Industrial Technology Research Institute Signal transmission board and method for manufacturing the same
US10448501B2 (en) 2015-07-17 2019-10-15 Industrial Technology Research Institute Circuit structure

Similar Documents

Publication Publication Date Title
JP5136056B2 (ja) 半導体装置
US6440750B1 (en) Method of making integrated circuit having a micromagnetic device
TWI362098B (en) Method for forming an inductor in a semiconductor integrated circuit and integrated circuit therefor
US7963021B2 (en) Inductor embedded in substrate, manufacturing method thereof, micro device package, and manufacturing method of cap for micro device package
US9673268B2 (en) Integrated inductor for integrated circuit devices
US7666688B2 (en) Method of manufacturing a coil inductor
US8407883B2 (en) Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence
US8907447B2 (en) Power inductors in silicon
US20050282347A1 (en) Semiconductor device with inductive component and method of making
TW201131592A (en) Inductors and methods for integrated circuits
JP2001053239A (ja) 集積回路およびその製造方法
US20040217443A1 (en) Semiconductor device with inductive component and method of making
CN110034101A (zh) 有芯和无芯有机衬底中的磁性材料的脱模层辅助选择性嵌入
US8531002B2 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
CN111902935A (zh) 在玻璃芯基板上的集成磁芯电感器
TW511288B (en) Manufacturing method of microinductor and the structure thereof
JP3661380B2 (ja) 平面型インダクタ
JP2006319094A (ja) 半導体装置およびその製造方法
TW506045B (en) Method for forming high performance system-on-chip using post passivation process
TW386310B (en) Method of producing microinductor and structure thereof
WO2020124341A1 (zh) 薄膜电感及其制作方法、集成电路、终端设备
TW465079B (en) Manufacturing method of inductor
WO2024000230A1 (zh) 电感及其制备方法、滤波器、电子设备
KR100392259B1 (ko) 전자기파 차폐형 매몰 인덕터 및 그 제작방법
TWI223402B (en) Whirlpool-like microstructure having spiral conductor layer and manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees