TW508719B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW508719B
TW508719B TW089121043A TW89121043A TW508719B TW 508719 B TW508719 B TW 508719B TW 089121043 A TW089121043 A TW 089121043A TW 89121043 A TW89121043 A TW 89121043A TW 508719 B TW508719 B TW 508719B
Authority
TW
Taiwan
Prior art keywords
area
region
film
mark
block
Prior art date
Application number
TW089121043A
Other languages
English (en)
Inventor
Hiroki Koga
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW508719B publication Critical patent/TW508719B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

五、發明說明（1) 發明 本明係關於一種半導， 曰 對準用之對正9 π余 、 疋關於一種設有 體裝置。 说、具有渠溝隔離之元件隔離構造的 卜# : :、t導體裝置的習用製程，在經由排列光I 上形成圖案的過程中，在後續步驟中必需將第先罩於晶圓 罩排列成與已形成的圖案對：： 而將第二與後續光 ，了對正的目的’圖案形成的進行係藉 5置區塊中的圖案對正，同時確認基於形成在】案: 案的位置資己幻與形成在光罩上的指示用圖 ，由、：Γw兒明的對正記號為在金氧半導體（m〇s )電曰 電極用的圖案中用於射T AA a α 曰盯〜取之閘極 與元件隔離區域中成於元件區域中 ^不作為几件隔離用’但為方便故仍 = 情況也應用在元件區域。 頰似的 圖11為顯示習用半導體裝置之裝置佈局之一例的 ^丄如圖η所示：晶圓100包含裝置區塊2、在光刻製程中 ” 口用/之對正記號區塊3、與刻劃區域〗3。方塊狀的裝置 區塊2係由包圍的刻劃區塊丨3所區分，而對正記號區塊3 排列在刻劃區域13中，例如各裝置區塊的每一橫向與縱向
麵 第4頁 鄕719 五、發明說明（2) — 侧各一個。藉由以刻劃器沿著刻劃線1 3a切割晶圓1 〇〇、與 將切割下的片分離成半導體晶片或將切割下的片置入封裝 中而得到半導體裝置1。若是沿著與刻劃線丨3 a之正確位置 有偏差的線進行切割時，半導體裝置1可能具有切成片段 或遺漏的對正記號，但是此種不完整的片在下文中也 半導體裝置1。 圖1 2顯示形成元件區域之習用圖案的一例，其中圖i之 j a )為裝置區塊的平面圖，而圖丨2 ( b )對正記號區塊的 平面圖。如圖1 2 ( a )所示，裴置區塊2 (圖丨丨）具有複數 個疋件區域2a並置在縱向與橫向方向上；與元件區域以 外的元件隔離區域2b。在裝置區塊中，形成規則的圖案， 例如動態隨機存取記憶體（DRAM)的記憶體單元陣列區 塊’而MOS電晶體形成在各元件區域2a中。 #在圖12的紙面中，各元件區域2a係形成為矩形，其具 有橫向寬度約為0.20/zm與縱向寬度約為1〇〇//[11，而此等 區域2a係形成為鄰接，橫向方向上的間隔約為〇2〇#m， 而縱向方向約為〇· 60 ，且元件區域2a的各行在縱向方 向上排列為間隔錯開。 、士圖1 2 ( b )所示，對正記號區塊3具有複數個元件區 域3a並置在橫向方向上；與元件隔離區域儿形成在元件區 域3a之間。各元件區域3a係形成為矩形，其具有橫向寬产 約為6·>00 /ΖΠ1，且其係排列為使得彼此鄰接距離約6〇〇 #又 in。換。之，對正記號區塊3具有一對一的線與間隔排列。 在此，對於元件區域與元件隔離區域，在特定面積s
508719 五、發明說明（3) 中被7L件區域一佔用的面積的比率定義成資料率。當特定面 包含屬於兀件區域的面積與屬於元件隔離區域的面積 時身料率由下式表示··資料比率=元件區域的面積/ :件區域的面積+兀件隔離區域的面積）。在圖12所示 、月况下，裝置區塊2之資料率約為31· 25 % (圖12 (a ) ’而對正記號區塊3之資料率約為5〇% (圖12 (b))。 現在，形成疋件隔離用之場氧化膜於晶圓丨〇 〇的矽基 伯田/習用.上使用矽的區域氧化法（L0C0S )。然而，當 的眘：C〇S膜時’由於氧化矽膜的咬入使得元件隔離區域 糸紘又菱大此點對於近來裝置構造細微化的趨勢而言是 為缺點。因此，近爽推田、吃 木使用淺的渠溝隔離（STI )構造，其 中隔離氧化膜形成在淺的渠溝中。 圖13至圖15說明右翌田此丄γ ^ ^在白用對正記號中一般渠溝隔離構造 Λ不從圖12 (b)之箭頭_，方向察看的製 ，=1)的剖面圖’而圖14 (部分2)與圖15 (部分3 )顯不類似的製程剖面圖。 首先，在基板4卜，til 1丄·— 至厚度約為5至3_，最好Ϊ =氧化法生長氧化石夕膜5a 化學氣相沈積（LmDf n，；接著藉由例如低壓 約為100至250nm，最好化矽膜6於其上方，至厚度 圖案7於預定位置，以开為/_20,；與藉由光刻形成光阻 之後，藉由乾式丄 離區域（圖13 (a))。 5a，计銘Wd連續餘刻氮化石夕膜6與氧化矽膜 Da，並移除光阻圖案7 f m Q u^ χ m 刻、使用已圖案化的氮化:))。接著’藉由乾式敍 夕膜6作為遮罩韻刻碎基板4至預 508719
定深度，以形成渠溝8 (圖13 (c))。渠溝8的深度約為 20 0至400nm，最好為約300nm。剩餘氮化矽膜6的厚度係由 (生長厚度100至250nm) —（钱刻的量約1〇至5〇11111)表 示，其中（約10至5〇nm，最好為約20nm)表示減少的膜厚 之後，藉由熱氧化法於渠溝8的内面生長氧化矽膜5b 至約10至30·，最好為約20nm。接著，在此例令藉由高密 度電漿（HDP)氧化膜生長法生長氧化矽膜以至厚度約45〇 至650nm，最好為約5〇〇nm，且氧化矽膜5C埋入渠溝8中 (圖 14 (d ))。 ” 之後’藉由化學機械拋光（CMP )移除不要的氧化石夕 膜5c，並將剩餘氮化矽膜6的厚度控制在約12〇至丨了⑹爪， 最好為約15〇nm (圖14 (e))。接著，藉由使用緩衝氫氟 酸（BHF)等的濕式蝕刻將氧化矽膜5c的表面與氧化矽膜 5a的較低表面之間的高度差d調整為約45至95·，最好為 約75nm。由於藉由CMP很難精確的控制膜厚，故在CMp後藉 由檢查膜厚進行此調整，並藉由基於測得厚度與預定膜厚 =差计算|虫刻時間。接著，藉由以熱攝酸儀刻約6 〇至1 〇 〇 分鐘，最好為約80分鐘，將剩餘氧化矽膜6完全移除，並 藉由濕式餘刻移除元件區域上的氧化矽膜5a。濕式蝕刻的 條件為移除約20至40nm的氧化矽膜5a，最好為約3〇nm (圖 14 ( f ) ) 0 、之後，再次藉由熱氧化法，生長氧化矽膜5(1於元件區 域上至厚度為約10至3〇11111，最好為約2〇nm ;與將摻質植入
508719
到M〇S電晶體的通道區域中（未圖示）（圖15 著藉由濕式蚀刻移除氧切膜5d。濕式姓刻的條 ^ 約20至4Gnm的膜5d，最好為約編。在此情況下，在= 區塊2中’製造條件係設定為使得氧化矽膜5。的 盘裝？ 化矽膜5c以外的區域中之矽基板4的表面齊平，々二乳 ，部分。此外，藉由熱氧化法生長作為裝置區機;之= ?化)膜^的氧化石夕膜5e至約6至12nm，最好為約1〇1]111 (圖^ 之後，生長複晶矽9a至約50至15〇nm，最好為約 lOOnm，以形成裝置區塊的閘極電極；與生長矽化鎢9b至 約50至2 0 0nm，最好為約i5〇nm (圖15 (i ))。接著，將 光阻（未圖示）塗在石夕化鎢9b的表面上，以形成閘極電極 用之圖案，與使用預定光罩圖案對光阻進行對正機的曝 光。在此情況下，將藉由設在對正機上的對正記號檢測器 將晶圓上之對正記號上的位置資訊與光罩上的對正記號讀 出，並調整光罩位置或晶圓位置，以便對正其位置。 之後’兹參考圖1 8，其說明對正記號檢測器的配置與 操作’以下說明對正記號檢測的方法。由光源31發出的^ 線（i )被晶圓1 0 0表面反射（r )並進入對正記號檢測器 3 2，其檢測反射光線r的強度。藉由於紙面的水平方向上 掃瞄來自光源3 1的入射光線i，對正記號檢測器32檢測反 射光線r的強度改變的點，並決定其為對正記號的邊界。 現在，當膜9對入射光線i的波長具有透過性質時，亦 即，當透過光線11的強度高於反射光線r 2的強度時，即使
508719 五、發明說明（6) 低層的表面平坦仍可以檢測該層的邊界。例如，若是區域 k中來自元件隔離區域5的反射光線r3弱，則如圖1 8所示， 對正檢測器3 2的檢測程度低。同時，若是區域m中來自元 件區域4的反射光線r3強，則如圖1 8所示，對正檢測器32 的檢測程度高。對正記號檢測器32決定檢測程度的圖舆預 定閾值之線交插的點作為對正記號的邊界。
反之’當膜9對入射光線i的波長具有強的反射性質 時’亦即，當反射光線r 2的強度高於透過光線11的強度 時’若是低層的表面平坦，則檢測器3 2無法檢測該層的邊 界。例如，區域k中來自元件隔離區域5的反射光線r3與區 域m中來自元件區域4的反射光線r3均強，而對正記號檢測 器3 2的檢測程度保持在高程度，如圖丨8所示。因此，由於 檢測程度的圖將無法與預定閾值之線交插，故對正記號檢 測器3 2無法檢測對正記號的邊界（元件隔離區域5與元件 區域4的邊界）。 此外，即使當膜9的反射性質強時，若是尺寸d有預定 程度的差異，則仍可以檢測對正記號的邊界（元件隔離區 域5與元件區域4的邊界）。例如，在區域!!！與區域0中反射 光線r強，且檢測程度在高程度，如圖丨8所示。在區域n 中，反射光線r 1在向著對正記號檢測器3 2以外的方向反 射，而使檢測程度下降。對正記號檢測器32決定檢測程度 的圖與預定閾值的線交插的點、或兩交插的中點作為對正 記號的邊界。 然而，若是咼度差d小於特定值，則無法檢測對正記
第9頁 ^VJ6/19 五、發明說明（7) $的邊界（元件隔離區域5與元件區域4之間的邊界）。例 各是高度差d小，則由區域η不規則地反射的反射光線 Γ可以被入射到對正記號檢測器3 2，故檢測程度不會下降 ’如圖1 8所示。由於檢測程度的圖不與閾值的線交 故對正記號檢測器32無法檢測對正記號的邊界。 、 . 因此’當對對正光線（i )具有特別大的反射比（r / \日的發化鎢（WS i )或矽化鈦（T i S i )的膜形成為此種下 二時’由於無法清楚看見矽化金屬膜的下層，故光刻製程 、對正工作不可能以高準確度辨識對正記號區塊3。 換言之，若是未形成矽化鎢（ws i )膜作為閘極電極 痛| 且只有複晶石夕膜9a，則由於可以看穿下層中的元件區域與 凡件隔離區域，故可以檢測對正記號（元件區域）。 然而’ DRAM的閘極電極係作為字元線，且必需具有低 — 電阻，故閘極電極通常以矽化金屬（WSi )所製。當形成 WS 1膜時，其反射性質太強，以致於很難看見下層的邊 — 界，導致對正精確度的惡化，而造成產品產率的下降。 、如圖1 5 ( 1 )所示，當藉由形成隔離氧化膜5c於淺的 渠溝8中的渠溝隔離形成對正記號時，元件隔離區域扑與 το件區域3a之間的高度差約為2〇nm，且由於表面接近平坦 且該層的邊界變得難以分辨，故很難進行高精確度 · 正。 亦即，若是藉由CMP移除埋入淺的渠溝之氧化膜的過 量部分的結果為使得裝置區塊2與對正免號區塊3 沒有實質上的差異例如，在裝置區。資料—率約31. 25 .
508719 、發明說明（8) cr之 號區塊的資料率約5°%的情況下（圖1”， CMP之後剩餘氮化物膜的厚度的差異 隔離完成的狀態下對正記號的高度差仍非常/使在疋件 之後Ϊ:技術用於處理此一情況，#中在形成元件隔離 入的量斗： 唬區塊3之元件隔離區域中之插 入的軋化膜，形成階梯狀部分。 r之埋 圖16顯示由圖12 (b)之箭頭8與8，方向 剖面圖，圖12(b)顯千η 、 之製程的 離的製程型習用對正記號用之渠溝隔 分的平面圖。圖16之製程（j) Ί之-部 圖15的製程（g )之德取仲国1C " 為接在 Ο w 圖15的製程（h)與（])。 件隔：J 件隔離之後只蝕刻對正記號區塊3中之元 件隔離區域之埋入的氧化膜時， =甲之疋 :矽膜5d於元件區域上至厚度〇:二好=J氧 <傻進仃蝕刻（圖1 5 (g ) ) 。 。4 在形成氧化矽膜5d之後，葬Λ、、爲斗+私上 化矽膜5〇約100至25〇nm， ^ ^式或乾式蝕刻移除氧 ^ku m λ η ^ 取丁苟約1 5 0 η m。在此格π 丁 圖17所示，冑由覆蓋光阻 …清况下， 塊，並只移除對正記號區塊3 (圖體早兀陣列區 光阻以形成窗孔。因此，只蝕刻正、:匕圍的區域）的 離區域中之埋人的氧化膜5c (圖116 =區塊3的元件隔 之後，藉由熱氧化法生長作 ] 的氧化矽膜5e (圖U )至厚度約為、鬼之閘極氧化膜 10_ (圖16 (k ))。接著、'、:至12nm ’最好為約 生長複晶矽9 a至約5 〇至
3υδ/JLV 五、發明說明（9) 15〇nm ’最好為約loonm ;盘生善 2〇〇nm，最好A 、生長矽化鎢9b至約50至 敢子：約15— ’以形成裝置區塊2的 (")。因此，元件隔離區域* 上圖16 變成約15〇nm，盆使得兀件區域之間的鬲度差 精確度的對正，、 就檢測器32檢測它，實現高
之之，當只姓刻對正記號區塊3的元件隔離區A ’，成必需增加光刻製程，其中單》 =對…區塊3而覆蓋裝置區塊〗，於是造成製程^ m作為指示用圖案之階梯差異的習用半導 ° 揭露在日本特開平第11-87488號公報 =裝置與其製造方法;與⑴揭露在曰本特 1 1 67894唬公報的半導體與其製造方法。 在（1)之半導體裝置與其製造方法中，欲埋入 記號區域的渠溝中之Si〇2的量與其它部分相比為減少，而 濕式蝕刻的進行係藉由將不欲減少s丨％量的部分以光阻圏 案覆蓋，以預先減少渠溝中氧化膜的量。在（2 )之 體裝置與其製造方法中，藉由減低一部分的厚度少於其 部分者來處理類似的情況。 、、 _ 然而’在上述半導體裝置與其製造方法中，必需準備 光罩，因為膜的一部分必需被回蝕，以產生高度差，且無 可避免的會增加光刻與蝕刻製程的數量。此外，在（2 ) “'、 的半導體與其製造方法的情況下，由CMP之階梯部分的傾 斜度易造成不平衡，且易發生晶圓面的傾斜度不均一（誤
第12頁 五、發明說明（10) _ 則對正精確 為增進對正 而造成製造 差的ί生不固定且對正的精確度無法均一） 簡έ之，若是製程數量的姆 度減少，且最終產品的產率二又彳抑制 接地* Λ 幻座半下降。另一方面 精確度，必需增加許多製程 成本提高。 U程包含光刻製程 優Jg概要 本發明的目的為提供一種半導复 成閘極之光刻製程的製程數量 = 在不增加形 行。 j衣狂数重下使對正可以鬲精確度進 依照本發明的半導體裝置具有：一裝置區土鬼， η品域與用以隔離元件區域的元件隔離區域·，與一 旒區塊，包含記號形成區域與用以隔離記號形成區域: 號隔離區域；*中記號形成區域之面積與記號隔離區域： 面積的比率小於元件區域之面積與元件隔離區域之面積的 比率。 致J全實施例之詳細說明 以下將參考圖式說明本發明的實施例。 如圖1所示，其顯示依照本發明實施例之半導體裝置 的裝置排列之一例的平面圖，晶圓100具有裝置區塊i 1、 刻劃區域13、與對正記號區塊12，其用於在光刻製程中重 合。矩形裝置區塊11係藉由被刻劃區域1 3包圍所區八，而 對正記號區塊1 2係排列在刻劃區域1 3中，例如於久:港拓 第13頁 508719 五、發明說明（11) 塊11的縱向與橫向邊各有一個。藉由沿著刻到線丨3 、 劃器切割晶圓10。、分離切割下的片、與將該£片於a = 2 晶片形狀中成形或包封在封裝中而得到半導體裝 ^ 沿著與正確刻劃線13a有偏差的線切割晶圓1〇()g^，。當 半導體裝置1 G可能具有切成片段或遺漏的對正記號， 此種不完整的片在下文中也稱為半導體裝置1〇。 i疋 » 裝置區塊11具有複數個元件區域並^在縱向盥 向上；與元件隔離區域將鄰接的元件區域隔離（/圖12 =方 ))。元件區域係形成為矩形，其橫向寬度約〇 2〇 ^ 而縱向寬度約1.00 #〇!，且其排列為相互鄰接，橫 相隔約〇. 20，，而縱向方向上相隔約〇. 6〇 ，呈/ 列為間隔錯開。在裝置區塊n中，形成DRAM、cpu、、^排 種邏輯電路。 A各 =圖2所示，其顯示對正記號區塊12的平面圖，區塊 *八有複數個元件區域1 2a作為記號形成區域，其並置在 向上；與元件隔離區域12b作為記號隔離區域，將 拖，嫌7件區域12a隔離。各元件區域12a係形成為矩形 的浐南如被框起來一般，由左右一對的縱向線與上下一對 的所構成，且其被排列並^，以便在鄰接的縱向線 ' 二線間具有約6. 0 0 # m的間隔。 中假設矩形框的寬度約〇.2 ，則對正記號區塊12 中圖牵t域δ的資料率約為3·33 %。此值約為裝置區塊11 ))系的特定區域8約31.25%的資料率的1/1〇 (圖12 u 。亦即，對正記號區塊12係形成為使得每單位面積之
第14頁 508719 五、發明說明（12) 元件區域的面積小於元件隔離區域的面積。順帶一提，此 實施例之對正記號區塊的資料率接近習用對正記號區 資料率（約50%，見圖12 (b))的1/17。此資料率的差 異造成半導體裝置之製程中之CMP之後剩餘氮化矽膜的 度差異，在下文中說明。 簡言之’在對正記號區塊12中，使元件區域12&之面 積與元件隔離區域12b之面積的比率小於裝置區塊之 的比率，藉由形成每單位面積之元件區域12a的面積小ς 每單位面積之元件隔離區域丨2b的面積。 、 圖3為顯示在作為阻絕膜之氮化矽膜的初始厚声 20〇111„的情況下，剩餘氮化矽膜的厚度與資料率之^的 圖，當在特定條件下造行氧化矽膜的CMp。如圖3所示，a ^相同條件下進行CMP時，CMP之後剩餘氮化石夕膜的厚度& 著資料率的增加而增加’且在資料率為例如約5〇 %之下， 厚度為約140nm。 此外，對於低於30%左右的資料率，愈小的資料率剩 度具有愈大的減少速率；但是對於超過30%左右 的貝枓率，減少速率維持在輕微。例如，資料率約3〇 =餘膜^厚度約13Qnm ;而資料率約3%時剩的約 30nm ’ 其差異接近 1〇〇ηιη。 β j ”？：二，在元件隔離圖案中，若是裝置區塊"與對正 ;:=12之間的資料率差異大’則對正記號區塊12中被 率：【ΪΓ用的比率與裝置區塊11中被元件區域佔用的比 為極小’ CMP之後元件區域上剩餘氮化矽膜的厚度
第15頁 508719 五、發明說明（13) ;其它部分相比為減少’且愈小的資料率減少速率為愈 在後續製程中，氧化膜之濕式姓/ 使得實際裝置區塊的元件區域的表面高度與^ 5設^為 的表面高度相f。因此，在對正記號區；12;，= 區域的表面高度與元件區域的表 :件^離 座生足夠大的鬲度差，超出高度差檢測裝 高度差大約為上述職以習用 之後，將分開說明圖1中之半導體萝 ^ 4、說明沿著圖12⑷之Η，連線的製程剖面圖 )’圖12 (a)顯示圖1之裝置區谕制· （口P刀1 的製程剖面圖（部分2);而圖：（:)製至程;^:類似 c7；：LS/^^3) ^ 連線的剖面圖。 β M U、d J又 首先，在矽基板14上，Μ ώ劫条儿、L 至厚度約為5至40nm，最好為"約2〇，，、.法生長氧化矽膜15 LPCVD生長氮化矽膜16於其：方至接著，藉由例如 最好為約20〇nm ;與藉由光 f約為100至25〇mn， 區域的預定位置（圖4 (a) ) ^成先阻圖案17於形成元件 之後，藉由乾式蝕刻連嬙 知 15並移除光阻圖案17 (圖4 (b 虱化矽膜1 6與氧化矽膜 氮化矽膜1 6作為遮罩、囍ώ j 。之後，使用圖案化的 精由乾式餘刻蝕刻矽基板14至預定 第16頁 508719
五、發明說明（14) 深度以形成渠溝18 (圖4 (c))。渠溝18的深度約為2〇〇 至40 0nm，最好為約300nm。剰餘氮化矽膜將具有的厚度為 (生長膜厚度1〇〇至250nm)—(蝕刻的量約1〇至5〇11[11二^ 好為約20nm) ’其中（約10至5〇nm，最好為約2〇nm) 膜的減少部分。 之後’對渠溝18的内面進行熱氧化以生長氧化矽膜19 於渠溝18的内面至厚度約為1〇至30nm，最好為約2〇ηιη。、在 此例中，接著藉由高密度電漿氧化膜生長法生長氧化矽膜 2〇至厚度約為450至65〇nm，最好為約500nm，以將氧化矽、
膜20埋入渠溝18中（圖5 (d))。 之後’藉由CMP移除氧化矽膜2〇之不要的部分，並使 剩餘氮化矽膜16具有約1〇〇至ι50ηπι的厚度，最好為約、 130nm (圖5 (e ))。在此情況下，由於氧化矽膜2〇與氮 化矽膜16之間拋光速率的差異，故氧化矽膜2〇的表面比氮 化石夕膜16的表面減少了量U) (2〇至3〇nm)。接著，藉 由濕式蝕刻調整氧化矽膜2〇的表面，使其高於矽基板Η曰的 表面約45至95nm，最好為約75nm。為^，氧切賴 被蝕刻掉量（B )(約75至l〇〇nm )。在高度調整之後，藉 m 由以熱磷酸蝕刻約60至1〇〇分鐘，最好約8〇分鐘，以移除曰 氮化矽膜1 6 ;並藉由濕式蝕刻移除元件區域上的氧化矽膜 15。濕式蝕刻的條件為移除該膜約2〇至4〇_， 3〇ηιπ (圖5 (f ))。 取于馮、、、勺 之後，再次藉由熱氧化法生長氧化矽膜21於元件區域 上至約10至30nm，最好為至約20nm (圖6 (g ))。接著，
第17頁 508719
使用氧化矽膜21作為遮罩進行電晶體的閾值
化矽膜16之拋光速率的差異，故 一“…狀，取野馮約d〇nni。在
y，由於氧化矽膜20與氮化矽膜16之拋光速率的 氧化矽膜20的表面將比氮化矽膜16的表面減少了 之後，藉由生長複晶矽23至厚度約為50至15〇11111，最 好為約100nm，以形成閘極，且又生長矽化鎢以至厚产約 50至20〇nm，最好為約15〇11111 (圖6 (i ))。雖然在此X實施 例中使用複晶矽23與矽化鎢24，但也可以使用例如矽化鈦 或矽化鈷等矽化金屬膜，或者可以形成使用鎢等的 膜作為金屬閘極。 圖7說明由面向圖2的箭頭B與B，察看的製程剖面圖 (部分1 )，圖2顯示圖1之對正記號區塊的製程；圖8說明 類似的製程剖面圖（部分2 ):而圖9說明類似的製程剖面 圖（部分3 )。以下省略類似上述裝置區塊製程（圖4 ^圖 6 )的製程的重覆說明。 首先’在矽基板14上，生長氧化矽膜15與氮化矽膜 16，與形成光阻圖案17於元件區域的預定位置（圖7 (:) )。接著’在連續蝕刻氮化矽膜1 6與氧化矽膜1 5與移除光 阻圖案17之後（圖7 (b ))，藉由蝕刻石夕基板14至預定深 508719 五、發明說明（16) f形成渠溝18 (圖7 (C))。之後，在形成氧化矽膜19於 渠溝18的内面之後，將氧化矽膜2〇埋入渠溝18中（圖8 (d ))。圖7 (a)至圖8 (d)的製程分別對應到圖4 (a)至 圖5 (d )者。
之後，移除不要的氧化矽膜2〇並藉由CMp使剩餘氮化 矽膜16的厚度為約〇至5〇nm (圖8 (e ))。亦即，在對正 記號區塊12中，使剩餘氮化矽膜16的厚度與裝置區塊u的 厚度（約100至150nm，最好為約13〇11111)相比約1/4為最 佳值（圖5 ( e ))。在此情況下，氧化矽膜2〇的表面比氮 膜16的表面低了量⑷（約2〇至3〇111]1)，此係由於 氧化矽膜20與氮化矽膜16之蝕刻速率的差異。接著，藉由 濕式蝕刻調整氧化矽膜20的高度。濕式蝕刻的條件由裝置 區塊11的條件來決定，類似於對圖5 (f )的說明，並移除 氧化矽膜20約20至40nm。 在同度凋整之後，移除氮化矽膜，並移除元件區域 上的氧化矽膜15。在此情況下，為完全移除氧化矽膜15， 考慮到氧化矽膜15的厚度變異，膜15必需被蝕刻超過4〇_ 以確保過蝕刻。因此，元件隔離區域中的氧化矽膜2 〇也必 需被蝕刻至類似的程度（超過4〇nm )(圖8 ( f ))。此 外，再次生長氧化矽膜21於元件區域上（圖9 (g))。圖 8 (f )與圖9 (g )中的製程分別對應到圖5 (f )盥 )中者。 ^ g 之後，藉由具有BHF的濕式蝕刻移除元件區域上的氧 化矽膜21。在此製程中，又蝕刻元件隔離區域上的氧化矽
508719
膜20至類似的程度（D)(超過3〇㈣），基於類似於上述 原因。此外，藉由熱氧化法生長氧化矽膜22於元件區域上 以作為閘極氧化膜（圖9 ( h ))。此製程對應至圖6 ( h ) 中的製程。蝕刻量（B )至（D )的總和總計為丨4 5至 1 7 0nm。由於咼度差（A )必需加到上述總和中，故氧化矽 膜20的表面比氮化矽膜16的表面變低約165至““肌。此 外，從元件形成區域之矽基板的表面測量，氧化矽膜2〇的 表面降低約1一10至145nm。以此方式，在閘極氧化膜22的表
面與填滿於元件隔離區域的氧化矽膜2〇的表面將產生約 lOOnm的高度差。 以此方式，用於對正將形成在裝置區塊丨丨中之閘極圖 案用之光罩的對正記號為排列在刻劃區域13中。在此情況 下，在元件隔離區域與元件區域之間獲得約1〇〇nm的高度 差，以便對正記號檢測器32可以檢測該高度差。換言之， 藉由注意到CMP之後氮化石夕膜之剩餘膜的厚度改變取決於 2率的差異的事f，只在對正記號區塊12形成高度差， 藉由只對對正記號區塊12大程度的減低資料率。 _ 夕此為CMP的固有特性，係由於當進行αρ以移除埋入淺 溝18中之氧化石夕膜2Q的過量部分時，在研磨形成密集 ^ ^ =刀的情況下與在研磨形成稀少圖案的部分的情況 下存在微小的研磨速率差異（圖8 (d))。 1 9 因!^ 以減低至約3 %的資料率，由於對正記號區塊 CMP、广Λ丨：-的面積減少，故拋光在高速下進行，造成 後剩餘乳化石夕膜16的厚度減少。在最終完成的狀
五、發明說明（18) 態，藉由膜的形成產生約1〇〇11〇1的高度差。簡言之，在形 成具有上述圖案作為渠溝隔離之元件隔離中，對正記號區 塊1 2中元件隔離區域與元件區域間之階梯的尺寸係排列 比實際裝置區域11者大。 ' 因此，可以得到大於内建於對正機等中之對正記號檢 測器32的檢測能力的足夠大的高度差4，不必如習用上辦 加額外製程。 曰 CMP中拋光速率的選擇比隨著研漿、研磨墊等的不同 條件而改變。在本渠溝隔離中，假設氮切膜的拋光速率 與氧化矽膜的拋光速率的選擇比的總和為例如5， 比氮化物膜易被拋光。簡言之，氮切膜具有用於阻絕、 CMP之拋光的拋光阻絕層角色。作為拋光阻絕層， 有易於決定之選擇比的材料。 /、 圖10為顯示對正記號區塊之另一例的平面圖。如圖1〇 所=，此對正記號區塊25係由將圖2中對正記號區塊12的 框線修改成間斷的虛線所得到。目此，可以再縮4 1· 66 %。在此況下，雖然信號強度已減弱到某程度 對正記號區塊用之圖案係位於完全可用 一 此情況下，即使對於在一位置上的對 =二 ，在 藉由在X方向與Y方向上掃目苗光線i進行二^區正塊’仍可以 換言之，由於使用積分輸出值作為信蘩'， 不需要為連續的線形狀，而可以A A 丈對正圯唬 以保證提供足夠大的S/N值。此夕的線形狀，其可 此外，藉由從矩形框線移除 508719
f下一對的橫向框線所得到之左右一對的縱向框線可以形 成凡件區域。在任一情況中，經由波峰出 :會發生不便，且此外可以藉由變化縱向框線』寬“： 意調整資料率。 如上所述，依照本發明，在CMP之後製程中藉由透過 改變光罩圖案的排列變化資料率，可以產生作為拋光阻絕 膜的剩餘膜的厚度差。因此，在最終完成的閘極氧化膜的 形狀中雖然在裝置區塊中為平坦，但在對正記號區塊1 2 中了以產生約1 0 Q n U!的高度差。因此，即使沒有實際製程 的變化丄亦即沒有增加製程，仍可以自動形成完全可用於 指不的南度差。 此外’在習用方法中’因為元件區域的大寬度為6# m ’故CMP期間在左右元件區域產生傾斜度的差異，且誤差 易於產生在元件區域的中心位置。然而，依照本發明，元 件區域的寬度為小如〇 · 2 # m的值，以便圖9 ( i )之元件區 域的左右傾斜度接近相等，且可以減少元件區域之中心位 置的誤差。
在上述實施例中，閘極氧化膜22之表面與填滿元件隔 離區域之氧化矽膜2〇之表面間得到的高度差（見圖9 (h ) )並不限制在l〇〇nm，且此高度差只需大於内建於對正機 等的對正記號檢測器32的檢測能力。因此，若是增進内建 於對正機等中的對正記號檢測器32的檢測能力，則可以 所需馬度差較小。 此外’由於資料率隨著CMP的條件與阻絕膜的材料組
第22頁 508719 五、發明說明（20) 合而改變，故CMP用之剩餘氮化矽膜的厚度盥資 的關係（圖3 )將隨著資料率的改變而變化了 、4率之間 此外，藉由在裝置區塊内形成虛設元件區域赤— 離區域’可以將資料率設定在預定值。 4 %件隔 、此外，上述實施例係以DRAM為例加以說明， 明並不限制於此，且其可以應用到半導體裝置一，本發 或應用特定積體電路（ASIC)。 ^^微電腦 此外，上述實施例係以元件區域或元件隔離 例子加以說明，但是本發明並不限制於此，且其ς埯作為 到任何製程，只要其為基於以配線製程之資料2 =應用 為形成高度差的製程。 ' 異作 如上所述，使對正記號區塊之元件區域與元 t 2比率小於裝置區塊者。0此，在半導體裝置的製= 形成閘極用之光刻製程中，可以形成對正記號，化中 製程數量，並以高精確度進行對正。 增加 以上所述者，僅為了用於方便說明本發明之較佳 例’而並非將本發明狹義地限制於該較佳實施例。凡 發明所做的任何變更，皆屬本發明申請專利之範圍。又
第23頁 圖式簡單說明 圖1為顯示本發明實施例之半導艚鞋 一例的平面圖； 干等體裝置的裝置排列的 件區域用之對正記號區塊的平面圖； 在2〇0nm與在特定條件下對氧化石夕“=的初始厚度設 之剩餘膜厚度與資料率間之關係的圖表時，氮化石夕膜 圖4 (a)至圖4 (c)為顯示圖〗 沿著圖12 (a)之a —A,捸綠的制之裝置£塊的製 R r r A , 連線的襄程剖面圖（部分1 ) · w (d)至圖5 (f)為顯示圖1中之妒置巴嬙的·， 二著，⑷之連線的製程二製 圖 6(g)至圖 + 4 、I 刀， ^^®12 (a) ^Α-Α //Λ! 而圖6 (j)為沿著圖12 (a)之 ^面圖（部分3)， ®7 (a) ^S7 (〇) ΛΛ ' ； 面向圖2之箭頭B鱼B，^看=之對正記號區塊的製 圖8⑷至圖= 面圖（部分"； 圖9⑷至圖程剖面圖（部分2); 面向圖2之箭頭Β與B，察看：1之對正記號區塊的製 ，為顯示對正記號面圖（部分3)、 圖11為顯示習用半導妒Α 例的平面圖， 用牛導體I置之震置排列一例的平面 程 程 程 程 程 程 圖 圖12顯不形成有元件區 12 U)為裝置區塊的平_ _用圖案的一例，其中圖 十面圖’而為圖12 (b )對正記號區 508719 圖式簡單說明 塊的平面圖； 圖1 3 ( a )至圖-1 3 ( c )為顯示習用對正記號中一般渠 溝隔離的製程、面向圖12 (b )之箭頭B與B’察看的製程剖 面圖（部分1 ); 圖14 (d )至圖14 ( f )為顯示習用對正記號中一般渠 溝隔離的製程、面向圖12 (b )之箭頭B與B’察看的製程剖 面圖（部分2 )； 圖1 5 ( g )至圖1 5 ( i )為顯示習用對正記號中一般渠 溝隔離的製程、面向圖12 (b )之箭頭B與B’察看的製程剖 面圖（部分3 )； 圖16 ( j )至圖16 ( 1 )為顯示習用對正記號中渠溝隔 離的製程的一部分、面向圖12 (b )之箭頭B與B’察看的製 程剖面圖； 圖1 7為顯示圖1 6之製程的一部分的平面圖；與 圖1 8為顯示對正記號檢測器之配置與操作的圖表。 符號說明 1 半導體裝置
2 裝置區塊 2a 元件區域 2b 元件隔離區域 3 對正記號區塊 3a 元件區域 3b 元件隔離區域
第25頁 508719 圖式簡單說明 4 秒基板（元件區域） 5 元件隔離區域 5a 氧化矽膜 5b 氧化矽膜 5c 氧化矽膜 5d 氧化秒膜 5e 氧化矽膜 6 化矽膜 7 光阻圖案 8 渠溝 9 複晶矽膜 9a 複晶砍膜 9b 矽化鎢 10 半導體裝置 11 裝置區塊 12 區塊 12a 元件區域 12b 元件隔離區 13 刻劃區域 13a 刻劃線 14 矽基板 15 膜 16 氮化秒膜 17 光阻圖案
第26頁 508719 圖式簡單說明 18 渠溝 19 氧化秒膜 20 氧化矽膜 21 氧化矽膜 22 閘極氧化膜 23 複晶碎 24 矽化鎢 25 對正記號區塊 31 光源 32 檢測器 100 晶圓 r 1 反射光線 r 2 反射光線 r3 反射光線
第27頁 _

Claims (1)

  1. 1. 一種半導體裝置，包含： 一裝置區塊，具有元件區域與用於隔離該元件區域的 元件隔離區域， 一對正記號區塊，具有記號形成區域與用於隔離該記 號形成區域的記號隔離區域；且 該記號形成區域之面積與該記號隔離區域之面積的比 率小於該元件區域之面積與該元件隔離區域之面積的比 率，俾能在CMP之後產生約lOOnm的高度差。 2. 依申請專利範圍第1項之半導體裝置，其中該記號形成 區域係形成為一矩形框形狀。 3. 依申請專利範圍第1項之半導體裝置，其中藉由記號形 成區域之表面高度與記號隔離區域之表面高度的差異所產 生的高度差大於一對正記號檢測器之檢測能力的值。 4. 依申請專利範圍第1項之半導體裝置，其中該元件區域 與該記號形成區域係藉由一渠溝隔離構造予以隔離。 5. —種半導體裝置，包含： 一裝置區塊，由第一區域與第二區域所構成，與 一對正記號區塊，由分別以與該第一區域與該第二區 域相同之製程所形成的第三區域與第四區域所構成， 該半導體裝置的特徵為該第三區域佔用該第三區域與
    第28頁 508719
    89121043 年月日 修正 六、申請專利範圍 該第四區域之總和的面積比率小於小於該第一區域佔用該 第一區域與碎第二區域的總和之面積比率。 6, 依申請專利範圍第5項之半導體裝置，尚包含一具有高 反射比的膜覆盖該南度差。 7. 依申請專利範圍第6項之半導體裝置’其中該具有南反 射比的膜為一矽化金屬膜或一金屬膜。
    第29頁
TW089121043A 1999-10-07 2000-10-06 Semiconductor device TW508719B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28672499A JP2001110889A (ja) 1999-10-07 1999-10-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW508719B true TW508719B (en) 2002-11-01

Family

ID=17708203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089121043A TW508719B (en) 1999-10-07 2000-10-06 Semiconductor device

Country Status (4)

Country Link
JP (1) JP2001110889A (zh)
KR (1) KR100371295B1 (zh)
GB (1) GB2360630A (zh)
TW (1) TW508719B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023070B1 (ko) * 2008-11-24 2011-03-24 세메스 주식회사 기판 절단 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519579B2 (ja) * 1997-09-09 2004-04-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR100371295B1 (ko) 2003-02-07
JP2001110889A (ja) 2001-04-20
GB2360630A (en) 2001-09-26
GB0024591D0 (en) 2000-11-22
KR20010050911A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
US9059100B2 (en) Semiconductor integrated circuit device and process for manufacturing the same
JP3343026B2 (ja) 半導体集積回路およびその製造方法
US7534695B2 (en) Method of manufacturing a semiconductor device
JPH05198543A (ja) 半導体基板の製造方法および半導体基板
US6235575B1 (en) Semiconductor device and method for manufacturing same
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
US6780695B1 (en) BiCMOS integration scheme with raised extrinsic base
TW508719B (en) Semiconductor device
TW548787B (en) Method of manufacturing semiconductor device
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US5403770A (en) Method for forming a field oxide film in a semiconductor device
JP2004152965A (ja) 半導体装置の製造方法と半導体装置
JP3361973B2 (ja) 半導体装置の製造方法および半導体装置
JPH03283419A (ja) 半導体装置およびその製造方法
EP3582257A1 (en) Semiconductor device for use in harsh media
CN101645392A (zh) 在绝缘层上覆硅基板中形成对准标记的方法
JPH10199783A (ja) 半導体装置の製造方法
JPH07153680A (ja) ノギスパターンの形成方法
JP2001237309A (ja) 半導体装置の製造方法
JPH05206066A (ja) 埋め込みコンタクト形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees