TW508556B

TW508556B - Driving circuit

Info

Publication number: TW508556B
Application number: TW089116202A
Authority: TW
Inventors: Shi-Tron Lin; Yung-Peng Hwang
Original assignee: Winbond Electronics Corp
Priority date: 1999-12-10
Filing date: 2000-08-11
Publication date: 2002-11-01
Also published as: CN1193334C; US6344814B1; KR20010067146A; KR100350851B1; JP2001175214A; CN1300046A

Description

508556 A7 、發明說明【發明之背景】 ** 【發明之領域】 (請先閱讀背面之注意事項再填寫本頁) 本發明涉及一種用於輸出驅動電壓的驅動電路，尤指一種在交變驅動電壓範圍内輸出電壓的驅動電路。【關於先前技術之描述】傳統的液晶顯示器（LCD)包括有排列成行與列的像素陣列。各像素上顯示的影像資訊，如灰色或彩色陰影，是由施加於像素之上的驅動電壓的振幅所控制。—般而言，我們是藉由致能顯示器的一行像素，並且施加驅動電壓於對應的像素列（column)來驅動LCD。對顯示器的各行（r〇w) 像素重覆此過程可以產生-完整的顯示影像。整個過程被定時地重覆以更新所顯示的影像。經濟部智慧財產局員工消費合作社印製根據LCD的電流設計，較好的是將一相對較大之電壓範圍内（如0—12V)的驅動電壓施加於各像素上。理論上，為了令MGSFET構成的驅動電路可以輸出涵蓋該範圍的驅動電壓，單獨的電晶體需被設計成可以容許最大輸出電壓，如12V。此舉將使各個電晶體為了因應工作中突發的輸出電提供大的谷許度，而導致電晶體實體變大。其次不利的疋這二大尺寸的電曰曰體將使其整合而成的電路系統佔據更大的實體空間。如此額外的空間一般意味著LCD驅動電本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）五、發明說明) 路成本與尺寸增大。種解决之道疋透過限制驅動電路中各單個電晶體所延遇的電壓範圍’而設計成容許全範圍驅動電壓的 MOSFET，。此方法的—種實現方式是將驅動電晶體之間極氧化物上的施加電壓限制在閘極氧化物崩潰電壓以下。更為甚者’令各個驅動電晶體藉由選擇固定電㈣加於其閑極上以達成令閘極電壓小於閘極氧化物崩潰電壓的效果。然而’為了在具有大電虔範圍的驅動電路中實現此設計，必須將所需的驅動電壓範圍分成至少兩個部分，並且至少需要有兩個MOSFET對應地與此兩部分連接。一行的兩個相鄰像素上。電壓亦可分別被施加於各個像素上。在某些LCD應用中，較好的方法是將振幅大小為在電麼範圍内的交變驅動電塵施加於各別像素上。實施電逐振幅的交變為用以提升顯示影像的品質。該交變的電塵振幅係將高、低電壓範圍内的電壓分別施加於各顯示週期中同同時，該高、低電壓範圍的交變顯示週期中行與列方向任意的兩複雜程度並且減慢LCD的工作速度在傳統的貫施方式中，的驅動電壓與各像素耦合。必須透過多工電路系統使所需該多工電路系統將增加電路的再者，傳統實施方式五、發明說明（>) 中，透過一多工以交替地於“對數位一類比轉換器（DAC) 之輪出高低範圍電壓之輸出端間進行選擇切換，以達到供

應至一對LCD列（column)的效果，此更將導致j)AC與LCD 列之間形成不等信號路徑長度，將進一步限制LCD驅動電路的工作速度。【發明概要】 _ 因此，本發明所指的是一種可消除由先前技術之限制與缺點所引起的一項或多項問題的驅動電路。乂下的描述才曰出了本發明的其他特性與優點，其中一部分可從描述中清楚地理解，或者可透過本發明的實施例來^知。本發明的目的與其他優點可以透過書面描述與申請專利範圍以及附圖中特別指出的方法與褒置來實現。為了達成這些以及其他的優點’並且根據所實施與詳細描述之本發明的用途，本發明提出了一種用於從數位一類比轉換器之陣列中輸出驅動信號至—輪出端陣列的驅動電路。該驅動電路包括第一與第二輸出端；一用於輸出第一電麼耗圍内之類比電壓的第-數位-類比轉換器⑽);一用於輸出一第二電麈範圍内之類比„的第二dac;以及一用於輸出該第二電壓範圍内之-第三電愿的第三DAC。今第一與第二輪出端_合’以在„第_時間週期内分別接收本紙張尺度適用中國國家標準（CNS)A4規彳rS 297公釐）五、發明說明（y ) 來自名第-DAC的一第一類比電壓與來自該第二的第二類比電塵，並且該第—與第二輪出糧合，以在 ^一時間週期内分別接收來自該第三⑽的 u自4第-說的_第四類比電屢。依據本發明，提出了-種用於從-數位-類比與換為（DAC)陣列輸出一在高電墨範圍與低電虔範圍交替變化:驅動：號陣列至一輸出端陣列的方法，該輸出端陣列至少包括弟—與第二輸出端。該方法包括：界定連續交替變化的第-與第二時間週期；於該第—時間週期内從該嫌陣列之—第-·輸出-第-電厂堅範圍内的—第—類比電出端；於該第—時間週期内從該DAC陣列之 :第：騰中輸出-第二電麼範圍内的-第二類比電塵至〆第輸出端，於该第二時間週期内從該⑽尸車列之一第 -說中輸出該第二電麼範圍内之_第三類比電虔至該第一輸出端；以及於該第二時間週期内從該第一规輸出該第—電壓範圍内之-第四類比電壓至該第二輸出端。/ 另’依據本發明，提出了—種將一數位輪入值轉換為一類比輸出的數位-類比轉換器，其包括：—用於接收該數位輪入值及提供解碼位元的解碼器；第—與第二組邏2 閉’為相互連接以接收一第一輸入端上的解碼位元；—第

一組輸出電晶體，各電日日體-具有受控於該第一一輸出的導通狀離·一閘其 1 。，第一組輪出電晶體，各電曰俨g + 伽亥第二組邏輯間其-輸出的導通狀態…：體„具有用以在其輸入端上接收目态，輸出端上提供二進位…艾加的二進位信號並且在其弟二輸入端接收該反相器的輪出1為在— 第二輸入端上接收該二進位第—、，且抑間為在- -第-輸出端… “虎，-類比電塵節點陣列；我’-弟二輪出端；該第個電晶體是連接在嗲第山 j出電阳體的各各預定點之Η ·，.：與該類比電屋節點陣列的在 ^ ’以弟―組輸出電晶體的各個電晶體是連接一秦與該類比電塵節點陣 -第-分流電晶體，是連接… 貝…間，疋逑接在一用於接收一第一電壓之第一節點與該第一 ”八心反相器輸出的導通狀態；工於 # 一刀/瓜電日日體，疋連接在 ^㈤點與4第二輪出端之間，並且具有一受控於-進位信號的導通狀態。径於一進、卜依據本發明’提出了一種將-數位輸入值轉換，一類比輸出的數位—類比轉換器，其包括：一用於接收口亥數位輸入值並且提供解碼位元的解碼器；一組輸出電晶體，各電晶體具有受解石馬位元中不同位元所控制的-導通 _ 7 本紙張尺度適用中國~^^準(CNS)A4規格(^Tifpr

•--------------- 背面之—事項再I ) -線！五、發明說明（4) 第一狀態，·-類比電Μ節點陣列'·—選擇電路，具有第—與第二輸入端以及第-與第二輸出端’該選擇電路為接收1數位控制信號’該選擇器電路根據數位信號是否具有或第二值而分別在該第—與第二輸出端上提供該第一盘第二輸入端或該第二與第一輸入端上的電壓；該組輪出電晶體的各電晶體是連接在該第一輸入端㈣類比電麼節點陣列之間；及該第二輸入端是耦合到代表—止通電壓的另— 節點上。可以理解，前述的總體所述與以下的詳細描述皆為示範性與說明性，申請專利範圍中㈣了本發明進―步的解釋0 附圖的提出疋為了便於理解本發明，並且附圖構成本說明書的-部分，以舉例說明本發明的實施例，附圖與描述結合在一起用於解釋本發明的原理。【附圖的簡要說明】第一圖舉例說明了根據本發明之第一實施例所構成的驅動電路。第二圖舉例說明了根據本發明之第二實施例所構成的驅動電路。第三圖舉例說明了適合在第二圖之驅動電路中使用的 A7 -----— R7 五、發明說明） ^ 一 '— 又通逼數位-類比轉換器tDAC)，及 (請先閱讀背面之注意事項再填寫本頁) ★圖舉例5兒明了適合在第二圖之驅動電路中使用的又通道數位-類比轉換器的另一實施例。【較佳實施例的詳細描述】第一圖舉例說明了根據本發明之第一實施例所構成的、、’動電路。電路⑽I與―代表所需範圍内之所需輸出驅毛i:的接收仏唬值（如〇 — 12v)耦合。驅動電路⑽為經濟部智慧財產局員工消費合作杜印制衣〜出用以驅動LCD I素的驅動電壓。輸出驅動電壓的範圍被分成高、低兩個電壓範圍，儘管該範圍不需要被平均分剎，較宜分為電壓範圍高、低各一半。因此，在本實施例中，低電壓範圍為〇 — 6V，此處分別以VSS1 — VDD1表示，回電壓範圍為6 — 12V，此處分別以VSS2—VDD2表示。電路 100是為耦合及接收輸入端1〇2上之表示低電壓範圍之驅動電壓的一第一數位輸入值。類似地，電路丨⑽係耦合及接收輸入端104上之表示高電壓範圍之驅動電壓的一第二數位輸入值。如第一圖所示，各數位輸入值由6位元資料組成。輸入端102上的數位數值被施加於一數位—類比轉換器（DAC ) 10 6 ’以將低電壓範圍之數位輸入值轉換為類比值。類似地，輸入端104上的數位值被施加於一])ac 108， 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 五、發明說明（f) 以將高電壓範圍内 — —數L值轉換為類比值。DAC的類比輪出1 〇6、1 〇8八刀別被施加於驅動電晶體110與112。電晶體11G、112的輪出是驗至-輪出端114。” 甩路100可4擇性地包括一季馬合在輸入端⑽與緣 1 〇6之間的一位準偏、免路116，以及耦合在輸入端1〇4與 DAC 1 〇8之間的一位準偽梦齋！ *1 0 -、扁私電路118。位準偏移電路u β與 118可涵括在驅動電人中 7數位輸入值偏移至不同的電壓範圍。例如，可你m / % 吏用位準偏移電路令數位值偏移至一相連DAC所適合的電壓範圍。電路100還可選擇性地包括一輕合在DAC106與電晶體 110之間的取樣與保持電路12G，以及-_合在_〇8與電晶體112之間的取樣與保持電路122。取樣與保持電路 120、122可涵括在驅動電路中，當驅動輸出負載時，需要提高驅動強度，或者分別穩定地保持DAC1〇6與1〇8之類比輸出值。電晶體110與112最好是為M0SFET。並且電晶體11〇、 112隶好分別疋為一 N通道MOSFET( NMOS)與一 P通道MOSFET (PMOS)，以組成一 CMOS對。電晶體11 〇與！ i 2之閘極是分別耦合及接收預定電壓VDD1與VSS2。在本實施例中，VDD1 = VSS2=6V。然而，這些電壓並不需要相等，因此在實施 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（例的變化财，這兩個電射以為不同者，如6. 2V與5·8ν, 或 5· 8V 與 6. 2V。訂經¾部智慧財產局員工消費合作社印製更為典型的是，施加於電晶體110、112之間極與輪人知上的電屋可選定在使各電晶體閘極氧化物的電壓不超過其㈣能力（於本實施例中為⑺，因此電晶體110、m 可以下述方式4擇性導通，該方式將在下文中詳細描述。更特別地是，電晶體m為叙合以接收由道⑽送出的類比輸出值’從而導通至輸出端m，該類比輸出值在〇—6v 低電細内。電晶體112是為·合以接收由咖8送出的類比輸出值，從而導通至輸出端114，該類比輸出值在卯 12V冋電屋範圍内。進一步地，當電晶體“ο與IK之 -接收到-電壓以導通至輸出端114日寺，另一電晶體接收從其*相連规送出的—呈截止的止通電塵。由於輪出端114 3電壓範圍可在〇—12Ve ’電晶體11〇與ιΐ2的⑽抗壓能力亚未超出。因此施加於驅動祕⑽的數位值可以適用，因而在一顯示週期内，施加於DAC106、1〇8之一上的數位值表示一止通電® ’而施加於另一 DAC上的數位值則被轉換為類比形式並且導通至輸出端114。或者，如以下所述’纟DAC可被建構成對一控制信號反應，而無論施加於其上的數位數值如何，可選擇性地產生—止通電壓。本紙張尺！· f國國家標準（CNS)_A4規格⑽χ挪公爱） A7 B7 五、發明說明（（0 ) 在工作日守，施加於電路、100之輸入端102、104的第一與第二數位輸入值被選定在使其一電晶體110、112受相同的類比電壓導通，另一電晶體ιι〇、ιΐ2則呈截止。例如，右而要輸出-高電壓範圍9· 5V之電壓，則需相同於該所需輸入電壓的數位數值施加至輸入端1〇4。慮⑽輸出類比 ^式的預疋輸出電壓至電晶體112。電晶體H2輸出預定之電壓至輸出端114。同時，代表-不被電晶體110導通之類比電壓（如：一止通電壓）的數位值施加至輸入端102。 AC106則輸出一類比形式的止通電壓。當電晶體110之臨訂 a反"又為VT1的情形下，只要止通電壓至少S VDD1 — VT1 j _ + 的範圍内，概為侧—m或以上時，並且矜出端U4上的輸出電壓大於或等於VDD1 —VT1時，電線晶體㈣將不導通。因此，在本實施例中，大於若電晶體、/、有0.8V的臨界電壓，只要是止通壓為在5·2〜6·8ν，

士為在大於或等於5·2ν，且輸出端ιΐ4上的電壓大於或5· W 電日日體U〇為不導通，更特別是，由於丽OS電晶體11〇之源極與汲極電位均高於_卜m，電晶體自然關閉而無任何類比切換。 “ β另只轭例中，如果需輸出在低電壓範圍2. 5V的驅動電昼時，對應於該預期電壓的數位值即被施加於輸入端 A7 經濟部智慧財產局員工消費合作社印製

508556 智局員工消費合社印製 t張尺度鮮（cns)A4規格⑽χ 297公釐 A7 五、發明說明（（>) 止通電壓以回應於十進位 “mm”。數子子值64之數位輸入值進一步地，藉由在連續操作週期中（如：lcd的連續心週期）交替地施加高低電塵範圍的數位輪入電屢值，、可在驅動電路j⑽輪出^上如供一在連續週期中呈高、低電塵範圍交替變化的類比驅動電麼。 - 在前述驅動電路⑽的工作中，各電晶體ιι〇、⑴之閘極氧化物接受不超過⑽的閉極—源極電塵或間極電厂堅。因此，各電晶體—在承受⑽電厂堅狀況下，即可在驅動電路中實現〇〜12V的輪出電麼。進一步地，由 =電路⑽不包括任何可在電晶體110、112之各類比輪出進行選擇的輸出控制電路或多工器，故而預期的類比輸出將毫無延遲地傳導至輸出端114。是以，電路_的工料度比傳統驅動電路快許多。更者，由於較低的耐壓以了：出控制電路或多工電路，所以驅動電路所需的 “大為減少’因此促進電路的小魏以及降低成本。儘管本發明舉例說明m與6〜爪的„範園，本發明之《電路⑽還可建構成供列㈣麼範圍使用。例如，電路100可構成〇〜⑽的輸出電絲圍。在此例中’低電壓與高電職圍可設為如：卜Μ與5〜抓。 14 A7 —~~B7 ___ 五、發明說明（〇 ) 再者，施加於丽OS電晶體U1)之閘極的電壓VDD1將為6V，鈿加於電晶體110的止通電壓為6V。施加於pM〇s電晶體之閘極的電壓VSS2為4V，且施加於電晶體i i 2的止通電壓為4V。臨界電壓VT1與丨VT2丨約為1V。易言之，關於建構出電路1 00之電晶體的構造上，各電晶體之臨界電壓選定在電晶體導通時的源極電壓即可。第二圖描述依據本發明之第二實施例而構成供驅動 LCD202之-像素陣列的驅動電路·。為了便於說明，此處用圖式描述LCD202包括四個像素2〇4，2〇6，2〇8與21〇， k些像素分別由驅動電路2〇〇之輸出端212，2i4，216，上的驅動電壓所驅動，以控制像素的灰度或色彩。像素 -210為相鄰的像素，如：Lc刚。之一行像素陣列上的相鄰像素。因此，依據本發明之一觀點，驅動電路2〇〇適於在各輸出端212—218上提供高低電壓範圍内呈交替變化的驅動電壓，以使當施加於一個像素上的電壓在高電壓或低電壓範圍内時，施加到相鄰於該像素之各個像素上的電壓分別位於高電壓或低電壓範圍内。

驅動電路200包括成對的輸出驅動電晶體22〇，222， 224，及226。電晶體對220有NM〇S電晶體228與pM〇s電日日體230構成。電晶體對222由PM0S電晶體232與NM0S (請先閱讀背面之注意事項再填寫本頁) 訂：線_ 經濟部智慧財產局員工消費合作社印製 15 經濟部智慧財產局員工消費合作社印製 508556 A7 B7 五、發明說明（#) 電晶體234構成。電晶體對124由NMOS電晶體236與PMOS 電晶體238構成。電晶體對228由PMOS電晶體240與NMOS 電晶體242構成。各NMOS電晶體之閘極為相連，以接收電壓VDD1，在本實施例中，電壓VDD1為6V。各PMOS電晶體之閘極為相連，以接收電壓VSS2，在本實施例中，電壓VSS2 為6V。電晶體228與230之輸出端共同耦合至輸出端212。電晶體232與234之輸出端共同耦合至輸出端214。電晶體236與238之輸出端共同耦合至輸出端216。電晶體240 與242之輸出端共同|禺合至輸出端218。驅動電路200更包括雙通道DAC250，252，254，256 及258,各雙通道DAC分別耦合以接收數位輸入值DATA —ϋ， DATA-卜 DATA— 2，DATA- 3，DATA— 4。各 DAC250，254， 258較宜建構為接收低電壓範圍内的數位輸入值並將其轉換為類比形式。因此，各資料輸入值DATA—0，DATA—2與 DATA—4對應於低電壓範圍内的電壓。各DAC252與256較宜建構為接收高電壓範圍内的數位輸入值並將其轉換為類比形式。因此，各資料輸入值DATA—1與DATA—3表示高電壓範圍内的電壓。各DAC250— 258為一雙通道DAC，其中各DAC包括數位一類比轉換電路，用於在兩個類比輸出端上對所施加的 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) --I--------11^.---------線---— (請先閱讀背面之注意事項再填寫本頁) A7

508556 五、發明說明（)

數位值轉換為相應的類比電1輸出。為了便於說明，假定各DAC具有-“A”通道輸出與一 “B”通道輸出，各_ 之雙通道輸出在第二圖中以參考數字表示所施加數位輸入值。例如，廳254的雙通道輸出，其接收的數位輸入值DAC -2 為 CH— 2A 與 CH— 2B。由於DAC250僅用於驅動-第—個相鄰像素，即像素⑽，因此DAC250僅需使用一單通道腻。但是，為了方便之故， MC250亦可使用一雙通道Mc，而僅描述其輸出ch—⑽。類似地’ DAC258 «用於驅動最後—個相鄰像素，即像素 210,因此DAC258僅使用一單通道魔。然而，為了方便之故’ Μ⑽亦可使用-雙通道說，而僅描述其輸出ch — 4A ° 具有雙通道輸出的各別DAC具有分別連接到不同輸出驅動電晶體對之個別電晶體的對應雙輸出。因此，mc252 之通道1A與1B是分別連接到分別代表電晶體對22〇與222 之電晶體230與232的輸入端。MC254之通道2A與2β是分別連接到分別對應於電晶體對222與224之電晶體234 與236的輸入端。DAC256之通道3A與3B是分別連接到分別對應於電晶體對224與226之電晶體238與24〇的輸入端。如前述，各DAC250與258僅提供單一類比輸出。因此， π 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------^---------線-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 508556 A7 B7 五、發明說明（A ) DAC250之CH-OB的輸出是連·接到電晶體228之輸入端，且 DAC258之通道4A的輸出是連接到電晶體242的輸入端。各DAC輸出至不同輸出電晶體對以及因此所產生的不同驅動電路輸出的配置方式，實現了一種令各像素之高低電壓範圍之驅動電壓的信號路徑長度概為相等的實體配置型態。各雙通道DAC是相互輕合，以接收一通道A/通道B(A/B) 通道變換信號。各DAC是設計為可對其上所施加之數位輸入值與A/B變換信號回應，以交替地在其A、B通道輸出端上提供類比形式的數位輸入值與止通電壓。A、B通道輸出提供的類比形式電壓及止通電壓均同為由A/B變換信號所決定。因此，當A/B變換信號在“0”與“Γ值之間變換時，令DAC輸出的類比電壓與止通電壓，隨著變換信號變換而在A、B通道上交替地輸出。第三圖描述一適合作為DAC250 — 258中任何一個的一雙通道DAC300。DAC300是描述在其一低電壓DAC250，254 或258的電壓範圍，亦可配合DAC252或256而改變。DAC300 包括一耦合的解碼器302，以接收一數位輸入信號，如DATA —0，DATA—2，或 DATA—4。簡言之，DAC300 為一處理雙位元的數位輸入值。解碼器302將輸入值解碼為四位元值。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公Θ~— ----I---I----------訂 ---------線-- (請先閱讀背面之注意事項再填寫本頁) 508556 經濟部智慧財產局員工消費合作fi印刹代 A7 B7 五、發明說明（π ) 該四位兀的解碼值是分別連接到DAC3〇〇之通道A位置的n〇r 閘304 ’ 306 ’ 308與310，以及連接到Dac3〇〇之通道b位置的 NOR 閘 312 ’ 314，316 與 318。各 NOR 閘 304— 310 的第二輸入端是耦合到一節點32〇。各N〇R閘312_ 318的第二輸入端是耦合到一節點322 qDAC3〇〇為耦合至節點322 處以接收A/B變換信號。如第三圖所示，Α/β變換信號又可作為一個位元，如··輸入數位值的最高位元，該位元是作為變換信號而不連接到解碼器3〇2。一反相态324連接在節點32〇與322之間，用於在節點322處接收輸入端的邏輯值，因此在節點322處可以獲得A/B變換信號之互補值。一“A，，通道分流電晶體3邡連接在節點328處之電源電壓VDD1與A通道輸出之間。電晶體326之閘極連接到節點32〇。一通道分流電晶體連接在節點328與B通道輸出之間。電晶體33〇之閘極是連接到節點322。 NOR閘304— 310之輸出是分別連接到NM0S電晶體 334，336，338與340之閘極。NOR閘312—318之輪出是分別連接到NM0S電晶體324，344，346與348之閘极。電阻Rl —R4串聯連接在有電源電壓VSS1之節點328 與節點332之間。各電晶體334— 340是耦合在A通道輪出 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---I I I I i -----I I -----III— I I (請先閱讀背面之注音？事項再填寫本頁) 508556 A7

五、發明說明（^ ) 經濟部智慧財產局員工消費合作社印製端與串聯連接電阻之相異接點之間。各電晶體342— 348是麵合在B通道輸出端與串聯連接電阻之相異接點之間。電阻間的各相異接點因此視為一類比電壓節點陣列。在DAC300工作時，如a/B變換信號具有‘‘丨，，值，則各NOR閘312—318具有邏輯“〇，，值輸出，各電晶體料2一 348因此截止。然而，分流電晶體33〇由於施加到其間極上的邏輯“1”㈣通，因此順⑽在通道β輸出端上輸出一止通電壓VDD1。由於反相器324的邏輯操作，各n〇r 閘304— 310接收連接在節點32〇上的邏輯“〇”。因此，N⑽ 閘的輸出是由四個解碼位元所決定，四個解碼位元可選擇地其一 NOR閘輸出_ 1”，以導通與其相連的電晶體，並且令電壓沿著串聯電阻導送到通道A的輸出端。電阻R1 R4的阻值可選定在當連接在電壓與之間時，沿著串聯連接電阻至DAC輸出端上的輸出值為相等於數位輸入值。類似地，當A/B變換信號為邏輯“〇”時，各⑽尺閘3⑽ — 310接收由反相器324輸出的邏輯“ i ” ，並輸出一邏輯〇，因此電晶體334 — 340截止。分流電晶體326受閘極上的邏輯“1’’而導通，以使DAC300在通道A輸出端上輸出一止通電壓VDD1。送至NOR閘312—318上之邏輯“〇” 20 本紙張尺度適財關家標準（CNS)A4規格（21Q x 297公釐） -------訂—-----線—· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 508556 A7 B7 五、發明說明（丨ip 變換信號，使得這些NOR閘之輸出由四個解碼位元所決定。結果，其一電晶體342— 348導通，及經串聯連接電阻而將相應於數位輸入值的電壓導送至通道B輸出端上。所以，當A/B變換信號在邏輯“0”與邏輯“1”之間變換時，DAC300交替地在通道A與通道B輸出端上輸出止通電壓與相應於數位輸入值的類比值。，第四圖揭露一亦為適於其一 DAC250 — 258的雙通道 DAC400。類似於DAC300，DAC400是在低電壓範圍内使用，然而，同樣的結構只要具有適當的信號位準偏移，亦可適用於高電壓範圍。DAC400包括一相同於解碼器302之解碼器402，並且是耦合及接收代表低電壓範圍之驅動電壓振幅的數位輸入值，如 DATA- 0，DATA— 2，或 DATA—4。DAC402 的四個解碼位元是分別連接到NM0S電晶體404，406，408 與410的閘極端。電阻Rl —R5串聯連接在電壓VDD1節點412與電壓VSS1 節點414之間。各個電阻之間的接點係視為一類比電壓節點陣列。DAC400更包括一選擇電路416，具有兩個輸入端 418與420以及兩個作為DAC4 00之通道A與通道B的輸出端。選擇電路416是為耦合及接收A/B變換信號，並且分別根據變換信號為邏輯“0”或邏輯“Γ ，而分別在通道、 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線—l^wi (請先閱讀背面之注意事項再填寫本頁) A7

經濟部智慧財產局員工消費合作社印製 508556 A7 B7 五、發明說明（V丨）再參看第二圖，當驅動電路200工作時，被施加至像素204— 210之代表驅動電壓振幅的數位輸入值DATA—1〜 DATA—4為在LCD202的每個工作顯示週期供應至DAC250 — 258。A/B變換信號亦為施加至DAC250— 258，並隨著LCD202 的顯示週期同步地在邏輯“0”與邏輯“1”之間切換。是以，當A/B變換信號為邏輯“0”時，各DAC250— 258電壓在通道A輸出端上輸出一止通電壓，以及在通道B上輸出對應於數位輸入值的類比輸出。在此情形下，DAC250及254 的類比低驅動電壓通道B之各輸出分別受電晶體228及236 導送，以驅動像素204與208。並且，DAC252與256的類比高驅動電壓通道B之各輸出端分別受電晶體232與240 導送，以驅動像素206與210。同時，電晶體230, 234, 238 與242受通道A各輸出端上呈現的止通電壓而截止。當A/B變換信號為邏輯“Γ時，各DAC250— 258在通道B輸出端上輸出一止通電壓，以及在通道A上輸出對應於數位輸入值的類比輸出。在此情形下，DAC254及258的類比低驅動電壓通道A之輸出端分別受電晶體234與242 導送，以驅動像素206與210。並且，DAC252及256的類比高驅動電壓通道A之輸出端分別受電晶體230與231輸出端上呈現的止通電壓而呈截止。 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------—------1 ^---------線—i^w— (請先閱讀背面之注意事項再填寫本頁) Α7 Β7

、’心之’田Α/β變換信號為時，像素204與208是在低電壓範圍内被驅動，像素2〇6與21〇是在高電壓範圍内被驅動’當Α/β變換信號為“Γ日寺，像素204與㈣是在高電麼範圍内驅動’像素206 # 21〇是在低電壓範圍内 «。因此’各像素或為在高低電壓範圍内交替地被驅動。亚且當-個像素上所施加的電壓為在高或低電壓範圍内 τ相鄰於5亥像素的其他各像素上所施加的電壓即分別為在低或高電壓範圍。驅動電路2GG提供優於傳統驅動電路關於電壓容許度的優點。例如’輸出電晶體對的各電晶體可以設置為耐壓 6V’此為低於電路2GG之輸出電塵範圍的最大電壓12卜 -方面’電路20“需要任何形式的輸出控制電路以選擇切換輪出的類比電壓，因此比傳統驅動電路工作得更快。此外，當使用DAC300日夺，電路200不需要多工器，因此更比傳統電路工作得更快。另一方面，使用相鄰輸出電晶體對之間共用的各雙通道，可以實現—種元件配置，即提供相等信號路徑長度下，在高、低電壓範圍内交替地驅動各像素。因A LCD的工作速度不受傳統電路中不等長信號路徑長度限制所影響。雖然所述的驅動電路是在設置為〇—6v的電壓範圍值 24 财ϊϋ#準—祕⑵〇 X 297 ^¥7 (請先閱讀背面之注意事項再填寫本頁) -· --------it·--------Μ--- 五、發明說明（4) VSS1 VDD1以及設置為6—i2y的電壓範圍VSS2—VDD2下工作’但本發明並不侷限於此電㈣圍。本發明使用其他電壓乾圍亦可達成相同效果。例如，VSS1至VDD1可設置在—6至〇V，VSS2至刪可設置在〇至6y。又，觀與VSS2不需要相等。. d本fx明搖述了包括雙通道DAC之驅動電路的實施例’但本發明並不侷限於此。雙通道說與權的結構可乂文化’以提供—具有兩個以上通道的多通if DAC。此包括建構出具有多於二個輸出端的多通道DAC。或者，各

個雙通道或多通道DAC可由多個單通道應構成。更者Y 驅動電路可以用於驅動異於⑽像素或—❹像素陣列之不同類型的負載。熟悉此項技藝的人士應當理解，本發明的裝置斑方、、去可以作以脫離本發明之精神與範料各種修改盘變化/ :此’由以下中請專利範圍或其等效範圍以本發明所涵蓋的各種修改與變化。

Claims

申請專利範圍卜-種由一數位—類比轉換器陣列輪出驅動信號至— 輸出端陣列的驅動電路，包括：第一與第二輪出端；一第一數位-類比轉換器（DAC)，用於輸出—第一電壓範圍的類比電壓； ^ 一第二數位—類比轉換器⑽），用於輸出一第二電壓範圍的類比電壓；及弟二數位—類比轉換哭（"|)ΑΓ ") ，m μ … ㈣口口（DAC)，用於輸出-處於該弟一電壓範圍的類比電壓；其中二第-與第二輸出端分別在一第—時間週期内接收來二弟DAC的一第一類比電壓以及—來自該第二_的一第二類比電壓，及該第一與第二輸出端分別在一第二時間週期内接收來自::弟二DAC的-第三類比電塵以及—來自該第— 一第四類比電壓。、端之間，該第一閘門電路透過一第第一 MC ;及 '如申請專利範圍第i項所述之驅動電路，更包括：弟閑門^路，為輕合在該第一 DAC與該第—輪出傳導通道而連接到該第二閘門電路，為1馬合在該第 DAC 與該第二輸出 '申請專利範圍蠕之間’該第二閘Η電路是透過―第二傳導通道連接到該第一 DAC。經濟部智慧財產局員工消費社印製 3、如申請專利範圍第2項所述之驅動電路，其中該第一與第二傳導通道具有大致相同的路徑長度。 4如申明專利範圍第2項所述之驅動電路，其中：。亥第一 DAC在該第—時間週期内，-透過該第_閘門電路於該第—傳導通道上輪出該第一類比電壓；及第DAC在5亥第—時間週期内，透過該第二閘門電路於該第二傳導通道上輸出該第四類比電壓。 5、如申請專利範圍第2項所述之驅動電路，其中該第 -DAC在該第一時間週期内，於該第二傳導通道上輪出一止通類比電壓’並且在該第二時間週期内，於該第—傳導通道上輸出一止通類比電壓。 6、如申請專利範圍第5項所述之驅動電路，其中該第 - DAC在-時間週期内依據變換信號，於該第_傳導通道 ^輸出通仃類比電壓及在該第二傳導通道處輸出一止通電£在另—時間週期内，於該第—傳導通道上輸出一止通類比電壓及在該第二傳導通道上輸出-通行電遷。 7如申凊專利範圍第2項所述之驅動電路，其中· w亥苐閘門電路包括一第一 MOS電晶體，·及 27 (請先閱讀背面之注意事項再填寫本頁) 裝擎 Ίιδϋ. •線- A8 B8 '_ C8 ........... D8 六、申請專利範® --- 該第二閘門電路包括-第二MOS電晶體。女申明專利範圍第7項所述之驅動電路，其中該第 I M〇S電晶體之閘極為輕合及接收-第-預定電M，當該第MC輸出一止通電壓時，該第一電晶體為截止。 ★申明專利範圍第7項所述之驅動電路，其中·· W亥第一與第二M0S電晶體皆為PMOS電晶體；及 σ亥第電壓範圍為高於該第二電壓範圍。 1()'如中請專利範圍第7項所述之驅動電路，其中：忒第一與第二M0S電晶體皆為丽0S電晶體；及 σ亥第電壓範圍為低於該第二電壓範圍。 _ 士申明專利範圍第1項所述之驅動電路，其中兮輪出端適於連接及驅動_液晶顯示像素陣列。 _ 士申明專利範圍第1項所述之驅動電路，其中兮輪出i而適於連接及驅動_液晶顯示列㈤之陣列。 13、如申請專利範圍第1項所述之驅動電路，其中該第日守間週期與該第二時間週期為在驅動電路工作期間2 呈交替變化。 9 14、如申請專利範圍第丨項所述之驅動電路，其中，第一時間週期與該第二時間週期，為根據施加至該D仏陣列之變換信號而連續交替變化。 :—28 -------- ------ΜΨ (請先閱讀背面之注意事項再填寫本頁) 二叮· .線· 經濟部智慧財產局員工消費合作社印製本紙張尺度顧+目國家標準（CNS)A4規格（210— 297公釐）經濟部智慧財產局員 X 消費合作社印製、申請專利範圍 U 種回應一變換信號而由一數位列輪Ψ fs 賴比轉換器陣 ’出"至-輪出端陣列的驅動電路，包括：一第一輪出端；一第二輸出端；位〜類比轉換器（MC)，用於輸出—第壓範圍内的類比電壓；一第二數位—類比轉換器（DAC)，用於壓範圍的類比電壓；一第三數位-類比轉換器⑽），用於輸出—處於該第二電壓範圍的類比電壓；一第一閘門電路，耦合在該之間；及之間；輪出一第二電第一 MC與該第一輸出端第一閘門電路，耦合在該第一 DAC與該第 I 裝 --訂· I ----- (請先閱讀背面之注意事項再填寫本頁) 端其中讜第一閘門電路是經由一第一傳導通道連接至該 DAC，該第二閘門電路是經由一第二傳導通道連接至該 DAC 線丨^--- 第第回應於處於第一狀態下的該變換信號，該第一 DAC輪出一第一類比電壓至該第一輸出端，而該第二MC輪出— 29 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公釐）六、申請專利範圍第二類比電壓至兮主°亥卓二輸出端，及回應於虛_ — ;弟二狀態下的該變換信號，該第一 DAC輸出;-三類比電壓至該第一輪出端，而該第_DA 一弟四::比電壓至該第二輪出端。 * 16、如中請專利範圍第15項所述之驅動電路，其中該第一與第二傳導通道對該第-閘門電路至該第一 DAC之間的距離以及該第_卩弟―閘門電路至該第三DAC之間的距離為約呈相同的路徑長度。訂 17、如中請專利範圍第15項所述之驅動電路，其甲： …回應於-處於第—狀態之變換信號，該第—騰透過 :亥弟-閉門電路’於該第一傳導通道上輸出該第一類比電屢’及在该第二傳導通道上輸出—止通類比電屢；及線回應於一處於第二狀態之變換信號，該第—說透過該第二閘門電路，於該第二傳導通道上輸出該第四類比電昼’及在該第一傳導通道上輸出—止通類比電塵。員工消費印 18、一種由一數位—類比轉換器（dac)陣列輸出—交變高、低範圍驅動信號陣列至一輪出端陣列的方法，該輸出端陣列包括至少第一與第二輪出端，該方法包括·· ^ 界定連續交變的第一與第二時間週期，· 於該第一時間週期，自該⑽陣列之-第- DAC輸出 _ 30 本紙張尺度適財關家標準（CNS)A4規格（210 X 297公^^

、申請專利範圍第一電壓範圍之—筮 _ 4 第一類比電壓至該第—輸出端；於該第一時間週期一第二電壓範圍之一第於該第二時間週期一第二電壓範圍之_第於該第二時間週期之—第四類比電壓至該第二輪出端自該DAC陣列之—第二DAC輪出類比電壓至該第二輪出端；自該DAC陣列之一第三MC輪出類比電壓至該第-輸出端；及自忒第一 DAC輪出-第一電壓範園經濟部智慧財產局員工消費合作社印製 .如申請專利範圍第18項所述之方法，更包括：內於該第二時間週期，自該第二道輪出第二電壓範圍内之-第五類比電壓至_第三輸出端。 2〇、如申請專利範固第18項所述之方法，更包括. 二該第一時間週期内’由該第—_之—第一通道輪出遠第一類比電壓至該第一輪ψ J 弟輸出知，及由該第二DAC之— 第-通道輸出該第二類比電壓至該第二輸出端；及於該第二時間週期内，由一由°亥弟二_之一第二通道出該第三類比電壓至哕楚 ^ . L J a 弟—輪出端，及由該第-DAC之— 第二通道輸出該第四類比電壓至該第二輸出端。 21、如申請專利範圍第18項所述之方J,更包括：於該DAC陣列與該輪出端陣』< 間设置一閘門電路陳列； Μ氏張尺度i用中國國家標準（CNS)A4規瓦TiFx 297公f C請先閱讀背面之注音？事項再填寫本頁} 裝- =0 •線·

於該第-時間週期㈣至該第二輸出端;及自…DAC輪出-止嫩於該第二時間週期内’自該第一電壓至該第一輸出端。，扣止逋類比 22、一種用於輸出名古號的驅動電路，包括广、低電㈣圍之交變型驅動信類比轉換器（_，用於接收代表低電 U圍之—第一數位輪入值或代表一止通電壓位止通值；默 —第二數位—類比轉換器⑽），用於接收代表高電屋耗圍之-第二數位輪入值或代表一止通電塵之一第二數位止通值；一輸出端；帛MQS電日日體，_合在該第_說之—類比輸出端與::輸出端之間，該第一 M0S電晶體之間極為耗合及接收第預定電塵，當該第一 DAC輸出止通電麼時，該第一 MOS電晶體為截止；及一第二MOS電晶體，輕合在該第二DAC之—類比輸出端與該輪出端之間，.該第二M0S電晶體之閘極為耦合及接收弟一'預疋電壓，當該第二DAC輸出止通電壓時，該第本紙張I度適用中準（CNS^4規格⑽χ挪公爱

I -裝 -----訂------ (請先閱讀背面之注音？事項再填寫本頁) 4-

二MOS電晶體為截止； . 其中在一第一工作週期，該第一 MC接收該第一數七輸入值且該第二DAC接收該數位止通電壓，在一第二工七週』内σ亥第- DAC接收該數位止通電壓且該第二氣招收該第二數位值，因此驅動電路於第_與第二卫作週期内，在輸出端上分別輸出一低電壓範圍的類比電壓與一高電塵範圍内的類比電壓。女申明專利範圍第22項所述之驅動電路，直中低電壓範圍是從一古雷题ν“ ，、中5亥 ^ 疋* w電屋V1至一低電壓V2,及該高電壓範圍是從一高電壓V3至一低電壓V4。 ★ 24、如申請專利範圍第23項所述之驅動電路，其中該第M〇S電晶體具有一第一臨界電壓m，當第—數位— 類比轉換讀出具有V1_VT1的振幅或更高時，該第—_ 電晶體概為截止；及其中該第二M0S電晶體具有-第二臨界電壓VT2,當弟一數位—類比轉換11輪出具有V4+IVT2丨的振幅或更低時，該第二M0S電晶體概為截止。一 25、如申請專㈣圍第24項所述之鶴電路，其中當第一數位—類比轉換器輪出約為VI-m日寺，該第一 M: 電晶體概為截止；及 I----33 本紙張尺㈣射關家

. 裝«^------訂---- (請先閱讀背面之注意事項再填寫本頁) -丨線·

田第—數位-類比轉換·器輸出約為料列则時，該第二MOS電晶體概為截止。其中該其中該

-----------------裝擎 (請先閱讀背面之注意事項再填寫本頁) · -線· 26'如中請專利範圍第22項所述之驅動電路，其中該第一 MOS電晶體為一 nmqc；帝曰鰣 η ^ 1NMUb私日日體，且该第二MOS電晶體為一 PMOS電晶體。 27、如申請專利範圍第23項所述之驅動電路第一預定電壓為^，且該第二預定電壓為仏 28如申喷專利範圍第22項所述之驅動電路第一預定電壓概為等於該第二預定電壓。 29、如申請專利範圍第23項所述之驅動電路第一預定電壓是在V1 —VT1至V1 + m #範圍内，該第二預疋電壓是在V4 — |VT2|至V4+IVT2I的範圍内，其中VT1 與VT2分別為該第一與第二M〇s電晶體的臨界電壓。 30、如申請專利範圍第23項所述之驅動電路，其中該第一預定電壓是在VU〇.5V的範圍内，該第二預定電壓是在V4±0. 5V的範圍内。 31如申晴專利範圍第2 3項所述之驅動電路，其中該第一預定電壓是在VI 土 1·5ν的範圍内，該第二預定電壓是在V4±l· 5V的範圍内。 32、一種交變地輸出第一與第二驅動電壓的驅動電路， 34 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

包括： A8B8C8D8 φ厂一第—數位—類比轉換器（DAC)，供接收對應於—低有__—―第—數位值並且可回應於-變換信號以及且弟輪出端，此第一說根據變換信號為—第一值或 :之二;，：分別在該第-輸出端上輸出-對應心第一類比電壓或一第一止通電壓；上一第二數位-類比轉換器（DAC)，用於接收對應於一尚電壓範圍之一第—童 ^ 弟-數位值亚且可回應於-變換信號以及 '、：：二輸出端，此第二DAC根據該變換信號為該第二或°亥弟i ’而分別在該第二輸出端上輸出-對應該第 -數位值之第二類比電壓或-第二止通電壓；一輸出電路，包括·· 線一輸出端，第MOS電晶體，具有一第一輸入端及一連接至輸的輸出端，該第-_電晶體之閘極為•合及接收士第預疋電壓’當該第一止通電麼施加於該第一輸入端時，該第一 MOS電晶體為截止，及一第二MOS電晶體，具有一第二輸入端及連接至輸出端點的輸出端’該第二咖電晶體之閘極為輕合及接收一第-預疋電壓，當該第二止通電壓施加於該第二輸人端時， *------- 35 本紙張尺度剌巾工六、申請專利範圍 s亥第二MOS電晶體為截止；及輸人端是軸龍第—⑽之第弟-輪入端是連接到該第二DAC之第二輪出端； - 其中當該第一 DAC接收該第一素u 接收^ _ 值以及該第二_ 接收4弟二數位值時，該第这弟MOS電晶體隨著分別在第-與第二值之間切奐“虎雷愿… 刀换⑥又替地導通該第—類比或回應於該第-止通電魔而截止；且該第二肋體隨著該變換f f卢分g丨j M m 社號刀別在弟二與第—值間切換，而交μ地導通該第二類比電屢或回應於該第二止通電而截止：因 ^輸出電路交替地在該輪出端上提供第—與第二類比電 33如申5月專利|巳圍第32項所述之驅動電路，其中該低電壓範圍是從一离雷厭们t 人间電壓V1至-低電壓以，該高電壓範圍是從-高電壓V3至一低電壓V4。經濟部智慧財產局員工消費合作社印 m 34、如申請專利範圍第32項所述之驅動電路，其中該第一 MOS電晶體具有一第—臨界電壓m，當該第一數位 —類比轉換器輸出具有vi〜m的振幅或更高時，該第一 MOS電晶體概為截止；及

其中該第二M〇S電晶體具有一第二臨界電壓π2，當第二數位—類比轉換器輸出具有V4+IVT2I的振幅或更低六、申請專利範圍時，該第二MOS電晶體概為截止。其中當的振幅 * 35如中料利範_34項所述之驅動電路 =數位〜類比轉換器輪出具有近似等於V1 — VT1 時’該第—MOS電晶體概為截止；及類比轉換為、輸出具有近似等於M + I Η幻當第二數位的振幅時，該第二MOS電晶體概為截止一 36、如申請專利範圍帛32項所述之驅動電路，其中該弟一 _電晶體為-_s電晶體，且該第二肋s電晶體為一 PMOS電晶體。申哨專利範圍第33項所述之驅動電路，其中該第一預疋電壓為¥1，且該第二預定電壓為V4。 38、如申請專利範圍第32項所述之驅動電路，其中該第一預疋電壓概為等於該第二預定電壓。 39如申睛專利範圍第抑項所述之驅動電路，其中該第-預定電壓是在V1 —VT1 i V1 + VT1的範圍内，該第二預定電壓是在V4— |VT2|至V4+|VT2f的範圍内，其中VT1 與VT2分別為該第一與第二m〇s電晶體的臨界電壓。 40、如申請專利範圍第33項所述之驅動電路，其中該第一預定電壓是在νΐ±〇·5ν的範圍内，該第二預定電壓是在V4±0. 5V的範圍内。 37 本紙張尺度適用中國國家標準（CNS)A4規格⑽X 297公髮）六、申請專利範圍 _ 41、如申請專利範圍第33項所述之驅動電路，其中該第一預定電壓是在V1±1.5W範圍内，該第二預定電壓是在V4±l· 5V的範圍内。 42 一種用於輸出在高、低電遷範圍之交變型驅動信號的方法，包括·· 電在-第-工作週期中’於一第一數位—窺比轉換器 (DAC)處接收_第—數位輸人值並且回應地輸出—低電壓範圍之類比電壓’在一第二工作週期中’於該第—规處接收一第一數位止通值並且回應地輸出一第—類比止通壓；在該第二工作週期中，於一第二數位—類比轉換器 (MC)處接收—第二數位輸人值並且回應地輸出—高電壓範圍内之類比電壓，在該第一工作週期中，於該第二處接收一第二數位止通值並且回應地輸出一第二類比止通電壓；施加一第一預定電壓至一第一 M〇S電晶體之閘極，當該第一 DAC輸出該第一止通電壓時，該第一 M〇s電晶體為截止，當該第一 DAC輸出該低電壓範圍的類比電壓時，該第一 MOS電晶體導通而傳遞該低電壓範圍的該類比電壓；施加一第二預定電壓至該第二M〇s電晶體之閘極，當 38 508556 、申請專利範圍 5亥苐一 DAC輸出該第二止通“雷厭十題包昼時，該第二M0S電晶體為截止田《^第—DAC輸出该高電壓範圍之類比電壓時，該第二M0S電晶體導通而傳遞該高電壓範圍的該類比電壓；在輪替之該第-與第二工作週期中，於該第一盘第二腦電晶體所連接的一輸出端上，分別提供低電壓範圍與高電壓範圍的類比電壓5 43種用於父替地輸出第一與第二驅動電壓的方法，包括：在第-與第二值之間交替方式輸出一變換信號；於-第-數位-類比轉換器（DAC)處接收一對應於一低電壓範圍的一第一數位值；根據該變換信號為第—或第二值的狀態，分別在該第 -隱之第一與第二輸出端上或該第二與第一輪出端上輸出一對應於該第-數位值之第—類比電壓與—第_止通電壓，訂線局員工消費社印製於-第二數位—類比轉換器（DAC)處接收對應於— 電壓範圍的一第二數位值；根據該變換信號為第一或第二值的狀態，分別在該二DAC之第一與第二輸出端上或該第二與第一輸出端上出一對應於該第二數位值之第二類比電壓與一第二止通第電 _____ 39 本紙張尺錢财目1¾¾ > 、、申請專利範園壓；當該變換信號分別在第# -繁- MGS φ ⑽—值之間切換時，透過弟一電晶_地_第—㈣電壓，及 -MOS電晶體回應於該第—止通電壓而截止，·— 當該變換信號分別在第一盥 -第二電晶體交替地導”!-值之間切換時’透過二MOS電曰體⑽ Vlt该弟二類比電塵’及令該第體回應於該第二止通電壓而截止；及交替地在—輸出端上提供該第一與該第二類比電壓。 44、如申請專利範圍第43項所述之方法，更包括： …施加—第—狀電駐該第—MOS電晶體之閘極，當 5亥第一朦輪出該第—止通電壓時，該第一 MOS電晶體為截止；及』施加一第二預定電屢至該第二MOS電晶體之閘極’當。亥第- DAC輪出該第二止通電壓時，該第二肋s電晶體為截止。 45、一種將一數位輸入值轉換為一類比輸出的數位一類比轉換器，包括·· 解碼器，用於接收該數位輸入值及提供解碼位元；第一與第二組邏輯閘，分別連接及接收一第一輸入端上的解碼位元；

508556

一第一組輸出電晶體，各電晶體具有由該第一組邏輯閘之其一輸出所控制的導通狀態；一第二組輸出電晶體，各電晶體具有由該第二組邏輯閘之其一輸出所控制的導通狀態；一反相器，在其輸入端連接及接收一外來的二進位信號，及在其輸出端上提供反相的二進位信號；该第一組邏輯閘是連接及接收該反相器的輸出；該第二組邏輯閘是在一第二輸入端上連接及接收該二進位信號；一類比電壓節點陣列；一第一輸出端；一第二輸出端；该第一組輸出電晶體的各個電晶體是連接在該第一輸出端與該類比電壓節點陣列的各預定點之間；該第二組輸出電晶體的各個電晶體是連接在該第二輸出端與該類比電壓節點陣列的各預定點之間；一第-分流電晶體’是連接在—用於接收—第_電源電源之第-節點與該第一輸出端之間，並且具有一受反相器輸出所控制的導通狀態；及 -第二分流電晶體，是連接在該.第—節點與該第二輸本紙張尺度適用中ϋ#準（CNS)A4規袼（21〇Ti^公^ -----II---------- -------- (請先閱讀背面之注音？事項再填寫本頁)

申請專利範圍經濟部智慧財產局員工消費合作社印製出％»之間’並且具有一為一％、又一進位信號所控制的導通狀態。口。46、如申請專利範圍第45項所述的數位—類比轉換為’更包括：複數個電阻，杲电胳、忠u ^ 疋¥ %連接在分別用於接收第一與第二電源電壓的第一盥第_松机、 /、一即點之間’因此該複數個電阻形成 -包括該類比電壓節點陣列的分壓器。，47、如中請專利範圍第46項所述之數位-類比轉換為，其中该等邏輯閘為NOR閘。種將數位輪入值轉換為一類比輸出的數位一類比轉換器，包括：一解碼器’用於接收該數位輸人值並且提供解碼位元； -組輪出電晶體，各電晶體具有受解碼位元中不同位元所控制的一導通狀態；一類比電壓節點陣列；达擇電路，具有第一與第二輸入端以及第一與第二輸出端°亥選擇電路是連接及接收-數位控制信號，該選擇器電路根據數位信號是_第—或第二值而分別在該第一與第一輸出端上提供該第一與第二輸入端或該第二與第一輸入端上的電壓； "亥組輸出電晶體的各電晶體是連接在該第一輸入端與 42 姆尺度適用中國國^?T^iXrii7E〇x 297公爱） -4----I---------L!裝·— (請先閱讀背面之注意事項再填寫本頁) 丨線.

、申凊專利範圍即類比轉換 ϋ亥類比電壓節點陣列之間；及該第二輸入端是輕合到對應於一止通電壓的另一點。 49如申明專利範圍帛48項所述的數位裔’更包括：複數個電阻，是串聯連接在分^別用於接收第一與第二電源電壓的第一與第二銘一即點之間，因此該複數個電阻形成一包括該類比電壓節點陣列的分壓器。 --------------裝·_ (請先閱讀背面之注意事項再填寫本頁) · -·線- 經濟部智慧財產局員工消費合作社印製 43 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐）