TW503557B - Low power circuit with proper slew rate by automatic adjustment of bias current - Google Patents

Low power circuit with proper slew rate by automatic adjustment of bias current Download PDF

Info

Publication number
TW503557B
TW503557B TW090119003A TW90119003A TW503557B TW 503557 B TW503557 B TW 503557B TW 090119003 A TW090119003 A TW 090119003A TW 90119003 A TW90119003 A TW 90119003A TW 503557 B TW503557 B TW 503557B
Authority
TW
Taiwan
Prior art keywords
circuit
circuits
semiconductor integrated
operational amplifier
adjustment
Prior art date
Application number
TW090119003A
Other languages
English (en)
Inventor
Makoto Ikeshita
Tohru Mizutani
Hiromi Nanba
Masato Takeyabu
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW503557B publication Critical patent/TW503557B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/453Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit

Description

503557 A7 ____ B7 五、發明説明(1 ) (請先閲讀背面之注意事項再填寫本頁) 本發明背景 1 · 本發明範疇 本發明係關於一種半導體積體電路,其包含一組輸出 轉動率(對於階段式輸入每單位時間輸出電壓中之改變數量) 是取決於一組偏壓電流之調整電路以及一組自動地調整該 偏壓電流値以得到具有適當轉動率之低功率之電路。 2. 相關技術之說明 第9圖是展示對於包含一組轉動率是取決於偏壓電流 之調整電路11的先前技術半導體積體電路10X之偏壓調 整。 偏壓電流IB從偏壓電路12被提供至調整電路11。調 整電路Π之輸出被連接到另一未展示之電路或半導體積體 電路10X之輸出端點並且在調整電路11之輸出端被量測的 負載阻抗是。 經濟部智慧財產局員工消費合作社印製 第10圖是展示作爲第9圖之調整電路11的取樣及保_ 持電路之圖形,其是一組開關電容器電路和一組運算放大 器13X之組合。第10圖展示負載阻抗可利用電容CL而被 大致估計之情況。第Π圖是展示第1 0圖電路操作之波形 圖。 第10圖之開關利用第11圖展示之兩組相位時脈Φ1和 Φ2而被控制,其中各時脈之高位和低位對應至被時脈控制 的開關之ON和OFF。開關PI 1、P12和P13被時脈Φ1所控 制並且開關P2 1和P22被時脈Φ2所控制。 調整電路11之輸入和輸出電壓分別地被Vi和Vo所指 4 ^氏張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503557 A7 B7 紙濟部智慧財產局員工消費合作社印製 五、發明説明(2 ) 示。當時脈Φ1是高位時,積分電容器C2兩末端被接地而 被重置並且取樣電容器C1同時地被輸入電壓Vi充電。在 取樣電容器C1上被充電之電荷Q1是ClxVi。接著,當時 脈Φ2成爲高位時,電荷Q1被傳送至積分電容器C2並且如 果給予足夠的設定時間,則積分電容器C2之電荷Q2成爲 C2 X Vo。因爲 CM=Q2,故保持 Vo = (Cl/C2)Vi 之關係。 當調整電路1 1利用一組高速率時脈信號操作時,除非 調整電路Π具有足夠驅動負載電容CL的能力,否則轉動 率是不足夠的並且Vo<(Cl/C2)Vi,因而得不到必須的輸出 振幅。 設計時,在發生於製造程序中電路元件特性的電源供 應電壓、溫度和偏移之最差狀況之下,將被提供至運算放 大器13X之偏壓電流IB被決定以至於可得到必須的轉動 率。此外,亦考慮到隨著偏壓電流IB變化之運算放大器13X 驅動能力之變化和電容CL之變化。 但是,在一般情況中,最差狀況不會發生,因而導致 過度之功率消耗。 第12圖展示,相對於在第11圖tl和t3之間的時間, 在相同設計基礎上製造之不同狀況下,調整電路Π之輸出 電壓Vo。第12圖中,VLL指示用以在最差狀況之下確保調 整電路1 1之正常操作所必須的輸出電壓Vo之最低限制値。 參看至第9圖,爲了解決超量功率消耗之問題,一種 組態被採用於先前技術中,其中能夠調整偏壓電流IB之一 組偏壓電路12被配用於半導體積體電路10X中,具有如被 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) ”ayj 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(3 ) 提供至調整電路1 1之偏壓電流IB相同値之一組偏壓電流 IB從偏壓電路1 2被取出並且利用安培計1 4予以量測,並 且微調被達成而使得偏壓電流IB被一組調整電路15X調整 以使得偏壓電流IB在所給予的範圍之內。這調整在半導體 積體電路10X製造程序最後步驟被達成。 但是,因爲負載阻抗中之特性變化以及由於電源供應 電壓和溫度變化所導致在負載阻抗中之變化未被考慮,故 偏壓電流IB必須假定負載阻抗具有最大値而被決定,而導 致不足之功率消耗減低。進一步地,因爲偏壓電流IB之調 整操作在半導體積體電路10X製造程序中是必須的,故成 本增加。 本發明之槪要 因此,本發明之一目的是提供一組能夠得到更多的電 路功率消耗之半導體積體電路,其轉動率是取決於一組偏 壓電流,而不必在產品運送之前調整其偏壓電流。 在本發明之一論點中,提供一組半導體積體電路,其 包含:一組轉動率是取決於偏壓電流之調整電路的複製電 路;以及一組偏壓電流自動調整電路;其中該複製電路重 複地被操作以供調整。這自動調整電路包含:一組評估電 路;一組比較器電路;和一組偏壓調整電路。 在評估電路中,處理程序被重複,其中該處理程序包 含:重置其一組輸出;得到在所給予時間之複製電路輸出 的第一和第二値之間的差量,該第一和該第二値是分別爲 在所給予値已階段式地被輸入複製電路之後當經過第一和 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
503557 Α7 Β7 五、發明説明(4 ) 第二時間區間時的分別數値;並且連續地相加該等差量。 在比較器電路中,利用連續地相加所得到的數値與一組參 考値相比較。偏壓調整電路依據在每一所給予的時間之比 較器電路比較結果而改變複製電路和調整電路之偏壓電 流。 , 依據這半導體積體電路,因爲即使由於在製造處理程 序、電源供應和環境溫度中之變化,使在調整電路中的偏 壓電流以及輸出負載有變化,偏壓電流也能針對該變化而 自動地且適當地被調整,並且低功率消耗可被實現。進一 步地,該自動調整電路之電路元件的寄生電容不會在包含 調整電路之主要信號系統上有不利的影響,並且調整電路 之偏壓電流的自動調整可被達成而不必停止與其平行的主 要信號系統之操作。更進一步地,在半導體積體電路製造 之最後步驟不需要進行偏壓電流調整操作,因而減少其成 本0 本發明之其他的論點、目的、和優點將可配合附圖從 下面的詳細說明而更明白。 圖形之說明 第1圖是依據本發明一實施例之一種半導體積體電路 的方塊圖,該半導體積體電路包含一組其轉動率是取決於 一$偏壓電流之調整電路和一組偏壓電流自動調整電路; 第2圖是展示第1圖部份結構性範例的方塊圖; 第3圖是展示第1圖控制電路之控制序列的流程圖; 第4(A)至4(C)圖各展示一組輸出電壓Vo·之波形和第1 7 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ----------裝-- (請先閲讀背面之注意事項再填寫本頁) 、1Τ ♦ Μ.濟部智•慧財產局員工消費合作社印製 503557 A7 B7 五、發明説明(5 ) 圖之開關P2A和P2B之導通/斷路波形的圖形; 第5(A)至5(C)圖展示當分別地利用階段地上升、階段 地下降和叉分搜尋方法自動地調整一組偏壓電流時在偏壓 電流調整電路輸出値之時間上改變的圖形; 第6圖是展示第1圖複製電路結構性範例之圖形; 第7圖是展示第1圖減法/積分電路結構性範例之圖形; 第8圖是展示被提供至第6和7圖開關之參考時脈 CLK、控制信號及第2圖判斷週期信號JCS之時序圖; 第9圖是展示對於包含其轉動率是取決於一組偏壓電 流之調整電路的先前技術半導體積體電路之偏壓調整; 第10圖是展示作爲第9圖之調整電路的取樣及保持電 路之圖形,其是一組開關電容器電路和一組運算放大器之 組合; 第Π圖是展示第10圖電路操作之波形圖;以及 第12圖是展示在相同設計基礎上在不同製造狀況之下 調整電路相對於第1 1圖tl和t3之間的時間之輸出電壓Vo 的波形圖。 較佳實施例之說明 接著參看圖形,其中相同參考文字在許多圖形中指定 相同的或對應的部份,本發明之較佳實施例將說明如下。 第一實施例 第1圖是一種半導體積體電路的方塊圖,該半導體積 體電路包含一組其轉動率是取決於一組偏壓電流之調整電 路Π和一組偏壓電流自動調整電路。 8 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 503557 A7 B7 M.濟部智•慧財產局員工消費合作社印製 五、發明説明(6 ) 調整電路π之輸出被連接到未展示出之另一電路或半 導體積體電路10之輸出端點,並且在調整電路π之輸出 端被量測的負載阻抗是Ζι。在半導體積體電路10中,一組 大致地相同於調整電路11之複製電路11R被形成。爲了增 加如調整電路Π之相同程度,複製電路11R被形成在調整 電路11附近。具有相同數値之偏壓電流分別地流經過調整 電路π和複製電路11R,並且他們的電流値可利用一組偏 壓電流調整電路15而被調整。連接到複製電路11R輸出之 一組評估電路1 6被設計以至於在複製電路11 R輸出被量測 之負載阻抗幾乎等於調整電路Π之負載阻抗。 評估電路16具有一組減法/積分電路17和一組控制電 路18,且減法/積分電路17具有開關P2 A和P2B以及積分 電路19。 開關P2A被連接在複製電路11R輸出和積分電路19 之反相輸入之間,並且開關P2B被連接在複製電路11R之· 輸出和積分電路19之非反相輸入之間。積分電路19具有 反相輸入和非反相輸入,並且連續地累加各成比例於在被 提供至非反相輸入信號和被提供至反相輸入信號之間的差 量數値以輸出該總和而作爲差量累積電壓VD。該連續相加 的理由是增加偏壓電流調整之精確性。亦即,分別的差量 '是極度地小,其形成在可允許錯誤困難之內直接比較的評 估,並且因此差量累積被採用。 該差量累積電壓VD被提供至比較器20之反相輸入並 且參考電壓VS被提供至其之非反相輸入。從比較器20被 9 (請先閱讀背面之注意事項再填寫本頁) -裝_ 訂 線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503557 A7 B7 五、發明説明(7 ) 經濟部智慧財產局員工消費合作社印製 輸出之引動信號EN,當VD>VS時是高位的,而當VD<VS 時則是在低位。 控制電路18提供一組時序信號至複製電路11R及減法 /積分電路1 7以便週期性地操作電路,如稍後之說明,並且 如果’在減法/積分電路17重複操作N次之後,引動信號 EN是高位,亦即VD>VS,則控制電路18提供調整信號AP 之一組脈波至偏壓電流調整電路15。偏壓電流調整電路15 反應於這脈波,並且利用一階段方式,而在偏壓電流値收 斂至最佳値之方向,調整複製電路11R和調整電路Π的偏 壓電流。 第2圖是展示第1圖部份結構性範例之方塊圖。 在調整電路11中,電路21和FET 22被串列連接在電 濂供應電位VDD和接地之間。複製電路11R之電路21R和 FET 22R分別地對應至調整電路11之電路21和FET 22。 偏壓電流調整電路15具有一組計數器23和一組被提· 供計數器23之計數的D/A轉換器24,並且D/A轉換器24 之輸出被提供至FET 22和22R之閘而作爲閘電壓VG。依 據閘電壓VG値之一組偏壓電流IB流動而進入到FET22和 22R。當閘電壓VG升高時,偏壓電流IB增加而有較高的 電路21和21R之轉動率。 控制電路18中,時脈CLK被提供經過一組閘電路25 而至時序產生電路26。時序產生電路26依據時脈CLK產 生使用於複製電路11R和減法/積分電路17之一組時序信 號。時序產生電路26進一步地產生一組判斷週期信號 10 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503557 A7 B7 財 產 局 員 工 消 費 合 作 社 印 製 五、發明説明(8 ) JCS,其脈波週期等於一組比較判斷週期(在第3圖步驟S7 中,判斷K = N之週期),並且將之提供至AND閘28之一組 輸入。引動信號EN被提供至AND閘28之另一輸入,並且 當引動信號EN是高位時,判斷週期信號JCS之脈波經由 AND閘28被提供至計數器23之時脈輸入CK作爲調整信 號AP。在電源導通之後,閘電路25進入到時脈CLK之通 過狀態並且這狀態被鎖定在其一組正反器。當引動信號EN 在判斷週期信號JCS脈波上升處是低位時,則正反器被重 置以進入到時脈CLK之一種切斷狀態,並且控制電路18 之操作停止,亦即,一組偏壓電流自動調整操作已被完成。 第3圖是展示第1圖控制電路18之控制順序的流程 圖。第4(A)至4(C)圖各展示第1圖之輸出電壓Vo波形和開 關P2A和P2B之導通/斷路波形。在下面的說明中,圓括號 中之文字指示第3圖之階段辨識。 (51) 積分電路19被重置,並且因而其輸出VD成爲 0V。進一步地,內部計數器K裝載1之啓始値並且第2圖 之計數器23裝載一組啓始値。 (52) 複製電路11R被重置,並且因而其輸出電壓 Vo成爲0V。 (53) 複製電路11R接收一組步升至Vi之輸入電 壓。因而,輸出電壓Vo上升,如第4(A)圖之展示。 (54) 如果計數器K指示一組奇數的數目,則處理程 序前進至步驟S5,否則處理程序前進至步驟S6。 (55) 開關P2B被保持在ON狀態,如第4(A)圖之展 11 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) -----------^-----—1T------0 (請先閱讀背面之注意事項再填寫本頁) 503557 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(9 ) ' 示,直至在複製電路HR之輸入電壓階段地上升至vi之後 時間tl消逝爲止,並且當開關P2B從ON轉移至OFF時積 分電路19添加輸出電壓Vo之數値Vo 1至VD。之後,處理 程序前進至步驟S7。 (56) 開關P2A被保持在ON狀態,如第4(人)圖之展 示,直至在複製電路HR之輸入電壓階段地上升至Vi之後 時間t2消逝爲止,並且當開關P2A從ON轉移至OFF時積 分電路19從VD被減去輸出電壓Vo之數値Vo2。 (57) 如果Ν<Κ,則處理程序前進至步驟S8,並且 如果Ν =Κ,則處理程序前進至步驟9。 (58) 計數器Κ之數値增量1,並且處理程序返回至 步驟S2。 每次當步驟S1至S8處理程序已被重複兩回時,則△ V = Vo卜V〇2被添加至VD〇 —般,成比例於電壓差量Δν之 數値被添加至VD。 (59) 第2圖之判斷週期信號JCS上升*並且此時如果 引動信號ΕΝ是在高位ΓΗ’),亦即,VD>VS,則處理程序前 進至步驟S6,否則時脈CLK不被提供至第2圖之時序產生 電路26以停止控制電路1 8之操作。在後面的情況中,沒 有調整信號AP之脈波被提供至計數器23以校準計數器23 之輸出,並且因此閘電壓VG和偏壓電流IB兩者也被調整。 因而,偏壓電流之自動調整被完成。 (S10) 第2圖中,判斷週期信號JCS之脈波穿經過 AND閘28並且被提供至計數器23之時脈輸入CLK以作爲 12 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ (請先閲讀背面之注意事項再填寫本頁)
503557 絶濟部智•慧財產局員工消費合作社印製 A7 B7 五、發明説明(10 ) 調整信號AP之脈波。接著,處理程序返回至步驟si° 當對應至第4(A)至4(C)圖輸出電壓Vo的波形之閘電壓 • VG値分別地利用VG1、VG2和VG3而被指示時,則存有 VG1<VG2<VG3之關係。亦即,第4(B)圖情況中之偏壓電 流IB値是較大於第4(B)圖情況中之數値,並且第4(C)圖情 況中之偏壓電流IB値是較大於第4(B)圖情況中之數値。當 偏壓電流値是較大時,則輸出電壓Vo上升時間是較短並且 ^ 電壓差量△ V是較小,並且因此利用N次累積△ Vo而得到 的VD値同時也較小。因爲功率消耗隨著VD値之減少而增 加,可防止超量功率消耗並且調整電路Π正常地操作的一 組適當VD値可預先被得到,其被採用而作爲參考電壓VS。 閘電壓VG反應於調整信號AP之脈波而如第5(A)圖展 示階段地改變。 因爲依據本實施例,如上述之偏壓電流自動調整電路 被提供至半導體積體電路10中之調整電路11,反應於因製 造處理程序、電源供應電壓和環境溫度之變化而發生之調 > 整電路11之偏壓電流和輸出負載之變化,調整電路1 1的 偏壓電流適當地並且自動地被調整,而使得達成低功率之 消耗。里進一步地,因星直半導體積體電路10製造程序之 最後步驟中不需要調整偏壓電流,故其可能減低成本。進 ^ 一步地,因爲複製電路11R被提供而對應至調整電路11並 且自動調整使用其輸出而被達成,自動調整電路之電路元 件之寄生電容對於主要信號系統沒有不利的影響,並且調 整電路Π偏壓電流之自動調整可被達成而不必停止與之平 13 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) II I I I 訂 I I I I 線 (請先閲讀背面之注意事項再填寫本頁) 503557 Α7 Β7 五、發明説明(11 ) 經濟部智慧財產局員工消費合作社印製 行的主要信號系統之操作。 應注意到,其他的方法可被採用以便收歛偏壓電流 IB。例如,計數器23可被一組倒數計數器所取代,並且參 考電壓VS和差量累積電壓VD分別地被提供至第1圖之比 較器20之非反相輸入和反相輸入。在這情況中,閘電壓 VG改變,如第5(B)圖之展示。進一步地,第2圖之計數器 23以及AND閘28可不採用一種叉分搜尋方法,在其中閘 電壓VG依據每次調整週期信號JCS之脈波被提供時引動信 號EN上的符號而如第5(C)圖所示被改變,並且這程序被重 複直至在差量累積電壓VD和參考電壓VS之間的差量絕對 値是小於所給予値ε爲止。 第6和7圖分別地展示第1圖複製電路11R和減法/積 分電路17之結構性範例。這些電路是一種互補輸入/輸出型 式。第8圖展示被提供至第6和7圖電路之時脈CLK、控 制信號以及第2圖之判斷週期信號JCS。第8圖展示第3 圖之數値Ν是4的情況。 複製電路11R是一種取樣和保持電路,其是一組開關 電容器電路和一組互補輸入/輸出運算放大器13之組合,並 且類似於第10圖之調整電路11。第6圖之開關利用如那些 對應至第10圖的開關之相同參考文字而被指示。第6圖電 路中,提供在第10圖電路中未被提供之開關Ρ14和Ρ23。 開關Ρ14被使用在運算放大器13之反相輸入和非反相 輸出之間以及非反相輸入和反相輸出之間的短路而允許運 算放大器13之互補輸入/輸出是相同電位,例如,1.4V,並 14 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 503557 經濟部替·慧財產局員工消費合作社印製 A7 B7 五、發明説明(12 ) - 且當重置製電路11R時其偏移量是0V。開關P22和P23被 使用以從積分電容器C2 1和C22分離運算放大器13之輸入 和輸出,以使得當開關P12和P13導通時,重置積分電容 器C2 1和C22至接地電位,其是不同於當重置複製電路11R 時,運算放大器13之相同輸入和輸出電位。 開關P11至P14是接受利用將時脈CLK頻率除以以4 所得到的第8圖之一組時脈Φ 1的導通/斷路控制,並且當時 脈Φ1是高位時這些開關被導通。開關P2 1和P23是接受與 時脈Φ 1相反相位之一組時脈Φ2的導通/斷路控制,並且當 時脈Φ2是高位時這些開關被導通。取樣電容器C11和C12 是相同電容並且對應至第10圖之取樣電容器C1。積分電容 器C2 1和C22是相同電容並且對應至第10圖之積分電容器 C2。 舉例而言,Vip=1.6V及Vim=1.2V作爲互補輸入信號 被提供至複製電路11R。 第6圖電路操作可容易地從上述第10圖之操作而被了 解,其說明被省略。 第7圖之減法/積分電路17類比於第6圖之複製電路 11R。一組互補輸入/輸出運算放大器30、一組極性改變電 路31、開關P15、取樣電容器CL1和CL2、積分電容器C3 1 和C32、以及極性改變電路32,分別地對應至第6圖之運 算放大器30、開關P11和P21、電容器Cll、C12、C2 1和 C22、以及開關P22。在其中開關P2A和P25被平行連接和 交叉連接的極性改變電路3 1引動電荷之增加/減少。在開關 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I I I I I 裝—— I I I I I I I I 線 (請先閱讀背面之注意事項再填寫本頁) 503557 A7 B7 五、發明説明(13 ) - (請先聞讀背面之注意事項再填寫本頁) P23是導通並且開關P15和P16是斷路之狀態中,取樣電容 器CL1和CL2或取樣電容器CL2和CL1分別地被充電輸出 電壓Vop和Vom*並且接著電荷被傳送至積分電容器C3 1 和C32,因而增加或減少被達成在積分電容器C31和C32 的累積電荷上。 取樣電容器CL1和CL2之電容被決定以至於在第6圖 電路輸出端被量測的一組負載阻抗幾乎等於第1圖之負載 阻抗。 取樣電容器CL1和CL2之電荷利用在極性改變電路32 和33平行的或交叉連接之狀態將開關P23斷路及導通開關 P15和P16而被傳送至積分電容器C3 1和C32。 經濟部智慧財產局員工消費合作社印製 極性改變電路32和33被用以消除彼此之抵補電壓。 亦即,當取樣電容器CL1和CL2上之電荷被傳送至平·行連 接的極性改變電路32和32時之分別的積分電容器C31和 C32上時,被增加至積分電容器C3 1和C3 2之抵補電壓的. 極性是相反於當取樣電容器CL1和CL2上之電荷被傳送至 交叉連接之極性改變電路32和33時之分別的積分電容器 C3 1和C3 2上時,被增加至積分電容器C3 1和C3 2之抵補 電壓的極性,並且因此抵補電壓彼此被消除。 重置開關RSW1和RSW2用以重置積分電容器C31和 C32上之電荷。 開關P2A和P2B被第8圖分別的時脈Φ2Α和Φ2Β所控 制。開關P15和P16被第8圖時脈Φ1與第6圖之開關P11 至P14 —起控制。開關P23被第8圖之時脈Φ2與第6圖之 16 $紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~— 503557 A7 B7 絶濟部智慧財產局員工消費合作社印製 五、發明説明(14 ) 開關P2 1至P23 —起控制。開關P31和P32被第8圖之時 脈Φ3控制。開關P4 1和P42被第8圖之時脈Φ4控制。重 置開關RSW丨和RSW2被第8圖之時脈(PRST控制。第8圖 開關控制時脈之一組高位以及一組低位分別地對應至利用 對應的時脈所控制之開關的ON和OFF。 在互補輸出電壓VDp和VDm之間的電壓差量對應至第 1圖之差量累積電壓VD,並且在比較器20(第1圖)中被與 參考電壓VS比較。 接著,將參考第8圖說明第7圖之電路操作。 (tl至t2) 重置開關RSW1和RSW2被導通並且減法/ 積分電路17被重置,亦即,積分電容器C31和C3 2上之電 荷被重置。 (t2至t9) 重置開關RSW1和RSW2被斷路。在t2和 t7之間的時間區間,開關P4 1和P42被導通並且開關P3 1 和P32被斷路*然而在接著之t7和t9之間的時間區間,相 反情形發生。 在t2和t7之間的時間區間之細節如下: (t3至t4) 開關P2A被導通,開關P2B被斷路,開關 P15和P16被斷路,以及開關P23被導通,並且因而取樣電 容器CL1和CL2以分別的輸出電壓Vop和Vom被充電。在 t4,開關P2A被斷路,並且輸出電壓Vop和Vomat在此時 被保持在取樣電容器CL1和CL2上。 (t5至t6).開關P23被斷路,開關P15和P16被導通, 並且因而在取樣電容器CL1和CL2上之電荷被傳送至分別 17 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ! I HI —裝— I I 訂— I I I 線 (請先閲讀背面之注意事項再填寫本頁) 503557 A7 B7 五、發明説明(15 ) 的積分電容器C31和C32。 (請先閱讀背面之注意事項再填寫本頁) (t6至t7) 開關P2A被斷路,開關P2B被導通,開關 P15和P16被斷路,開關P23被導通,並且因而取樣電容器 CL1和CL2以分別的輸出電壓Vom和Vop被充電。在t7, 開關P25被切斷,並且輸出電壓V〇m和Vop在此時被保持 在分別的取樣電容器CL1和CL2上。 在t7和11 0之間的時間區間之細節如下: (t7至t8) 開關P23被斷路,開關P15和P16被導通, 並且因而在取樣電容器CL1和CL2上之電荷被傳送至分別 的積分電容器C31和C32。 在從t8至tlO之時間區間,相似於從t3至t8時間中之 操作被進行。即時地在tlO處積分電容器C31和C32重置 之前,判斷週期信號JCS之脈波從第2圖之時序產生電路 26被輸出。 利用這樣的操作,參考第1圖說明之操作被達成。 雖然本發明之較佳實施例已被說明,應可了解本發明 並不受限制於此,並且可以有各種之變化和修改而不脫離 本發明之精神和範疇。 經濟部智慧財產局員工消費合作社印製 例如,偏壓電流自動調整可以不僅在當電源導通時被 達成,而是也可在每一預定區間時,當系統被重置時,或 當溫度或電源供應電壓下降至所給予的範圍之外時。進一 步地,只要其轉動率是取決於其偏壓電流,調整電路11可 以是任何之一镡。 18 ^紙張尺度適用中國國家標準( CNS ) A4規格(210X297公釐) 503557 A7 B7 五 發明説明(16 ) 紙濟部智慧財產局員工消費合作社印製 元件標號對照表 10X·· •…半導體積體電 1 1… •調整電路 1 1 R·· …複製電路 12··· •偏壓電路 13X- …運算放大器 15… •壓調整電路 1 6… •評估電路 17··· •減法/積分電路 18··· •控制電路 19··· •積分電路 20… •比較器 21 ··· •電路 2 1 R·· …電路 22… • FET 22R- …FET 23*·· •計數器 24… • D/A轉換器 25… •閘電路 26··· •時序產生電路 2 8*·· • AND 閘 30 ··· •運算放大器 3卜·· •極性改變電路 32… •極性改變電路 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503557 A7 B7 五、發明説明(17 ) 3 3......極性改變電路 (請先閲讀背面之注意事項再填寫本頁) P11-P42……開關 經濟部智慧財產局員工消費合作社印製 20 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 503557 A8 B8 C8 D8 六、申請專利範圍 1· 一種半導體積體電路,其包含: (請先閲讀背面之注意事項再填寫本頁) 一組其中流動第一偏壓電流之調整電路,該調整電路 之轉動率是取決於該第一偏壓電流: 一組其中流動第二偏壓電流之該調整電路之複製電 路,該第二偏壓電流之數値是大致地等於該第一偏壓電流; 一組被組態以重複程序之評估電路,該程序包含:重 置其之一組輸出;得到在所給予的時間之該複製電路之輸 出的第一値和第二値之間的差量,該第一和該第二値是分 別爲在所給予値已階段式地被輸入複製電路之後當經過第 一和第二時間區間時的分別數値;並且連續地相加該等差 量; 一組比較器電路,其用以比較利用連續地相加所得到 的數値與一組參考値;以及 一組偏壓調整電路,其依據在每一該所給予的時間之 比較器電路比較結果而改變該第二偏壓電流。 2.如申請專利範圍第1項之半導體積體電路,其中該 評估電路包含: 經濟部智慧財產局員工消費合作社印製 一組減法/積分電路,其積分在該第一輸出値和該第二 輸出値之間各差量;以及 一組控制電路; 其中該控制電路是被組態以便 (1) 導致該減法/積分電路的積分被重置; (2) 以該所給予次數重複一程序,該程序包含:導致該 複製電路被重置;接著導致該所給予値被階段式地輸入至 __21 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 503557 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 該複製電路;在自從該階段式地輸入後在該第一時間區間 已經過時之後或者直至該時刻,導致該複製電路之該輸出 •作爲該第一値而被提供至該減法/積分電路;接著導致該複 製電路被重置;接著該所給予値被階段式地輸入至該複製 電路;在自從該階段式地輸入後在該第二時間區間已經過 時之後或者直至該時刻,導致該複製電路之該輸出作爲該 第二値而被提供至該減法/積分電路;並且 I 重複該(1)和(2)之程序。 3. 如申請專利範圍第2項之半導體積體電路,其中該 偏壓調整電路被組態以反應於該比較器電路關於該連續地 相加値是較大於該參考値之判斷而階段地上升該偏壓電 流, 其中該控制電路被組態以反應於該連續地相加値是較 小於該參考値之判斷而停止其操作。 4. 如申請專利範圍第2項之半導體積體電路, 其中該偏壓調整電路被組態以反應於該比較器電路關 ^ 於該連續地相加値是較小於該參考値之判斷而階段地下降 該偏壓電流,以及 其中該控制電路被組態以反應於該連續地相加値是較 * 大於該參考値之判斷而停止其操作。 • 5. 如申請專利範圍第2項之半導體積體電路, 其中該偏壓調整電路被組態以反應於該比較器電路關 於該連續地相加値是較小於該參考値之判斷而階段地下降 該偏壓電流,並且反應於該比較器電路關於該連續地相加 22 本紙張尺度逋用中國國家標準(CNS ) A4規格(210x297公釐) I 裝 訂 · 線 (請先閲讀背面之注意Ϋ項再填寫本頁) 503557 A8 B8 C8 D8 々、申請專利範圍 値是較大於該參考値之判斷而階段地上升該偏壓電流, (請先閲讀背面之注意事項再填寫本頁) 其中該控制電路被組態以在該連續地相加値和該參考 値之間的差量絕對値是較小於所給予値之情況下停止其操 作。 6. 如申請專利範圍第3項之半導體積體電路, 其中該複製電路具有一組反相輸出和一組非反相輸 出, 其中該減法/積分電路包含: 一組運算放大器電路,其具有一組反相輸入、一組非 反相輸入、一組反相輸出及一組非反相輸出; 一組第一積分電容器,其被連接在該運算放大器電路 之該反相輸入和非反相輸出之間; 一組第二積分電容器,其被連接在該運算放大器電路 之該非反相輸入和反相輸出之間; 一組重置切換電路,其用以重置在該第一和第二積分 電容器上面之電荷; 第一和第二取樣電容器;以及 經濟部智慧財產局員工消費合作社印製 一組切換電路,其利用該複製電路之該反相輸出和非 反相輸出,而分別選擇地充電該第一和第二取樣電容器或 該第二和第一電容器,並且其後,分別地傳送在該第一和 第二取樣電容器上面之電荷至該第一和第二積分電容器^ 7. 如申請專利範圍第6項之半導體積體電路,其中該 減法/.積分電路進一步地包含: 一組第一極性改變電路,其用以選擇地連接該第一和 _'_ _ 23 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 503557 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 第二積分電容器之第一端點至該運算放大器電路之分別的 該反相和非反相輸入端以改變成爲一種平行的連接狀態, •或連接該第一和第二積分電容器之該第一端點至該運算放 大器電路之分別的該非反相和反相輸入端以改變成爲一種 m 交叉連接狀態;以及 一組第二極性改變電路,其用以選擇地連接該第一和 第二積分電容器之第二端點至該運算放大器電路之分別的 > 該非反相和反相輸出端以改變成爲一種平行的連接狀態, 或連接該該第一和第二積分電容器之第二端點至該運算放 大器電路之分別的該反相和非反相輸入端以改變成爲一種 交叉連接狀態。 8. 如申請專利範圍第7項之半導體積體電路*其中該 控制電路交換地重複用以導致該第一和第二極性改變電路 兩者成爲該平行連接狀態的第一週期以及用以導致該第一 和·第二極性改變電路兩者成爲該交叉連接狀態之第二週 期,並且在各該第一和第二週期之該步驟(2)中進行該處理 > 程序一次。 9. 如申請專利範圍第1項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 啤 10.如申請專利範圍第2項之半導體積體電路,其中該 • 調整電路包含一組運算放大器電路。 Π.如申請專利範圍第3項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 12.如申請專利範圍第4項之半導體積體電路,其中該 24 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I I —— — — — — 裝— — — II I 訂—— — — — — — 線 (請先閲讀背面之注意事項再填寫本頁) 503557 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 調整電路包含一組運算放大器電路。 13.如申請專利範圍第5項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 14·如申請專利範圍第6項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 15.如申請專利範圍第7項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 16·如申請專利範圍第8項之半導體積體電路,其中該 調整電路包含一組運算放大器電路。 17·如申請專利範圍第9項之半導體積體電路,其中該 調整電路進一步地包含一組被連接到該運算放大器電路之 輸入級之開關電容器電路。 18. 如申請專利範圍第10項之半導體積體電路,其中 該調整電路進一步地包含一組被連接到該運算放大器電路 之輸入級之開關電容器電路。 19. 如申請專利範圍第n項之半導體積體電路,其中 該調整電路進一步地包含一組被連接到該運算放大器電路 之輸入級之開關電容器電路。 20·如申請專利範圍第12項之半導體積體電路,其中 該調整電路進一步地包含一組被連接到該運算放大器電路 之輸入級之開關電容器電路。 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
TW090119003A 2000-11-24 2001-08-03 Low power circuit with proper slew rate by automatic adjustment of bias current TW503557B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000357019A JP3841640B2 (ja) 2000-11-24 2000-11-24 半導体集積回路

Publications (1)

Publication Number Publication Date
TW503557B true TW503557B (en) 2002-09-21

Family

ID=18829152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119003A TW503557B (en) 2000-11-24 2001-08-03 Low power circuit with proper slew rate by automatic adjustment of bias current

Country Status (6)

Country Link
US (2) US6535039B2 (zh)
EP (1) EP1217741B1 (zh)
JP (1) JP3841640B2 (zh)
KR (1) KR100732924B1 (zh)
DE (1) DE60102549T2 (zh)
TW (1) TW503557B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003246998A1 (en) 2002-07-31 2004-02-23 Koninklijke Philips Electronics N.V. Method and devic the for setting the slice level in a binary signal
US6839015B1 (en) * 2002-12-06 2005-01-04 Marvell International Ltd. Low power analog to digital converter
US7071863B1 (en) 2002-12-06 2006-07-04 Marvell International Ltd. Low power analog to digital converter having reduced bias during an inactive phase
KR100532414B1 (ko) * 2003-01-10 2005-12-02 삼성전자주식회사 자동 슬루율 제어기능을 갖는 출력 드라이버 및 이의슬루율 제어방법
EP1492233A1 (en) * 2003-06-27 2004-12-29 Dialog Semiconductor GmbH Circuit and method for slew rate sensing and control of a high-voltage output driver for a variable voltage range and variable output load
US7202702B2 (en) * 2003-12-10 2007-04-10 Hewlett-Packard Development Company, L.P. Output buffer slew rate control using clock signal
DE102004054819B3 (de) * 2004-11-12 2006-06-22 Infineon Technologies Ag Elektronische Schaltungsanordnung mit aktiver Regelung bei einem Empfang eines elektrischen Empfangssignals
TWI295050B (en) * 2005-03-15 2008-03-21 Himax Display Inc Circuit and method for driving display panel
US7656226B2 (en) * 2006-03-31 2010-02-02 Intel Corporation Switched capacitor equalizer with offset voltage cancelling
US8044654B2 (en) 2007-05-18 2011-10-25 Analog Devices, Inc. Adaptive bias current generator methods and apparatus
JPWO2009031191A1 (ja) * 2007-09-03 2010-12-09 富士通株式会社 クロック出力回路
US7750837B2 (en) * 2008-08-01 2010-07-06 Qualcomm Incorporated Adaptive bias current generation for switched-capacitor circuits
US7982526B2 (en) * 2008-09-17 2011-07-19 Qualcomm, Incorporated Active-time dependent bias current generation for switched-capacitor circuits
US7944309B2 (en) * 2009-03-18 2011-05-17 Qualcomm, Incorporated Transconductance bias circuit, amplifier and method
US8248151B2 (en) 2010-08-24 2012-08-21 Analog Devices, Inc. Apparatus and method configured to provide electrical bias
JP5434891B2 (ja) * 2010-11-22 2014-03-05 株式会社デンソー 負荷駆動装置の製造方法
US8384579B2 (en) * 2011-07-19 2013-02-26 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8531324B2 (en) * 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
KR102242104B1 (ko) 2014-10-30 2021-04-21 삼성디스플레이 주식회사 표시장치
US20230261645A1 (en) * 2022-02-15 2023-08-17 Infineon Technologies Ag Slew rate control for fast switching output stages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3342866C1 (de) 1983-11-26 1985-09-05 Inter-Wood-Maschinen GmbH & Co KG, 8923 Lechbruck Verfahren und Vorrichtung zum Austauschen von Verschleissteilen einer Rotormuehle
US5107224A (en) * 1987-10-30 1992-04-21 North American Philips Corporation Wideband single-ended voltage-to-current converter and gain-control circuit
US5831562A (en) * 1996-07-12 1998-11-03 Sipex Corporation Differential sample and hold circuit with common mode sampling for an analog-to-digital converter
US6154083A (en) * 1998-05-18 2000-11-28 National Semiconductor Corporation Ground bounce control using DLL to optimize output stage di/dt using output driver replica
US6429746B1 (en) * 1999-12-07 2002-08-06 Nokia Networks Oy System and method for auto-bias of an amplifier
US7570585B2 (en) * 2002-12-16 2009-08-04 Alcatel Lucent Facilitating DSLAM-hosted traffic management functionality

Also Published As

Publication number Publication date
US20020063590A1 (en) 2002-05-30
JP3841640B2 (ja) 2006-11-01
JP2002164770A (ja) 2002-06-07
DE60102549D1 (de) 2004-05-06
USRE40168E1 (en) 2008-03-25
US6535039B2 (en) 2003-03-18
DE60102549T2 (de) 2005-02-03
KR20020040542A (ko) 2002-05-30
EP1217741A1 (en) 2002-06-26
EP1217741B1 (en) 2004-03-31
KR100732924B1 (ko) 2007-06-29

Similar Documents

Publication Publication Date Title
TW503557B (en) Low power circuit with proper slew rate by automatic adjustment of bias current
TW385403B (en) Clock signal generating circuit using variable delay circuit
US5410195A (en) Ripple-free phase detector using two sample-and-hold circuits
US8232835B2 (en) Charge pump circuit and voltage converter using the same
US7737732B2 (en) Constant slope ramp circuits for sample-data circuits
US7279941B2 (en) Voltage-frequency conversion apparatus and method of changing reference voltage thereof
TW471223B (en) Timing signal generating circuit and variable timing delay circuit
KR20180032126A (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
EP0413287A2 (en) One-chip semiconductor integrated circuit device having a digital signal processing circuit and an analog signal processing circuit
US7136000B1 (en) Selective offset adjustment of a track and hold circuit
US6801080B1 (en) CMOS differential input buffer with source-follower input clamps
US10778199B2 (en) Oscillator temperature compensation techniques
US20030034818A1 (en) Logic state transition Sensor Circuit
US6340900B1 (en) Phase detector with minimized phase detection error
US6696884B1 (en) Method and apparatus to achieve long time constants with a small MOS gate capacitor
US6642746B2 (en) Phase detector with minimized phase detection error
TW469701B (en) Analog synchronization circuit
JP6036330B2 (ja) ジッタモニタ回路
US10476449B2 (en) Switched capacitor circuit to make amount of change in reference voltage even regardless of input level
US7504866B2 (en) Output hold circuits for sample-data circuits
US20220173699A1 (en) Crystal oscillator start-up circuit and method
JP3290571B2 (ja) ドライバ回路
EP1962292B1 (en) Constant slope ramp circuits for sample-data circuits
JPH0229023A (ja) 電圧比較器
JPS6216479B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees