TW498467B - Manufacture method of integrated circuit bonding pad - Google Patents

Manufacture method of integrated circuit bonding pad Download PDF

Info

Publication number
TW498467B
TW498467B TW089114494A TW89114494A TW498467B TW 498467 B TW498467 B TW 498467B TW 089114494 A TW089114494 A TW 089114494A TW 89114494 A TW89114494 A TW 89114494A TW 498467 B TW498467 B TW 498467B
Authority
TW
Taiwan
Prior art keywords
layer
integrated circuit
patent application
scope
item
Prior art date
Application number
TW089114494A
Other languages
English (en)
Inventor
Ji-Jin Luo
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW089114494A priority Critical patent/TW498467B/zh
Application granted granted Critical
Publication of TW498467B publication Critical patent/TW498467B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

經濟部智慧財產局員工消費合作社印製 498467 5988twf.doc/006 fij _ B7 五、發明說明(I ) 本發明是有關於一種積體電路的製造方法,且特別是 有關於一種積體電路銲墊(bonding pad)的製造方法。 打線接合技術(bonding technology)在構裝電路(chip-on-board circuitry) 上扮演十分重要的角色 ,在商業化電子產品 中應用十分廣泛。當完成積體電路的製造之後,接下來要 進行的就是要形成銲墊,才能完成晶片構裝。 習知銲墊結構在以熱加壓法(thermocompression)來打線 接合(wire bonding)時’常發生導線(bonding wire)脫落之現 象,造成封裝產量以及可靠度(reliability)都不高等問題。 發生此問題之原因爲銲墊表面太平整,以致於銲墊與導線 之間的附著力不強,使導線易在打線接合過程中脫落。 因此本發明的主要目的就是在提供一種銲墊的形成方 法,增加銲墊表面之粗糙度,以提升銲墊與導線之間的附 著力,並減少生產成本。 本發明的另一目的爲提供一種銲墊的形成方法,不需 要增加一個光罩’就可以對靜墊表面進彳了淺層飩刻使其表 面粗糖’以增加銲墊與導線間的附著力,並減少生產成本。 本發明的又一目的是在提供一種銲墊的形成方法,利 用粗糙多晶砍層(Rugged Poly silicon)爲蝕刻罩幕來蝕刻掉 銲墊之部分表層,使銲墊表面粗糙,以提升銲墊與導線間 的附著力,並減少生產成本。 根據本發明之上述目的,提出一種積體電路銲墊的製 造方法。首先,在基底上形成一積體電路結構,且在此積 體電路結構上形成一層介電層。接著,在介電層之上依序 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---11111---#%---丨丨丨丨tr·-------- (請先閱讀背面之注咅?事項再填寫本頁) 498467 5988twf.doc/006 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(之) 形成金屬層、犧牲層與粗糙多晶矽層,其中粗糙多晶矽層 之晶粒是以分散的方式分佈於犧牲層之上。然後以粗糙多 晶砂層爲蝕刻罩幕,依序蝕刻犧牲層與金屬層,其中金屬 層只有表層被蝕刻掉,並未被蝕穿。接下來,依序去除粗 糙多晶砂層與犧牲層,再圖案化金屬層以形成多個銲墊。 其中上述之粗糙多晶矽層之晶粒大小約爲8〇〇至2〇〇〇 埃,而其晶粒間距約爲1〇〇〇至4〇〇〇埃。其形成方法例如 可爲化學氣相沉積法,沈積氣體源例如可爲Si2H6,沈積 溫度約爲攝氏400至450度。 根據上述可知本發明利用粗糙多晶矽層作爲蝕刻罩幕 以使金屬層表面較爲粗縫,以增加靜塾與導線(bQnding wire) 之間的附著力。如此,可以不需要另外設計一個光罩來進 行微影蝕刻製程,就可達成使金屬層表面粗糙之效果。另 外粗糖多晶矽層之晶粒大小與晶粒間距可以利用不同的沈 積參數來調整之,使金屬層表面的粗糙度合於需求。因此 利用本發明,不僅可使導線與銲墊的接合強度提高,並可 減少生產成本。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A - 1D圖是依照本發明一較佳實施例的一種積體 電路銲墊的製造流程剖面圖。 圖式之標記說明: 4 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) -mm. --------訂---------: 498467 5988twf. doc/006 A7 B7 五、發明說明(>) 100 :基底 110 :介電層 120、120a :金屬層 120b :銲墊 130、130a :犧牲層 140 :粗糙多晶矽層 150、180 :開口 160 :護層 170 :聚亞醯胺層 實施例 請參照第1A - 1D圖,其繪示依照本發明一較佳實施 例的一種積體電路銲墊的製造流程剖面圖。 請參照第1A圖,在基底100上形成一積體電路結構(圖 上未示出)。再依序形成介電層110、金屬層120、犧牲層 130與粗糙多晶矽層140於此積體電路結構之上’其中粗 糙多晶矽層140之晶粒是以分散的方式分佈於犧牲層130 之上,金屬層120和其下之積體電路結構的部分電極之間 爲電性相接的(圖上未示出)。 上述之介電層110的材質例如可爲氧化矽或其他適合 的介電材料,其形成方法例如可爲化學氣相沉積法。金屬 層120之材質例如可爲鋁金屬或鋁銅合金’其形成方法例 如可爲物理氣相沉積法。犧牲層130的材質例如可爲氧化 矽,其形成方法例如可爲電漿增強式化學氣相沉積法 (PECVD)。 5 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) •%------ --訂--------- 經濟部智慧財產局員工消費合作社印製 498467 5 9 8 8TWF1.DOC/002 第89114494號說明書修正頁 A7 B7 修正日期90/11/14 經濟部智慧財產局員工消費合作社印製 五、發明說明(y ) 而粗^多晶矽層140之形成方法例如可爲化學氣相沉 積法,其沈積溫度較佳約爲攝氏400至450度,以低於金 屬層120材質的熔點爲原則,而其沈積氣體源較佳爲使用 Si2H6。所沈積出之晶粒大小較佳約爲800至2000埃之間, 而其晶粒間距較佳約爲1〇〇〇至4000埃之間。另外,也可 以先以一播種步驟形成晶種層,其製程參數例如通入Sl2H6 氣體流量約25〜50 seem,壓力約控制在10_3〜10_4 Torr,溫 度約在400°C〜410°C之間,時間約爲30〜600秒之間。然後, 進行一回火製程(Anneal),以形成粗糖多晶砂層140, 其製程參數例如回火壓力在1〇_8~1〇·9 Ton*之間,溫度則在 430°C〜450°C之間,時間爲300〜1200秒之間。 請參照第1B圖,以粗糙多晶矽層140爲蝕刻罩幕, 鈾刻犧牲層130與位於其下之金屬層120,形成開口 150、 犧牲層130a與金屬層120a。其中金屬層120a並未被蝕穿, 只是被移去表層一部份而已,以使金屬層120a的表面粗 糙化。 請參照第1C圖,依序去除粗糙多晶矽層140與犠牲 層130a,去除方法例如可爲反應離子蝕刻法(Reactive Ion Etching ; RIE) 〇 請參照第ID圖,接下來圖案化金屬層120a以形成銲 墊120b。然後依序形成護層160與聚亞醯胺層170於基底 100上,其中護層160例如可爲由氧化矽層與位於其上之 氮化矽層所組成之複層。然後依序圖案化聚亞醯胺層170 與護層160,以形成開口 180並暴露出銲墊120b之表面, 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ' " (請先閱讀背面之注意事項再填寫本頁)
498467 A7 5988TWF1.DOC/002 第8 9 1 14 4 9 4號說明書修正頁 阶 修正日期9 0 / 11 / 1 4 五、發明說明(^) 以供後續和導線進行打線接合之用。 由上述本發明較佳實施例可知,應用本發明至少具有 下列特點。 (請先閱讀背面之注咅?事項再填寫本頁) 一、 不需要另外設計一個光罩來進行微影蝕刻製程, 就可達成使金屬層表面粗糙之效果。 二、 利用粗糙多晶矽層作爲蝕刻罩幕來使金屬層表面 較爲粗糙,以增加銲墊與導線之間的附著力。 三、 粗糙多晶矽層之晶粒大小與晶粒間距可以利用不 同的沈積參數來調整之,使金屬層表面的粗糙度合於需 求。 因此利用本發明,不僅可使導線與銲墊的接合強度提 高,並可減少生產成本。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 經濟部智慧財產局員工消費合作社印製 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 498467 丨一 說1'、(4 $ .丨 5 9 8 8TWF1.DOC/ 002 滢丨' v 、: 第8 9 1 1 4 4 9 4號專利範圍修正本技丨 ;二^修正日期9 0 / 11 / 1 4 …-一 — ..一 1 ; 六、申請專利範圍 1. 一種積體電路銲鹜ϋ製造方法,可應用在一基底 上,該基底上形成有一積體電路結構與一介電層於該積體 電路結構之上,該方法包括: 形成一金屬層於該介電層之上; 形成一犧牲層於該金屬層之上; 形成一粗糙多晶矽層於該犧牲層之上,該粗糙多晶砂 層之晶粒是以分散的方式分佈於該犧牲層之上; 以該粗糙多晶矽層爲蝕刻罩幕,蝕刻該犧牲層以暴露 出該金屬層之表面; 蝕刻暴露出之該金屬層至一深度; 去除該粗糙多晶矽層; 去除該犧牲層;以及 圖案化該金屬層以形成複數個銲墊。 2. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中形成該粗糙多晶矽層的方法包括: 進行一播種步驟,以形成一晶種層;以及 進行一回火製程,以形成該粗糙多晶矽層。 3. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該播種步驟之沈積氣體源爲Si2H6。 4. 如申請專利範圍第3項所述之積體電路銲墊的製造 方法,其中該播種步驟的氣體流量在25〜50 seem之間。 5. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該播種步驟的壓力控制在1〇_3〜1〇·4Τ〇ιτ之間。 6. 如申請專利範圍第2項所述之積體電路銲墊的製造 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I n n n n n n n ϋ ϋ 0 n n 1 n mMi n n JrJI n n ϋ wf 言 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 498467 5 9 8 8TWF1. DOC/ 002 B8 第8 9 1 1 4 4 9 4號專利範圍修正本 修正日期90/11/14 六、申請專利範圍 方法,其中該播種步驟的溫度在400°C〜410°C之間。 7. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該播種步驟的時間爲30〜600秒之間。 8. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該回火製程的壓力在1〇_8〜1〇_1Τοιτ之間。 9. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該回火製程的溫度在430°C〜450°C之間。 10. 如申請專利範圍第2項所述之積體電路銲墊的製造 方法,其中該回火製程的時間爲300〜1200秒之間。 11. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該金屬層包括一鋁金屬層。 12. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該金屬層包括一鋁銅合金層。 13. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該粗糙多晶矽層之晶粒大小約爲800至2000 埃。 14. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該粗糙多晶矽層之晶粒間距約爲1〇〇〇至4000 埃。 15. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該粗糙多晶矽層之形成方法包括化學氣相沉積 法。 16. 如申請專利範圍第15項所述之積體電路銲墊的製 造方法,其中該化學氣相沉積法之沈積溫度約爲攝氏400 ii奢------- —訂---- (請先閱讀背面之注意事項再填寫本頁) 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 498467 5 9 8 8TWF1. DOC/ 002 黑 第89114494號專利範圍修正本冗 修正日期90/11/14 六、申請專利範圍 至450度。 17. 如申請專利範圍第15項所述之積體電路銲墊的製 造方法,其中該化學氣相沉積法之沈積氣體源爲Sl2H6。 18. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中該犧牲層包括一氧化矽層。 19. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中去除該粗糙多晶矽層的方法包括反應離子蝕刻 法。 20. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,其中蝕刻與去除該犧牲層的方法包括反應離子蝕刻 法。 21. 如申請專利範圍第1項所述之積體電路銲墊的製造 方法,更包括: 形成一護層於該基底上; 形成一聚亞醯胺層於該護層之上;以及 依序圖案化該聚亞醯胺層與該護層以暴露出該些銲墊 之表面。 22. 如申請專利範圍第21項所述之積體電路銲墊的製 造方法,其中該護層包括由一氧化矽層與位於其上之氮化 矽層所組成之一複層。 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .7----------% (請先閱讀背面之注意事項再填寫本頁) H 1 n n n ^ ^ n emmMm 1_1 —Hi 1_1 im I
TW089114494A 2000-07-20 2000-07-20 Manufacture method of integrated circuit bonding pad TW498467B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW089114494A TW498467B (en) 2000-07-20 2000-07-20 Manufacture method of integrated circuit bonding pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089114494A TW498467B (en) 2000-07-20 2000-07-20 Manufacture method of integrated circuit bonding pad

Publications (1)

Publication Number Publication Date
TW498467B true TW498467B (en) 2002-08-11

Family

ID=21660481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114494A TW498467B (en) 2000-07-20 2000-07-20 Manufacture method of integrated circuit bonding pad

Country Status (1)

Country Link
TW (1) TW498467B (zh)

Similar Documents

Publication Publication Date Title
TW437030B (en) Bonding pad structure and method for making the same
US6306750B1 (en) Bonding pad structure to prevent inter-metal dielectric cracking and to improve bondability
TW200532876A (en) A system and method of heat dissipation in semiconductor devices
WO2006006987A1 (en) Novel conductor geometry for electronic circuits fabricated on flexible substrates
JP2001185552A5 (zh)
CN102598250A (zh) 元件搭载用基板及其制造方法、半导体组件以及便携设备
TW409374B (en) Advanced IC bonding pad design for prevent stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect
TW440961B (en) Method for fabricating semiconductor device
TW406302B (en) Method of fabricating semiconductor substrate
JP4095123B2 (ja) ボンディングパット及び半導体装置の製造方法
TW515073B (en) Method for generating virtual metal pattern layer
TW498467B (en) Manufacture method of integrated circuit bonding pad
TW200910557A (en) Under bump metallization structure having a seed layer for electroless nickel deposition
TW484196B (en) Bonding pad structure
JP4001115B2 (ja) 半導体装置及びその製造方法
US7919864B2 (en) Forming of the last metallization level of an integrated circuit
US8969193B2 (en) Method of producing a semiconductor device having an interconnect through the substrate
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
JP2008016464A (ja) 半導体装置及び半導体装置の製造方法
JP2006041552A (ja) 半導体装置及びその製造方法
TW560004B (en) Semiconductor device and manufacturing method therefor
JPH05326511A (ja) 半導体素子の製造方法
JP2001291838A5 (ja) 半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
JP2007227970A (ja) 半導体装置及びその製造方法
TW406368B (en) Method for manufacturing the bonding pad of integrated circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent