TW487923B - Delay locked loop for use in semiconductor memory device - Google Patents

Description

487923 經濟部智慧財產局員工消費合作社印製 發明說明（1 ) 發明背景 本發明係有關於一半導體記憶裝置； 〜六疋指_可供用 万：-雙向式環形振盛器和-計數器裝置的延遲鎖路。 先前技藝之説明 通常，一延遲鎖定迴路（DLL)的電γ ^ ^ ^ 私纷你卟降低或補償發 生在一時鐘訊號和資料之間，或發咔力 、 、 ,办、一 △、 飞I生在一外邵的時鐘訊號 和一内邵的時鐘訊號等之間的失眞現象，若其所使用之同 步記憶體之内部時鐘訊號能和外部時鐘訊號同步，且沒有 發生任何錯誤。典型的方式爲，若其係由外部來提供：時 鐘訊號時，即在該裝置的内部配合使用一時間延遲的Λ #

置。延遲鎖定迴路係可控制延時裝置以便對内部時鐘訊= 和外部時鐘訊號進行同步化。 U 針對内部和外部時鐘訊號之間的同步化需操作一内部的 延遲鎖定迴路，以補償發生在外部時鐘訊號的跳動現象， 進行控制一時間延遲裝置以便延遲内部時鐘訊號，使其對 於因電源供應器所導致的雜訊或隨機發生的雜訊做出較不 敏感的回應’且能將該延時裝置控制並鎖定在最大時間。 一可縮減其跳動現象及可輕易操控延時裝置的延遲鎖定迴 路係可克服前述之缺點，且在1 999年NEC公司已纟①在 ISSCC的論文中提出，標題爲π附有一雙向延遲裝置的 250Mb/s/pin之1Gb雙數據功率SDRAM及跨排間共享冗餘度 方案"。 圖1係由NEC公司所揭示之一習知線性雙向延遲時之延遲 鎖定迴路（DLL)接線圖。 ------訂---------%—· (請先閱讀背面之注意事項再填寫本頁) -4- 經濟部智慧財產局員工消費合作社印製 487923 五、發明說明（2 參閱圖1，習知DDL係包括一輸入單元100，一第一至第 三D·正反器101、1〇3、104，一第一反相器102，一虛擬滯 延單元105，一第一和第二"及π閘極106和107，一第一和 第二雙向延遲區段1〇8和1〇9，一第一和第二脈衝發生裝置 1 10 和 1 1 1，及一，，或’，閘極 1 12。 輸入單元丨〇〇可透過正極和負極端子分別接收一時鐘訊 號CLK和一非時鐘訊號CLKB，且能進行比較其所接收到 的訊號而產生一上升時鐘訊號Rclk。該第一 D-正反器1 〇 i 係接收上升時鐘訊號Rclk，並將其當做一時鐘訊號以及能 輸出一控制訊號，而其具有一可相對應於該上升時鐘訊號 Rclk的循環週期之脈衝寬度。第一反相器1 〇2係將第一 D_ 正反呑10 1的輸出訊號加以反相，以產生一可供輸入至D _ 正反器101内之可加以反饋的反相訊號。第二D_正反器1〇3 接收第一 D-正反器1 〇 1的輸出訊號，並可自輸入單元1 〇〇進 行接收上升時鐘訊號Rclk而產生一第一正向訊號FWD A， 其具有可對應於第一 D -正反器1 0 1的輸出訊號之一循環週 期的脈衝寬度，以及一第一反向訊號BWD—A，其具有和第 一正向訊號FWD—A相反的相位。第三D-正反器ι〇4係接收 可作爲第一 D-正反器101的輸出訊號之反相的數値和上升 時鐘訊號Rclk，產生一第二正向訊號FWD-B，其具有可對 應於第一 D-正反器1 0 1的輸出訊號之一循環週期的脈衝寬 度，以及一第二反向訊號BWD—B，其係具有和第二正向訊 號FWD—B相反的相位。 虛擬滯延單元1 0 5係藉由延遲該上升時鐘訊號R c丨k的 -5- (請先閱讀背面之注意事項再填寫本頁) m 訂---------線！ ★ P痄滴田巾网阗玄拷准ΛΉ目坆πΐΓΐ x 9Q7公祭） 487923 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 失眞，以補償該一時鐘訊號CLK。第一"及”閘極！ 〇6係以 邏輯方式進行組合第二D-正反器103和虛擬滯延單元1〇5等 的輸出訊號，以便產生一複合式輸出訊號。該第二"及，，問 極107係能以邏輯的方式進行組合第三D-正反器ι〇4和虛擬 滯延單元105等的輸出訊號，以便產生一複合式輸出訊 號。 第一雙向延遲區段108係包括一連串以串聯的方式相互 連接在一起的單位雙向延遲裝置，並可接收第一，，及，，問極 106的輸出訊號以及在第一或第二的方向中藉由第一正向 訊號FWD一A和第一反向訊號BWD—A來進行控制一時間延 遲功能。 第二雙向延遲區段109係包括一連串以串聯的方式相 連接在一起的單位雙向延遲裝置，並可接收第—，，及，，門 107的輸出訊號，以及在第一或第二的方向由 1J 丁稽由弟二 向訊號FWD—B和第二反向訊號BWD Bit谷扒… - -、订拉制_時間 遲功能。 第一脈衝發生裝置110可在該第一雙向延遲區段1〇8之 出訊號的一上升和一下降邊緣上產生—脈徐 _ 衡，罘二脈衝發 生裝置111係能在該第二雙向延遲區段109> ’ 的又輸出訊號的一 上升和一下降邊緣上產生一脈衝。閘核1 严 U2係可針對該 一和第二脈衝發生裝置1 1 0和1 1 1的輸出信號 工职(彳亍'— 的操作功能。 圖2A係由FIUITSU公司所揭示之一習知举g 、衣直於執行 向延遲時接線圖。 互 極 正 延 輸 第 或 (請先閲讀背面之注意事項再填寫本頁) · _ -丨線' 487923 A7 B7 _ 五、發明說明（4 ) 如圖2A，FUJITSU公司揭示之單位雙向延遲裝置包括四 組三相的缓衝區200、201、203。 (請先閱讀背面之注意事項再填寫本頁) 第一的三相緩衝區200係可接收第一和第二”及”閘極的 輸出信號，並可將它當作是一第一輸入訊號Am以便產生一 第二控制訊號Bm，其中P通道金屬氧化半導體（PMOS)電晶 體的閘極係藉由一第一或第二反向訊號（以下簡稱爲BWD) 所控制，且N通道金屬氧化半導體（NMOS)電晶體的閘極是 藉由一第一或第二正向訊號（以下簡稱爲FWD)控制。第二 之三相緩衝區201係可接收該第二輸出信號Bm，其中P通道 金屬氧化半導體（PMOS)電晶體的閘極係藉由反向訊號 BWD所控制，且N通道金屬氧化半導體（NMOS)電晶體的閘 極則是藉由正向訊號FWD控制。 第三之三相緩衝區202係可在前階段中接收該單位雙向 延遲裝置的輸出信號，並可將它當作是一第二輸入訊號 Bm+1以便產生一第一輸出訊號Am+1，其中P通道金屬氧化 半導體（PMOS)電晶體的閘極係藉由該反向訊號BWD所控 制，且N通道金屬氧化半導體（NMOS)電晶體的閘極則是藉 由該正向訊號FWD控制。 經濟部智慧財產局員工消費合作社印製 第四之三相緩衝區203係可接收該第一輸出訊號Am+i以便 產生一第二輸出信號Bm，其中P通道金屬氧化半導體 (PMOS)電晶體的閘極係藉由正向訊號FWD控制，且N通道 金屬氧化半導體（NMOS)電晶體的閘極則是藉由反向訊號 BWD控制。 當正向訊號FWD係邏輯最高値時，而且反向訊號BWD係 太紙張尺;f滴用中國阈茨標準（CNS)A4規格（210 X 297公f ) 487923 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（5 ) 爲邏輯最低値時，即可啓動第一和第二的三相緩衝區 200、201可提供輸入訊號至第一方向中（即正向）。當正向 訊唬FWD係邏輯最低値時，且該反向訊號bwd係邏輯最高 値時’即可啓動第三和第四的三相緩衝區2〇2、2〇3可提供 輸入汛號至第二方向中（即反向）。 圖2B係圖2A中所示裝置於執行雙向延遲時的一符號示意 圖，孩圖2B的結構和操作方式係類似於如圖2A中所述，因 此於此將略而不談。 圖2C係由NEC公司所揭示之該裝置於執行一雙向式延遲 時之接線圖。 如圖2C中所示，在NEC* FUJITSU公司二者間的差異係 在於p通道金屬氧化半導體（1>1408)電晶體從第一和第四的 三相緩衝區200、203中移除，而且N通道金屬氧化半導體 (NMOS)電晶體是從第二和第三的三相緩衝區2〇1、2〇2中 移除，以防止具有一邏輯最低値的第一和第二輸入訊號Am 和傳送到對應的緩衝區中。 雖然上述之延遲鎖定迴路結構會在時鐘訊號的上升 時鐘訊號Rclk中產生一 DDL訊號，然而上升時鐘訊號Rdk 結構係類似於-可在時鐘訊號CLK的下降時鐘訊號以㈣ 車則出DDL紕唬之一延遲鎖定迴路，除了輸入單元1 〇〇的輸 出訊號爲一下降的時鐘訊號以外。 圖3係説明第一和第二雙向延遲區段之操作原理的一計 時圖。 請參照圖3，爲了防止第一正向訊號？”〇_八變成邏輯最 -------------------訂--------- 線丨—擎 (請先閱讀背面之注意事項再填寫本頁) -8- 487923 A7 B7 五、發明說明（6 (請先閱讀背面之注意事項再填寫本頁) 高値且第一反向訊號BWD一A變成邏輯最低値，當該第_輸 出訊號AO_A係被提供給一邏輯最高値，當執行一項補償 失眞tdm，因而該邏輯最高値的訊號a〇- a即會被傳播到第 一方向（即，正向）之中。在此情況下，因而需要一預設的 條件’即所有的正向波節（Am—A，m=0，1，2，…，40)皆 應該設定成邏輯最低値並且所有的反向波節（Bm_B， m=0，1，2，· · ·，40)皆應該設定成邏輯最高値。因爲若 是將正向波節提供給邏輯最高値即能相對使得該反向波節 被提供給邏輯最低値，因此需要將反向波節設定成邏輯最 低値直到它能抵達一可供傳輸邏輯最高値的位置處。 線- 經濟部智慧財產局員工消費合作社印制衣 其後，如果第一正向訊號FWD—A係提供到一邏輯最低値 而第一反向訊號BWD一A提供到一邏輯最高値，同時該邏輯 最咼値係傳播到第二方向（即，反向）時，以便藉此而能在 達到一間隔telk-tdm之後即可提供第一輸出訊號Β()_α給一邏 輯最南値’其中telk係爲一時鐘訊號的循環週期，此即是該 訊號係趁著後續之時鐘訊號的一上升邊緣尚未出現之前 所傳輸。如上所述，因而在該二循環週期之間尚未出現t“ 之前即可獲得一訊號，因而可提供一額外的雙向延遲線， 而且此兩組延遲線係可交互操作，以便能在每一循環週期 中順利獲得一 DDL時鐘訊號。所謂該第二輸出訊號B〇_A的 遴輯最局値即是指所有的反向波節全都已經被提供給邏輯 最冋値’並且所有的正向波節皆已經提供給邏輯最低値。 簡& 4 ’針對沒有設置任何重新設定之操作功能的裝置係 可藉此而自動執行一項重新設定的操作功能。 .9- 487923 A7 ---____ 五、發明說明（7 ) 此種延遲鎖疋迴路係能和雙向延遲裝置一起配置，然 ，、’在，頻的應用裝置中，“的間隔會隨著一時鐘訊 號之循裒週期tclk之增長現象而加大，所以該雙向延遲線的 長度即應該加以延長以配合其加大的間隔。此即是說，須 要增設許多的單位雙向延遲裝置。 圖1所不之孩延遲鎖定迴路之第一和第二雙向延遲區段 108、109係包括40階段的單位雙向延遲裝置、以便進行調 整在低頻應用裝置中的時間延遲，以及可供用於控制各個 單位雙向延遲裝置之四組的控制訊號線。 因此’先前技藝中需要準備較大的區域來配置晶片，進 而可能會導致必須縮減晶圓的總數，因而使得該設備的成 本即必須跟著增加。 發明概述 因此，本發明之一主要的目的係在於提供一延遲鎖定迴 路’其係能夠達成縮減跳動的現象及穩定的延時調整作 業’以便據此而一小面積的區域中，甚至能在低頻的應用 裝置中，執行一雙向式的延時功能。 、 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 線—令 依照本發明之一較佳實施例，其係提供一可用於一半導 體記憶裝置的延遲鎖定迴路，包括：一輸入單元，可供用 來接收一時鐘訊號和一非時鐘訊號並可互相比較其所接接 收的訊號進而產生一内邵的時鐘訊號；一控制器，係用來 接收該内邵的時鐘訊號以便能分別產生一第一正向訊號和 一第二反向訊號，其各具有一可對應於該時鐘訊號之一循 環週期的脈衝寬度，一第一反向訊號及一第二正向訊號， -10-907 經濟部智慧財產局員工消費合作社印製 487923 A7 _B7______ 五、發明說明（8 ) 其各具有一和上述之第一正向訊號和第二反向訊號相反的 相位，及一第一和一第二啓始訊號，其各具有一可對應於 必須補償之一時間延遲的脈衝寬度；一雙向式的振盪器， 係可分別回應該第二正向訊號，該第二反向訊號及該第二 啓始訊號，以便在一第一或第二的方向中進行操作一環形 振盛並可據此而在一時間延遲方面達成一增長性及縮減性 的調整功能；一計數器，係用來接收該雙向式振盪器的輸 出訊號並可計算出通過其中的輸出訊號總數；及一輸出裝 置，係用以在該雙向式的振盪器和計數器的輸出訊號上執 行一項複合式的操作功能，以便產生相當於一最終的内部 時鐘訊號之結果。 若藉由將一環形結構變更成一線性結構，本發明係可僅 配置四階段式的單位雙向延遲區段及一三位元的計數器， 以便執行頻率高達40 MHz的操作功能。同時，本發明也可 僅配置四階段式的單位雙向延遲區段及一四位元的計數 器，以便執行頻率高達20 MHz的操作功能。因此，本發明 係有此力在必須縮小其佈局的需求條件中，甚至在一必須 配合晶圓的測試頻率之25 MHz的低頻環境中，順利地配置 一延遲鎖定迴路。 圖式簡單 本發明 < 上述各項和其它的目的及新穎特徵等，將可藉 由參考以下的較佳實施例之詳細説明並連同附件中的圖^ 而能後得最清楚的認知，其中： -------訂------ (請先閱讀背面之注音？事項再填寫本頁) 圖1係由NEC公司揭示之一習知線科傳士

487923 五、發明說明（9 ) 定迴路（DLL)接線圖； 圖2A係由Fujitsu公司揭示之一習知 遲時的一接線圖； 裝置於執行一雙向延 圖2B係圖2A中所示之裝置於執行雙向延遲時的一符號示 意圖； 〜 圖2C係由NEC公司揭示之該裝置於執行一 之一接線圖； 雙向式延遲時 經濟部智慧財產局員工消費合作社印制衣 圖3係説明第一和第二雙向延遲區段之操作原理的一計 時圖； 圖4係本發明之較佳實施例中所採用之一延遲鎖定迴路 接線圖； 、圖5係説明從本發明之該控制器41〇中輸出一控制訊號時 之一流程的計時圖； 圖6A係顯示一單位雙向反相器於插入在線性雙向延遲時 的一方塊圖； 圖6B係說明本發明之一較佳實施例雙向式環形振盪器 42 1之操作原理的概要方塊圖； 圖7A係本發明之單位雙向延遲426於一第一階段時的接 線圖； 圖7B係如圖7 A中所示之本發明單位雙向延遲的符號示意 圖； 圖8 A係本發明之單位雙向式反相器429的接線圖； 圖8B係模擬一三單位雙向式反相器以串聯方式連接之接 線圖；及 (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨-#-· ,12· 487923 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10 ) 圖9係本發明之訊號波形的計時圖。 較佳實施例之説明 圖4係本發明之較佳實施例中所採用之一延遲鎖定迴路 的接線圖。 如圖4所示，本發明之延遲鎖定迴路係包括一輸入單元 400、一控制器410、一第一和第二的雙向延遲區段420、 430、及一’，或，’閘極 440。 、 輸入單元400可接收一時鐘訊號CLK和一非時鐘訊號 CLKB，且比較其所接接收的訊號而產生一上升時鐘訊號 Rclk。控制器410係接收上升時鐘訊號Rcik並將之當作一時 鐘訊號，並輸出一第一正向訊號FWD—A和一第二反向訊號 B WD—A，其係各具有一可對應於該時鐘訊號CLp^ 一循環 週期的脈衝寬度，一第一反向訊號BWD_A* —第二正向訊 號FWD—B ’其係各具有一和上述第一正向訊號fwd A和 第二反向訊號BWD—B相反的相位，以及一第一和第二啓始 訊號START—A和START—B，其係各具有一可對應於必須補 償之一時間延遲的脈衝寬度。 第一雙向延遲區段420係包括一雙向的環形振後器和一 計數器裝置，可供用於自該控制器410端進行接收該第一 正向訊號FWD—A，該第一反向訊號BWD—A和該第一啓始 訊號START—A等以便在一時間延遲方面執行〜辦長性及縮 減性的調整功能。同樣地，該第二雙向延遲區9段43〇係2 括一雙向的環形振盪器和一計數器裝置’可供用於自該控 制器410端進行接收該第二正向訊號FWD〜：B，該第二反向 -13- 太铋祺尺庶滴用中岡國宕標進（CNS)A4播格（2Ί0χ 297公驁） --------------^^^1-----.—訂----------- (請先閱讀背面之注意事項再填寫本頁) 487923 A7 B7 五、發明說明（11 --------------f (請先閱讀背面之注意事項再填寫本頁) 訊號BWD一B和該第二啓始訊號START—b等以便在一時間 延遲方面執行一增長性及縮減性的調整功能。該，，或f，問極 440係可供用以在該第一和第二雙向式的延遲區段42〇和 430的輸出訊號上執行一項，，或，，的操作功能，以便能產生 相當於一最終的上升時鐘訊號Rclk— DLL(延遲鎖定迴路）之 結果。 ^ 控制器410係包括一第一至第三的〇_正反器4ii、412、 414, 一虛擬滯延單元413,以及一第一和第二，，及，，閘極 415 、 416等。 -丨線· 該第一D-正反器411係可接收該上升時鐘訊號Rclk、並 將它當作一時鐘訊號，以便產生一第一正向訊號fwd_a， 其係具有一相當於該時鐘訊號CLK之一循環週期的脈衝寬 度，以及一第一反向訊號BWD_A，其係具有一和上述該第 一正向訊號FWD_A相反的相位。該第二〇_正反器412係可 接收該上升時鐘訊號Rclk並會將它當作是一時鐘^訊號’，以 便產生一第二正向訊號FWD_B，其具有一相當於該時鐘訊 號CLK之一循環週期的脈衝寬度，以及一第二反向訊號 BWD—B，其具有一和上述孩第二正向訊號fwd—b相反的 相位。 經濟部智慧財產局員工消費合作社印製 虛擬滞延單元413可延遲-失眞的上升時鐘訊號減，以 補償一時鐘訊號CLK。第三D_正反器414係接收虛擬滞延 單元413的輸出訊號，將之當作—時鐘訊號，以產生一第 延遲上升時鐘訊號Rclk_A和一第二延遲上升時鐘訊號 Rclk_B ’其具有一和第一延遲上升時鐘訊號尺仙―a相反的 k㈣尺㈣用中關友樵a (CNS)A4賴格(21〇 χ挪 487923 A7 B7__ 五、發明說明（12 ) (請先閱讀背面之注意事項再填寫本頁) 相位。第一 π及’’閘極4 1 5係以邏輯方式組合第一延遲上升 時鐘訊號Rclk_A*第一正向訊號F WD_A，以產生一複合式 輸出訊號。第二’’及’’閘極4 1 6係以邏輯方式組合第二延遲 上升時鐘訊號Rclk_B*第二正向訊號FWD_B，以便產生一 複合式輸出訊號。 第一雙向延遲區段420係包括一雙向的環形振盪器421、 一正向計數器422、一反向計數器423、一計數器比較器 424和一 ’’及”閘極425等。雙向的環形振盪器421係用於接 收該第一啓始訊號START_A，並可在一第一和第二的方向 中執行一環形振盡。 經濟部智慧財產局員工消費合作社印製 特別是雙向的環形振盪器42 1係接收該第一啓始訊號 START—A，以便在一第一和第二的方向中執行一環形振 盪。該正向計數器422係可從該雙向的環形振盪器42 1端進 行接收一正向迴路訊號以便計算其振盪的總次數。該反向 計數器423係可從該雙向的環形振盪器42 1端進行接收一反 向迴路訊號，以便計算其振盪的總次數。該計數器比較器 424係能進行比較該正向計數器422和該反向計數器423的 輸出訊號以便判斷其中的該輸出訊號（即，計算所得之總 數）是否相同。該"及’’閘極425係能以邏輯方式組合雙向的 環形振盪器42 1和計數器比較器424的輸出訊號，以便產生 一組合式的數値。 藉由前述之結構，一簡化的雙向環形振盪器係具有一相 當於如在先前技藝中藉由單位雙向延遲所構成之多階段式 延遲線。 -15- 太钬祺尺麼滴闲中圇固宕總m ΓΓΝαΑ4賴格mo X 公驁） 487923 A7 ___B7___ 五、發明說明（13 ) (請先閱讀背面之注意事項再填寫本頁) 第二雙向延遲區段430的結構係類似於第一雙向延遲區 段420，除了其第二啓始訊號START_B係饋入到雙向的環 形振盪器之内。 雙向的環形振盪器42 1係包括三組單位雙向式的延遲裝 置426、427、428，以及一雙向反相器429。單位雙向的延 遲裝置426、427、428係以串聯方式相互連接，以便從該 雙向反相器429端接收一第一輸出訊號Α0_Α並可依其第一 方向輸出該正向迴路訊號，而且能從該雙向反相器429端 •接收反向迴路訊號並可依其第二方向輸出一第二輸出訊號 Β0_Α，此係在該第一啓始訊號START—A，該第一正向訊 號F WD_A和該第一反向訊號B WD_A等的控制之下進行 的。該些雙向反相器429係可接收正向迴路訊號，並可依 其第一方向輸出該第一輸出訊號Α0_Α，且可接收該第二 輸出訊號Β0_Α以便在其第二方向中產生反向迴路訊號，從 在該第一正向訊號FWD_A和該第一反向訊號BWD_A等的 控制之下進行。 圖5係説明從本發明之控制器410中輸出一控制訊號時之 流程計時圖。 經濟部智慧財產局員工消費合作社印製 參照圖5，在本發明揭示之控制器4 10中，第一正向訊號 FWD—A和第一反向訊號BWD—A係異相的及雙頻率的訊 號，同樣地第二正向訊號FWD_B*第二反向訊號BWD_B 也是異相的及雙頻率的訊號。因此，第一正向訊號FWD—A 和第二反向訊號BWD_B是完全相同，且第一反向訊號 BWD—A和第二正向訊號FWD_B也是完全相同。第一和第 -16- 大钭误P疮湳闲中固固宕埋m (Τ,ΝαΑΑ枴格（？10 X叫7公驁） A7 五、發明說明（14 ) 一延遲上升時鐘訊號Rclk—A和Rclk__B則是一可供反射一虛 ^延遲（圖4中的tdm)的訊號。該第一啓始訊號START一A的 上升動作係由該第一延遲上升時鐘訊號Rclk_A所控制，且 其下降動作則是由該第一正向訊號FWD-A所控制的。該第 一和第二雙向滯延單元420和430係分別具有相同的結構並 且能在每一循環週期中進行交互操作。 操作時，該延遲鎖定迴路係能藉由針對一外部的時鐘訊 號的補傷失具tdm而產生一前述的時鐘訊號，其中係爲 一固定的數値，幅度相當於十億分之幾秒。因此，上述這 些延遲鎖定迴路通常係可供用於測量對話和補償失眞之 間的間隔，並能利用其所測得的間隔來延遲一時鐘訊號。 圖6 A係頭示一單位雙向反相器於插入在線性雙向延遲時 的一方塊圖。 請參考圖6 A，該單位雙向反相器的反相操作功能係可交 互地提供一邏輯最低値和一邏輯最高値以便能藉此而透過 一單位延遲線進行傳輸一對應的訊號。在圖6 a中，該雙向 的滞延單元係以一白色的區塊來代表，而雙向反相器則是 以一黑色的區塊來代表。在圖6A的全部操作過程係類似於 如前所述之線性雙向延遲裝置，不同之處係在於每一次通 過該單位雙向反相器的振盪過程中該訊號的相位是反相 的。此即是，針對一反向的方向的一項延遲係可能出現在 一正向的方向的時間中。如圖6 A中所示，該訊號係能定期 通過該單位雙向反相器，因此圖6 A即可視爲是和圖6B相 同，説明如下。 -17- 木纸張尺唐適用中國國家標準（CNS)A4規格（21〇 X 297公餐） (請先閱讀背面之注意事項再填寫本頁) 訂. -丨線· 經濟部智慧財產局員工消費合作社印製 487923 A7 B7 五、發明說明（15 ) 圖6B係説明本發明之一較佳實施例雙向式環形振堡哭 421之操作原理概要方塊圖。 請參照圖6B，該雙向的環形振盪器42 1係包括複數單位 雙向的延遲裝置和雙向反相器，其係可分別連接一環形裝 置，和二組計數器。該每一計數器係可供用以計算通過環 形振盪器附近之訊號的總數。藉由依上述建構，一簡化式 的雙向環形振盪器即可當作一長期使用之傳統式的雙向延 遲裝置。本發明僅需要配置一雙向反相器，少數幾組的單 位雙向延遲裝置和二組計數器，藉此即可大幅縮減晶片所 需的面積甚至亦可運用在低頻的應用裝置（即，較大的時 鐘循環週期）中，當必須維持線性雙向延遲區段的價値 時。此外，由於雙向的環形振盪器本身產生振動的現象， 所以在輸入啓始訊號START一A之前係需要先重新設定其操 作功能。 圖7A係本發明之該單位雙向延遲426於一第一階段時的 一接線圖。 參照圖7A，本發明之該單位雙向延遲裝置426係包括第 一至第四的三相緩衝區700、710、720、730，以及一 p通 道金屬氧化半導體（PMOS)電晶體740。該第一的三相緩衝 區700係可在前階段中接收一單位雙向延遲裝置的輸出訊 號並可產生一第二輸出訊號Bm，其中該P通道金屬氧化半 導體（PMOS)電晶體的閘極係由第一和第二反向訊號（BWD) 控制，且N通道金屬氧化半導體電晶體（NM〇s)的閘極則是 由第 和第一正向訊號（FWD)控制，且第一和第二的啓始 (請先閱讀背面之注意事項再填寫本頁) 參· 訂---------線！ 經濟部智慧財產局員工消費合作社印製

m〇x ?97 公驁） 487923 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（16 訊唬（START)提供一啓動的輸入訊號到該雙向的環形振盪 益的線路中以便構成一環路。 該第二的三相緩衝區710係接收該第二輸出訊號Bm並可 產生一第一輸出訊號Am+1，其中該P通道金屬氧化半導體 (PMOS) %晶體的閘極係由反向訊號BWD所控制，且該n通 道金屬氧化半導體電晶體（NMOS)的閘極則是由正向訊號 FWD所控制。 第二的三相緩衝區730係可在前階段中接收該單位雙向 延遲裝置的輸出訊號，並可產生一第一輸出訊號Am+i，其 中P通迢金屬氧化半導體（PM〇s)電晶體的閘極係由正向訊 號（FWD)所控制的而且該N通道金屬氧化半導體電晶體 (NMOS)的閘極是由反向訊號（BWD)控制。 該第四的三相緩衝區72〇係接收該第一輸出訊號Am+i並產 生第二輸出訊號Bm，其中該P通道金屬氧化半導體（PM0S) 電晶體的閘極係由正向訊號（FWD)控制，且該N通道金屬 氧化半導體電晶體（NM〇s)的閘極則是由反向訊號（BWD)控 該P通道金屬氧化半導體（PM〇s)電晶體740的閘極係接收 第一和第二的啓始訊號STArt—A和START—B，且其電源端 和排流端係構成在一線路輸入電壓和第二輸出訊號之 間。 圖7B係如圖7A中所示之本發明之單位雙向延遲的一符號 示意圖。 參考圖7B，該結構中的反相器组係呈完全相反的方式配 19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 487923 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明（17 ) 置，此舉係與FUJITSU公司所揭示之該單位雙向延遲裝置 相類似，除了另外增設P通道金屬氧化半導體（PMOS)電晶 體740以便提供重新設定的操作功能。 圖8 A係本發明之單位雙向式反相器429的接線圖。 凊參照圖8 A，本發明之該单位雙向反相器4 2 9係包括一 第一和第二的三相緩衝區8〇〇、8 1 0。該第一的三相緩衝區 800係在前階段中接收該單位雙向延遲裝置的第一輸出訊 號An，且產生一正向迴路訊號和第二輸出訊號Am+1和Bm， 其中P通道金屬氧化半導體（PMOS)電晶體的閘極係由反向 訊號BWD控制，而且該N通道金屬氧化半導體電晶體的閘 極則是由正向訊號FWD控制。第二的三相緩衝區8 10係可 在前階段中接收該單位雙向延遲裝置的一反向迴路訊號， 進而產生第二輸出訊號Am+ i和正向迴路訊號Bm。 圖8B係模擬一三單位雙向式反相器以串聯方式連接之接 線圖。 圖9係本發明之訊號波形的計時圖。 參照圖9，如果在輸入啓始訊號” START’，之前能夠提供 正向訊號F WD給邏輯最高値，並且提供一重新設定的訊號 "Resetb”給邏輯最低値的話，於是該雙向的環形振盪器即 會被重新設定。如果能提供啓始訊號” Start，，給邏輯最高 値，則該訊號即會在第一方向中傳輸，而且該正向計數器 422即會依據一正向迴路訊號A3而計算該該傳輸中訊號之 上升邊緣的總數。 另者，如果反向訊號BWD係提供給邏輯最高値，訊號則 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂· -線- 487923 A7 B7 五、發明說明（18 ) 是以反向的方式傳輸，以便啓動該反向計數器。計數器比 較器424比較反向計數器和正向計數器的輸出訊號，進而 產生一反向匹配訊號” count—match，，並具有一邏輯最高値如 果遠等的輸出訊號係爲相等的話。依照該反向匹配訊號 ’’ count—match”，則該雙向環形振盪器之輸出訊號B〇的上 升邊緣即會被傳輸出去以作爲一最終的上升時鐘訊號 Rclk一DLL。由於在時鐘訊號之每二個循環週期中該雙向的 %形振盈器係會產生一 D D L時鐘訊號，爲了能在該時鐘訊 號之母一循環週期中順利獲得一 DDL，因而必須增設一組 雙向的環形振盪器。 如上所述，雖然本發明僅明確地揭示一雙向式環形振盪 器、一正向計數器及一反向計數器，以便能藉此而縮減其 晶片所需的設置區域，並使其比先前技藝的延遲鎖定迴路 中所使用的更小，及順利地操作低頻的應用裝置，進而達 到一快速鎖定和縮減的跳動現象。 雖然以上所揭示的僅是本發明之數項闡釋較佳實施例， 但是習於此技者可以瞭解到各種不同的修飾、增添和替換 等皆屬可行’因而皆仍屬本發明專利範圍之精神與範疇所 涵蓋。 (請先閱讀背面之注意事項再填寫本頁) . -丨線 經濟部智慧財產局員工消費合作社印製 -21- 本紙張尺度過用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 申Μ專利範圍 L 種用於一半導體記憶裝置之延遲鎖定迴路，包括： 处軸入裝置，用於接收一時鐘訊號和—非時鐘訊號並 月匕比#又其所接收之訊號，以便產生一内部時鐘訊號； 一控制裝置，用於接收該内部時鐘訊號，以便產生一 控制訊號； 雙向式的振盪裝置，可從該控制裝置端直 控制訊號，以便在一第一或第二方向中進行操作； 振盈功能，JL在—時間延遲方面達成1長性和縮減性 的碉整功能； 口一計數裝置，用於接收該雙向式振盪裝置的一輸出訊 號’並可計算其所通過之訊號總數；及 一輸出裝置，其可在該雙向式振盪裝置和該計數裝置 的輸出訊號上執行一複合式的操作功能，以產生相當於 一最終的内部時鐘訊號之結果。 2·如申請專利範圍第2項之延遲鎖定迴路，其中該控制姑 置係包括： ^ 一第一D-正反器，用於接收内部的時鐘訊號以作爲一 時鐘訊號進而產生一第一正向訊號，其具有一可對應於 該時鐘訊號之一循環週期的脈衝寬度，以及產生一第— 反向訊號’其具有-和上述之第—正向訊號相反= 位； -第二D-正反器’用於接收内部的時鐘訊號以作爲_ 時鐘訊號進而產生-第二正向訊號’其具有—可對應於 該時鐘訊號之-循環週期的脈衝寬度，以及產生一第二 -22- ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝------訂---------線— (請先閱讀背面之注意事項再填寫本頁)

   、申請專利範圍 反向矾號，其具有一和上述之第二正向訊號相反的相 位； —延遲裝置，其可將該内部的時鐘訊號延遲至一數 里’以便補償該時鐘訊號； 一第三D-正反器，用於接收該延遲裝置的輸出訊號以 作馬一時鐘訊號，進而產生一第—延遲上升時鐘訊號及 一第二延遲上升時鐘訊號，其具有—和上述之該第一延 遲上升時鐘訊號相反的相位； —第一組合裝置，其係以邏輯方式組合該第_延遲上 升時鐘訊號和該第一正向訊號，進而產生一第一複合 經濟部智慧財產局員工消費合作社印製 輪出訊號；及 一第二組合裝置，其係以邏輯方式組合該第二延遲 升時鐘訊號和該第二正向訊號，進而產生一第二複合 輸出訊號。 3·如申凊專利範圍第2項之延遲鎖定迴路，其中該第一 合裝置的第一複合式輸出訊號係—第一啓始訊號，其 有一脈衝寬度其係藉由一時間週期來加以延遲的，而 該時間週期中該内部的時鐘訊號係從一外部時鐘訊號 生。 ~ 4·如申請專利範圍第2項之延遲鎖定迴路，其中該第二 合I置的第一複合式輸出訊號係一第一啓始訊號，其 有一脈衝九度且係藉由一時間週期延遲，而在該時間 期中該内部時鐘訊號係從一外部的時鐘訊號產生。 5.如申請專利範圍第1項之延遲鎖定迴路，其中該内部 式 上 式 組 具 在 產 具 週 時 -------------- (請先閱讀背面之注意事項再填寫本頁) 訂· •線· -23- 經濟部智慧財產局員工消費合作社印製 487923 A8 B8 C8 _ D8 - ---------- 六、申請專利範圍 鐘係一可和一時鐘訊號的上升邊緣同時發生的訊號。 6·如申請專利範圍第1項之延遲鎖定迴路，其中該内部時 鐘係一種可和一時鐘訊號的下降邊緣同時發生的訊號。 7. 如申請專利範圍第1項之延遲鎖定迴路，其中該雙向式 的振盪裝置係包括： 一雙向延遲裝置，具有以串聯方式互相連接之至少二 個單位雙向延遲，以便用於接收來自一雙向式的反相裝 置的一第一輸出訊號，進而在該第一方向中產生一正向 迴路訊號，且能接收來自一雙向式的反相裝置的一反向 迴路訊號進而在該第二方向中產生一第二輸出訊號，以 便分别回應该第一啓始訊號，該第一正向訊號和該第一 反向訊號；及 一雙向式的反相裝置’具有以串聯方式互相連接之一 個以上單數的單位雙向延遲，以便接收正向迴路訊號進 而在其第一的方向中產生第一輸出訊號，且能回應該第 一正向訊號和該第一反向訊號而接收該第二輸出訊號， 以便能在其第二的方向中產生反向迴路訊號。 8. 如申請專利範圍第1項之延遲鎖定迴路，其中該計數裝 置係包括： 一正向計數器，用於計算存在於該第一方向附近且能 回應該正向迴路訊號之振盪訊號總數； 一反向計數器，用於計算存在於該第二方向附近且能 回應該正向迴路訊號之振盪訊號總數；及 一比較裝置，用於比較該反向計數器和該正向計數器 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -- --------------裝 2清先閱讀背面之注意事項再填寫本頁> 訂-· •線· 487923 A8 B8 C8 D8 延遲鎖定迴路，係包 六、申請專利範圍 等計算所得的數値，以便產生一其中具有-邏輯高値的 反向匹配訊號，如果該二者計算所得的數値係爲相同的 話0 9·如中請專利範圍第i項之延遲鎖定迴路，其中該輸出裝 置係包括一，，及，，閘極，其係以邏輯方式組合該比較裝置 和該雙向式振盪裝置的輸出訊號。 10· —種用於一半導體記憶裝置之 栝： 一輸入裝置，用於接收一時鐘訊號和一非時鐘訊號並 且能互相比較其所接收的訊號以便產生一内部的時鐘訊 號； 一控制器，用於接收該内部的時鐘訊號以便分別產生 一第一正向訊號和一第二反向訊號，其各具有一可對應 於該時鐘訊號之一循環週期的脈衝寬度，一第一反向訊 號及一第二正向訊號，其各具有一和上述之第一正向訊 號和第二反向訊號相反的相位，以及一第一和一第二户欠 始訊號，其各具有一可對應於必須補償之一時間延遲的 脈衝寬度； 一第一雙向延遲裝置，係包括一雙向式的環形振盪器 和一计數為裝置’其用於接收該第一正向訊號，該第一 反向訊號及來自於控制裝置的第一啓始訊號等，以便在 一時間延遲方面執行一增長和縮減性的調整功能； 一第二雙向延遲裝置，係包括一雙向式的環形振後器 和一計數器裝置，其係可供用於接收該第二正向訊號， -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------線---^Γ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 —. 六、申請專利範 圍 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 該罘二反向訊號及來自於控制装置的第二啓始訊號等， 以便在一時間延遲方面執行一增長和縮減性的凋整功 能；及 •輸出裝置，用於在該第一和第二雙向式振盥裝置的 知出汛號上執行一項，，或‘‘的操作功能，以產生一相當於 取終的内部時鐘訊號之結果。 11 ·如申凊專利範圍第1 0項之延遲鎖定迴路，其中該第一雙 向延遲裝置係包括： 一雙向式環形振盪器，用於接收該第一啓始訊號，以 便在一第一和第二方向中執行一環形振盪； 一正向計數器，用於在該雙向式環形振盪器端的第一 方向附近進行接收一正向迴路訊號，並可據此而計算出 振盪總數； —反向計數器，可供用於在該雙向式環形振盪器端的 第二方向附近進行接收一反向迴路訊號，並可據此而計 异出振盪總數； 一計數器比較器，用於互相比較該正向計數器和該反 向片數咨的輸出訊號，假使其計算所得的結果係完全相 同的話；及 一及"閘極，用於邏輯式地組合該雙向式環形振盪器 和計數器比較器等的輸出訊號，以便產生一組合之數 値0 12.如申請專利範圍第1〇項之延遲鎖定迴路，其中該每一單 位雙向延遲係可回應該第一反向訊號，進而在一正向或 •26· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 . -1線 487923 A8 B8 C8 D8、申請專利範圍一反向的方向中傳播一輸入訊號。13.如申請專利範圍第10項之延遲鎖定迴路，其中該每一單 位雙向延遲係可回應該第一反向訊號，進而在一正向或 一反向的方向中傳播一反相訊號。 (請先閱讀背面之注意事項再填寫本頁) ;裝 J—--—訂--------· *5^---- 經濟部智慧財產局員工消費合作社印製 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）