TW483160B - Method to reduce hole defect of polysilicon layer - Google Patents

Description

483160 五、發明說明（1) 5 - 1發明領域： 本發明係有關於一種半導體元件的製造方法，特別是 有關於一種降低多晶矽層洞缺陷的方法。 5 - 2發明背景： ❿ 快閃記憶體為目前最具潛力的記憶體產品。由於快閃 記憶體具有可電除（electrically erasable)且可程式（ m e c h a n i s m s)的特徵，並且可以同時對整個記憶體陣列（ array )中各快閃記憶體晶胞進行電除與程式，因此已廣泛 地被應用作為各種既需要儲存之資料不會因電源中斷而消 失而需要可以重複讀寫資料的記憶體，例如數位相機地底 片或主機板之基本輸入輸出系統。因此，如何提昇快閃記 憶體的性能與降低快閃記憶體的成本，便成為一個重要的 課題。 在小尺寸積體電路製造中，使用底部反反射層可提供 較佳控制於微影製程上。特別是，在形成接觸洞期間，使 用有機底部反反射層，可降低自不平坦底材的反射與提供 較佳光阻開口寬度的控制，並藉由光阻層開口獲得接觸洞 的寬度。

第4頁 483160 五、發明說明（2) 參照第一 A圖，首先，提供一半導體底材1 0 0。接著， 在半導體底材1 0 0上形成多晶矽層1 0 2。然後，在多晶矽層 1 0 2上形成二氧化矽層1 0 4。再者，在二氧化矽層1 0 4上形 成底部反反射層106，乃藉由塗佈方式形成，其中底部反 反射層中1 0 6具有微小氣泡1 0 7。在底部反反射層1 0 6上塗 佈光阻層1 0 8。此光阻層1 0 8乃藉由傳統微影技術具有一開 參照第一 B圖，以光阻層1 0 8為罩幕，蝕刻底部反反射 層1 0 6、二氧化矽層1 0 4、與多晶矽層1 0 2。因為底部反反 射層1 0 6中具有微小氣泡1 0 7，在蝕刻過程中使主動區域 1 1 0的表面具有洞缺陷，此主動區域介於底材1 0 0與多晶矽 層1 0 2之間。然後，移除光阻層1 0 8。 同同 ，，/ 、、/ 層層 晶晶 多多 && /1 /1 降降 種可一理 求處 夺哥“一刖 欲的 極烤 ，烘 因與 原劑 些溶 這由 的藉 述。。 上法題 於方問 基的的 陷陷 缺缺 i 5 - 3發明目的及概述： 鑒於上述之發明背景中，傳統的半導體元件製程所產 生的諸多缺點，在本發明中提供一種降低多晶矽層洞缺陷 的方法，可以降低傳統製程中多晶矽層洞缺陷的問題。

483160 五、發明說明（3) 本發明之主要目的係提供一種降低多晶矽層洞缺陷的 方法，用以降低多晶矽層洞缺陷的問題。 根據上述之目的，本發明揭露了 一種降低多晶矽層洞 缺陷的方法，首先，提供半導體底材，接著，形成多晶矽 層在半導體底材上。然後，進行無氣泡底部反反射層塗佈 程序，其中無氣泡底部反反射層塗佈程序係由去水烘烤， 斥水性之溶劑處理，與穩定烘烤所組成之族群選出。最後 ，形成底部反反射層在多晶石夕層上。 本發明之目的及諸多優點藉由以下較佳具體實施例之 詳細說明，並參照所附圖式，將趨於明瞭。 5 - 4較佳具體實施例之詳細說明： 本發明的半導體設計可被廣泛地應用到許多半導體設 計中，並且可利用許多不同的半導體材料製作，當本發明 以一較佳實施例來說明本發明方法時，習知此領域的人士 應有的認知是許多的步驟可以改變，材料及雜質也可替換 ，這些一般的替換無疑地亦不脫離本發明的精神及範疇。 其次，本發明用示意圖詳細描述如下，在詳述本發明

第6頁 483160 五、發明說明（4) 實施例時，表示半導體結構·的剖面圖在半導體製程中會不 依一般比例作局部放大以利說明，然不應以此作為有限定 的認知。此外，在實際的製作中，應包含長度、寬度及深 度的三維空間尺寸。 第二A圖至第二B圖為本發明一最佳實施例，關於一種 降低多晶矽層洞缺陷的方法之截面剖視圖； 第二C圖顯示的是依據本發明的方法，關於一種降低 多晶矽層洞缺陷之流程圖； 第二D圖係為依據本發明係有關於一種降低多晶矽層 洞缺陷之實驗測試數據圖表。 參照第二A圖顯示，首先，提供半導體底材2 0 0，半導 體底材2 0 0至少包含矽。接著，在半導體底材2 0 0上形成多 晶矽層2 0 2。此多晶矽層2 0 2的厚度大約為2 5 0 0埃。然後， 在多晶矽層2 0 2上形成二氧化矽層2 0 4。此二氧化矽層2 0 4 的厚度大約為1 2 0 0埃。接著，在二氧化矽層2 0 4上形成底 部反反射層2 0 6，乃藉由塗佈方式形成。底部反反射層2 0 6 的厚度大約為1 3 5 0埃。在底部反反射層2 0 6上塗佈光阻層 2 0 8。此光阻層2 0 8乃藉由傳統微影技術具有一開口 。當二 氧化矽層2 0 4上塗佈底部反反射層2 0 6時執行重要步驟製程 (a) 、 （ b)、與（c)。然後，在本發明中進行無氣泡底

第7頁 483160 五、發明說明（5) 部反反射層塗佈程序，其中無氣泡底部反反射層塗佈程序 係由製程（a)去水烘烤，製程（b)斥水性之溶劑處理， 與製程（c)穩定烘烤所組成之族群選出；例如製程（a) 、製程（b)、製程（c)、製程（a) + ( b)、製程（a) + ( c)、製程（b) + ( c)、與製程（a) + ( b) + ( c)， 其中製程（a)為去水烘烤，製程（b)為以具有斥水特性 之溶劑處理，製程（c)為階段式升高溫度，以穩定烘烤多 晶矽層。並穩定烘烤多晶矽層至少四次，其中穩定烘烤時 距約為6 0秒及每次烘烤溫度高於前一步驟。 製程（a)為藉由加熱晶片以移除掉晶片表面的水氣， 持績時間大約為6 0秒，溫度大約為2 0 5°C。去水烘烤可移 除掉晶片表面的自由能，例如物理移除。而總括來說製程 (a)主要的功能有二。其一為去除水氣，其二為類似回火 (a η n e a 1 i n g)效用，讓晶片整個殘留累積之能量釋放；也 可以說是讓晶片表面之晶格重排，而此步驟是用熱處理， 類似回火一般。 製程（b)為藉由具有斥水特性溶劑的前處理可避免在 晶片上產生微小氣泡。此溶劑成份品名為0K 8 2，至少包含 單乙基醚丙二醇[CH3OCH2CH(OH)CH3):乙酸丙氧乙酯[CH3CH (0(：0(^3)(：[{30(^3]為8:2。此溶劑的前處理可移除掉晶片 表面的自由能，例如化學移除。而總括來說製程（b)主要 的功能為降低接觸角（c οn t ac t ang 1 e)。原因為底材與光 483160 五、發明說明（6) 阻接觸時常會有氣泡，而光阻為斥水性，因此使用製程（ b)可減小接觸角並使底材與光阻附著性（a d h e s i ο η)更好 。而製程（a)與（b)兩者可避免微小氣泡受陷於不平坦 層上。 隨和緩漸進的加熱 高溫產生氣泡。穩 加熱晶片以移除掉 間大約為6 0秒，溫 晶片以移除掉晶片 約為6 0秒，溫度大 片以移除掉晶片表 為6 0秒，溫度大約 以移除掉晶片表面 約為2 0 5°C。此四 製程（c)為藉由穩定烘烤可使氣泡 移除掉。穩定烘烤可避免晶片突然接觸 定烘烤至少包含四個步驟：（1)為藉由 晶片表面的水氣及光阻内氣泡，持績時 度大約為9 0°C。接著，（2)為藉由加熱 表面的水氣及光阻内氣泡，持績時間大 約為1 1 0°C。再者，（3)為藉由加熱晶 面的水氣及光阻内氣泡，持績時間大約 為175°C 。最後，（4)為藉由加熱晶片 的水氣，持績時間大約為6 0秒，溫度大 步驟為以和緩漸進的溫度加熱晶片。 參照第二B圖，以光阻層2 0 8為光罩，蝕刻底部反反射 層2 0 6，二氧化矽層2 0 4，與多晶矽層2 0 2。形成底部反反 射層2 0 6之前，藉由溶劑與烘烤前處理可降低多晶矽層2 0 2 的洞缺陷的方法。介於底材2 0 0與多晶矽層2 0 2之間的主動 區域無洞缺陷。然後，移除光阻層2 0 8。 參照第二C圖此為本發明之流程圖，步驟1 1為形成多

483160 五、發明說明（7) 晶矽層，接著，分別執行步驟1 2為去水烘烤，步驟1 3為斥 水性溶劑處理與步驟1 4為穩定烘烤，或者任意組合步驟12 ，步驟1 3與步驟1 4。最後，執行步驟1 5為形成底部反反射 層。 參照第二D圖此為實驗數據圖表，序列1表示標準狀態 下1 3 5 0埃之底部反反射層，其中有1 5 8 7個缺陷，微影後顯 示有白色斑點。序列2與3為增加製程（a)去水烘烤步驟， 分別有1 7 1與3 5個缺陷，微影後顯示為正常現象。序列4與 5為增加製程（b)斥水性溶劑處理步驟，分別有3 5與2 9個 缺陷，微影後顯示為正常現象。序列6與7為增加製程（c) 穩定烘烤步驟，分別有1 3 4與4 6個缺陷，微影後顯示為正 常現象。序列8與9為增加製程（a)去水烘烤與製程（b) 斥水性溶劑處理步驟，分別有2 6與1 1個缺陷，微影後顯示 為正常現象。序列1 0與1 1為增加製程（b)斥水性溶劑處理 步驟與製程（c)穩定烘烤步驟，分別有2 2與2 0個缺陷，微 影後顯示為正常現象。序列1 2與1 3為增加製程（a)去水烘 烤與製程（c)穩定烘烤步驟，分別有5 9與3個缺陷，微影 後顯示為正常現象。序列1 4與1 5為增加製程（a)去水烘烤 與製程（b)斥水性溶劑處理步驟與製程（c)穩定烘烤步 驟，分別有1 1與1 2個缺陷，微影後顯示為正常現象。由實 驗數據顯示，無論增加製程（a)，製程（b)與製程（c) 之步驟洞缺陷皆下降了一個等級，且微影後顯示（AD I)皆 為正常現象。若搭配製程（a)，製程（b)與製程（c) 一

第10頁 483160 五、發明說明（8) 起執行，由實驗結果顯示在多晶矽層中僅剩十幾個洞缺陷 根據本發明方法所提供一種降低多晶矽層洞缺陷的方 法，具有下述之優點： 提供一種降低多晶矽層洞缺陷的方法，可改善多晶矽 層洞缺陷問題。 以上所述僅為本發明之實施例而已，並非用以限定本 發明之申請專利範圍；凡其它未脫離本發明所揭示之精神 下所完成之等效改變或修飾，均應包含在下述之申請專利 範圍内。

第11頁 483160 圖式簡單說明 本發明之上述目的與優點，將以下列的實施例以及圖 示，做詳細說明如下，其中： 第一 A圖至第一 B圖係為習知的形成底部反反射層的側 面剖視圖， 第二A圖至第二B圖顯示的是依據本發明的方法，關於 一種降低多晶矽層洞缺陷的方法之截面剖視圖； 第二C圖顯示的是依據本發明的方法，關於一種降低 多晶矽層洞缺陷之流程圖； 第二D圖係為依據本發明係有關於一種降低多晶矽層 洞缺陷之實驗測試數據圖表。 主要部分之代表符號： 100 102 104 106 107 108 109 203 200 202 204 206 208 半導體底材 多晶矽層 二氧化矽層 底部反反射層 微小氣泡 光阻層 洞缺陷 界面

第12頁 483160

第13頁

Claims (1)

1. 483160 六、申請專利範圍 1. 一種降低多晶矽層洞缺陷的方法，該方法至少包含： 提供一半導體底材， 形成一多晶矽層在該半導體底材上； 去水（dehydrat i on)烘烤該多晶石夕層；及 形成一底部反反射層在該多晶碎層上。 2. 如申請專利範圍第1項之方法，其中上述之去水烘烤係 藉由大約為6 0秒2 0 5°C的溫度烘烤。

   3.如申請專利範圍第1項之方法，更包含一步驟以具有斥 水性之溶劑處理該多晶矽層在去水烘烤步驟之後。 4.如申請專利範圍第3項之方法，其中上述之具有斥水性 溶劑為單乙基醚丙二醇與乙酸丙氧乙酯之混合液。 5.如申請專利範圍第4項之方法，其中上述之單乙基醚丙 二醇與乙酸丙氧乙酯混合液之比率為8 : 2。 6.如申請專利範圍第3項之方法，更包含一步驟階段式升 高溫度以穩定烘烤該多晶矽層在以具有斥水特性之溶劑處 理步驟之後。 7.如申請專利範圍第1項之方法，更包含一步驟階段式升 高溫度以穩定烘烤該多晶矽層在以具有斥水特性之溶劑處 483160 六、申請專利範圍 理步驟之後。 8. —種降低多晶矽層洞缺陷的方法，該方法至少包含： 提供一半導體底材； 形成一多晶矽層在該半導體底材上； 以溶劑處理該多晶矽層，其中該溶劑具有斥水特性； 及 形成一底部反反射層在該多晶石夕層上。 9. 如申請專利範圍第8項之方法，其中上述之溶劑為單乙 基醚丙二醇與乙酸丙氧乙酯之混合液。 1 0 .如申請專利範圍第9項之方法，其中上述之單乙基醚丙 二醇與乙酸丙氧乙酯混合液之比率為8 : 2。 1 1.如申請專利範圍第8項之方法，更包含一步驟階段式升 高溫度以穩定烘烤該多晶矽層在以具有斥水特性之溶劑處 理步驟之後。 1 2. —種降低多晶矽層洞缺陷的方法，該方法至少包含： 提供一半導體底材； 形成一多晶石夕層在該半導體底材上； 階段式升高溫度，以穩定烘烤該多晶矽層；及 形成一底部反反射層在該多晶石夕層上。

   第15頁 483160 六、申請專利範圍 1 3.如申請專利範圍第1 2項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒9 0°C的烘烤溫度。 1 4.如申請專利範圍第1 3項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒1 0 5°C的烘烤溫度。 1 5.如申請專利範圍第1 4項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒1 7 5°C的烘烤溫度。 1 6.如申請專利範圍第1 5項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒2 0 5°C的烘烤溫度。 1 7. —種降低多晶矽層洞缺陷的方法，該方法至少包含： 提供一半導體底材， 形成一多晶石夕層在該半導體底材上； 進行一無氣泡底部反射層塗佈程序，其中該無氣泡底 部反射層塗佈程序係由去水烘烤，單乙基醚丙二醇與乙酸 丙氧乙酯混合液處理，以及穩定烘烤所組成之族群選出； 及 形成一底部反反射層在該多晶石夕層上。 1 8.如申請專利範圍第1 7項之方法，其中上述之去水烘烤 該多晶矽層係藉由大約為6 0秒2 0 5°C的烘烤溫度。

   第16頁 483160 六、申請專利範圍 1 9.如申請專利範圍第1 7項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒9 0°C的烘烤溫度。 2 0 .如申請專利範圍第1 9項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒1 0 5°C的烘烤溫度。 2 1 .如申請專利範圍第2 0項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒1 7 5°C的烘烤溫度。 2 2 .如申請專利範圍第2 1項之方法，其中上述之穩定烘烤 該多晶矽層係藉由大約為6 0秒2 0 5°C的烘烤溫度。