TW477928B - Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices - Google Patents

Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices Download PDF

Info

Publication number
TW477928B
TW477928B TW089112861A TW89112861A TW477928B TW 477928 B TW477928 B TW 477928B TW 089112861 A TW089112861 A TW 089112861A TW 89112861 A TW89112861 A TW 89112861A TW 477928 B TW477928 B TW 477928B
Authority
TW
Taiwan
Prior art keywords
buffer pool
size
memory
devices
memory devices
Prior art date
Application number
TW089112861A
Other languages
English (en)
Inventor
Blaise B Fanning
Jeffrey R Wilcox
Khong S Foo
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW477928B publication Critical patent/TW477928B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Description

經濟部智慧財產局員工消費合作社印製 477928 五、發明說明(1 ) 發明領域 ' 本發明係㈣電射、統與裝置的功率和熱量管理。更明 確地説,本發明係關於—種用以動態控制記憶系統中記憶 裝置的功率消耗位準之裝置、方法與系统。' ^ 發明背景 因爲電腦裝置與系統持續進步並越來越複雜,電腦裝置 2系統之有效果且有效率的功率和熱量管理在系統設計盥 I施中越來越重要。因爲電腦裝置與系統只能在某電氣功 率和溫度範圍内適當且安全地操作,所以確保當需要時有 足夠的電力供應以操作各種裝置就很重要。此外,確保執 量狀況不超過對這些各種裝置6_而言爲安全的某門限 也很重要。一般而言,諸如記憶裝置等電腦裝置被設 计成具有對應於不同效能與功率消耗位 =狀態。不同的操作模式或功率狀態可包括== 棱式、待命模式、暫時睡眠模式等。一般而言 ^有作用模式下較其他模式下爲快。但是裝置在;作 =2較其他模式消耗更多功率並產生更多的熱。讓 内所有的裝置均處於有作用模式下可降低操作延遲並 統整體效能。但是讓所有裝置均處於有作用模 2耗更多功率也產生更多熱量。此外,即使系統電力 -應源足以對系統内所有裝置供電,這些裝置中的某—此 以讓所有裝置全時處於有作用模式下是資; I'系統效旎要求與系統功率使用度要求須取 衡。爲了維持系統效能與系統功率使用度及熱消散之= 4 本紙張斤翻中^iSF(CNS)A4規格⑵Ο X 297公釐_)一 . ¥ ---ill—-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 477928 A7 B7 五、發明說明(2 ) 平衡,就需要讓某數目個裝置處於無作用模式以降低功率 使用度與熱消散。隨著應用與操作環境的不同,被置於無 作用模式下的裝置數目會改變。 " 上述确關螢體%腦装置的系統限制和平衡限制也對記憶 系統内的記憶裝置有 <乍$。在其有作用或功率消耗最大的 模式下,諸如動態隨機存取記憶體(DRAM)裝置等記憶裝置 的操作較其無作用模式(如待命或暫時睡眠模式)時爲快。 但是DRAM裝置在其有作用模式下也遠較其無作用模.式下,消 耗更多的功率。結果,爲了維持效能與功率消耗(與熱量消 散)間的平衡’某固定數目個011八%裝置可能須被置於無作 用模式以節省功率並減少熱消散。處於有作用模式下的裝 置數目與處於無作用模式下的裝置數目可在系統啓動或系 統重置時由基本輸入/輸出程式(BI〇s)指定。哪些裝置要在 有作用模式下及哪些裝製造在無作用模式下的管理可透過 裝置黄衝池译00L)的界定而完成,該缓衝池被使用以‘記 錄個別裝置的操作模式或功率狀態(如有作用或無作用y。 在此環境下的裝置緩衝辱稱爲在某操作模式或功率狀態下 的裝置映射或表列。譬如,一個缓衝池可被維持以記錄處 於有作用模式下的裝置,而另一個緩衝池可被維持以記錄 處於無作用模式下的裝置。在此種功率管理架構下,在兩 個緩衝池之一内描述的裝置應在某操作模式或功率狀態下 操作並從而消耗某量的功率。譬如,描述於有作用緩衝池 内的裝置應在有作用模式下操作。各缓衝池内的裝置數目 可被檢視以決定整個記憶系統使用的功率量。被利用做記 -5- 本紙張尺度適用中國國家標準(cns)A4^· -------------裝 (請先閱讀背面之注意事項再填寫本頁) ----訂------- 着· 經濟部智慧財產局員工消費合作社印製 4/7928 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3 ) 錄^記憶裝置的操作模式或功率狀態之不同緩衝池在下 又中也被稱爲功率控制或功率節省緩衝池。 ' 傳統上,各緩衝池内的奘署赵 +、 ., 鬥的裝置數目(在下又中也稱爲緩衝池 或重置時由聰組態或指定且在系統操作_ 、,、=不交,因馬在任何轉換期間處理所有裝置的功率,消耗 狀態甚爲複雜。譬如說.,系統操作者或W使用者可能透 過Β10 s設足來指定有#用裝置的數目爲8且騎用裝置的數 '目馬24。這兩個數目分別被用g決定可在有作用與無作用 緩衝池内的裝置最大可容許數目。這種靜態且無彈性的缓 衝池組態在系統效能要求與系統功率及熱消散要求間取得 平衡方面沒有效果且沒有效率,因爲在系統操作過程期間 可旎發生某些需要改變緩衝池组態以使系統能繼續適當、 安全、且有效地操作的事件與操作條件。在各種情況下, 譬如若旎在系統操作期間因應於各種外部刺激或操作條件 變化而改變緩衝池組態(如改變有作用缓衝池與無作用緩衝 池的大小)將會很有用,因爲緩衝池的衣小被用以維持系統 效能與系統功率消耗(及熱消散)間適當的平衡。譬如,緩 衝池大小可能須因應於一超過系統可接受之熱量容忍度之 溫度條件岸因應於一指出系統因電力失效或耗盡而從電池 遠力源操作的指示而改變。此外,緩衝池大小可能須因諸 如系統使用者數目改變等系統作業特性改變而改變,該系 統使用者數目之改變一般會影響使用度且從而影響記憶表 統之功率消耗位準。 結果’存在一種需要要能在系統操作過程期間動態重組 -6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) . ^--------^---------- C請先閲讀背面之注意事項再填寫本頁) 477928 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 怨或改變記憶裝置的功率控制緩衝池大小。 發明概要 本發明提供一種用以動態改變用來控制記憶裝置的功率 消耗位準之轉控❹衝池大小的方法'裝置與系統。在 -種具體實例中,接收到一改變記憶體功率控制緩衝池大 小的要求6因應於接收到該改變記憶體功率控制緩衝池大 小之要求,記憶裝置在一週期性更新循環中被更新之幾被 置於某一作業模式或功率狀態下。因應於一指出所有記憶 裝置均已被置於該某作業模式下之信號,功率控制缓衝池 被根據對應於接收到之要求的緩衝池大小値重新定大小。 圖示簡述 參考諸附圖可更完整地了解本發明之特點與優點,諸附 圖中: 圖1是貫施本發明之敎導的系統之一種具體實例的區塊 圖; 圖2顯示具有記憶體功率消耗控制機制的記憶體控制器之 區塊圖;. 圖3闡明包含一緩衝池管理器之記憶體控制單元的一種具 體實例之區塊圖; 圖4A- 4C闡明一種用以管理各種功率控制緩衝池之方法的 一種具體實例範例,該等各種功率控制緩衝池被用以記綠 並控制記憶裝置的操作狀態; ' 圖5A- 5C闡明一種用以管理功率控制.緩衝池之方法的一種 具體實例範例,該等功率控制緩衝池被用以記錄並控制記 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) « I "1^1-裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 477928 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(5 ) 憶裝置的操作狀態; 圖6顯示用以執行典型記憶體更新作業之處理程序的一種 具體實例之狀態圖; 圖'7顯示用以因應重定功率控制缓衝池大小之要求而執行 更新作業的處理程序之一種具體實使匕的狀態圖·, 圖8A- 8B顯示因應重定功率控制缓衝池大小之要求而重新 組態功率控制緩衝池之範例; 圖9是用以動態改變記憶體功率控制緩衝池大小之裝置的 一種具體實例之區塊圖; 圖10是用以動態改變記憶體功率控制缓衝池大小之裝置 的一種具體實例之區塊圖; 圖11顯示用g態改變記憶體功率控制緩衝池大小之裝 置的一種具體實例之區塊圖; 圖12顯示用以因應來自處理器之要東而動態改變記憶體 功率控制缓衝池大小之方法的一種具體實例之流程圖; 圖13闡明用以因應硬體檢測系統事件而動態改變記憶體 功率控制缓衝池大小之方法的一種具體實例之流程圖;且 圖14闡明用以因應處理器之要求或硬體檢測系统事件而 動態改變記憶體功率控制緩衝池大小之方法的一種具體實 例之流程圖。 發明詳述 在下文之詳述中陳述了許多明確的細節以便提供對本發 明之透徹了解。但是對精於本技術領域者而言很明顯的I 本發明可在沒有這些明確細節的情況下被了解並實施\ 疋 ------------裝-------丨訂·-------- (嘴先閱讀背面之注意事項再填寫本頁) -8 - 477928 A7 B7 五、發明說明(6 ) (請先閱讀背面之注意事項再填寫本頁) 在下文的討論中,本發明之敎導被利用以實施一種用以 動態改變記憶體功率控制緩衝池大小的方法與裝置,該等 記憶體功率控制緩衝池被用來記錄並控制各種記憶裝置的 操作狀怨。在一種共體實例中,一般被用以更新各種記憶 裝置的更新程序被更改以使各種記憶裝置在因應一改變記 憶體功率控制緩衝池大小之要求而被更新之後進入某一操 作狀悲-譬如暫時睡眠狀態。在各種記憶裝置已經進入該特 足操作狀態-譬如暫時睡眠狀態 '之後,記憶體功率控制緩 衝池的大小可根據該要求而被改變成一新値。在一種具體 實例中,改變記憶體功率控制緩衝池大小之要求可由處理 器或其他有改變記憶體功率控制緩衝池大小之需要的單元 發動。在一種具體實例中,改變記憶體功率控制緩衝池大 小的要求也可在沒有系統軟體介入的情況下因應於檢測到 某一系統事件而發動,譬如來自系統熱度控制單元或記憶 體熱度控制單元的信號指出溫度已經超過一門限位準。本 發明之敎導可應用於任何架構、方法與系統做爲記憶裝置 的功率管釋。但疋’本發明並不侷限於記憶裝置的功率和 熱度管理而可應用於其他裝置的功率和熱度管理。 經濟部智慧財產局員工消費合作社印製 圖1顯示本發明之敎導實施於其中之系統組態的一種具體 實例之區塊圖。系統組態100包括複數個中央處理單元 (CPUs) 101a-d、記憶體控制中樞(也稱爲記憶體控制單 元)111、P64控制單元121、輸入/輸出(1〇)控制單元131、 連接至圖形次系統1 5 1之圖形控制器141、及複數個記憶裝 置161。爲了明確説明起見,“處理器,,或“ cpu”意指任何可 -9 · 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477928 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(7 ) 以執行一序列的指令的機器且包括但不偈限於泛用微處理 器、特用微處理备:、多媒體控制器和微控制」器等。在一種 具fa貪例中’ CPUs l〇ia- 101(1是能夠執行Intel架構指令集 的泛用微處理器。CPUs 1/〇la_1〇ld、p64控制單元121、1〇 .; ' ' ί , 控制單元131、與AGP圖形控制單元141經由記憶體控制單 元111存取系統記檍裝置丨61。在一種具體實例中,記憶體 控制單το 11 Γ貪責服務所有以系統記憶裝置161爲目標之記 隐月豆又易。Λ憶體控制單元1 ί ί可爲獨立的單元、晶片組整 體的一邵份、或控制各種系統元件與系統記憶裝置1 6丨之間 界接的某較大單元的一部份。p64控制單元121提供複數個 PCI- 64插槽125與記憶體控制單元η丨之間的界接控制。1〇 控制單元13 1提供記憶體單元η丨與各種1〇裝置及各種埠之 間的界接控制,各種埠包括PCI插槽與pci代理器133、複數 個USB埠135、複數個IDE埠137、及其他10裝置139。AGP圖 形控制單元141提供圖形次I統151與記憶體控制單元丨丨丨之 間的界接控制。下文將更詳細地描述記憶體控制單元丨丨丨之 結構與功能。 爲了描述本發明,設記憶裝置161爲動態隨機存取記憶體 (DRAM)裝置、。眾所皆知DRam是一種使用被週期性地更新 以便保有資料之揮發胜磁存格子的RAM。更新率或更新頻 率根據使用的DRAM型式、安裝的記憶體數量、系統記憶體 的組態等而變化。在下文中假設使用的記憶裝置爲由美國 加州 Mountain View 的 Rambus 公司設計之 RAMBUS® DRAMs (也稱爲RDRAMs)。但此處所討論的所有事物均同樣可應用 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------^_wl ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 477928 A7 --__B7__ 五、發明說明(8 ) 於其他型式的DRAM-包括傳統的Dram、快速頁面模式(fast page mode FPM) DRAM、延伸資料輸出 Ce,xtended data 〇ut EDO) DRAM、哭發延伸資料輸出(burst extended data 〇ut BEDO) DRAM、同步 DRAMs (SDRAMs)、雙倍資料率 SDRAMs (DDR SDRAMs)、同步連結DRAM (SLDRAMs)等。 圖2顯示圖1所述記憶體控制單元u丨的一種具體實例之區 塊圖。在此具體實例中,記憶體控制單元2i包含三個主要 區段·主機群(host group HG) 211、輸入輸出群(I〇G) 221、 及資料群(DG) 231。在一種具體實例中,主機群211的功能 是作爲記憶體控制器111之主機介面。由主機群211執行的 些功也包括攸CPUs 10 la-101d接收交易要求、產生給輸 入輸出群221與資料群231的適當指令、從輸入輸出群221與 資料群23 1接收回應、及艳接收到的回應傳輸給主機( cpus 101 a- l〇ld)。此外,主機群2Π也負責產生對資料群23 1之探 聽要求、從資料群23 1接收探聽回應、及把操聽回應傳輸給 主機。輸入輸出群22 1在一種具體實例中的功能是作爲記憶 體控制單元111之輸入輸出介面。更明確地説,輸入輸出群 221處理資料群231與P64控制單元121、輸入輸出控制單元 131、及圖形控制單元141之間的界接功能。在一種具體實 例中’貴料群(也稱爲資料叢集)231負責分派與完成所有以 系統RDRAM爲目標的記憶體交易。在一種具體實例中,資 料群231包含兩個邏輯次部份:執行將交易經由11八]^31;8通 道控制器(RAMBUS channel controller RAC)發送至 RDRAM裝置之錯综複雜的機制之資料單元(Dunit)及負責把 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公复) ——·-------丨·'裝 (請先閱讀背面之注意事項再填寫本頁) 訂------.— 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 477928 A7 _ B7___ 五、發明說明(9 ) 跨越記憶體匯流排(也稱爲RAMbus)推進或拉出RDRAM裝 置的資料排序1、緩衝、並傳遞的緩衝單元(Bunit)。Dunit從 Bunit接收記憶體讀取、寫入、和更新要求。這些要求被解 碼以判斷其目標之記憶體頁面的狀態。然後Dunit產生執行 記憶體存取要求所需之適當的命令或指令(也稱爲封包)並 將該等封包佇列起來等待跨越記憶體匯流排傳輸。此外, Dunit也將跨越核心頻率與記憶體匯流排基礎頻率之間的時 脈邊界之資料傳輸同步化。Bunit在一種具體實例中從主機 群211與輸入輸出群221接收對記憶體資料之要求並如上文 所述般產生對Dunit的適當記憶體存取要求。 圖3顯示包含更新單元3 11、.封包產生器3 2 1、、及緩衝池管 理器33 1之記憶體控制單元111的一種具體實例之區塊圖。 下文將詳述這些單元的功能與其間之交互作用。如上文所 述,記憶體控制單元(MCU) 111負責以適時的方式處理從 各種來源接收到的記憶體交易。從系統1 〇 〇内各種來源接收 到的記憶體交易包括記憶體資料讀取和寫入要求。在一種 具體實例中,MCU 111把從各種來源接收到的讀取和寫入 要求轉譯成經由記憶體匯流排連接至MCU llliRDRAM裝 置了解的指令。DRAM裝置所了解的指令(即rDRam本土要 求)也稱爲RDRAM要求封包或在此處簡稱爲封包。圖3中所 示的封包產生器321是在MCU 111内負t產生並發送封包至 RDRAM裝置的單元。 在一種具體實例中,MCU 3 11也負貴諸如更新與校準等 RDRAM維護作業。如上文所述,RDRAM就像任何其他 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)''-------- (請先閱讀背面之注意事項再填寫本頁) ----------^-------I » . 477928 A7 B7 五、發明說明(1〇 ) DRAiVNU樣㈣揮發性儲存格子,該等格子須被週期性 地更新以便保持資料。Mcu 311以規律的時間間隔執行這 些維護作業,其方式是傳送封包到證鳩以指示該等 RDRAM更新其資料或校準其電氣特性。在一種具體實例 中,MCU 111使用圖3中所示的更新單元3ιι來執行漬歲 維護作業。在—種具體實例中,更新單S311維護-被使用 ,記錄更新或校準週期之間的時間間隔之計數器。當更新 早兀3 11判定須對RDRAM執行一維護週斯時,其將一要求 置於封包產生器321,封包產生器321則產生適當的rdram 要求封包,孩RDRAM要求封包使rdram裝置執行所需的維 護功能(譬如更新或校準)。 緩衝池管理器331負責管裝置的功率消耗位準 (此處也稱爲操作模式或功率狀態)。如上文中所説明者, 爲了維持系統效能與系統功率使用度之間的平衡,記憶裝 置被設計成具有對應於不同效能位準(即速度)之不同的操 作模式。在本具體實例中,11〇11八1^被設計成具有數個操作 模式:有作周、待命、暫時睡眠、及無電力。rdram的此 四種不同操作模式由兩個因素區分:其功率消耗位準與其 政旎位準。譬如,在有作用模式下的RDRAM準備立刻服務 一父易。但是,在有作用模式下的功率消耗也高於其他模 式者。rdram對應於四種不同操作模式之四種不同功率消 耗位準與效能位準顯示於下列表1中,其中功率消耗行中的 4對應於RDRAM消耗的最高功率位準,而效能位準行中的i 對應於效能的最高位準。 -13- 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂---- 經濟部智慧財產局員工消費合作社印製 477928 五、發明說明(11 表1 : RDRAM操作模式 (功率狀態) RDRAM功率消耗位 £4=最高,1=最低^ --~~---- RDRAMst ^ ψ -—~ ------- 1=最快,4=^^
RDRAM在有作用模式下搡作得較其他 經濟部智慧財產局員工消費合作社印製 一 1 1「]丁 干又 ^種模式爲快。但是RDRAM在有作用模式下消耗的功^也 較其他三種模式爲多。記憶裝置(譬如在本討論中的 RDRAM) <功率消耗以及熱量產生可藉著將一個或更多個 RDRAM置於較低功率模式(例如待命、暫時睡眠、或無電 =模式)下而減少。如上文所解釋者,最新且經常是複雜= 電腦系統中的功率與熱量管理在系統設計與實施中已經變 得越來越嚴苛V。爲了達成系統效能與系統功率消耗(也對^ 於熱消散)之間某種可接受的平衡,系統一般被組態以使得 僅有固定數目個記憶裝置(譬如RDRAM)被容許在有作用模 式下操作。如上文所述者,隨著應用程式與系統操作環境 的不同,維持在有作用模式下的記憶裝置數目也會不同。 譬如說,在一使用12個rdraM記憶裝置的系統組態中,某 些系統限制會指示在任何時點上最多僅容許有4個rdraM 裝置處於有'作用模式下。如上文所述,在有作用模式、待 命模式、或暫時睡眠模式下之裝置的最大數目可由系統使 -14- k紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公衮) -------------裝 (請先閱讀背面之注意事項再填寫本頁) ·11111 聲 477928 A7 B7 五、發明說明(12 y (請先閱讀背面之注意事項再填寫本頁) 用者透過名統BIOS在系統啓動或重置時指定。哪些裝置要 在哪個操作模式(譬如有作用、待命、暫時睡眠等)下之管 理可使用裝置緩衝池(也稱爲功率控制緩衝池)的界定來完 成’裝置緩衝池被用以記錄並控制個別記憶裝置的操作模 式或功率狀態。本討論中的緩衝池意指在某一操作模式或 功率狀態下之記憶裝置的映射或表列。 經濟部智慧財產局員工消費合作社印製 接著繼續本發明之討論,如上文所述,RDram在有作用 模式下操作時會消耗大f功率並產生大量的熱。所以如果 A讓盡暈符合貫際需要的DRAM數在低功率狀態下操作將會 很有益處。在一種具體實例中,MCU 111藉著將某數量的 記憶裝置(譬如DRAM)置於暫時睡眠狀態而達成此壓抑,記 憶裝置在狀II下較有作用模式或待命狀態下消耗 遠較少的功率並從而產生遠較少的熱量。在暫時睡眠狀態 下的DRAM可保持其資料但不能提供其資料給Mcu m,除 非該等記憶體被改成有作用或待命模式。如上文的説明, 爲了維持系統效能與功率消耗之間的平衡,在任何時點上 應僅有某固定數目個記憶裝置被置於暫時睡眠狀態。所以 在任何時點上僅有某固定數目個記憶裝置被置於有作用或 待命模式。電腦應用程式不知曉任何記憶'裝置的操作模式 或功率狀態。所以某一記憶裝置的操作模式會在該特定記 憶裝置可做爲記憶體叉易服務之前被Mcu改變。 再參考圖3,MCU 111内之緩衝池管理器331是負責維持 DRAM裝置的功率消耗與其對應效能位準之間平衡的單元。 更明確地説,緩衝池管理器33 1記錄每個個別記憶裝置的操 -15- $紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -~- 477928 A7 B7 五、發明說明(13 ) (請先閱讀背面之注意事項再填寫本頁) 作模式並採取適當行動以根據各種因素將記憶裝置從一種 操作模式改變成另一種操作模式,該等因素包括各操作模 式下容許的裝置最大數目、需要哪一裝置來服務某一記憶 體交易等。在一種具體實例中,爲了改變某一記憶裝置的 操作模式,緩衝池管理器331要求封包產生器發送適當的封 包(即各令)給圮憶裝置,該封包指示該記憶裝置執行所需 的功能(譬如從有作用模式改爲待命模式或從待命模式改爲 暫時睡眠模式等)。 經濟部智慧財產局員工消費合作社印製 如上文所述,在一種具體實例中,缓衝池管理器331透過 使用複數個緩衝池維護有關各個別裝置操作模式之資訊(即 哪些裝置是在有作用、待命、或暫時睡眠模式),其中每個 緩衝池意指處於某操作模式或功率狀態下之裝置的映射或 表列。在一種具體實例中,緩衝池管理器33丨使用三個緩衝 池以記錄記憶裝置的操作模式。三個緩衝池中稱爲有作用 緩衝池或缓衝池A的一個被用以記綠哪些裝置在有作用模式 下操作。另一個.稱爲待命緩衝池或緩衝池B的一個被用以記 綠哪些裝置在待命模式下操作。剩下的稱爲暫時睡眠緩衝 池或緩衝池C的一個被用以記綠哪些裝置在暫時睡眠模式下 操作。所以二個緩衝,池各包含某一操作模式或功率狀態下 之裝置的參考資料。在一種具體實例中,有作用緩衝池與 待命缓:衝池内的資訊被儲存在一組暫存器内,而暫時睡眠 緩衝池則是記憶裝置的扣除次集合,也就是既不存在有作 用緩衝池内也不存在持命缓衡池内之記憶裝置。雖然本發 明之敎導的讨論在此處使用緩衝池做爲維護有關記憶裝置 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 477928 五、發明說明(14 操作模式資訊的機制範例,# #本技術領域者很清楚本發 、可同樣應用到其他方法、機制或通信協定以維護並控 制記憶裝置的操作模式。 ^ 一種具體實例中,MCU丨丨丨可有兩種有關rdram裝置 的操作模 < 組態的操作模式。纟帛一種模式下,設所有裝 置均在有作用或待命模式下。在此組態下,所有有作用裝 置均由緩衝池A(有作用緩衝池)内的標記代表、緩衝池6爲 未使用而緩衝池C以扣除方式包含所有未呈現在緩衝池a :的^裝S。結果,所有呈現在緩衝池c内的裝置均應處於待 命模式。在第二種操作模式下,記憶裝置可爲有作用、待 命、或暫時睡眠模式。所有三個緩衝池A,]3與(:在此組態 中均被利用到。緩衝池A代表所有有作用裝置、緩衝池6代 表所有在待命模式下的裝置、而緩衝池c則以扣除方式被用 以代表所有既不在緩衝池A中也不在缓衝池B内的裝置,故 而其中的記憶裝置應爲暫時睡眠模式。 在一種具體實例中,緩衝池管理器331採用眞實最近最少 使用(least-Tecently-used LRTJ)演算法來維護呈現在缓衝池A 與B内的裝置表列。圖4A-4C舉例説明當Mcu "丨在第二種 操作模式下(即尤憶裝置可在有作用、待命、或暫時睡眠模 式下)操作時三個緩衝池A,3及c之組態與維護範例。在此 範例中’ 5又緩衝池A與緩衝池B的大小被設定爲4,所以各 可代表多達四個記憶裝置。也假設在此範例中系統内有以 個標記爲A到L的記憶裝置。 圖4A顯不三個緩衝池a,b與c在系統操作過程中某一點 -17- 本紙張尺度適用中國國家標準(CN_^A4規格(21〇 χ 297公釐)-----^ I I I 11 I I I I 1---— II ^ ·1111111! (請先閲讀背面之注意事項再填寫本頁) 477928 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(15 ) 上的組態。在此階段上,如圖4A中所示,裝置A_D呈現在 緩衝池A内所以應是處於有作用模式下。裝置E_H呈現在,緩 衝池B内所以應是以待命模式操作。裝置^呈現在緩衝池C 内所以應是處於暫時睡眠狀態。在本範例中,列於表列頂 端的裝置(譬如圖4A中的裝置A)被視爲最近最常使用的裝置 而列在表列底端的裝置(譬如圖4A中❾裝置D)被視爲最近最 少用的裝置。使用圖4A中所示的緩衝池表示法,三個緩衝 池A,B與C可在對裝置D内一位置的讀取或窝入之後被轉換 成圖4B中所表,示者。代表裝置c^“D,,標記會移動到鍰衝池 A内最近最常使用的位置(表列的頂端),而缓衝池3與〇則 不會文到影響,因爲有關裝置D的改變不會影響到各缓衝池 内容許的装置數目。假設裝置Ϊ要接著被存取,則三個緩衝 池A,B與C會轉換成圖4C中所示的組態。在此情況下,裝 置I移往緩衝池A内最近最常使用的位置。因爲裝置τ是從暫 時睡眠模式改變爲有作用模式,所以原來是緩衝池Α内最近 取少使用之裝置的裝置C被移往緩衝池B内最近最常使用的 位置以便維持緩衝池A内有作用裝置的最大可容許數目。類 似地,因爲裝置C被從有作用模式改變爲待命模式,緩衝池 B内最近最少使用的裝置(即裝置H)被從緩衝池b踢出來並 扣除地移往緩衝池C以便維持缓衝池B内裝置的最大可容許 數目。所以圖4C代表三個緩衝器A,B與C在對應裝置已經 改變成其適當操作模式之後的緩衝池表示法。 圖5A-5C舉例説明當MCU 111以第一種模式操作(即記憶 裝置應在有作用或者待命二種模式之一下操作)時三個緩衝 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 ·. 477928 A7 ____B7__ 五、發明說明(16 ) 池A,B與C之組態與維護範例。在此範例中,設緩衝池A的 大小最大爲4,這表示在任何時點上容許最多有四個裝置處 於有作用模式下。緩衝池B未使用。同時在此範例中假設系 統内有12個標示爲A到L的記憶裝置。 圖5 A顯示在系統操作的過程中某時點上三個緩衝池a,B 與C的組態。在此階段中,如圖5A中所示,裝置A-D呈現在 緩衝池A内,所以假設爲處於有作用模式下。裝置e_ l以扣 除方式呈現於緩衝池C内(即因爲這些裝置未呈現在緩衝池a 内,所以它們應該是在待命模式下)。再次,在此範例中, 列在緩衝池A頂端的裝置(譬如圖5 A中的裝置A)被視爲最近 取苇使用的裝置而列在緩衝池A底端的裝置(譬如圖5 A中的 裝置D)被視爲最近最少使用者。使用圖5 a中所示的緩衝池 表示法,三個緩衝池A,B與C在對裝置D内一位置讀取或寫 入之後會被轉換成圖5B中的那些緩衝池組態。代表裝置^ 的“ D”標記會移往緩衝池a内最近最常使用的位置(表列的 頂端),而緩衝池6與(:不受影響,因爲有關裝置D的改變不 影響緩衝池A内容許的裝置數目。假設裝置I接著要被存 取’則二個緩衝池A,B與C會被轉換成圖5 C中所示的組 態。在此情況下,裝置I被移往緩衝池A内最近最常使用的 位置。因爲裝置I從待命模式改變爲有作用模式,所以原來 是緩衝池A内最近最少使用之裝置的裝置c被踢出緩衝池a 並被以扣除方式移往緩衝池C以便維持緩衝池A内有作用裝 置的最大可容許數目。所以圖5C表示三個緩衝池a,B與C 在對應裝置已經被改變成其適當操作模式之後的緩衝池表 -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -------------裝--- (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 五、發明說明(17 ) 示法
如上文的説明,爲了 Y 全之間的平衡,需以=能、功率消耗及熱量要 下而讓其## W 記憶裝置今有作用模式 七…广 低功率狀態(譬如待命或暫時睡眠模 在各功_下操作之記憶裝置數 有二ΪΓ 力率消耗與熱量產生位準,所以維持 ’叩&暫時睡眠缓衝池的大小於某初始門限限 j以維持系統效能、功率消耗與熱量產生之㈣某種平 衡“艮有用。傳統上,各缓衝池内容許的裝置最大數目係 t用系統则s在啓動或重輯組態或指定並在系統操作過 私期間4持不交。此種靜態且無彈性的緩衝池組態雖然提 供效能與㈣消耗之間的初始系統平衡,其對平衡系統效 能需求與系統功率和熱量消散需求方面並不具效果與效 率。這是因爲在系統操作過程期間會發生各種不同的事件 與操作h況需要改變初始緩衝池組態以使系統繼續適當、 安全2且有效率地操作。換言之,傳統緩衝池組態與控制 方法典法應付電腦系統操作的動態本質與可靠度需求,因 爲系統熱度環境或系統使用度強度的改變可能需要由緩衝 池管理器33 1控制的記憶裝置操作模式改變。在許多種不同 情沉下’能夠根據各種外部刺激或操作情況變化而在系統 操作期間改變緩衝池大小會很有用,因爲緩衝池大小被用 來維持系統效能、系統功率消耗與熱量產生之間的適當平 衡。舉例來説’系統過熱可被用來觸發將某些有作用模式 下的記憶裝置置於暫時睡眠模式下以便降低記憶裝置產生 -20- 度適用中國國家標準(CNS)A4規格(210 X 297公釐)
----i i , (請先閱讀背面之注意事項再填寫本頁) · · 477928 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(18 ) 的煞量。此外,緩衝池大小可能因應於一肇因於某種電力 失效或耗盡而使系統由較低電力來源(譬如電池)供電操作 的指示而改變。而且,缓衝池大小可能因爲諸如系統使用 者數目變化等其他系統操作特性變化而需要改變。 如上文所説明,緩衝池組態傳統上在系統操作期間不會 被改久,因爲操作期間緩衝池大小的改變會產生很大的複 雜度。14是因爲須有適當的指令發送給RDRAM裝置以將其 從一種狀態轉變成另一種狀態,此外還要將用來維護記憶 裝置操作模式或功率狀態的暫存器内之値移動或更新。這 對指令而言是必要的因爲記憶裝置的狀態要匹配反應在 MCU 111内的狀態。本發明解決此問題的方法是利用由更 新單元3 11執行的更新作業之特性,該更新作業要求記憶裝 置以規律的時間間隔移入已知的功率狀態。更明確地説, 為了執行更新作業,所有記憶裝置在更新要求封包發送給 它們之前被有作用化(即轉換成有作用模式)。更新單元M i 在執行週期性更新作業時一般會在更新完成的當下要求該 等裝置被封包產生器32丨儲回到其被有作用化之前的狀態。 、圖ό顯示用以執行一般更新作業之處理程序的一種具體實 例之狀態圖,該圖反映存在更新單元3 U與封包產生器i 内之€憶裝置狀態。更新單元3丨丨在區塊6〇丨處進入一等待 狀態。當用來記綠諸更新之間時間間隔的更新計數器達到 一預疋目標數目時,更新單元3 11就啓動更新作業。在區塊 611處’啓動一開始更新作業之更新要求。如上文所述,更 新單凡藉著發送一唤醒或有作用.化所有記憶裝置的要求到 -21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------ L---I I · I I I--lit--II —---- (請先閱讀背面之注意事項再填寫本頁) 477928 A7B7 五、發明說明(19 ) 封包產生器321並由封包產生器32丨發出適當的封包到記憶 裝乂開七更新作業。在區塊6 21處,啓動一唤醒所有記憶 裝置的要求。因應於一指出所有裝置均已經被有作用化之 4號’ 一更新所有記憶裝置的要求在區塊63 1處啓動。因應 於一指出所有裝置均已經被更新之信號,在區塊641處啓動 一信號使在有作用化之前處於暫時睡眠模式下乏裝置暫時 睡眠。當諸裝置已經被儲回其有作用化之前的狀態之後, 更新單元3 11在區塊6〇 1處重新進入等待狀態以等待下一個 更新週期。 爲了讓功率控制緩衡池能做動態組態(即在系統操作期間 改變緩衝池的大小),本發明修改上述的更新處理程序以使 所有裝置在更新處理程序的尾端被置於譬如暫時睡眠模式 的某一模式下而不僅使有作用化之前爲暫時睡眠模式的裝 置暫時睡眠。此種方法讓緩衝池管理器33丨能於系統操作過 程期間希望做緩衝池重組態時在,更新作業完成的當下簡單 地重置其緩衝池。在一種具體實例中,被修改的更新處理 程序被來自緩衝池管理器331之需要重定或重組態緩衝池的 要求啓動。在一種具體實例中,當所有裝置均在經修改之 更新處理程序的末端被設爲暫時睡眠模式時,封包產生器 321與更新單元以信號通知緩衝池管理器331指出諸緩衝池 現在可被重組態或重初始化。一旦諸緩衝池已經被重組態 或重初始化,緩衝池管理器331就可重新開始其一般作業, 因爲其能夠在諸裝置的狀態爲已知之後維護諸緩衝他。 圖7顯示因應於一重組態或重定功率控制緩衝池大小之要 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) ----------丨^||^ *裝i丨 (請先閱讀背面之注意事項再填寫本頁) 訂: ;# 經濟部智慧財產局員工消費合作社印製 477928 A7
五、發明說明(2〇) 經濟部智慧財產局員工消費合作社印製 求而做經修改的更新處理裎庠的 _ 3 ^ 枉序的一種具體實例之狀態圖。 更新單元3 1 1在區塊70 1進入签姓处处 上 、入寺待狀悲。當被用來記錄諸更 新之間的時間間隔之更新計數哭碴糾 益— 人〜邛数斋達到一預定目標數目時, 更新單元311就啓動更新作業。在區塊711處啓動—開始更 新作業之更新要求。如上文所述,更新單元開始更新作業 的方法是發送-唤醒或有作用化所有記憶裝置的要求到封 包產生器321,並由封包產生器⑵發出適當的封包給記憶 裝置。在區塊721處啓動一唤醒所有記憶裝置的要求。因應 於一指出所有裝置均已經被有作用化的信號,在區塊731處 f動一更新所有記憶裝置的要求。在本範例中假設緩衝池 管理器已經啓動重定緩衝池大小的要求。因爲已經啓動一 重定緩衝池大小的要求,所以處理程序不是前進到區塊741 將有作用化之前處於暫時睡眠模式的裝置狀態儲回,而是 前進到區塊75 1在更新結尾處使所有記憶裝置暫時睡眠並在 所有裝置均已經被置於暫時睡眠狀態時以信號通知緩衝池 斂理益。然後處理程序在區塊7 〇 1處再進入等待狀態以等待 次一個更新循環。如上文所述,動態緩衝池組態可藉著修 改更新處理程序而達成。圖8A- 8B顯示因應於一重定緩衝池 大小之要求的三個緩衝池A,B與C之組態的一種範例。在 此範例中,有作用緩衝池被重定大小爲1且待命緩衝池也要 被重定大小爲1。圖8A顯示三個緩衝池在完成重定緩衝池大 小之要求詩的狀態。如圖8B中所示,緩衝池A (有作用緩衝 池)與緩衝池B (待命缓衝池)是空的且所有記憶裝置均呈現 在緩衝池C (暫時睡眠缓衝池)内.。緩衝池管理器現在可以 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) * 裝·-------訂--1------ (請先閱讀背面之注意事項再填寫本頁) 477928 A7 —--~--2Z____—— 五、發明說明(21 ) 重新開始其正常作業以根據諸緩衝池新的大+維護諸緩衝 池0 圖9顯示用以動態改變用I維護並控制記憶裝置操作模式 之功率控制缓衝池大小之裝置的一種具體實例的區塊圖。 在種具體實例中,功率控制單元93 1與DRAM控制單元941 包含於一採用此處所述之本發明的敎導以動態重定功率控 制緩衝池大小的記憶體控制單元921内。在一種具體實^ 中,功率控制單元93 1包含一負責維護並控制功率控制緩衝 池大小及C憶裝置操作模式的緩衝池管理單元(即緩衝池管 理器)。在一種具體實例中,DRAM控制單元941的功能是控 制以记憶裝置爲標的的各種記憶體交易並且執行諸如上文 所述 < 更新及校準作業等各種維護作業。在一種具體實例 中’ DRAM控制單元941包括類如圖3中所述之更新單元及封 包產生器。一個或更多個處理器單元(譬如cpu)連接至功率 控制單元931以發送重定緩衝池大小之要求。如上文所説明 者’可能在系統操作過程期間需要或最好因應於諸如系統 熱度環境或系統使用度位準改變等系統作業與情況的各種 支化而改變功率控制緩衝池的大小以便維持系統效能、功 率消耗及熱產生要求等因素之間的平衡。當檢測到這種變 化時’處理器911啓動一重定功率控制缓衝池大小之要求給 功率控制單元93 1。在一種具體實例中,因應於接收到重定 緩衝池大小之要求,功率控制單元93 1内的緩衝池管理器將 啓動一要求給DRAM控制單元941以停止服務記憶體交易直 到所有的DRAM均已經更新爲止。如上文所述,在此情況下 -24- 本紙張尺度適用中關家標準(CNS)A4規格(21Q χ 297公爱) (請先閱讀背面之注意事項再填寫本頁) -·裝 . 經濟部智慧財產局員工消費合作社印製 A7
經濟部智慧財產局員工消費合作社印製 477928 五、發明說明(22 ) 緩衝池管理器也將對DRAM控制單元95 i指出已經戌動一重 定缓衝池大小的要求且從錢所有記憶$置在更^完成的 當下暫時睡眠。更明確地説,DRAM控制單元941將執行上 文所述之經修改的更新處理程序以使所有記憶裝置在更新 完成的當下被置於一已知狀態(譬如暫時睡眠模式)下。功 率控制單元931内的緩衝池管理器接著將在從Dram控制單 元941接收到一指出所有記憶裝置已經被更新且被置於某一 狀態(譬如暫時睡眠模式)下的時候用新的大小重新初始化 諸缓衝池。在重新初始化諸緩衝池之後,緩衝池管理器現 在可重新開始其正常作業以使用對應於從處理器9ιι接收到 的要求之新的緩衝池大小維護並控制諸緩衝池。在一種具 體實例中,處理器9H可用重定缓衝池大小之要求供應指/出 新大小之資訊。在另一種具體實例中,新大小之資訊可被 預先儲存且緩衝池管理器可判斷從處理器91丨接收到之要求 型式要使用哪些新大小。 藉著應用可動怨組悲功率控制緩衝池之本發明的敎導, 系統軟體或程式可被修改或設計以如圖9中所示般監督系统 熱量狀況並產生對功率控制單元適當的要求在必要時改變 緩衝池的大小來使系統在一安全的溫度範圍内操作。然而 由熱引發之錯誤可能讓系統無法正常操作並從而會讓系統 軟體沒有機會矯正任何潛在的損壞狀況。更明確地説,系 統軟體可能無法足夠快速地反應或者其本身就可能因爲熱 度問題而無法操作。因爲這樣,就存在一種需要要能在沒 有系統軟體介入下動態改變功率控制緩衝池的大小。爲了 -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------AWI I ^ --------—----- (請先閱讀背面之注意事項再填寫本頁) 477928 A7 B7 五、發明說明(23 ) (請先閱讀背面之注意事項再填寫本頁) 解決此問題,本發明之敎導可被利用以提供一種機制讓記 憶體控制器以一種可組態方式因應於各種熱狀況在沒有系 統軟體介入下快速地壓下記憶裝置的功率消耗位準。在一 種具體實例中,上述的緩衝池管理器可被連接以接收一指 出已經檢測到熱狀況超過某門限位準(譬如熱過載)的信 號。指出此種熱過載狀況之信號可來自負責在零件或系統 位階監督熱狀況的外部硬體或熱感測器。此外,指出熱過 載狀況之信號也可來自其他監督記憶裝置本身熱狀況的硬 體。在一種具體實例中,兩種狀況中的任一種均可促成系 統硬體回應以改變功率控制緩衝池的大小到某安全値以便 快速地降低記憶系統之功率消耗位準。在一種具體實例 中’緩衝池的安全大小値可由系統軟體提供並儲存在暫存 器内。譬如,指出有作用、待命、與暫時睡眠緩衝池大小 之資訊可由系統軟體提供並儲存在可被緩衝池管理器存取 之暫存器内。當檢測到熱過載狀況時,緩衝池管理器會根 據儲存在暫存器内的安全値重定諸緩衝池大小以降低記憶 裝置的功率消耗位準到被視爲安全的位準。被視爲安全之 緩衝池大小當然可根據系統組態、在不同功率狀態下之記 憶裝置的功率消耗位準、熱過載狀況嚴重的程度等因素而 經濟部智慧財產局員工消費合作社印製 變化。此外,不同位準的安全大小値可針對不同的系統事 件或其變化而提供。 圖10顯示因應於各種系統事件在沒有系統軟體介入下動 態改變功率控制緩衝池大小之裝置的一種具體實例之區槐 圖。在一種具體實例中,緩衝池管理器i020負責在沒有系 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) 477928 經濟部智慧財產局員工消費合作社印製 A7 _____B7 五、發明說明(24 ) 統軟體介入下控制功率控制緩衝池的大小。在一種具體實 例中,利用一個或更多個暫存器儲存被視爲安全的大小之 缓衝池大小’該等大小値被缓衝池管理器1〇2〇在需要因應 於由OR閘103 0之輸出信號指出的某些事件而重定諸緩衝池 大小時使用。在一種具體實例中,安全大小或其任何變化 可由系統軟體提供或規劃。在一種具體實例中,〇R閘1 〇3 〇 的輸入可來自兩個不同的來源。OR閘兩個輸入中的一個輸 入可來自負責在零件位階監督某些零件的熱狀況或在系統 位階監督系統的熱狀況之某些硬體裝置。0][1閘1030的另一 個輸入在一種具體實例中來自負責監督記憶系統的熱狀況 之熱感測器或硬體裝置。在一種具體實例中,OR閘1 〇 3 〇之 輸出信號被用以對緩衝池管理器1020指出已經檢測到一熱 過載狀況。因應於OR閘1030之輸出信號,緩衝池管理器 1020啓動一對DRAM控制器1〇4〇之要求要如上文所述般使用 儲存在暫存器1010内之安全大小的値重定諸緩衝池大小。 圖11顯示因應於來自處理器的重定大小要求(如圖9中所 示)或因應於由硬體檢測到的指出熱過載狀況之信號(如圖 10中所示)而動態改變功率控制緩衝池大小之裝置的一種具 體實例的區塊圖。在此具體實例中,不論是從處理器丨丨1〇 接收到的重定大小要求或來自OR閘1130之信號均將觸發缓 衝池管理器1120產生一對DRAM控制器1140的要求要如上文 所述般使用經修改的更新處理程序重定諸緩衝池的大小。 如上文所説明者,若處理器啓動重定大小的要求,則新的 大小値可在要求的時候由處理器111〇提供。新的大小値也 -27- 本紙張尺度適用中國國家標準(CNS)A4規格咖x 297公髮) " " — — ill---1 —Awl I -1---1 — ^ 011----1 (請先閱讀背面之注意事項再填寫本頁) 477928 A7 B7 五、發明說明(25 ) (請先閱讀背面之注意事項再填寫本頁) 可預先儲存並由緩衝池管理器·根據從處理器⑴〇接收 到的要未型式而決定。若。尺閘1130之輸出以信號通知一埶 過載狀況,則要使用的安全大小値可從暫存器ιι〇5讀回。 在-種具體實例中,暫存器11()5可㈣統軟體規劃。所以 在此組態中,緩衝池管理器1120可因應來自處理器ιιι〇之 重定大小要求或因應來自⑽閘1130指出熱過載狀況之信號 而動態改變諸緩衝池的大小。 經濟部智慧財產局員工消費合作社印制π 圖12顯示因應來自處理器或其他系統單元之重定大小要 求以動態改變功率控制緩衝池大小之方法的一種具體實例 的流程圖。方法1200開始於區塊1201並前進到環路12〇5。 在環路1205處,緩衝池管理器等待來自處理器之重定緩衝 池大小的要求。當從處理器接收到一重定大小之要求時, 緩衝池管理器前進走出環路1205以在區塊12〇9處啓動對 DRAM控制器之重定諸緩衝池大小之要求。在環路I: 1 3處, DRAM控制器當到達記憶裝置更新時間時前進走出等待環路 1213。在區塊1217處,因應於由緩衝池管理器產生的重定 大小要求,·執行上文所述的一種經修改之更新處理程序以 在更新的結尾將所有記憶裝置置於某一操作模式或功率狀 態(譬如暫時睡眠模式)下。在一種具體實例中,經修改的 更新處理程序包括有作用化所有記憶裝置、更新所有記憶 裝置、及在所有記憶裝置均被更新之後將之置於暫時睡眠 狀態。在區塊1221處,諸缓衝池被緩衝池管理器在接收到 一指出所有記憶裝置均已經被置於某一已知操作模式或功 率狀態(譬如暫時睡目民模式)下的信號時重新初始化。然後 -28- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477928 A7 ____B7_—_ 五、發明說明(26 ) 該方法前進到區塊129 1處結束。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖1 3顯示因應於系統事件在沒有軟體介入下動態改變功 率控制緩衝池大小之方法的一種.具體實例的流程圖。方法 1300開始於區塊1301並在環路1305處進入一等待狀態。若 檢測到一指出熱過載狀況的信號,則該方法前進走出環路 13 05以在區塊1309處產生重定諸緩衝池大小到安全大小値 的要求。在環路13 13處,DRAM控制器在到達記憶裝置更新 時間時前進走出等待環路1313。在區塊13 17處,因應於由 缓衝池管理器產生之重定大小要求,執行上文所述之經修 改的更新處理程序以在更新作業的結尾將所有記憶裝置置 於某一操作模式或功率狀態(譬如暫時睡眠模式)下。在一 種具體實例中,經修改的更新處理程序包括有作用化所有 έ己憶裝置、更新所有記憶裝置、並在所有記憶裝置均已經 被更新之後將之置於暫時睡眠模式下。在區塊13 3 1處,當 接收到一指出所有記憶裝置均已經被置於某一已知操作模 式或功率狀態(譬如暫時睡眠模式)下的信號時,諸緩衝池 被緩衝池管理器使用對應於被檢測到之熱過載狀況的安全 大小値重新初始化。如上文所述般,在一種具體實例中因 應於熱過載狀況或其變化而使用的安全大小値可由系統軟 體規劃且儲存在一可被緩衝池管理器存取的暫存器内。然 後該方法前進到區塊丨39丨結束。 圖14顯示因應於從處理器接收到重定大小之要求(如上文 中對圖12之描述)或因應於一由硬體檢測到指出熱過載狀況 之信號(如上文中對圖13之描述)而動態改變功率控制緩衝 • 29 - 本紙張尺度適用中國國家標準(CNS)A4規格⑵Q χ ϋ髮) --— --: 477928 五、發明說明(27 ) 池:小的万法〈一種具體實例的流程圖。方法1400開始於 ,塊_並前進至判斷區塊。在判斷區塊刚處,若 (請先閱讀背面之注意事項再填寫本頁) 沒有檢測到熱過載狀況則学古、本义 〜队/九,則S万法則進到判斷區塊14〇9。 否則,該方法即前進s,| F 2 , ^ 璉則£塊1413。在判斷區塊14〇9處,若 沒有來自處理器的重定大小要求,則該方法繞回到判斷區 塊U05。否則該方法即前進到區塊⑷3。在區塊:^處, 緩衝池管理器啓動-重定大小要求。在環路i4i7處,dram 控制器在到達記憶裝置更新的時候時前進走出等待環路 1417。在區塊1421處,因應於由緩衝池管理器產生之重定 大小要求’執行如上文所述之經修改的更新處理程序以將 所有記憶裝置在更新作業的結尾置於某一操作模式或功率 狀態(譬如暫時睡眠模式)下。在一種具體實例中,經修改 之更新處理程序包括有作用化所有記憶裝置、更新所有記 憶裝置、及在所有記憶裝置均已經被更新之後將之置於暫 時睡眠狀態下。在區塊1431處,當接收到一指出所有記憶 裝置均已經被置於某一已知操作模式或功率狀態(譬如暫時 睡眠模式)下的信號時,諸缓衝池被緩衝池管理器使用對應 於觸發該重定大小要求之狀沉的新大小値重新初始化。若 重定大小要求是由處理器觸發,則要使用的新大小値可由 經濟部智慧財產局員工消費合作社印製 處理器在處理益啓動該要求時提供或預先儲存並由緩衝池 管理器根據從處理器接收到的要求型式決定。如果重定大 小要求是由指丨熱過載狀況之信號觸發的,則對應於被檢 測到之熱過載狀況的安全大小値被緩衝池管理器使用以重 新初始化諸緩衝池。如上文所述者,在一種具體實例中, -30- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477928 五、發明說明(28 因應於熱過載狀況或其變化而使用之 文·王大小値可+ & 軟體規劃並儲存在可被緩衝池管理哭户、 田糸、、死 ^ &二,丄^ ^ ______ / °。<予取&暫存器内 後該方法前進到區塊1491結束 然 上文藉著較佳具體實例描述本發明。但很产姑 本技術領域者可以藉助上文的敘述而輕易彳曰α心的是精於 案、修改、變體與使用方法Λ 于到許多袄△、 多替代 •-----------裝 i -------訂-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -31 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐>

Claims (1)

  1. 477928 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1· 一種用以動態改變功率控制緩衝池大小之方法,該功率 控制緩衝池被用以管理記憶系統内之記憶裝置的功率消 耗’該方法包括: 接收一改變功率控制缓衝池大小之要求; 將a憶裝置在其週期性更新循環中被更新之後置於某 一操作模式下;及 因應於一指出該等記憶裝置均已經被置於該某操作模 式下的信號而根據一配合該要求之新大小値改變功率控 制緩衝池的大小。 ' 2·如申請專利範圍第1項之方法,其中該改變功率控制缓 衝池大小之要求由一處理器單元啓動。 3·如申請專利範圍第1項之方法,其中該改變功率控制緩 衝池大小之要求由一控制裝置產生的信號啓動。 4.如申請專利範圍第3項之方法,其中該由控制裝置產生 的信號被用以指出一超過一預定門限値的熱狀況。 5·如申請專利範圍第3項之方法,其中該控制裝置是監督 記憶裝置的熱狀況之熱感測器。 6·如申請專利範圍第3項之方法,其中該控制裝置是監督 其他裝置的熱狀況之熱感測器。 7. 如申請專利範圍第1項之方法,其中該接收作業包括: 從一處理器接收該改變功率控制緩衝池大小之要求。 8. 如申請專利範圍第1項之方法,其中該接收作業包括: .檢測來自一熱控制單元指出記憶系統以外之熱過載狀 況的信號。 -32- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1_1 H ϋ f RMfi ·1 n IB8 CB ΡΒΛ. t·裝—i •訂 -------- ·· (請先閱讀背面之注意事項再填寫本頁) 、 477928 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 9·如申請專利範圍第丨項之方法^中該接收作業包括: 測來自一熱控制單元指出記憶系統之溫度已經超過 一門限位準之信號。 、 10·如申请專利範圍第i項之方法,其中該將記憶裝置置於 某操作模式下的作業包括: 執行一週期性更新循環,包括: 有作用化該等記憶裝置; 在該等記憶裝置均已經有作用化之後更新該等記憶 裝置;及 在·該等記憶裝置均已經被更新之後將該等記憶裝置 置於該某操作模式下。 11·如申凊專利範圍第1項之方法,其中該改變功率控制緩 衝池大小之作業包括: 更新功率控制緩衝池以反映該等記慎裝置已經被置於 該某操作模式下;及 將功率控制緩衝池的大小改變成配合接收到之要求的 新大小被。 12·如申請專利範圍第丨項之方法,其中該某操作模式是暫 時睡眠模式。 13.如申請專利範圍第2項之方法,其中該新大小値係由處 理器連同該要求提供。 14·如申請專利範圍第2項之方法,其中該新大小値被預先 像存。 、15.如申請專利範圍第3項之方法,其中該新大小値被在一 -33 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝-------^----訂 ---------Aw (請先閱讀背面之注意事項再填寫本頁) ^//^28 A8 B8 C8 D8 、申晴專利範圍 櫧存單元内維護。 16·如申請專利範圍第15項之方法,其中該儲存單元包括一 個或更多個暫存器。 種用以動怨改變功率控制緩衝池大小的裝置,該功率 控制緩衝池被用以管理記憶系統内記憶裝置的功率消 耗’該記憶裝置具有有作用操作模式與無作用操作模 式,該裝置包括: … 接收邏輯電路,用來接收一改變功率控制緩衝池大小 之要求; 特殊的更新邏輯電路,用來因應於改變功率控制緩衝 池大小之要求而將記憶裝置在其週期性更新循環中被更 新之後置於無作用操作模式下;及 更新邏輯電路,用來在記憶裝置已經被更新並置於無 作用操作模式之後將功率控制緩衝池的大小改變成一配 合該要求之新大小值。 18· —種用以動態改變功率控制緩衝池大小之裝置,該功率 控制緩衝池被用以管理記憶系統内記憶裝置的功率消 耗,該裝置包括: 經濟部智慧財產局員工消費合作社印製 請 先 閱 讀 •背 面 之 注 意 項# 再▼ 填1 !裝 頁I I I I I I I 訂 用以接收一改變功率控制緩衝池大小之要求的裝置; 用以將記憶裝置在其週期性更新循環中被更新之後置 於某一操作模式下的裝置;及 用以因應於一指出該等記憶裝置已經被置於該某操作 模式下的信號而根據一配合該要求之新大小值改變功率 控制緩衝池的大小之裝置。 -34 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 477928 A8 B8 C8 D8 六、申請專利範圍 19. 一種用以動態平衡一包含多重動態隨機存取記憶體 ( DRAM)裝置的·記憶系統之效能與功率消耗位準的装 置,該等多重動態隨機存取記憶體裝置具有至少兩種不 同的第一與第二操作模式,該第一操作模式對應於較該 第二操作模式爲高的效能與功率消耗位準,該裝置包 括: 維護邏輯電路,用以根據一第一數字維護一第一表 列,該第一表列指出哪些動態隨機存取記憶體裝置是在 第一操作模式下,該第一數字指出被容許處於第—操作 模式下.之動態隨機存取記憶體裝置的最大數目; 接收邏輯電路,用以接收將該第一數字改變成_新信 的要求;及. 更新邏輯電路,用以因應於改變該第一數字之要求而 更新該第一表列與該第一數字。 20· —種用以動態平衡一包含多重動態隨機存取記憔髀 (DRi\M)裝置的記憶系統之效能與功率消耗位準的4己卜、 體控制器,該等多重動態隨機存取記憶體裝置具有至: 兩種不同的第一與第二操作模式,該第一操作模式對夕 經 濟 部 智 慧 財 產 局 員 工 消 費 合 h 社 印 製 於較該弟一操作模式爲南的效能與功率消耗位準,— 憶體控制器包括: ^ 更新邏輯電路,用來週期性地更新該等多重動態产、 存取記憶體裝置;及 〜见機 .緩衝池官理器,用來控制該等多重動態隨機存取 體裝置的效能與功率消耗位準,包括: 〜 -35- 本紙張尺度適用中國國豕標準(CNS)A4規格(21〇 X 297公爱 477928 六、申請專利範圍 ,維護邏輯電路,心根據—第—數字維護―第一表 列’孩第-表列指出哪些動態隨機存取記憶體裝置是在 ^-操作模式下,該第—數字指出被容許處於第一操作 模式下之動態隨機存取記憶體裝置的最大數目. 接收邏輯電路,用以接收將該第一數字改變成一新 値的要求;及 更新j輯電路,用以因應於改變該第一數字之要求 而更新該第一表列與該第一數字。 21· -種用以動態平衡_包含多重動態隨機存取記憶體 (DRAM)裝1的記憶系統之效能與功率消耗位準的系 統,該等多重動態隨機存取記憶體裝置具有至少兩種不 訂 ,的第-與第二操作模式,該第一操作模式對應於較該 第二操作模式爲高的效能與功率消耗位準,該系統包 括: 處理器;及 連接至該處理器之記憶體控制器,該記憶體控制器包 括·· . 更新邏輯電路,用以週期性地更新該等多重動態隨 機存取記憶體裝置;及 緩衝池管理器,用以控制該等多重動態隨機存取記 憶體裝置的效能與功率消耗位準,包括·· ‘ 維護邏輯電路,用以根據一第一數字維護一第— 表列,該第一表列指出哪些動態隨機存取記憶體裝置是 在第一操作模式下,該第一數字指出被容#處於第一操 -36- 477928 8888 ABCD 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 作模式下之動態隨機存取記憶體裝置的,最大數目; 接收邏輯電路,用以接收將該第一數字改變成— 新値的要求;及 更新邏輯電路,用以因應於改變該第一數字之要 求而更新該第一表列與該第一數字。 22· —種用以動態平衡一包含多重動態隨機存取記憶體 (DRAM)裝置的記憶系統之效能與功率消耗位準的系 統,該等多重動態隨機存取記憶體裝置具有至少兩種不 同的第一與第二操作模式,該第一操作模式對應於較該 第二操作模式爲高的效能與功率消耗位準,該系統包 括: 處理器’用以啓動一要求要改變被容許處於第一操作 模式下之動態隨機存取記憶體裝置的數目; 熱控制單元,用以產生一指出一熱狀況超過—熱門限 値的信號;及 連接至該處理器與該熱控制單元之記憶體控制器,該 記憶體控制器包括: ° 更新邏輯電路,用以週期性地更新該等多重動態隨 機存取記憶體裝置;及 〜 緩衝池管理器,用以控制該等多重動態隨機存取記 憶體裝置的效能與功率消耗位準,包括: 維護邏輯電路,用以根據一第一數字維護—第一 表列,該第一表列指出哪些動態随機存取記憶體裝置是 在第一操作模式下,該第一數字指出被容許處於第一操 — — — — — —— — —— I —Aw I » I ί l· I I I ^ - — — — 111! (請先閱讀背面之注音P事項再填寫本頁) 37- 477928 A8 B8 C8 D8 六、申請專利範圍 作模式下之動態隨機存取記憶體裝置的最大數目; 接收邏輯電路,用以接收將該第——數字改變成一 新値的要求; 檢測邏輯電路,用以檢測指出該熱狀況之信號; 及 更新邏輯電路,用以因應於來自該處理器的要求 或指出該熱狀況的信號而更新該第一表列與該第一數 字0 (請先閱讀背面之注意事項再填寫本頁) l·裝 I I I I · ϋ —ϋ ϋ «ϋ «ϋ ·ϋ n I - 經濟部智慧財產局員工消費合作社印製
    本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐)
TW089112861A 1999-06-29 2000-07-13 Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices TW477928B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/342,347 US6330639B1 (en) 1999-06-29 1999-06-29 Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices

Publications (1)

Publication Number Publication Date
TW477928B true TW477928B (en) 2002-03-01

Family

ID=23341440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112861A TW477928B (en) 1999-06-29 2000-07-13 Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices

Country Status (9)

Country Link
US (1) US6330639B1 (zh)
EP (1) EP1192525B1 (zh)
KR (1) KR100417835B1 (zh)
CN (1) CN1191512C (zh)
AU (1) AU5048300A (zh)
DE (1) DE60031404T2 (zh)
HK (1) HK1042362A1 (zh)
TW (1) TW477928B (zh)
WO (1) WO2001001230A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8234650B1 (en) * 1999-08-23 2012-07-31 Oracle America, Inc. Approach for allocating resources to an apparatus
US6496894B1 (en) * 1999-10-19 2002-12-17 Intel Corporation Method for enforcing device connection policies
US6563746B2 (en) 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
JP4265850B2 (ja) * 2000-01-17 2009-05-20 富士通株式会社 移動体交換機、ホームメモリ・ノード装置および関門交換機
US6886105B2 (en) * 2000-02-14 2005-04-26 Intel Corporation Method and apparatus for resuming memory operations from a low latency wake-up low power state
US7039755B1 (en) * 2000-05-31 2006-05-02 Advanced Micro Devices, Inc. Method and apparatus for powering down the CPU/memory controller complex while preserving the self refresh state of memory in the system
US6691237B1 (en) * 2000-08-08 2004-02-10 Dell Products, L.P. Active memory pool management policies
US6516399B2 (en) * 2001-03-30 2003-02-04 Koninklijke Philips Electronics N.V. Dynamically configurable page table
FR2824650A1 (fr) * 2001-05-10 2002-11-15 Koninkl Philips Electronics Nv Systeme de traitement de donnees et procede de distribution d'acces a des memoires
US6820169B2 (en) * 2001-09-25 2004-11-16 Intel Corporation Memory control with lookahead power management
US6918060B2 (en) * 2001-10-31 2005-07-12 Intel Corporation Bounding data transmission latency based upon link loading and arrangement
US6880111B2 (en) * 2001-10-31 2005-04-12 Intel Corporation Bounding data transmission latency based upon a data transmission event and arrangement
US7103788B1 (en) * 2001-10-31 2006-09-05 Microsoft Corporation Selective suspension of bus devices
US6918001B2 (en) * 2002-01-02 2005-07-12 Intel Corporation Point-to-point busing and arrangement
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7260685B2 (en) * 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7003597B2 (en) * 2003-07-09 2006-02-21 International Business Machines Corporation Dynamic reallocation of data stored in buffers based on packet size
US7178086B2 (en) * 2003-09-17 2007-02-13 Hitachi Global Storage Technologies Netherlands, B.V. Direct partial update of CRC/ECC check bytes
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US20050125701A1 (en) * 2003-12-03 2005-06-09 International Business Machines Corporation Method and system for energy management via energy-aware process scheduling
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
US7752470B2 (en) * 2003-12-03 2010-07-06 International Business Machines Corporation Method and system for power management including device controller-based device use evaluation and power-state control
US7356665B2 (en) * 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
US7197652B2 (en) * 2003-12-22 2007-03-27 International Business Machines Corporation Method and system for energy management in a simultaneous multi-threaded (SMT) processing system including per-thread device usage monitoring
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7788461B2 (en) * 2004-04-15 2010-08-31 International Business Machines Corporation System and method for reclaiming allocated memory to reduce power in a data processing system
US7304905B2 (en) * 2004-05-24 2007-12-04 Intel Corporation Throttling memory in response to an internal temperature of a memory device
US20060080461A1 (en) * 2004-06-02 2006-04-13 Wilcox Jeffrey R Packet exchange for controlling system power modes
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7299372B2 (en) * 2004-08-05 2007-11-20 International Business Machines Corporation Hierarchical management for multiprocessor system with real-time attributes
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
US8140878B2 (en) * 2005-01-27 2012-03-20 Hewlett-Packard Development Company, L.P. Power conservation technique for blade computer systems
US8521855B2 (en) * 2005-09-27 2013-08-27 Intel Corporation Centralized server-directed power management in a distributed computing system
US7788513B2 (en) * 2006-08-29 2010-08-31 Hewlett-Packard Development Company, L.P. Method of reducing power consumption of a computing system by evacuating selective platform memory components thereof
US7505349B2 (en) * 2006-09-07 2009-03-17 Honeywell International Inc. Refresh sequence control for multiple memory elements
US7598166B2 (en) * 2006-09-08 2009-10-06 International Business Machines Corporation Dielectric layers for metal lines in semiconductor chips
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US8200999B2 (en) 2008-08-11 2012-06-12 International Business Machines Corporation Selective power reduction of memory hardware
CA2697991C (en) * 2009-04-01 2018-05-01 Accenture Global Services Gmbh System for monitoring the energy efficiency of technology components
KR101612111B1 (ko) * 2009-04-27 2016-04-14 삼성전자주식회사 전류 검출기를 포함하는 데이터 저장 장치
JP4962921B2 (ja) * 2009-08-26 2012-06-27 日本電気株式会社 コンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステム
US8352758B2 (en) * 2010-03-22 2013-01-08 International Business Machines Corporation Power bus current bounding using local current-limiting soft-switches and device requirements information
US8675444B2 (en) 2011-12-08 2014-03-18 International Business Machines Corporation Synchronized command throttling for multi-channel duty-cycle based memory power management
US9086882B2 (en) * 2012-08-07 2015-07-21 International Business Machines Corporation DRAM energy use optimization using application information
US9430434B2 (en) 2013-09-20 2016-08-30 Qualcomm Incorporated System and method for conserving memory power using dynamic memory I/O resizing
CN104575586B (zh) * 2013-10-15 2019-02-22 恩智浦美国有限公司 基于错误信息的存储器设备保持模式
US10599349B2 (en) * 2015-09-11 2020-03-24 Samsung Electronics Co., Ltd. Method and apparatus of dynamic parallelism for controlling power consumption of SSDs
CN110520929B (zh) * 2017-04-14 2022-07-22 华为技术有限公司 内存刷新方法、装置及计算机系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710903A (en) 1986-03-31 1987-12-01 Wang Laboratories, Inc. Pseudo-static memory subsystem
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5404543A (en) 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
JPH07105681A (ja) * 1993-10-07 1995-04-21 Mitsubishi Electric Corp 半導体装置
JPH07129287A (ja) * 1993-11-01 1995-05-19 Canon Inc コンピュータ装置
US5928365A (en) * 1995-11-30 1999-07-27 Kabushiki Kaisha Toshiba Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
JPH10269767A (ja) * 1997-03-19 1998-10-09 Mitsubishi Electric Corp 半導体装置
US5901103A (en) 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor

Also Published As

Publication number Publication date
DE60031404T2 (de) 2007-08-23
US6330639B1 (en) 2001-12-11
HK1042362A1 (en) 2002-08-09
EP1192525B1 (en) 2006-10-18
EP1192525A1 (en) 2002-04-03
AU5048300A (en) 2001-01-31
KR100417835B1 (ko) 2004-02-11
DE60031404D1 (de) 2006-11-30
CN1191512C (zh) 2005-03-02
CN1359485A (zh) 2002-07-17
WO2001001230A1 (en) 2001-01-04
KR20020025904A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
TW477928B (en) Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
US11176493B2 (en) Virtualizing external memory as local to a machine learning accelerator
EP3367212B1 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
TW394871B (en) System, apparatus, and method for managing power in a computer system
CN102789305B (zh) 推迟挂起
TWI537821B (zh) 對每一核心提供電壓及頻率控制之技術
US6657634B1 (en) Dynamic graphics and/or video memory power reducing circuit and method
TWI314291B (en) Bridges and methods for power management and traffic analyzing
KR100352045B1 (ko) 컴퓨터시스템에서전력소모를감소시키기위한방법및장치
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
TWI483265B (zh) 硬體動態快取電源管理
TWI238932B (en) Method and apparatus to control processor power and performance for single phase lock loop (PLL) processor systems
JP2006517315A (ja) プロセッサ電力状態を考慮するメモリコントローラ
TW201015318A (en) Performance based cache management
CN103455129A (zh) 计算机可读介质和计算处理装置
TW201011524A (en) Method and controller for power management
JP2014167780A (ja) 情報処理装置、動作状態制御方法及びプログラム
TWI236585B (en) A method, machine-readable medium, and apparatus for providing performance states
WO2014031384A1 (en) Power management of multiple compute units sharing a cache
TW594466B (en) Power management method for microprocessor
US9411663B2 (en) Conditional notification mechanism
EP3945424B1 (en) Memory power management method and processor system
US9317100B2 (en) Accelerated cache rinse when preparing a power state transition
JP2004102808A (ja) メモリ制御装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees