TW477055B - Improved ESD diode structure - Google Patents
Improved ESD diode structure Download PDFInfo
- Publication number
- TW477055B TW477055B TW089126223A TW89126223A TW477055B TW 477055 B TW477055 B TW 477055B TW 089126223 A TW089126223 A TW 089126223A TW 89126223 A TW89126223 A TW 89126223A TW 477055 B TW477055 B TW 477055B
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- circuit
- electrostatic discharge
- region
- power line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 244000309464 bull Species 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 210000004508 polar body Anatomy 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
477055 五、發明說明（1) 相關申請案的交互對照 ::二利申請案序號。9/466,41 1 ’標題為"雙向靜電‘ ，所丘同楹山在此 *R〇y A. C〇lclaser 及 David M. Szmyd 於本讓與本發明受讓人，其包含之標的相關 於本毛明專利申請案之標的。 發明背景 發明範圍 本么月係才曰一使用於保護電路以防靜電放電（E 0 )之裝 置，及更特別地係指一具有一降低電容之靜電放電二極體
先前技藝討論 图1表示雙保護以防靜電放電（ESD)之一般電路配置iQ〇 。受保護裝置係一電路丨丨0，其可製成於一積體電路或晶 片之半導體基材上。電路110之輸入115及輸出120係分 別連接於輸入及輸出墊片125、13〇，其依序連接於積體電 路或晶片之接腳。
典型地’電路110之輸入115及輸出120，經利用連接於 輸入/輸出墊片1 25、1 30及電源線之間之二極體Dl、D2、 D3、D4，使其受保護以防一靜電放電（ESD)。電源線包括 一接地匯流排1 3 5及一電源供給匯流排1 4 0，其係連接用於 提供一稱為Vcc正電壓之電壓源。 如習於此技者所習知，每一二極體Dl、D2、D3及D4係由 一P-N接面所製成，及可整合於包括受保護電路之相同晶 片或積體電路上。為保護以防正靜電放電，二極體Dl、D2
第5頁 477055 五、發明說明（2) 將它們的陽極（P-側）連接於電路丨丨〇之輸入115及輸出120 。二極體Dl、D2之陰極（N—側）係連接於具有正電壓Vcc £ 電源供給匯流排140。為保護以防負靜電放電，二極體!)3 、D4將它們的陰極（N-側）連接於電路丨丨〇之輸入丨丨5及輸出 120 ° —極體D3、D4之陽極（P—側）係連接於接地匯流排135 、。圖1表不二極體D1之陽極（p—側）為編號145及陰極（N—側） 為編號150。為習於此技者所明白，二極體〇1之討論係用 於圖不之目的’且其均可應用於所有的二極體D1—D4。 為習於此技者所習知，當逆向偏壓時，每一二極體（例 如，一極體D1)當陰極（N-側）150相對於陽極（P-極）為正極 時將遮斷電流，直到陰極電壓高到足以使之崩潰。在逆向 偏壓操作模式中，由陰極15〇流到陽極145之電流非常的低 且稱作漏電流。 - 當陽 模式稱 向偏壓 D1之順 陽極電 加。對 體D1進 態。高 增加時 一靜電 壓能上 極145或P-側相對於陰極丨5〇或卜側為正極時，操作 為順向偏壓。再者，電壓跨接於二極體D丨係稱為順 電壓，其係由陽極到陰極之電壓。如跨接於二極體 向偏壓電壓增加’從陽極1 4 5到陰極1 5 0之電流稱為 流’其將隨著圖4中曲線41 〇所示之電壓成指數性增 於一典型之矽二極體，此電流上升之效應切換二^ 入一臨限值或約0 · 7伏特之導通電壓7?之一開啟狀 於此導通電壓VT，換言之在開啟狀態，當電流有效 電壓將逐漸增加。注意在高電流條件之下，例如於 放電現象中，由於二極體之内阻，跨接二極體之電 升數伏特。 ％
第6頁 477055 五、發明說明（3) 如圖4曲線41 0所示，二極體D1-D4提供逆向方向一開路 或遮斷由陰極1 5 0流到陽極1 4 5之電流。當陽極1 4 5電壓高一 於陰極150電壓達到導通電壓VT時，二極體D1於順向方^ 打開，及提供一相當低之電阻路徑，為電流由陽極丨45或 P-側流到陰極150或N-側。 靜電放電現象能於一積體電路上任何接腳對之間產生任 一極性。因此，靜電放電保護必須由每一輸入/輸出接腳 ，提供到電源供給匯流排1 4 0及接地匯流排丨3 5二者，並提 供到所有輸入/輸出接腳。此外，靜電放電保護係需要用 於電源供給匯流排1 4 0及接地匯流排1 3 5之間之正及負極性 二者。對於輸入/輸出墊片，例如輸入墊片1 2 5，相對於接 地匯流排135之正靜電放電，靜電放電電流經過二極體D1 /’IL到電源供給匯流排1 4 0。接下來，此靜電放電電流透過 疋位於電源供給匯流排1 4 0及接地匯流排1 3 5之間之一夾持 結構1 5 5流到一接地匯流排1 3 5。對於輸入墊片1 2 5相對於 接地匯流排之一負靜電放電，靜電放電電流經過二極體D 3 流到接地匯流排1 3 5。 對於輸入/輸出塾片1 2 5、1 3 0，相對於電源供給匯流排 1 4 0之正靜電放電，靜電放電電流經過二極體D丨、D 2流到 電源供給匯流排1 4 0。對於輸入/輸出墊片i 2 5、1 3 〇，相對 於電源供給匯流排140之負靜電放電，其係相同於由電源 供給匯流排140，相對於輸入/輸出墊片125、130之正靜電 放電’靜電放電電流經過夾持結構1 5 5及二極體D 3、D 4流 到墊片。
第7頁 477055 五、發明說明（4) 對於輸入/輸出墊片125、130之間之一正靜電放電，籍 電放電電流經過二極體])丨流到電源供給匯流排丨4 〇，經過-電源供給夾持電路155流到接地匯流排135及經過二極體D4 。對於輸入/輸出墊片125、130之間之負靜電放電，靜電 放電電流經過二極體D2流到電源供給匯流排140，經過電 源供給夾持電路155流到接地匯流排135及經過二極體D3。 對於電源供給匯流排1 4 0及接地匯流排1 3 5之間之正靜電 放電’靜電放電電流通過電源供給夾持電路155。對於電 源供給匯流排1 4 〇及接地匯流排1 3 5之間之負靜電放電，靜 電放電電流通過一個或多個串聯二極體串列D1及D3或D2及 D4 〇 一般靜電放電保護配置1 0 0提供一用於許多情形之有效 保護計劃。然而，當逆向偏壓時，每一二極體])1、D 2、D 3 及D4提供一輸入/輸出訊號上一電容性負載，其能顯著地 ’特別在高頻時，降低電路11 0輸入及輸出訊號之性能。 如此，一般二極體之主要缺點係產生於正常（非靜電放電） 操作期間。在此情形，連接於輸入或輸出接腳或墊片1 2 5 、！35及電源線140之間之二極體Dl、D2，以及連接於接地 135及墊片125、135之間之二極體D3、D4係逆向偏壓，其 間一類比輸入訊號係偏壓於電源供給及接地之間。 每一二極體D1 -D4具有一相關於二極體P-N接面之電容， 其間之電容係根據面積及攙雜之結構。部份高頻輸入訊號 係經二極體而非預定路徑轉向到電路。減少二極體尺寸及 面積將減少電容，但它也減少靜電放電保護之位準，因靜
第8頁 477055 五、發明說明（5) 電放電保護之位準係根據二極體甲之電流密度。 因此，為維持靜電放電一所需之位準，其需要減少連^妾 於輸入/輸出線之電容性負載。 發明概論 本赉明目的係提供一有效減少一般靜電放電保護裝置之 問題之靜電放電（ESD)保護裝置。 、 .本發明經提供一靜電放電保護裝置，例如稱為一靜電放 電一極體其保護—電路’特別於高頻時，以防靜電放電
確，操作，使完成上述或其它"。靜電】電I β 四個緊鄰區域。第一區域及一 ρ 一型導電性之主道舰甘u 矛一域由一具有 域由-具有_Ν省番：戶斤製成’第二區域及-第四區 域係用於連接電¥ 〃之半導體基材所製成。當第四區 受保護電路之線時，、第-區域係用於連接 路一負H線日寺，第b :區=區域4係連接於接地線或電 圖式簡單說明 °°或係用於連接訊號端。 11明進一步之 相關附圖所作之考 ，將由下面詳細敘述及陳述 同之參考編；表工明較佳實施例， 及其中： 之、、且件而更容易得以明白； 圖1表示一般電路配置，其 表示-電路配置，其係：二=靜電放電(ESD); 極 '，使其受保護以防靜電敌V 發明靜電放電二 圖3表示如圖2所示更詳細 雷 〈带電放電二極體♦ — · 477055
圖4表不 般二極體及如本發明靜電放電二極體之順 向偏壓電流-電壓特性曲線圖； 、 圖5表示具有一電阻之靜電放電二極體之一實施例； 圖6表示如本發明具有一高增益區域之一靜電放電二極 體之另一實施例； 發明詳細說明 圖2表示一電路配置2〇〇，其間如圖1所示之二極體D1〜D4 ’由提供改良的靜電放電（ESD)保護之裝置所取代。特別 地’ 一極體Dl、D2、D3、D4分別地由雙端積體結構，稱為 靜電放電二極體21〇、215、220、225所取代。 靜電放電二極體21〇之陽極245及靜電放電二極體215之 陽極25 5分別連接於電路丨1〇之輸入丨15及輸出12〇。靜電放 電二極體210、215之陰極25 0、26 0係連接於電源供給匯流 排140 °再者，靜電放電二極體22〇之陰極27〇及靜電放電 二極體2 2 5之陰極280分別連接於電路11〇之輸入115及輸出 120。靜電放電二極體220、225之陽極2 6 5、275係連接於 接地匯流排1 3 5，其可經提供一電壓低於電源供給匯流排 1 4 0電壓之一匯流排所取代。如圖示地，電源供給匯流排 1 4 0之電壓係一正電壓v c c，及匯流排1 3 5係一接地匯流排 或例如提供一負電壓。 靜電放電保護係提供一類似於如圖1所示之一般電路配 置100之型式。例如，靜電放電裝置210、215分別保護電 路11 0之輸入11 5及輸出1 2 0，以防相對於接地匯流排1 3 5之 一正#電放電。特別地’來自輸入11 5相對於接地匯流排 477055 五、發明說明（7) 135之一正靜電放電之電流，其通過靜電放電二極體21〇到 電源供給匯流排140。同樣地，來自輸出12〇相對於接地-匯 流排135之一正靜電放電之電流，通過靜電放電二極體215 到電源供給匯流排1 4 0。接著，這些靜電放電電流經夾持 $構1 5 5通到接地匯流排1 3 5。夾持電路1 5 5係設計以吸收 靜電放電現象而不受破壞，或不容許跨接電壓增加到内部 電路11〇之其它裝置將會破壞之限制點。對於輪入115相對 於接地匯流排135之一負靜電放電，靜電放電電流經過靜 電放電二極體220流到接地或負電壓匯流排丨35。同樣地， 對於一輸出1 2 0相對於接地匯流排1 3 5之一負靜電放電，靜 電放電電流經過靜電放電二極體22 5流到接地或負電壓^ 流排1 3 5。 圖3更為詳細表示如圖2所示之靜電放電二極體2丨〇、2 i 5 、220、2 2 5之一，例如靜電放電二極體21〇。習於此技者 將瞭解到如圖3所示之靜電放電二極體21 〇之討論係用於圖 不之目的，及均可應用於如圖2所示所有的靜電放電二極 體210 、 215 、 220 、 225 。 如圖3所示，猙電放電二極體係一具有四區域Η。、π〇 、33 0、340之雙端PNPN裝置。第一及第三區域係經攙雜一 半導體基材，諸如矽所製成，以便它具有一卜型導電性。 為，於此，者所習知，矽基材可攙雜硼以達到p—型導電性 。第二及第四區域320、34〇係經攙雜 以便它具有型導電性，其切係例如携雜珅^成第 一及弟四區域310、340係連接於靜電放電二極體端，其間 第11頁 477055 五、發明說明（8) 第 區域3 1 〇係連接於陽極端2 4 5，及第四區域3 4 〇係連接 到陰極端2 5 0。 ， 對於如圖2-3所示之靜電放電二極體21〇、215，當第四 區域340或陰極2 5 0、2 6 0連接於正電源線丨4〇時，第一區域 310或陽極245、2 55係用於連接一訊號端，例如電路11〇之 輸入或輸出端115、120。對於靜電放電二極體220、225， 當第一區域310或陽極265、275連接於接地線丨35，替代於 接地，其可提供一低於Vcc諸如一負電壓之電壓位階時， 第四區域340或陰極270、28 0係用於連接訊號端。 靜電放電二極體210操作如下。在逆向偏壓模式中，其 間陰極250或第四區域340係相對於陽極245或第一區域3 1〇 為正極時，靜電放電二極體2 1 0類似於--般二極體D1 (圖 1)遮斷電流。在順向偏壓模式中，陽極245係相對於陰極 2 5 0為正極時’靜電放電二極體21 〇也能遮斷電流，直到達 到中心接面3 5 0之崩潰電壓，其間於第三及第二區域33〇、 320之間之中心接面3 5 0係P-N接面。因中心接面能表示為 一電谷’匕也可經^極及陰極之間迅速電壓改變，以觸發 裝置進.入一高電流及低電壓之開啟狀態。 圖4表示--般二極體D1 (圖1)及靜電放電二極體21〇(圖 2-3)之順向偏壓電壓電流-電壓特性曲線，其間一般二極 體曲線係以編號41 0表示’靜電放電曲線係以編號& 2 〇。在 崩潰電壓VA ’如果如圖3所示之四區域310、320、330、 3 4 0擾雜派度及士何經正確設計，這時候靜電放電裝置2 1 〇 切換到一低電壓狀悲VL及轉為開啟，如此容許一大量電流
第12頁
2 1 #低/¾電χ壓位準Vl為開啟狀態跨接於靜電放電二極體 能從2到特根Ϊ攙雜濃度及幾何，崩潰電壓、之範圍’ έ ^仇特，且低電壓VL約1伏特。 =持靜電放電二極體210之開啟狀態，直到電流經外部 ^ 諸如§陽極電壓降掉落低於陰極電壓超過一某數量 口 =如超過約1伏特低電壓狀態vL時，強迫到零。内部 I = f持$電放電二極體210於此開啟狀態，其特性係通 带經一固定電流分配跨接於靜電放電二極體2丨〇之面積上 0 gPNPN開關或靜電放電二極體21〇也能經順向偏壓一接近 陽極245>之P-N接面360或接近陰極2 5 0之P-N接面37〇，以觸 發進入南電流及低電壓之開啟狀態。圖5表示靜電放電二 極體210之一實施例，其間一電阻R係連接於兩p區域3lQ、 330之間’其用於觸發靜電放電二極體21〇之開啟狀態。 、電阻R使得靜電二極體21 〇之動作類似於--般二極體D1 或P-N接$面之方式。蒼考圖4-5，當陽極245相對於陰極250 上之電壓，增加達到一較高電壓例如導通電壓^，電流將 通過電.阻R及通過靠近陰極2 5 0之P-N接面370。這將觸發靜 電放電二極體210到開啟狀態，以便多數電流流經靜電 電一極體21 0而非進入電路11 〇 (圖2 )。於開啟狀態跨接於 靜電放電二極體21 0之電壓降VL約1伏特，其係稍微高於一 一般二極體Dl(圖1)之0.7伏特之壓降ντ。分別跨接於—# 二極體D1及靜電放電二極體21 〇之電壓降Vt及八係如圖4所" 示〇 477055
五、發明說明（ίο) 靜電放電二極體電壓降VL比一般二極體D1之電壓降、較 咼之缺點係不重要的，而靜電放電二極體2丨〇相當適合攜-帶靜電放，電流。此缺點係超過由正常（非靜電放電）操1乍 期間’換言之，具有一降低電容之優點所作之補償。靜電 放電二極體210將兩逆向偏壓接面3 6〇、37〇及一順向偏壓 ，面35 0串聯連接，其係相等於三電容串聯連接。接面電 容之串聯連接將導致較低的總電容。較低電容允許靜電放 電二極體210比一般二極體結構D1能使用於較高頻率下。 =圖示地，靜電放電二極體21〇正確操作可達3〇吉赫或更 w m 外的製 件，及 所製成 護裝置 氧化物 容。當 金屬氧. 同凹槽 PNPN 裝 用為靜 可達到 在某 上在大多 程步驟。 靜電放電 。例如， ，係一橫 半導體電 -PNPN 係 化物半導 及擴散之 置，其製 電放電保 如所期望 些例子， 極體2 1 〇， 數製程中，製成靜電放電保護裝置不需額 該製程係最佳化用於一般電晶體及被動組 裝置通常非最佳化，係因它們由基本流程 一補充金屬氧化物半導體中經常使用之保 向NPN雙極電晶體，其係當一 n —通道金屬 場效應電晶體製成時所產生之一寄生電 於最佳化以製作NPN雙極電晶體及/或補充 體之製程中所製成時，通常有數種例如不 組合，以製成PNPN裝置之方法。一些可能 成於一給定製程中，比其它裝置較適合使 護。在其它情形中，加上像電阻R之組件 之靜電放電保護功能。 如圖5所示之電阻R可消除。圖6表示靜電 之一貝化例，其中如圖5所示之電阻沒有
第14頁 477055 五、發明說明（11) 使用。替代地，該製程容許一幾何之結構，及導致一高增 益NPN電晶體440之區域340、33 0,及320之攙雜濃度。在^ 實施例中，靜電放電二極體21〇,之製成，係經首先製作高 增盈NPN電晶體440相同於一 一般電晶體之製程中。其次: 一附加P-型層310係製成於高增益NPN電晶體上，以^成靜 電放電二極體210’。 < 靜電放電二極體可經利用習於此技者所習知之一雙極或 一補充金屬氧化物半導體（CM0S)製程，或一雙極—補充金 屬氧化物半導體（bi-CMOS)製程所製成。典型地，當靜電 放電二極體由一高性能雙極電晶體製程，其間可製成一高 增益NPN電晶體所製成時，如圖5所示之電阻不需要用於正 確靜電放電二極體之操作。當然，電阻R如果需要可加上 〇 如圖1所示一般積體二極體D1 _D4可以如圖3及5_6所示之 雙端積體結構21〇、210’所取代。雙端積體結構或靜電放 電二極體’實行-類似於一一般二極體之功能，但最好適 合攜帶高電流’且比-具有相同電流攜帶能力之一般二極 體D1具有較少的電容。四個區域31〇、32〇、33〇、34〇可製 成於彼此上面，其中三接面電容係串聯連接，如此利用相 同之面積導致-降低電容。$容許靜電放電二極體分流大 量之靜電放電電流及在高頻操作。 已使用於靜電放電保護之一般pNpN裝置，係典型矽控整 流器（SCR)型式之裝置及不只具有兩端，其替代靜電放電 二極體310僅有之兩端，換言之陰極及陽極。此外，一般
第15頁 477055 五、發明說明（12) PNPN裝置係連接一相反於靜電放電二極體之方向。例如， 如果一般PNPN裝置係連接以提供正靜電放電保護，使取枚 靜電放電二極體210、215(圖2)，然後一般pnpn裝置之p 一 區域係連接電源線1 4 0 ’而N -區域係連接於輸入或輸出端 115、120。同樣地，如果一般PNPN裝置係連接以提供 電放電保護，使取代靜電放電二極體22()、225，鋏^= PNPN裝置之N-區域係係連接於接地線135，而< 又 接於輸入或輸出端11 5、1 2 〇。 ⑽$糸連 再：：：:細裝置典型地在順向及逆向兩方 1 且兩要經一附加訊號或電壓，於靜電放電八沒 刖，施加於一附力口嫂v’瓜刀"IL之 向方向遮斷。電阻R之使用’靜電放電二極體不在順 但是必須瞭解許多修正將 在說明申請專利範圍之附 申請專利範圍以外其它組 Μ雖然本發明已特別詳細敘述 2 S本I明預疋之精神及範圍 屬項時，它必須瞭解到： a) 該字”包括"不排除表列於-件或動作之出現。 b) 該字π 一 11或"— 件之出現。/ 一種"於一組件之前，不排出複數這樣組 C)任何申請專利範 ^ 及 "可編號不限制匕們的範圍； d)數種"裝置”可經輔助結構或功能之硬體或軟體之相同
第16頁 477055 五、發明說明（13) 項目所表示。 11111 第17頁 477055 圖式簡單說明 第18頁
Claims (1)
- 477055 六、申請專利範圍 1· 一種用於保護一電路（11〇)以防靜電放電之裝置（21〇) ，其具有四個緊鄰區域，該裝置（2丨〇)，包括·· 一 、一第一區域（310)及一第三區域（33〇)，其由具有一p_ 型‘電性之一半導體基材所製成；及 一第二區域（320)及一第四區域（34〇)，其由具有一卜 型導電性之該半導體基材所製成； 其中當該第四區域（ 340 )係連接該電路（1丨〇)之一正電 源線（140)時，該第一端（31〇)係用於連接該電路（11〇)之 一訊號端（115、120)，及其中當該第一區域（31〇)係連接 接地線（135)之一及該電路之一負電源線時，該第四區域 (3 4 0 )係用於連接該訊號端（1} 5、J 2 〇 )。 2 ·如申請專利範圍第1項之裝置（2 1 〇 )，其中該第二、第 三及第四區域（320、330、340)係結構以產生呈有一辦加 增益之一npn電晶體（440 )。 n “ 3·如申請專利範圍第1項之裝置（21〇)，進一步包括連接 於該第三區域（ 3 30 )及該第一區域（310)之一電阻。 4· 一種用於保遵一電路（11〇)以防靜電放電之雙端裝置 (210)，包括： < 一半導體基材之四個區域，其中該四個區域之一導電 性係替代於P-型及η-型之間； 遠四個區域之一第一區域（310)係該雙端裝置（21〇)之 一陽極（2 4 5 )，及該四個區域之一第四區域（3 4 〇 )係該雙端 裝置（210)之一陰極（ 2 50 )，該第一區域（310)係該j^型； 其中當該陰極端（250)係用於連接該電路（11〇)之一正第19頁 477055 六、申請專利範圍 電源線（140)時，該陽極端（245 )係用於連接該電路之一訊 號端（115、120)，及其中當該陽極端（245 )係用於連接哼 電路一接地線（135)及一負電源線之—時，該 係用於連接該訊號端（115、120)。 鈿（250) 5.如申請專利範圍第4項之雙端裝置（2丨〇 )，其中該第二 二第三及第四區域（ 3 2 0、330、340 )係結構以產生=有^ 增益之一 ηρη電晶體。 6 ·如申請專利範圍第4項之雙端裝置（2丨〇 )，進一步包括 一電組（R)，其連接於該第一區域（31〇)及第三區域（33〇) 之門及°亥苐二區域（330)係定位於該第四區域及一 第二區域（320)之間。 7 · —種保護電路配置，包含： 一電路（110) ’其具有_輸入端（115)及一輸出端 (120) ’該電路（110)係連接用於提供一正電電壓之一第一 電源線（140)，及用於提供一負電壓及接地之一之一第二 電源線（1 3 5)。 一複數用於保護該電路（丨丨〇 )以防靜電放電之保護裝 置（210)，每一該複數保護裝置（21〇)具有一第一區域 (曾31〇)及一第三區域（330 )，其由具有一ρ—型導電性之一半 導體基材所製成；及一第二區域（320)及一第四區域（340) ’其由具有一η-型導電性之該半導體基材所製成； 其中該複數保護裝置之一第一保護裝置之一第一區域 (31 0)及該複數保護裝置之一第二保護裝置之一第四區域 (3 4 0 )係連接該輸入端（丨丨5 )，及其中該第一保護裝置之一第20頁 477055 六、申請專利範圍 第四區域（ 340 )係連接該第一電源線，及該第二保護 裝置之一第一區域（3 1 0 )係連接該第二電源線。 一 8·如申請專利範圍第7項之保護電路配置，其中該複數 保濩裝置之一第三保護裝置之一第一區域（3丨〇 )及該複數 2護裝置之一第四保護裝置之一第四區域（34〇)係連接該 雨出端（120)，及其中該第三保護裝置之一第四區域（34〇) 係連接該第/一電源線（140)，及該第四保護裝置之一第一 區域（310)係連接該第二電源線（135)。 9·如申請專利範圍第7項之保護電路配置，進一步 端屮(ιΐ5)之一輸入墊(125)，及連接於該輸出 鲕U 2 0 )之一輸出墊（1 3 〇 )。 1〇·如申請專利範圍第7項之保護電路配置，進一牛勺 連接於該第一電源線（140)及該第二電源線（135)之$ = 一 電源供給鉗位電路（155)。 曰第21頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/466,411 US6674129B1 (en) | 1999-12-17 | 1999-12-17 | ESD diode structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW477055B true TW477055B (en) | 2002-02-21 |
Family
ID=23851652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089126223A TW477055B (en) | 1999-12-17 | 2000-12-08 | Improved ESD diode structure |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6674129B1 (zh) |
| EP (1) | EP1155456A1 (zh) |
| JP (1) | JP2003517215A (zh) |
| KR (1) | KR100678781B1 (zh) |
| CN (1) | CN1210801C (zh) |
| TW (1) | TW477055B (zh) |
| WO (1) | WO2001045173A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004050637A (ja) * | 2002-07-19 | 2004-02-19 | Canon Inc | インクジェットヘッド用基板、インクジェットヘッド及び該インクジェットヘッドを備えたインクジェット記録装置 |
| US6891702B1 (en) * | 2002-10-31 | 2005-05-10 | Western Digital Technologies, Inc. | Method and devices for providing magnetoresistive heads with protection from electrostatic discharge and electric overstress events |
| US7009253B2 (en) * | 2003-08-06 | 2006-03-07 | Esd Pulse, Inc. | Method and apparatus for preventing microcircuit thermo-mechanical damage during an ESD event |
| US6853036B1 (en) * | 2003-08-06 | 2005-02-08 | Esd Pulse, Inc. | Method and apparatus for preventing microcircuit dynamic thermo-mechanical damage during an ESD event |
| DE102004007655B8 (de) * | 2004-02-17 | 2013-10-10 | Infineon Technologies Ag | Halbleiterschaltungen mit ESD-Schutzvorrichtung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schutzschaltung |
| US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
| JP2007018198A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | リンク情報付きインデックス情報生成装置、タグ情報付き画像データ生成装置、リンク情報付きインデックス情報生成方法、タグ情報付き画像データ生成方法及びプログラム |
| US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| US20070223870A1 (en) * | 2006-03-23 | 2007-09-27 | Seagate Technology Llc | Single board digital video system |
| US7592673B2 (en) * | 2006-03-31 | 2009-09-22 | Freescale Semiconductor, Inc. | ESD protection circuit with isolated diode element and method thereof |
| US9679602B2 (en) | 2006-06-14 | 2017-06-13 | Seagate Technology Llc | Disc drive circuitry swap |
| US9305590B2 (en) | 2007-10-16 | 2016-04-05 | Seagate Technology Llc | Prevent data storage device circuitry swap |
| US8537512B2 (en) * | 2009-02-26 | 2013-09-17 | Freescale Semiconductor, Inc. | ESD protection using isolated diodes |
| US9203237B2 (en) * | 2012-04-24 | 2015-12-01 | Nxp B.V. | Protection circuit |
| US9059324B2 (en) | 2013-06-30 | 2015-06-16 | Texas Instruments Incorporated | Bi-directional ESD diode structure with ultra-low capacitance that consumes a small amount of silicon real estate |
| US9594172B1 (en) * | 2013-09-09 | 2017-03-14 | The United States Of America, As Represented By The Secretary Of The Navy | Solid-state spark chamber for detection of radiation |
| US9472511B2 (en) | 2014-01-16 | 2016-10-18 | Cypress Semiconductor Corporation | ESD clamp with a layout-alterable trigger voltage and a holding voltage above the supply voltage |
| US9887188B2 (en) * | 2015-01-20 | 2018-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electro-static discharge structure, circuit including the same and method of using the same |
| EP3067930B1 (en) | 2015-03-09 | 2021-08-11 | Nexperia B.V. | Data transmission system |
| CN105162442B (zh) * | 2015-10-08 | 2018-12-21 | 重庆中科芯亿达电子有限公司 | 一种功率管驱动集成电路 |
| US10504886B1 (en) * | 2018-09-05 | 2019-12-10 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Low-capacitance electro-static-discharge (ESD) protection structure with two floating wells |
| CN112802836A (zh) * | 2019-11-13 | 2021-05-14 | 瑞昱半导体股份有限公司 | 积体电路与静电放电保护方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696851A (en) | 1979-12-27 | 1981-08-05 | Fujitsu Ltd | Static breakdown preventive element |
| US4595941A (en) | 1980-12-03 | 1986-06-17 | Rca Corporation | Protection circuit for integrated circuit devices |
| US4567500A (en) | 1981-12-01 | 1986-01-28 | Rca Corporation | Semiconductor structure for protecting integrated circuit devices |
| US4484244A (en) | 1982-09-22 | 1984-11-20 | Rca Corporation | Protection circuit for integrated circuit devices |
| FR2566582B1 (fr) | 1984-06-22 | 1987-02-20 | Silicium Semiconducteur Ssc | Dispositif bidirectionnel de protection declenche par avalanche |
| US5012317A (en) | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
| FR2598043A1 (fr) | 1986-04-25 | 1987-10-30 | Thomson Csf | Composant semiconducteur de protection contre les surtensions et surintensites |
| CA1330451C (en) | 1989-03-15 | 1994-06-28 | Francis Yun-Tai Hung | Solid state overcurrent protection device |
| DE59008151D1 (de) | 1990-09-24 | 1995-02-09 | Siemens Ag | Eingangsschutzstruktur für integrierte Schaltungen. |
| DE4200884A1 (de) * | 1991-01-16 | 1992-07-23 | Micron Technology Inc | Integrierte halbleiterschaltungsvorrichtung |
| FR2770341B1 (fr) * | 1997-10-24 | 2000-01-14 | Sgs Thomson Microelectronics | Dispositif de protection contre des decharges electrostatiques a faible niveau de seuil |
| DE4229307A1 (de) | 1992-09-02 | 1994-03-03 | D & D Hardware Software Und Do | Überspannungsableiterbauelement |
| US5440151A (en) * | 1993-04-09 | 1995-08-08 | Matra Mhs | Electrostatic discharge protection device for MOS integrated circuits |
| US5446295A (en) * | 1993-08-23 | 1995-08-29 | Siemens Components, Inc. | Silicon controlled rectifier with a variable base-shunt resistant |
| US5479031A (en) | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
| JPH07283405A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の保護回路 |
| FR2719721B1 (fr) | 1994-05-09 | 1996-09-20 | Sgs Thomson Microelectronics | Protection d'interface de lignes téléphoniques. |
| US5455436A (en) | 1994-05-19 | 1995-10-03 | Industrial Technology Research Institute | Protection circuit against electrostatic discharge using SCR structure |
| US5600525A (en) | 1994-08-17 | 1997-02-04 | David Sarnoff Research Center Inc | ESD protection circuit for integrated circuit |
| GB2293484B (en) | 1994-09-08 | 1998-08-19 | Texas Instruments Ltd | Improved lightning overvoltage protector |
| US5754380A (en) * | 1995-04-06 | 1998-05-19 | Industrial Technology Research Institute | CMOS output buffer with enhanced high ESD protection capability |
| FR2737343B1 (fr) * | 1995-07-28 | 1997-10-24 | Ferraz | Composant limiteur de courant et procede de realisation |
| JP2850801B2 (ja) | 1995-07-28 | 1999-01-27 | 日本電気株式会社 | 半導体素子 |
| US5808342A (en) | 1996-09-26 | 1998-09-15 | Texas Instruments Incorporated | Bipolar SCR triggering for ESD protection of high speed bipolar/BiCMOS circuits |
| JP4144901B2 (ja) | 1996-11-07 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6016002A (en) * | 1996-12-20 | 2000-01-18 | Texas Instruments Incorporated | Stacked silicon-controlled rectifier having a low voltage trigger and adjustable holding voltage for ESD protection |
| DE19743240C1 (de) * | 1997-09-30 | 1999-04-01 | Siemens Ag | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
| FR2773265B1 (fr) | 1997-12-30 | 2000-03-10 | Sgs Thomson Microelectronics | Circuit de protection d'interface d'abonnes |
| US6144542A (en) * | 1998-12-15 | 2000-11-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD bus lines in CMOS IC's for whole-chip ESD protection |
-
1999
- 1999-12-17 US US09/466,411 patent/US6674129B1/en not_active Expired - Lifetime
-
2000
- 2000-12-05 EP EP00981343A patent/EP1155456A1/en not_active Withdrawn
- 2000-12-05 WO PCT/EP2000/012259 patent/WO2001045173A1/en active IP Right Grant
- 2000-12-05 CN CNB008062943A patent/CN1210801C/zh not_active Expired - Fee Related
- 2000-12-05 JP JP2001545372A patent/JP2003517215A/ja not_active Withdrawn
- 2000-12-05 KR KR1020017010364A patent/KR100678781B1/ko not_active IP Right Cessation
- 2000-12-08 TW TW089126223A patent/TW477055B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1155456A1 (en) | 2001-11-21 |
| CN1347568A (zh) | 2002-05-01 |
| KR20010102167A (ko) | 2001-11-15 |
| US6674129B1 (en) | 2004-01-06 |
| CN1210801C (zh) | 2005-07-13 |
| KR100678781B1 (ko) | 2007-02-05 |
| JP2003517215A (ja) | 2003-05-20 |
| WO2001045173A1 (en) | 2001-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW477055B (en) | Improved ESD diode structure | |
| KR101784061B1 (ko) | 과도 전압 보호 회로 및 디바이스 | |
| TW478134B (en) | Bi-directional ESD diode structure | |
| US8039899B2 (en) | Electrostatic discharge protection device | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| US7554839B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| US7186594B2 (en) | High voltage ESD-protection structure | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| US9373614B2 (en) | Transistor assembly as an ESD protection measure | |
| US6222236B1 (en) | Protection circuit and method for protecting a semiconductor device | |
| US6898060B2 (en) | Gated diode overvoltage protection | |
| EP1423898B1 (en) | An arrangement for esd protection of an integrated circuit | |
| US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
| US7969697B2 (en) | Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers | |
| US7586720B1 (en) | Electrostatic discharge protection device | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| US6061218A (en) | Overvoltage protection device and method for increasing shunt current | |
| US6891206B2 (en) | Lateral thyristor structure for protection against electrostatic discharge | |
| US7071514B1 (en) | Electrostatic discharge protection device | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JP4457620B2 (ja) | 静電破壊保護回路 | |
| JP2005123533A (ja) | 静電放電保護回路 | |
| TWI714297B (zh) | 靜電放電保護裝置 | |
| TWI763442B (zh) | 暫態電壓抑制裝置 | |
| CN112652618A (zh) | 使用齐纳二极管对感测igbt的静电放电处理 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |