TW477023B - Integrated circuit capacitor including anchored plugs - Google Patents
Integrated circuit capacitor including anchored plugs Download PDFInfo
- Publication number
- TW477023B TW477023B TW089100489A TW89100489A TW477023B TW 477023 B TW477023 B TW 477023B TW 089100489 A TW089100489 A TW 089100489A TW 89100489 A TW89100489 A TW 89100489A TW 477023 B TW477023 B TW 477023B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal plug
- channel
- integrated circuit
- circuit capacitor
- dielectric layer
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000004873 anchoring Methods 0.000 claims abstract description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 230000000875 corresponding effect Effects 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 97
- 238000000034 method Methods 0.000 description 31
- 239000004020 conductor Substances 0.000 description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052770 Uranium Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- UYYVHMCMPIPUEE-UHFFFAOYSA-N [Ba].[Os] Chemical compound [Ba].[Os] UYYVHMCMPIPUEE-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
477023 A7 ----------- - B7 五、發明說明（1 ) 相關申請案 本申請案係根據先前申請之待審臨時申請案序號 60/ 1 1 5,7 8 1 ’申請日爲1 999年1月13日，其完整揭露被倂入 於此以利梦考。 發明領域 本發明係關於半導體裝置之領域，及，更明確地，關 於一種電容器。 發明背景 電容器被廣泛使用於電子裝置以儲存電荷。一電容器 包含兩個被分離以一絕緣體之導電板或電極。經供應電壓 之由電容器所保持的電容或電荷量係根據板之面積、介於 其間的距離、及絕緣體之電介質値。電容器可被形成於一 半導體裝置中，例如，一動態隨機存取記憶體（DRAM )或 者一內嵌的DRAM。 隨著半導體記憶體裝置變得高度整合，其由一 DR AM儲 存單元（cell)之電容器所佔有的面積縮少，因而減小了電 容器之電容，由於一較小的電極表面面積。然而，一相當 大的電容是需要的，以避免所儲存之資訊的喪失。因此， 欲減小單元尺寸而保有一高電容，其達成高單元整合及可 靠的操作。 一種增加電容而保持儲存單元之高度整合的技術被指 向電容器電極之形狀。於此技術中，電容器之多矽層可具 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 請 先 閱 讀 背 之 注 意 事 項 再 頁 經濟部智慧財產局員工消費合作社印製 -4- 477023 Λ7 B7 五、發明說明（2 ) 有突起、翼片、凹穴，等等，以增加電容器電極之表面積 ，因而增加其電容而保持小面積佔據於基底表面上。 取代形成電容器於基底表面上，電容器亦被形成於基 底之上，亦即，它們被堆疊於基底之上。基底之表面積則 可被使用以形成電晶體。有關增加一堆疊電容器之電容値 ’李（Lee)之美國專利編號5,903,493揭露一種形成於一鎢 插塞之上的電容器。電容器之表面積被增加，藉由蝕刻一 溝道於鎢插塞附近之電介質層中。.鎢插塞接合與一底下的 互連線，因而容許其形成於基底上之不同層被連接。 經濟部智慧財產局員工消f合作社印製 此溝道被成形，藉由傳統的蝕刻或其他適當的技術。 有關溝道可被鈾刻多深之主要限制是被決定以鎢插塞被錨 定或固定得多好於電介質層之中。通常，溝道之深度被限 制在大約電介質層之厚度的一半。在溝道已被鈾刻之後， 一電容器被形成於鎢插塞之上。不幸地，假如溝道被蝕刻 超過電介質之厚度的一半時，鎢插塞會更容易變得鬆動或 滑落。此介於鎢插塞與具有互連線的底下金屬互連之間的 實體分離可引起開路之形成，而導致含有電容器之裝置或 電路的完全故障。 發明槪述 鑑於前述之背景，因此本發明之一目的係增加一電容 器之電容而不會減少電容器之可靠度。 依據本發明之這個及其他優點、特徵及目的被提供藉 由一積體電路電容器’其包括一基底、一臨接於基底並具 -5- (請先閱讀背面之注意事項再填寫本頁) 丨線' 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公坌） 477023 Λ7 B7 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 有一第.一溝道於其中之第一電介質層、及一延伸朝上進入 第一溝道之第一金屬插塞。一互連線壓在第一溝道上且接 觸第一金屬插塞以界定錨定凹部（anchoring recesses)於 第一金屬插塞之相反側上。一第二電介質層係位於互連線 上且具有一第二溝道於其中。一第二金屬插塞延伸朝上進 入第二溝道。更明確地，第二金屬插塞包含一延伸朝上進 入第二溝道之主體部分、及錨狀部分，其連接至主體部分 且嚙合錨定凹部以錨定第二金屬插塞至互連線。主體部分 及錨狀部分最好是被形成爲一整體單元。 線· 本發明之一重要特徵在於其第一金屬插塞最好是延伸 朝上於第一溝道之一中間部分中以使得互連線壓在第一溝 道上且接觸其界定錨定凹部於其相反側上之第一金屬插塞 。第一溝道因而提供錨定凹部，當互連線被形成時。換言 之，鄰接第一金屬插塞之互連線之所得的外形（t ο ρ 〇 g r a p h y )產生第二金屬插塞之錨定凹部。此被有利地實現而無須 執行額外的處理步驟以直接形成同等的凹部於互連線之導 體部分中。 經濟部智慧財產局員工消費合作社印製 因爲第二金屬插塞被錨定，所以第二溝道之深度可以 是較大的，而不會令第二金屬插塞變得鬆動及分離自底下 的互連線。假如此狀況發生時，則一開路可能造成而導致 其結合積體電路電容器之裝置或電路的故障。形成於第二 金屬插塞之相反側上的錨定凹部容許溝道之深度被增加因 而增加電容値，而不會減低積體電路電容器之可靠度。 電容器亦最好是包含第一及第二電極以及介於其間之 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐) ~" 477023 A7 ____ B7 五、發明說明（4 ) 一第三電介質層。第一電極沿溝道而排列且接觸第二金屬 插塞。第三電介質層壓在第一電極之上，且第二電極壓在 第三電介質層之上。依據本發明以增加第二溝道之深度係 增加了第一及第二電極之表面積。如此有利地增加了電容 器之電容値’其得以避免儲存之資訊的喪失。 圖形簡述 圖1是依據本發明之包含一錨狀金屬插塞之一積體電路 電容器的橫斷面圖。 圖2-7是橫斷面圖以顯示依據本發明以製造一包含一鋪 狀金屬插塞之積體電路電容器的程序步驟。 請 先 閱 讀 背 面 之 注 意 事 項 頁 經濟部智慧財產局員工消費合作社印製 主要元件對照表 20 積 體 電 路 電 容器 22 錨 狀 金 屬 插 塞 24 基 底 26 第 一 電 介 質 層 28 第 -- 溝 道 30 第 一 金 屬 插 塞 32 互 連 線 34 錨 / r -r 疋 凹 部 36 第 二 電 介 質 層 38 第 — 溝 道 40 主 體 部 分 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477023 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 42 錨狀部分 4 4 第一電極 46 第二電極 48 第三電介質層 5 0 導電蓋層 52 導體部分 54 電遷移障壁層 56 防反射敷層 60 第一蝕刻闌 62 第二鈾刻闌 70 開口 較佳實施例之詳細敘述 本發明現在將參考伴隨圖形而被更完整地敘述於下文 中，其中本發明之較佳實施例被顯示。然而，本發明可被 實施以許多不同的形式而不應被理解爲限定於此處所提出 之實施例中。反之，這些實施例被提出以使得本發明將是 透徹且完整的，且將完全傳達本發明之範圍給那些熟悉本 項技術者。類似之數字係指全文中之類似的元件。各層及4 區域之尺寸可能被誇大於圖形中以利說明。 首先參考圖1，包含一錨狀金屬插塞22之一積體電路電 容器20之一橫斷面圖現在將被敘述。積體電路電容器20被 形成於一基底24上以一第一電介質層26臨接於基底，其具 有一第一溝道28於其中。一第一金屬插塞30延伸朝上進入 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- 請 先 閱 讀 背 面 之 注 意 事 項 再 頁 477023 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 第一溝道28。一互連線32壓在第一溝道28之上且接觸第一 金屬插塞30以界定錨定凹部34於第一金屬插塞之相反側上 。錨定凹部34錨定第二金屬插塞22至互連線32以避免插塞 變得鬆動且自該處分離。 錨定凹部34可具有多種形式。例如，錨定凹部34可爲 一種連續的凹部。亦即，當第一金屬插塞30爲圓形時，則 形成於鄰接第一金屬插塞之第一電介質層26中的第一溝道 28亦爲圓形的。如此接著導致錨定凹部34成爲一圓形凹部 ，當互連線32被形成時。除了錨定凹部34爲一種連續的凹 部之外，它們可被界定以使得它們包括多數以圓形方式間 隔開之凹部，鄰接第一金屬插塞30。例如，錨定凹部34可 包括二或四個凹部，以每個凹部面對其他凹部之一。 一第二電介質層36位於互連線32之上且具有一第二溝 道3 8於其中。第二金屬插塞22包括一主體部分40，其延伸 朝上進入第二溝道38，以及錨狀部分42，其被連接至主體 部分且嚙合錨定凹部34以錨定第二金屬插塞至互連線32。 因爲第二金屬插塞22被錨定住，所以第二溝道3 8之一深度心 ，例如，可大於第二電介質層36之厚度的一半而不會令第 二金屬插塞變得鬆動及分離自底下的互連線32。假如此狀 況發生時，則一開路可能造成而導致其結合積體電路電容 器20之裝置或電路的故障。 積體電路電容器20包含第一及第二電極44、46以及介 於其間之一第三電介質層48。第一電極44沿第二溝道3 8而 排列且接觸第二金屬插塞22。第三電介質層48壓在第一電 請 先 閱 讀 背 Φ 之 注 意 事 項 再
1¾ 頁 I 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9- 477023 A7 B7 五、發明說明（7 ) 請 先 閱 讀 背 面 之 注 意 事 項 再 極44之上，且第二電極46壓在第三電介質層之上。當半導 體裝置，例如，一種內嵌的動態隨機存取記憶體（ED RAM )，變爲更高度地整合時，則一電容器之電容便減小，因 爲其較小的可用電極表面積。然而，一相當大的電容是需 要的以預防儲存資料之喪失。因此，依據本發明以增加第 二溝道38之深度ch增加了第一與第二電極44、46之表面積。 如此有利地增加了電容器20之電容値。 吕丁 線 所顯示之互連線32包含一種形成於第一電介質層26之 上的多層互連。第一電介質層26被形成於或者在半導體基 底24之上。半導體基底24含有多數活性裝置，例如電晶體 ，其藉由互連線32而被連接在一起進入功能性電路。第一 金屬插塞30電地連接互連線32至一個以上之活性裝置於底 下的半導體基底24中。另外，第一金屬插塞30可被直接連 接至一底下的互連線（未顯示）而非至半導體基底24，如 一熟悉本項技術者將輕易地瞭解者。第一金屬插塞30最好 是包含鎢或任何適當的、電導通材料，例如鋁、鈦或氮化 欽。 經濟部智慧財產局員工消費合作社印製 本發明之一重要特徵在於第一金屬插塞3 0延伸朝上於 第一溝道28之一中間部分以致其互連線32壓在第一溝道上 且接觸第一金屬插塞，其界定錨定凹部34於其相反側上。. 第一溝道28因而提供錨定凹部34當互連線32被形成時。換 言之，鄰接第一金屬插塞30之互連線32之所得的外形產生 了錨定凹部34。如此被有利地實現而無須執行額外的處理 步驟以形成相等的凹部直接於互·連線32之導體部分52中。 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公坌） 477023 A7 B7 五、發明說明（8 ) (請先閱讀背面之注意事項再填寫本頁) 第一溝道28被成形，例如，藉由傳統的蝕刻或其他適 當的技術。例如，一第一蝕刻闌（stop ) 60，如氮化矽，被 形成於第一電介質層26之內於其形成期間。因此’第一蝕 刻闌60決定第一溝道28之實際深度cl·。一種製造包含第二金 屬插塞22之錨狀部分42之積體電路電容器20的方法將被更 詳細地討論於下。 所顯示之多層互連線32包含一導電蓋層50、導體部分 52、及一電遷移障壁層54。導電蓋層5 0及電遷移障壁層54 最好是一種耐火的金屬化合物，而導體部分5 2最好是一種 鋁合金。此外，一防反射敷層（ARC ) 56，例如氮化鈦，可 被形成於互連線3 2之上。 —線- 經濟部智慧財產局員工消費合作社印製 互連線32上之一第二電介質層36包含第二溝道38於其 中。第二溝道38被形成鄰接第二金屬插塞22以容許電容器 20佔據一較大的表面積，因而增加其電容。第二金屬插塞 22包括一延伸朝上進入第二溝道3 8之主體部分40，及連接 至主體部分之錨狀部分42。錨狀部分42嚙合錨定凹部34以 錨定第二金屬插塞22至互連線32之導體部分52之一暴露的 上表面。 此外，電容器20之電容値亦可被增加藉由並行地形成 一分離的電容器（未顯示），其壓在第一溝道28之互連線 32上。更明確地，分離電容器之下電極被形成藉由互連線 32之導體部分52之一暴露的·部位’一電介質層被形成於此 導體部分之暴露部位上，且一導電層被形成於電介質層之 上以界定一上電極。第二金屬插塞22被接著錨定至其形成 -11 - 本紙張尺度適用中國國家標準（CNS)A‘l規格（210 X 297公釐） 477023 A7 — — B7 五、發明說明（9 ) 於分離電容器中的錨定凹部。此分離電容器現在被倂聯至 電容器20，其被形成鄰接第二金屬插塞22，因而提供一增 加之有效的電容値。 錨狀部分42之深度最好是等於第一溝道28之深度di。此 外，一額外的深度被提供當ARC層56及蓋層50之部分被移除 時，當第二金屬插塞22之一開口被形成於第二電介質層36 中時。ARC層56及蓋層50部分被移除以使得錨狀部分42之最 底下部分及第二金屬插塞22之主體部分40連接與互連線32 之暴露的導體部分52。 錨狀部分42所延伸之確實深度並不是關鍵的，只要錨 狀部分延伸夠深以鄰接暴露的導體部分52，以提供足夠的 強度來鎖定第二金屬插塞22之相應的主體部分40至互連線 32之暴露的導體部分52。 第一溝道28之深度d!通常爲大約第一電介質層26之厚度 的一半。例如，假如第一電介質層26具有一厚度fe圍約 4,000至6,000埃，則第一溝道28之厚度ch將不超過2,000至 3，000埃。另外，第一金屬插塞3 0將分離自基底24或底下的 互連線（未顯示），假如第一溝道28之深度d!超過第一電介 質層26之厚度的一半時。因此，錨狀部分42之深度的關係 最好是相應於第一溝道28之深度cK。 電容器20之電容値被增加，藉由形成第二溝道38於第 二電介質層36中。第二金屬插塞22之主體部分40延伸朝上 於第二溝道38之一中間部分。第二溝道38被成形，例如， 藉由傳統的蝕刻或其他適當的技術。例如，一第二飽刻闌 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------i-ΙΙΊ.----%--- (請先閱讀背面之注意事項再填寫本頁) 訂· -線T- 經濟部智慧財產局員工消費合作社印製 -12- 477023 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10) (Stop) 62，如氮化矽，被形成於第二電介質層36之內於其 形成期間。因此’第二蝕刻闌62決定第二溝道38之實際深 度ch。 只具有第二金屬插塞22之一主體部分40 ’亦即，無錨 狀部分42，則第二溝道3 8之深度ch—般被限定於大約第二電 介質層36之厚度的一半。假如第二電介質層36具有一厚度 範圍約4,000至6,000埃，則第二溝道38之厚度ch將不超過 2,000至3,000埃。然而，以錨狀部分42鎖定第二金屬插塞22 之主體部分40至互連線32之暴露的導體部分52，則第二溝 道38之深度ch可大於第二電介質層36之厚度的一半。因此， 第二溝道38之增加的深度ch現在可落入範圍約2,000至5,500 埃。 一旦第二溝道38已被形成，則電容器20被接著形成。 第一電極44著第二溝道38而排列並接觸第二金屬插塞22。 第一電極44可被製造以任何適於導電及保持電荷之材料。 適當的材料包含鈦、氮化鈦、鋁、銅、銀或貴重金屬，例 如金、鉑及/或鈀。第一電極44之厚度最好是落入大約75至 750埃之範圍內。亦有可能使第一電極44具有多層的配置， 例如，使得一層鈦塗敷以一層氮化鈦。 第三電介質層48壓在第一電極44之上且被形成自任何 適當的電介質，例如，二氧化矽、氮化矽及/或任何具有一 適當之大電介質常數的材料。其他適當的材料包含五氧化 鉅及鋇緦Utantate。第三電介質層48之厚度最好是落入大約 25至250埃之範圍內。 (請先閱讀背面之注意事項再填寫本頁) ，篇¾
JaT· -線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -13- 3 Α7Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（11 ) 第二電極46壓在第三電介質層48之上。類似於第一電 極44 ’第二電極46可被製造以任何適於導電及保持電荷之 材料。第二電極46之厚度最好是落入大約150至2,500埃之範 圍內。亦有可能使第二電極46具有一多層的配置，或者甚 至是一種配置，其中一第一材料（如鋁）被摻雜以一第二 材料（如銅或矽）。 如另一種方法以形成包括第三電介質層48於下與上電 極44、46之間的電容器20，其下電極被取代以第二金屬插 塞22之上部分。換言之，第二金屬插塞22之上部分形成電 容器20之下電極，如一熟悉本項技術者所能輕易瞭解。 一種方法以製造積體電路電容器20 (其包含如上所述 之一第二金屬插塞22)將被進一步討論並參考圖2-7。第一 及第二電介質層26、3 6可被形成，例如，於一半導體基底 24上以一互連線32介於其間。半導體基底24最好是矽，或 可爲矽或多矽層或者形成於基底上之結構。多數裝置，例 如電晶體（未顯示），被形成於基底24中，使用眾所周知 的技術。 現在參考圖2，第一電介質層26，例如一摻雜的二氧化 矽，被形成於基底24之上。任何眾所周知的技術可被使用 以形成第一電介質層26，例如化學汽相澱積（CVD )。第 一電介質層2 6最好是被平面化於此刻，藉由化工拋光或蝕 刻回以形成一平坦的頂部表面。第一電介質層2 6之所得的 厚度應是足夠厚的，在平面化之後，以提供其形成於基底 24中之活性裝置之充分的電隔離，或者隔離自一底下的互 Ί-ΙΙΊ.----«--- (請先閱讀背面之注意事項再填寫本頁) 言 r % 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） *14- 477023 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（12) 連線。第一電介質層26之一約略厚度4,000至6,000埃提供適 當的絕緣。 一光阻層（未顯示）被形成且成型於第一電介質層26 之上，使用眾所周知的光石版印刷技術以界定其中第一金 屬插塞30所將被形成之位置。接下來’第一電介質層26之 暴露部分被蝕刻直到基底24之一導體部分（未顯示）被暴 露。於一實施例中，一種反應離子蝕刻（RIE )被使用以形 成第一金屬插塞30之開口。 再參考圖2，開口被塡充以一導電材料，最好是鎢’使 用眾所周知的技術以形成第一金屬插塞30。在形成第一金 屬插塞30之前，一薄的黏合/障壁層，例如鈦或氮化鈦（未 顯示）可被敷層澱積於第一電介質層26之上且進入開口’ 使用眾所周知的技術如濺射。第一金屬插塞30之導電材料 被接著澱積入開口。一種化工拋光技術被使用以鈾刻回黏 合/障壁金屬及澱積於第一電介質層26之上的導電材料。其 他眾所周知的蝕刻回技術可被使用，例如反應離子蝕刻（ RIE )。 一第一溝道28現在被形成鄰接第一金屬插塞30，如圖3 中所最佳地顯示。第一溝道28被形成藉由成形鄰接於第一 金屬插塞30，使用傳統的蝕刻或其他適當的技術。例如， 一氮化矽第一鈾刻闌60被形成於第一電介質層26之內於其 形成期間。因此，第一蝕刻闌60決定第一溝道28之實際深 度d 1。 現在參考圖4，互連線32被接著形成於第一溝道28及第 請 先 閱 讀 背 面 之 注 意 事 項 再
填赢1 頁 I 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 477023 A7 ____ B7 五、發明說明（13 ) 請 先 閱 讀 背 之 注 意 事 項 再 訂 一金屬插塞3 0之上。於形成互連線3 2時，大約2 5 0埃之一鈦 層54被形成於第一電介質層26之上，使用眾所周知的技術 ，例如濺射。雖然一鈦層是較佳的，但其他耐火的金屬層 可被使用。一大約4,500埃厚之鋁合金層52 (包括約1%的銅 )被形成於鈦層上，使用眾所周知的技術，例如濺射。鋁 合金層52亦被稱爲導體部分。雖然一種鋁合金層是較佳的 ，因爲其低電阻率及其眾所周知的程序，但其他低電阻的 材料可作用爲導體部分52於互連線32中，如一熟知本項技 術者所將瞭解。大約250埃厚之一鈦層50被形成於導體部分 52上，藉由濺射。雖然鈦是較佳的，但其他耐火的金屬層 可被使用。一防反射塗敷（ARC)層56，例如氮化鈦，被形 成於鈦層50之上。 線 經濟部智慧財產局員工消費合作社印製 第二電介質層36，例如一摻雜的二氧化矽，被形成於 互連線32之上，包含錨定凹部34，如圖5中所示。任何眾所 周知的技術可被使用以形成第二電介質層36，例如化學汽 相殿積（C V D )。第二電介質層3 6最好是被平面化於此刻 ，藉由化工拋光或藉由蝕刻回以形成一平坦的頂部表面。 第二電介質層36之所得的厚度應是足夠厚的，在平面化之 後，以提供充分的電隔離自互連線32。第二電介質層36之 一約略厚度4,000至6,000埃提供適當的絕緣。 一光阻層（未顯示）被形成且成型於第二電介質層36 之上，使用眾所周知的光石版印刷技術以界定一開口 70， 其中第二金屬插塞22將被形成。接下來，第二電介質層36 、ARC層5 6及蓋層50之暴露部分被移除直到互連線32之導體 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477023 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14) 部分52被暴露。於一實施例中，一種反應離子蝕刻（RIE ) 被使用以形成第二金屬插塞22之第二開口 70。 第二開口 70被塡充以一導電材料，最好是鎢，使用眾 所周知的技術以形成第二金屬插塞2 2之錨狀部分4 2及主體 部分40，如圖6中所示。錨狀部分42及主體部分40最好是被 形成爲一整體單元。在形成第二金屬插塞22之前，一薄的 黏合/障壁層，例如鈦或氮化鈦（未顯示）被敷層澱積於第 二電介質層36之上且進入開口，使用眾所周知的技術如濺 射。第二金屬插塞22之導電材料被接著澱積入開口 70。一 種化工拋光技術被使用以蝕刻回黏合/障壁金屬及澱積於第 二電介質層36之上的導電材料。其他眾所周知的蝕刻回技 術可被使用，例如反應離子蝕刻（RIE )。 現在參考圖7，第二溝道38被形成鄰接第二金屬插塞22 。第二溝道38被形成藉由成形鄰接於第二金屬插塞22，使 用傳統的蝕刻或其他適當的技術。例如，一氮化矽第二蝕 刻闌62被形成於第二電介質層36之內於其形成期間。因此 ，第二蝕刻闌62決定第二溝道3 8之實際深度d2。 因爲第二金屬插塞22被錨定至互連線32之導體部分52 經由錨狀部分42，所以第二蝕刻闌62之定位可爲較大的而 不变使金屬插塞變得鬆動或分離自底下的互連線3 2。如此 有力地容許電容器20之電容値被增加’因爲用以形成電容 器之增加的可用表面積。 一旦第二溝道38已被形成，則電容器20之第一電極44 被形成，藉由澱積一電導通的材料於第二電介質層3 6之上 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公ϋ ^7- ' (請先閱讀背面之注意事項再填寫本頁) ¾ •線· 477023 M# — A ：第 89 100489 修正 中文說明書修正頁 號專利申請案 民國90年8月呈 15) — """ ，包含第二溝道38及第二金屬插塞22。第一電極44接著被 選擇性地形成以一種適當的成形技術，例如化學汽相澱積 (CVD )。澱積第一電極44之其他方法可包含濺射、反應 濺射蝕刻（RSE )、及電漿增強化學汽相澱積（PECVD ) ° 第三電介質層48被澱積於第一電極44之上且被成形使 用一種適當的技術。第三電介質層48可被澱積使用CVD或 其他技術，類似於那些用以澱積第一電極44者。第二電極 46被接著澱積以CVD，例如.，且選擇性地成形以一種適當 的成形技術·。其他澱積第二電極46之方法包含物理汽相澱 積（PVD )、濺射、反應濺射蝕刻（RSE )、及電漿增強化 學汽相澱積（PECVD )。電容器20因而包含第一及第二電 極4 4、4 6及第三電介質層4 8介於其間，如圖1中所顯不。 本發明之許多修改及其他實施例將使得熟知本項技術 者由於前述說明及參考圖示而受益。因此，應瞭解本發明 並不限定於所揭露之實施例，且其修改及實施例欲被包含 於後附之申請專利範圍中。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -18- 本紙浪尺度適用中國國家標準（CNS ) Α4規格（210x297公釐）
Claims (1)
- 477023 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8、申請專利範圍 1. 一種積體電路電容器，包括： 一基底； 一鄰接於該基底且具有一第一溝道於其中之第一電介 質層； 一延伸朝上進入第一溝道之第一金屬插塞； 一互連線，其壓在第一溝道上且接觸該第一金屬插塞 以界定錨定凹部（anchoring recesses)於該第一金屬插塞 之相反側上； 一第二電介質層，其位於該互連線上且具有一第二溝 道於其中； 一第二金屬插塞，包含 一延伸朝上進入第二溝道之主體部分，及 錨狀部分，其連接至該主體部分且嚙合錨定凹部 以錨定該第二金屬插塞； 一第三電介質層，其鄰接該第二金屬插塞之一上部分 :及 一位於該第三電介質層上之一上電極。 2. 如申請專利範圍第1項之積體電路電容器，進一步包 括一電極介於該第二金屬插塞與該第三電介質層之間。 3 .如申請專利範圍第1項之積體電路電容器，其中該第 二金屬插塞之該主體部分及該錨狀部分被整個地形成爲一 整體單元。 4.如申請專利範圍第1項之積體電路電容器，其中第二 溝道具有一深度大於約該第二電介質層之厚度的一半。 • I I I I J I 1 丨，--Ί I--.丨 I 丨丨丨丨 I · I I I I (請先閱讀背面之注意事項再填寫本頁) 線· _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 經濟部智慧財產局員工消費合作社印製 477023 A8 B8 C8 D8 六、申請專利範圍 5.如申請專利範圍第1項之積·體電路電容器，其中第二 溝道之深度大於約2，0 0 0埃。 6 .如申請專利範圍第1項之積體電路電容器，其中該第 二金屬插塞之該錨狀部分具有一深度相應於第一溝道之深 度。 7·如申請專利範圍第1項之積體電路電容器，其中該第 二金屬插塞之該主體部分具有一最上表面，其大致上共面 與該第二電介質層之一臨接的最上表面。 8. 如申請專利範圍第1項之積體電路電容器，其中該第 一金屬插塞具有一最上表面，其大致上共面與該第一電介 質層之一臨接的最上表面。 9. 如申請專利範圍第1項之積體電路電容器，其中每個 該第一及第二金屬插塞包括鎢。 10. 如申請專利範圍第丨項之積體電路電容器，其中該第 二金屬插塞之該主體部分朝上延伸於第二溝道之一中間部 分中。 11. 如申請專利範圍第1項之積體電路電容器’其中該第 一金屬插塞朝上延伸於第一溝道之一中間部分中。 12. —種積體電路電容器，包括： 一基底； 一鄰接於該基底且具有一第一溝道於其中之第一電介 質層； 一延伸朝上進入第一溝道之第一金屬插塞； 一互連線，其壓在第一溝道上且接觸該第一金屬插塞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -20 - " " -----Ί'--Ί ^------------訂---------線 I · (請先閱讀背面之注意事項再填寫本頁) 477023 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 以界定錨定凹部於該第一金屬插塞之相反側上； 一第二電介質層，其位於該互連線上且具有一第二溝 道於其中，第二溝道具有一深度大於約該第二電介質層之 厚度的一半； 一第二金屬插塞，包含 一延伸朝上進入第二溝道之主體部分，及 錨狀部分，其連接至該主體部分且嚙合錨定凹部 以錨定該第二金屬插塞； 一第三電介質層，其鄰接該第二金屬插塞之一上部分 ;及 —位於該第三電介質層上之一上電極。 丄3.如申請專利範圍第12項之積體電路電容器，進一步 包括一電極介於該第二金屬插塞與該第三電介質層之間。 14·如申請專利範圍第12項之積體電路電容器，其中該 第二金屬插塞之該主體部分及該錨狀部分被整個地形成爲 一整體單元。 15·如申請專利範圍第12項之積體電路電容器，其中第 二溝道之深度大於約2,000埃。 16.如申請專利範圍第12項之積體電路電容器，其中該 第二金屬插塞之該錨狀部分具有一深度相應於第一溝道之 深度。 1 7 .如申請專利範圍第1 2項之積體電路電容器，其中該 第二金屬插塞之該主體部分具有一最上表面，其大致上共 面與該第二電介質層之一臨接的最上表面。 (請先閱讀背面之注意事項再填寫本頁) m I — I I 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 477023 A8 B8 C8 D8 ____ 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 8 .如申請專利範圍第1 2項之積體電路電容器’其中該 第一金屬插塞具有一最上表面，其大致上共面與該第一電 介質層之一臨接的最上表面。 19.如申請專利範圍第12項之積體電路電容器，其中每 個該第一及第二金屬插塞包括鎢。 2〇.如申請專利範圍第12項之積體電路電容器，其中該 第二金屬插塞之該主體部分朝上延伸於第二溝道之一中間 部分中。 21. 如申請專利範圍第12項之積體電路電容器’其中該 第一金屬插塞朝上延伸於第一溝道之一中間部分中。 22. —種積體電路電容器，包括： *基底 ; 一鄰接於該基底且具有一第一溝道於其中之第一電介 質層； 一延伸朝上進入第一溝道之第一金屬插塞，其具有錨 定凹部於該第一金屬插塞之相反側上； 經濟部智慧財產局員工消費合作社印製 一第二電介質層，其位於該第一電介質層之上且具有 一第二溝道於其中； 一第二金屬插塞，包含 一延伸朝上進入第二溝道之主體部分，及 錨狀部分，其連接至該主體部分且嚙合錨定凹部 以錨定該第二金屬插塞； 一第三電介質層，其鄰接該第二金屬插塞之一上部分 ;及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 〇2 - 477023 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 一位於該第三電介質層上之-上電極。 23·如申請專利範圍第22項之積體電路電容器，進一步 電極介於該第二金屬插塞與該第三電介質層之間。 24·如申請專利範圍第22項之積體電路電容器，進一步 包括一互連線，其壓在第一溝道上且接觸該第一金屬插塞 〇 25·如申請專利範圍第22項之積體電路電容器，其中該 第二金屬插塞之該主體部分及該錨狀部分被整個地形成爲 一整體單元。 26. 如申請專利範圍第22項之積體電路電容器，其中第 二溝道具有一深度大於約該第二電介質層之厚度的一半。 27. 如申請專利範圍第22項之積體電路電容器，其中第 二溝道之深度大於約2,000埃。 28. 如申請專利範圍第22項之積體電路電容器，其中該 第二金屬插塞之該錨狀部分具有一深度相應於第一溝道之 深度。 29. 如申請專利範圍第22項之積體電路電容器，其中該 第二金屬插塞之該主體部分具有一最上表面，其大致上共 面與該第二電介質層之一臨接的最上表面。 3 0.如申請專利範圍第22項之積體電路電容器，其中該 第一金屬插塞具有一最上表面，其大致上共面與該第一電 介質層之一臨接的最上表面。 3 1.如申請專利範圍第2 2項之積體電路電容器，其中每 個該第一及第二金屬插塞包括鎢。 包括 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- (請先閱讀背面之注意事項再填寫本頁) m 訂— 線 J 477023 A8 B8 C8 D8 六、申請專利範圍 32. 如申請專利範圍第22項之積體電路電容器，其中該 第二金屬插塞之該主體部分朝上延伸於第二溝道之一中間 部分中。 33. 如申請專利範圍第22項之積體電路電容器，其中該 第一金屬插塞朝上延伸於第一溝道之一中間部分中。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線1J 經濟部智慧財產局員工消費合作社印製 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11578199P | 1999-01-13 | 1999-01-13 | |
| US09/364,767 US6291848B1 (en) | 1999-01-13 | 1999-07-30 | Integrated circuit capacitor including anchored plugs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW477023B true TW477023B (en) | 2002-02-21 |
Family
ID=26813561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089100489A TW477023B (en) | 1999-01-13 | 2000-03-24 | Integrated circuit capacitor including anchored plugs |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6291848B1 (zh) |
| EP (1) | EP1020928A1 (zh) |
| JP (1) | JP2000208731A (zh) |
| KR (1) | KR20000053460A (zh) |
| SG (1) | SG83177A1 (zh) |
| TW (1) | TW477023B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384468B1 (en) | 2000-02-07 | 2002-05-07 | International Business Machines Corporation | Capacitor and method for forming same |
| FR2839811A1 (fr) * | 2002-05-15 | 2003-11-21 | St Microelectronics Sa | Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat |
| JP2004186487A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6806579B2 (en) * | 2003-02-11 | 2004-10-19 | Infineon Technologies Ag | Robust via structure and method |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| JP5165287B2 (ja) * | 2007-06-27 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 配線構造およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853406B2 (ja) | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| US5903493A (en) | 1997-09-17 | 1999-05-11 | Lucent Technologies Inc. | Metal to metal capacitor apparatus and method for making |
| US5976981A (en) * | 1998-06-12 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for manufacturing a reverse crown capacitor for DRAM memory cell |
| US6103586A (en) * | 1999-01-13 | 2000-08-15 | Lucent Technologies Inc. | Method for making integrated circuit capacitor including anchored plugs |
-
1999
- 1999-07-30 US US09/364,767 patent/US6291848B1/en not_active Expired - Lifetime
-
2000
- 2000-01-06 EP EP00300063A patent/EP1020928A1/en not_active Withdrawn
- 2000-01-06 SG SG200000078A patent/SG83177A1/en unknown
- 2000-01-12 KR KR1020000001297A patent/KR20000053460A/ko not_active Application Discontinuation
- 2000-01-13 JP JP4300A patent/JP2000208731A/ja active Pending
- 2000-03-24 TW TW089100489A patent/TW477023B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US6291848B1 (en) | 2001-09-18 |
| EP1020928A1 (en) | 2000-07-19 |
| KR20000053460A (ko) | 2000-08-25 |
| SG83177A1 (en) | 2001-09-18 |
| JP2000208731A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW488020B (en) | Method of forming a multi-level interconnection in ferroelectric memory device | |
| TW495913B (en) | An interconnect structure of a semiconductor device with an air gap and method of manufacturing the same | |
| JP5093962B2 (ja) | 金属コンテナ構造の平坦化 | |
| US6020643A (en) | Semiconductor memory device having contact holes of differing structure | |
| TW512528B (en) | Semiconductor memory device having plug contacted to capacitor electrode and method for fabricating the same | |
| US6169010B1 (en) | Method for making integrated circuit capacitor including anchored plug | |
| TW439174B (en) | Integrated circuit capacitor and associated fabrication methods | |
| TW477023B (en) | Integrated circuit capacitor including anchored plugs | |
| US6103586A (en) | Method for making integrated circuit capacitor including anchored plugs | |
| US6153901A (en) | Integrated circuit capacitor including anchored plug | |
| US6249016B1 (en) | Integrated circuit capacitor including tapered plug | |
| US6204186B1 (en) | Method of making integrated circuit capacitor including tapered plug | |
| JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
| US20090051034A1 (en) | Semiconductor device and method for the same | |
| TW471096B (en) | Integrated circuit capacitor including tapered plug | |
| JP2008147594A (ja) | 半導体装置およびその製造方法 | |
| TW379418B (en) | Damascence involving borderless via technologies | |
| TW492158B (en) | Capacitor structure in copper process | |
| TW582090B (en) | Structure with tapered landing and method of fabrication | |
| TW480711B (en) | Method for forming self-aligned, rugged, and extended crown-shaped capacitor of high density random access memory (RAM) | |
| TWI234841B (en) | Structure and manufacturing process of semiconductor capacitor containing ruthenium metallic electrode | |
| TW530412B (en) | Manufacturing method of memory capacitor | |
| TW408436B (en) | The manufacture method of metal plug having passivation layer | |
| JP2011210943A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008060343A (ja) | 半導体装置及びその製造方法 |