JP2000208731A - 固着プラグを含む集積回路容量 - Google Patents
固着プラグを含む集積回路容量Info
- Publication number
- JP2000208731A JP2000208731A JP4300A JP2000004300A JP2000208731A JP 2000208731 A JP2000208731 A JP 2000208731A JP 4300 A JP4300 A JP 4300A JP 2000004300 A JP2000004300 A JP 2000004300A JP 2000208731 A JP2000208731 A JP 2000208731A
- Authority
- JP
- Japan
- Prior art keywords
- metal plug
- groove
- integrated circuit
- dielectric layer
- circuit capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 132
- 239000002184 metal Substances 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims description 62
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 238000004873 anchoring Methods 0.000 claims description 10
- 238000007373 indentation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 35
- 239000004020 conductor Substances 0.000 description 25
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 239000006117 anti-reflective coating Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007521 mechanical polishing technique Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 241000219492 Quercus Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、固着プラグを含む集積回路容量を
提供する。 【解決手段】 集積回路容量は基板、基板に隣接し、そ
の中に第１の溝をもつ第１の誘電体層、第１の溝中に上
方に延びる第１の金属プラグを含む。相互接続ラインは
第１の溝上にあり、第１の金属プラグの相対する側に固
着くぼみを規定するため、第１の金属プラグに接する。
第２の誘電体層が相互接続ライン上にあり、その中に第
２の溝をもつ。第２の金属プラグが第２の溝中に上方に
延びる。より具体的には、第２の金属プラグは第２の溝
中に上方に延びる基体部分、基体部分に接続され、固着
くぼみが第２の金属プラグを相互接続ラインに固着させ
るようにする固着部分を含む。第２の金属プラグが固着
されるため、金属プラグが緩まず、下の相互接続ライン
から分離することなしに、第２の溝の深さは大きくでき
る。
提供する。 【解決手段】 集積回路容量は基板、基板に隣接し、そ
の中に第１の溝をもつ第１の誘電体層、第１の溝中に上
方に延びる第１の金属プラグを含む。相互接続ラインは
第１の溝上にあり、第１の金属プラグの相対する側に固
着くぼみを規定するため、第１の金属プラグに接する。
第２の誘電体層が相互接続ライン上にあり、その中に第
２の溝をもつ。第２の金属プラグが第２の溝中に上方に
延びる。より具体的には、第２の金属プラグは第２の溝
中に上方に延びる基体部分、基体部分に接続され、固着
くぼみが第２の金属プラグを相互接続ラインに固着させ
るようにする固着部分を含む。第２の金属プラグが固着
されるため、金属プラグが緩まず、下の相互接続ライン
から分離することなしに、第２の溝の深さは大きくでき
る。
Description
【０００１】
【関連出願】本発明は１９９９年１月１３日に出願され
た審査中の特許出願第６０／１１５，７８１号を基本に
しており、その全文が参照文献としてここに含まれる。
た審査中の特許出願第６０／１１５，７８１号を基本に
しており、その全文が参照文献としてここに含まれる。
【０００２】
【本発明の分野】本発明は半導体デバイスの分野、より
具体的には、容量に係る。
具体的には、容量に係る。
【０００３】
【本発明の背景】容量は電荷を蓄積するために、電子デ
バイス中で広く用いられている。容量は絶縁体により分
離された２つの導電性プレート又は電極を含む。容量又
は印加電圧当り容量により保持される電荷の量は、プレ
ートの面積、それらの間の距離及び絶縁体の誘電値に依
存する。容量はたとえばダイナミックランダムアクセス
メモリー（ＤＲＡＭ）又は埋込みＤＲＡＭといった半導
体デバイス内に形成してよい。
バイス中で広く用いられている。容量は絶縁体により分
離された２つの導電性プレート又は電極を含む。容量又
は印加電圧当り容量により保持される電荷の量は、プレ
ートの面積、それらの間の距離及び絶縁体の誘電値に依
存する。容量はたとえばダイナミックランダムアクセス
メモリー（ＤＲＡＭ）又は埋込みＤＲＡＭといった半導
体デバイス内に形成してよい。
【０００４】半導体メモリーデバイスがより高度に集積
化されるにつれ、ＤＲＡＭ蓄積セルの容量が占める面積
は収縮し、その電極表面積がより小さくなるため、容量
値は減少する。しかし、蓄積される情報の損失を防止す
るため、相対的に大きな容量が望ましい。従って、セル
寸法を減し、なお高い容量値が得ることが望ましく、そ
れにより高いセル集積及び信頼性ある動作の両方が得ら
れる。
化されるにつれ、ＤＲＡＭ蓄積セルの容量が占める面積
は収縮し、その電極表面積がより小さくなるため、容量
値は減少する。しかし、蓄積される情報の損失を防止す
るため、相対的に大きな容量が望ましい。従って、セル
寸法を減し、なお高い容量値が得ることが望ましく、そ
れにより高いセル集積及び信頼性ある動作の両方が得ら
れる。
【０００５】蓄積セルの高い集積を保ちながら、容量を
増す１つの技術は、容量電極の形に向けられている。こ
の技術において、容量電極のポリシリコン層は、容量電
極の表面積を増し、それによって基板表面が占める小さ
な面積を保ちながら、その容量を増すために、突起部、
フィン、空胴等をもってよい。
増す１つの技術は、容量電極の形に向けられている。こ
の技術において、容量電極のポリシリコン層は、容量電
極の表面積を増し、それによって基板表面が占める小さ
な面積を保ちながら、その容量を増すために、突起部、
フィン、空胴等をもってよい。
【０００６】基板表面上に容量を形成する代りに、容量
はまた基板上に形成される。すなわち、それらは基板上
に積層される。基板表面領域は、次にトランジスタを形
成するために使用できる。積層容量の容量値を増すこと
に関しては、リー（Ｌｅｅ）に承認された米国特許第
５，９０３，４９３号が、タングステンプラグ上に形成
された容量を明らかにしている。容量の表面積は、タン
グステンプラグ周囲の誘電体層中に溝をエッチングする
ことにより増加する。タングステンプラグは下の相互接
続ラインと境界を接し、そのため基板上に形成された異
なる層を接続することが可能になる。
はまた基板上に形成される。すなわち、それらは基板上
に積層される。基板表面領域は、次にトランジスタを形
成するために使用できる。積層容量の容量値を増すこと
に関しては、リー（Ｌｅｅ）に承認された米国特許第
５，９０３，４９３号が、タングステンプラグ上に形成
された容量を明らかにしている。容量の表面積は、タン
グステンプラグ周囲の誘電体層中に溝をエッチングする
ことにより増加する。タングステンプラグは下の相互接
続ラインと境界を接し、そのため基板上に形成された異
なる層を接続することが可能になる。
【０００７】溝は従来のエッチング又は他の適当な技術
により、パターン形成される。いかに深くエッチングで
きるかという基本的な限界は、いかに良くタングステン
プラグが誘電体層内に固定又は固着されるかによって決
る。典型的な場合、溝の深さは誘電体層の厚さの約半分
に制限される。溝がエッチングされた後、容量はタング
ステンプラグ上に形成される。不幸にも、もし溝が誘導
体の厚さの半分以上にエッチングされたら、タングステ
ンプラグは緩み、はずれやすくなる。タングステンプラ
グと下の相互接続を伴う金属相互接続間のこの物理的な
間隔は、形成すべき回路を開放し、容量を含むデバイス
又は回路を完全に故障させうる。
により、パターン形成される。いかに深くエッチングで
きるかという基本的な限界は、いかに良くタングステン
プラグが誘電体層内に固定又は固着されるかによって決
る。典型的な場合、溝の深さは誘電体層の厚さの約半分
に制限される。溝がエッチングされた後、容量はタング
ステンプラグ上に形成される。不幸にも、もし溝が誘導
体の厚さの半分以上にエッチングされたら、タングステ
ンプラグは緩み、はずれやすくなる。タングステンプラ
グと下の相互接続を伴う金属相互接続間のこの物理的な
間隔は、形成すべき回路を開放し、容量を含むデバイス
又は回路を完全に故障させうる。
【０００８】
【本発明の要約】先の背景をみると、信頼性を減すこと
なく、容量値を増すことが、本発明の目的である。
なく、容量値を増すことが、本発明の目的である。
【０００９】本発明に従うこの利点及び他の利点、特徴
及び目的は、基板、基板に隣接し、中に第１の溝を有す
る第１の誘電体層及び第１の溝中に上方に延びる第１の
金属プラグを含む集積回路容量により得られる。相互接
続ラインは第１の溝上にあり、第１の金属プラグに接触
し、第１の金属プラグの相対する側の固着されるくぼみ
を規定する。第２の誘電体層が相互接続ライン上にあ
り、その中に第２の溝を有する。第２の金属プラグが上
方に第２の溝中に延びる。より具体的には、第２の金属
プラグは第２の溝中に上方に延びる基体部分、基体部分
に接続され、固着くぼみを相互接続ラインへの第２の金
属プラグを固着させる固着部分を含む。基体部分及び固
着部分はモノリシック一体に形成するのが好ましい。
及び目的は、基板、基板に隣接し、中に第１の溝を有す
る第１の誘電体層及び第１の溝中に上方に延びる第１の
金属プラグを含む集積回路容量により得られる。相互接
続ラインは第１の溝上にあり、第１の金属プラグに接触
し、第１の金属プラグの相対する側の固着されるくぼみ
を規定する。第２の誘電体層が相互接続ライン上にあ
り、その中に第２の溝を有する。第２の金属プラグが上
方に第２の溝中に延びる。より具体的には、第２の金属
プラグは第２の溝中に上方に延びる基体部分、基体部分
に接続され、固着くぼみを相互接続ラインへの第２の金
属プラグを固着させる固着部分を含む。基体部分及び固
着部分はモノリシック一体に形成するのが好ましい。
【００１０】本発明の重要な特徴は、第１の金属プラグ
が第１の溝の中央部中に上方に適切に延び、それによっ
て相互接続ラインは第１の溝上にあり、相対する側に固
着くぼみを規定する第１の金属プラグと接触する。従っ
て、第１の溝は相互接続ラインが形成された時、固着く
ぼみを作る。言いかえると、第１の金属プラグと隣接す
る相互接続ラインの得られる形状は、第２の金属プラグ
用の固着くぼみを生じる。このことは、相互接続ライン
の導電体部分内に直接等価なくぼみを形成する余分のプ
ロセス工程を行う必要がなく、有利である。
が第１の溝の中央部中に上方に適切に延び、それによっ
て相互接続ラインは第１の溝上にあり、相対する側に固
着くぼみを規定する第１の金属プラグと接触する。従っ
て、第１の溝は相互接続ラインが形成された時、固着く
ぼみを作る。言いかえると、第１の金属プラグと隣接す
る相互接続ラインの得られる形状は、第２の金属プラグ
用の固着くぼみを生じる。このことは、相互接続ライン
の導電体部分内に直接等価なくぼみを形成する余分のプ
ロセス工程を行う必要がなく、有利である。
【００１１】第２の金属プラグが固着されるため、第２
の溝の深さは第２の金属プラグが緩まず、下の相互ライ
ンから分離することなく、より大きくできる。もしこれ
が起ると、回路の開放が起り、集積回路容量を組込んだ
デバイス又は回路が故障する。第２の金属プラグの相対
する側に形成された固着くぼみにより、溝の深さが増加
し、それにより容量が増し、集積回路容量の信頼性を減
すことはない。
の溝の深さは第２の金属プラグが緩まず、下の相互ライ
ンから分離することなく、より大きくできる。もしこれ
が起ると、回路の開放が起り、集積回路容量を組込んだ
デバイス又は回路が故障する。第２の金属プラグの相対
する側に形成された固着くぼみにより、溝の深さが増加
し、それにより容量が増し、集積回路容量の信頼性を減
すことはない。
【００１２】容量は第１及び第２の電極とそれらの間の
第３の誘電体層を含むのが好ましい。第１の電極は溝に
沿い、第２の金属プラグと接触する。第３の誘電体層は
第１の電極上にあり、第２の電極は第３の誘電体層上に
ある。本発明に従って第２の溝の深さを増すと、第１及
び第２の電極の表面積が増す。これにより、容量値が増
し有利で、そのことは蓄積された情報の損失を防止する
のに望ましい。
第３の誘電体層を含むのが好ましい。第１の電極は溝に
沿い、第２の金属プラグと接触する。第３の誘電体層は
第１の電極上にあり、第２の電極は第３の誘電体層上に
ある。本発明に従って第２の溝の深さを増すと、第１及
び第２の電極の表面積が増す。これにより、容量値が増
し有利で、そのことは蓄積された情報の損失を防止する
のに望ましい。
【００１３】
【好ましい実施例の詳細な記述】本発明について、本発
明の好ましい実施例が示されている添付図面を参照しな
がら、以下でより十分に述べる。しかし、本発明は多く
の異なった形をとってよく、ここで述べる実施例に限定
すると解釈すべきではない。むしろ、これらの実施例は
この説明が完全で当業者に本発明の視野を伝えるために
示した。同様の数字は全体を通して、同様の要素をさ
す。より明瞭にするため、層及び４つの領域は、図中で
誇張されている。
明の好ましい実施例が示されている添付図面を参照しな
がら、以下でより十分に述べる。しかし、本発明は多く
の異なった形をとってよく、ここで述べる実施例に限定
すると解釈すべきではない。むしろ、これらの実施例は
この説明が完全で当業者に本発明の視野を伝えるために
示した。同様の数字は全体を通して、同様の要素をさ
す。より明瞭にするため、層及び４つの領域は、図中で
誇張されている。
【００１４】最初図１を参照しながら、固着された金属
プラグ２２を含む集積回路容量２０の断面図について述
べる。集積回路容量２０は中に第１の溝２８を有する基
板に隣接した第１の誘電体層２６を有する基板上に形成
される。第１の金属プラグ３０は第１の溝２８中に、上
方に延びる。相互接続ライン３２は第１の溝２８上にあ
り、第１の金属プラグ３０に接触し、第１の金属プラグ
の相対する側に固着くぼみ３４を規定する。固着くぼみ
３４は第２の金属プラグ２２を相互接続ライン３２に固
着し、プラグが緩み、そこから分離するのを防止する。
プラグ２２を含む集積回路容量２０の断面図について述
べる。集積回路容量２０は中に第１の溝２８を有する基
板に隣接した第１の誘電体層２６を有する基板上に形成
される。第１の金属プラグ３０は第１の溝２８中に、上
方に延びる。相互接続ライン３２は第１の溝２８上にあ
り、第１の金属プラグ３０に接触し、第１の金属プラグ
の相対する側に固着くぼみ３４を規定する。固着くぼみ
３４は第２の金属プラグ２２を相互接続ライン３２に固
着し、プラグが緩み、そこから分離するのを防止する。
【００１５】固着くぼみ３４は各種の形をとってよい。
たとえば、固着くぼみ３４は連続したくぼみでよい。す
なわち、第１の金属プラグ３０が円である時、第１の金
属プラグに隣接した第１の誘電体層２６中に形成される
第１の溝２８も円である。これにより、固着くぼみ３４
は相互接続ライン３２が形成された時、円となる。固着
くぼみ３４が連続したくぼみである代りに、それらは第
１の金属プラグ３０に隣接して、円状に離れた複数のく
ぼみを含むように、規定してもよい。たとえば、固着く
ぼみ３４は２又は４個のくぼみを含み、各くぼみが他の
くぼみの１つと相対してもよい。
たとえば、固着くぼみ３４は連続したくぼみでよい。す
なわち、第１の金属プラグ３０が円である時、第１の金
属プラグに隣接した第１の誘電体層２６中に形成される
第１の溝２８も円である。これにより、固着くぼみ３４
は相互接続ライン３２が形成された時、円となる。固着
くぼみ３４が連続したくぼみである代りに、それらは第
１の金属プラグ３０に隣接して、円状に離れた複数のく
ぼみを含むように、規定してもよい。たとえば、固着く
ぼみ３４は２又は４個のくぼみを含み、各くぼみが他の
くぼみの１つと相対してもよい。
【００１６】第２の誘電体層３６が相互接続ライン３２
上にあり、その中に第２の溝３８をもつ。第２の金属プ
ラグ２２は第２の溝３８中に上方に延びる基体部分４０
と基体部分に接続され、固着くぼみ３４を相互接続ライ
ン３２への第２の金属プラグに固着させるための固着部
分４２を含む。第２の金属プラグ２２が固着された時、
たとえば第２の溝３８の深さｄ2は第２の誘電体層３６
の厚さの半分より大きくでき、第２の金属プラグが緩ん
で、下の接続ライン３２から分離することはない。もし
それが起ると、回路開放が起り、集積回路容量２０を組
込んだデバイス又は回路が故障する。
上にあり、その中に第２の溝３８をもつ。第２の金属プ
ラグ２２は第２の溝３８中に上方に延びる基体部分４０
と基体部分に接続され、固着くぼみ３４を相互接続ライ
ン３２への第２の金属プラグに固着させるための固着部
分４２を含む。第２の金属プラグ２２が固着された時、
たとえば第２の溝３８の深さｄ2は第２の誘電体層３６
の厚さの半分より大きくでき、第２の金属プラグが緩ん
で、下の接続ライン３２から分離することはない。もし
それが起ると、回路開放が起り、集積回路容量２０を組
込んだデバイス又は回路が故障する。
【００１７】集積回路容量２０は第１及び第２の電極４
４、４６及びそれらの間の第３の誘電体層４８を含む。
第１の電極４４は第２の溝３８に沿い、第２の金属プラ
グ２２に接触する。第３の誘電体層４８は第１の電極４
４上にあり、第２の電極４６は第３の誘電体層上にあ
る。たとえば埋め込みダイナミックランダムアクセスメ
モリー（ＥＤＲＡＭ）のように、半導体デバイスがより
高集積化されるにつれ、容量はその使える電極面積がよ
り小さくなるため、容量値は減少する。しかし、蓄積さ
れた情報の損失を防止するため、比較的大きな容量が望
ましい。従って、本発明に従って第２の溝３８の深さが
増加すると、第１及び第２電極４４、４６の表面積は増
加する。これにより容量２０の値が増加し有利である。
４、４６及びそれらの間の第３の誘電体層４８を含む。
第１の電極４４は第２の溝３８に沿い、第２の金属プラ
グ２２に接触する。第３の誘電体層４８は第１の電極４
４上にあり、第２の電極４６は第３の誘電体層上にあ
る。たとえば埋め込みダイナミックランダムアクセスメ
モリー（ＥＤＲＡＭ）のように、半導体デバイスがより
高集積化されるにつれ、容量はその使える電極面積がよ
り小さくなるため、容量値は減少する。しかし、蓄積さ
れた情報の損失を防止するため、比較的大きな容量が望
ましい。従って、本発明に従って第２の溝３８の深さが
増加すると、第１及び第２電極４４、４６の表面積は増
加する。これにより容量２０の値が増加し有利である。
【００１８】図示されている相互接続ライン３２は第１
の誘電体層２６上に形成された多層相互接続を含む。第
１の誘電体層２６が半導体基板２４上に形成される。半
導体基板２４はトランジスタのような複数の能動デバイ
スを含み、それらは相互接続ライン３２により機能回路
にともに接続されている。第１の金属プラグ３０は相互
接続ライン３２を下の半導体基板２４中の１ないし複数
の能動デバイスに、電気的に接続する。あるいは、第１
の金属プラグ３０は当業者には容易に認識されるよう
に、半導体基板２４の代りに、下の相互接続ライン（図
示されていない）に直接接続してもよい。第１の金属プ
ラグ３０はタングステン又はアルミニウム、チタン又は
チタン窒化物のような適当な導電性材料を含むのが好ま
しい。
の誘電体層２６上に形成された多層相互接続を含む。第
１の誘電体層２６が半導体基板２４上に形成される。半
導体基板２４はトランジスタのような複数の能動デバイ
スを含み、それらは相互接続ライン３２により機能回路
にともに接続されている。第１の金属プラグ３０は相互
接続ライン３２を下の半導体基板２４中の１ないし複数
の能動デバイスに、電気的に接続する。あるいは、第１
の金属プラグ３０は当業者には容易に認識されるよう
に、半導体基板２４の代りに、下の相互接続ライン（図
示されていない）に直接接続してもよい。第１の金属プ
ラグ３０はタングステン又はアルミニウム、チタン又は
チタン窒化物のような適当な導電性材料を含むのが好ま
しい。
【００１９】本発明の重要な特徴は、第１の金属プラグ
３０が第１の溝２８の中央部中に上方に延び、それによ
って相互接続ライン３２が第１の溝上にあり、その相対
する側の固着くぼみ３４を規定する第１の金属プラグに
接触する。従って、第１の溝２８は相互接続ライン３２
が形成された時、固着くぼみ３４を供する。言いかえる
と、第１の金属プラグ３０に隣接した相互接続ライン３
２の得られる形状によって、固着くぼみ３４が生じる。
このことは相互接続ライン３２の導電体部分５２内に直
接等価なくぼみを形成するための余分のプロセスを行う
必要がなく、有利である。
３０が第１の溝２８の中央部中に上方に延び、それによ
って相互接続ライン３２が第１の溝上にあり、その相対
する側の固着くぼみ３４を規定する第１の金属プラグに
接触する。従って、第１の溝２８は相互接続ライン３２
が形成された時、固着くぼみ３４を供する。言いかえる
と、第１の金属プラグ３０に隣接した相互接続ライン３
２の得られる形状によって、固着くぼみ３４が生じる。
このことは相互接続ライン３２の導電体部分５２内に直
接等価なくぼみを形成するための余分のプロセスを行う
必要がなく、有利である。
【００２０】第１の溝２８はたとえば従来のエッチング
又は他の適当な技術により、パターン形成される。たと
えば、シリコン窒化物のような第１のエッチング停止６
０が、第１の誘電体層２６内にその形成中、形成され
る。従って、第１のエッチング停止６０は、第１の溝２
８の実際の深さｄ1 を決る。第２の金属プラグ２２の固
着部分４２を含む集積回路容量２０の作製方法につい
て、以下により詳細に述べる。
又は他の適当な技術により、パターン形成される。たと
えば、シリコン窒化物のような第１のエッチング停止６
０が、第１の誘電体層２６内にその形成中、形成され
る。従って、第１のエッチング停止６０は、第１の溝２
８の実際の深さｄ1 を決る。第２の金属プラグ２２の固
着部分４２を含む集積回路容量２０の作製方法につい
て、以下により詳細に述べる。
【００２１】示されている多層相互接続ライン３２は導
電性キャップ層５０、導電体部分５２及びエレクトロマ
イグレーション障壁層５４を含む。導電性キャップ層５
０及びエレクトロマイグレーション障壁層５４は耐熱性
金属化合物が好ましく、導電体部分５２はアルミニウム
合金が望ましい。加えて、チタン窒化物のような反射防
止膜（ＡＲＣ）５６は相互接続ライン３２上に形成して
もよい。
電性キャップ層５０、導電体部分５２及びエレクトロマ
イグレーション障壁層５４を含む。導電性キャップ層５
０及びエレクトロマイグレーション障壁層５４は耐熱性
金属化合物が好ましく、導電体部分５２はアルミニウム
合金が望ましい。加えて、チタン窒化物のような反射防
止膜（ＡＲＣ）５６は相互接続ライン３２上に形成して
もよい。
【００２２】相互接続ライン３２上の第２の誘電体層３
６は、その中に第２の溝３８を含む。第２の溝３８が第
２の金属プラグ２２に隣接して形成され、それによって
容量２０がより大きな表面積を占めることが可能にな
り、その容量値が増す。第２の金属プラグ２２は第２の
溝３８中に上方に延びる基体部分４０及び基体部分に接
続された固着部分４２を含む。固着部分４２は第２の金
属プラグ２２を固着させるための固着くぼみ３４を、相
互接続ライン３２の導電体部分５２の露出された上部表
面に固定する。
６は、その中に第２の溝３８を含む。第２の溝３８が第
２の金属プラグ２２に隣接して形成され、それによって
容量２０がより大きな表面積を占めることが可能にな
り、その容量値が増す。第２の金属プラグ２２は第２の
溝３８中に上方に延びる基体部分４０及び基体部分に接
続された固着部分４２を含む。固着部分４２は第２の金
属プラグ２２を固着させるための固着くぼみ３４を、相
互接続ライン３２の導電体部分５２の露出された上部表
面に固定する。
【００２３】加えて、容量２０の容量値も、第１の溝３
８に隣接した相互接続ライン上の分離された容量（図示
されていない）と平行に形成することにより、増加させ
ることができる。より具体的には、別の容量の下部電極
は、相互接続ライン３２の導電体部分５２の露出された
部分により形成され、誘電体層が導電体部分のこの露出
された部分上に形成され、導電体層が上部電極を規定す
るため、誘電体層上に形成される。次に、第２の金属プ
ラグ２２が別の容量中に形成された固着くぼみに固着さ
れる。この別の容量は第２の金属プラグ２２に隣接して
形成された容量２０と平行に接続され、その結果、実効
的容量値が増した容量が出来る。
８に隣接した相互接続ライン上の分離された容量（図示
されていない）と平行に形成することにより、増加させ
ることができる。より具体的には、別の容量の下部電極
は、相互接続ライン３２の導電体部分５２の露出された
部分により形成され、誘電体層が導電体部分のこの露出
された部分上に形成され、導電体層が上部電極を規定す
るため、誘電体層上に形成される。次に、第２の金属プ
ラグ２２が別の容量中に形成された固着くぼみに固着さ
れる。この別の容量は第２の金属プラグ２２に隣接して
形成された容量２０と平行に接続され、その結果、実効
的容量値が増した容量が出来る。
【００２４】固着部分４２の深さは、第１の溝２８の深
さｄ1に等しいことが好ましい。更に、第２の誘電体層
３６中に第２の金属プラグ２２用の開口を形成する時、
ＡＲＣ層５６及びキャップ層５０の一部が除去される
と、余分の深さが加わる。ＡＲＣ層５６及びキャップ層
５０部分は、固着部分４２の最下部部分及び第２の金属
プラグ２２の基体部分４０が、相互接続ライン３２の露
出された導電体部分５２と接触するように、除去され
る。
さｄ1に等しいことが好ましい。更に、第２の誘電体層
３６中に第２の金属プラグ２２用の開口を形成する時、
ＡＲＣ層５６及びキャップ層５０の一部が除去される
と、余分の深さが加わる。ＡＲＣ層５６及びキャップ層
５０部分は、固着部分４２の最下部部分及び第２の金属
プラグ２２の基体部分４０が、相互接続ライン３２の露
出された導電体部分５２と接触するように、除去され
る。
【００２５】固着部分が露出された導電体部分５２に十
分近接して深く延び、第２の金属プラグ２２の対応する
基体部分４０を相互接続ラインの露出された導電体部分
５２に固定するのに十分な強度を生じる限り、固着部分
４２が延びる深さは、厳密でなくてよい。
分近接して深く延び、第２の金属プラグ２２の対応する
基体部分４０を相互接続ラインの露出された導電体部分
５２に固定するのに十分な強度を生じる限り、固着部分
４２が延びる深さは、厳密でなくてよい。
【００２６】第１の溝２８の深さｄ1は典型的な場合、
第１の誘電体層２６の厚さの約半分以内である。たとえ
ば、もし第１の誘電体層２６が約４，０００ないし６，
０００オングストロームの範囲の厚さをもつなら、第１
の溝２８の深さｄ1は、２，０００ないし３，０００オ
ングストロームを越えないであろう。もし、第１の溝２
８の深さｄ1が第１の誘電体層２６の厚さの半分を越え
ると、第１の金属プラグ３０は基板２４又は下の相互接
続ライン（図示されていない）から離れるであろう。従
って、固着部分４２の深さの関係は、第１の溝２８の深
さｄ1に対応するのが好ましい。
第１の誘電体層２６の厚さの約半分以内である。たとえ
ば、もし第１の誘電体層２６が約４，０００ないし６，
０００オングストロームの範囲の厚さをもつなら、第１
の溝２８の深さｄ1は、２，０００ないし３，０００オ
ングストロームを越えないであろう。もし、第１の溝２
８の深さｄ1が第１の誘電体層２６の厚さの半分を越え
ると、第１の金属プラグ３０は基板２４又は下の相互接
続ライン（図示されていない）から離れるであろう。従
って、固着部分４２の深さの関係は、第１の溝２８の深
さｄ1に対応するのが好ましい。
【００２７】容量２０の容量値は、第２の誘電体層３６
中に第２の溝を形成することにより、増加する。第２の
金属プラグ２２の基体部分４０は第２の溝３８の中央部
中に、上方に延びる。第２の溝３８はたとえば従来のエ
ッチング又は他の適当な技術により、パターン形成され
る。たとえば、シリコン窒化物のような第２のエッチン
グ停止６２が第２の誘電体層３６内に、その形成中に形
成される。従って、第２のエッチング停止６２が、第２
の溝３８の実際の深さｄ2を決める。
中に第２の溝を形成することにより、増加する。第２の
金属プラグ２２の基体部分４０は第２の溝３８の中央部
中に、上方に延びる。第２の溝３８はたとえば従来のエ
ッチング又は他の適当な技術により、パターン形成され
る。たとえば、シリコン窒化物のような第２のエッチン
グ停止６２が第２の誘電体層３６内に、その形成中に形
成される。従って、第２のエッチング停止６２が、第２
の溝３８の実際の深さｄ2を決める。
【００２８】第２の金属プラグ２２の基体部分４０の
み、すなわち固着部分４２が無いと、第２の溝３８の深
さｄ2は、典型的な場合、第２の誘電体層３６の厚さの
約半分に限定される。もし、第２の誘電体層３６が約
４，０００ないし６，０００オングストロームの範囲の
厚さをもつなら、第２の溝３８の深さｄ2は２，０００
ないし３，０００オングストロームを越えないであろ
う。しかし、固着部分４２が第２の金属プラグ２２の基
体部分４０を相互接続ライン３２の露出された導電体部
分４０に固定すると、第２の溝３８の深さｄ2は、第２
の誘電体層３６の厚さの半分より、大きくなりうる。従
って、第２の溝３８の増加した深さｄ2は、約２，００
０ないし５，５００オングストロームになりうる。
み、すなわち固着部分４２が無いと、第２の溝３８の深
さｄ2は、典型的な場合、第２の誘電体層３６の厚さの
約半分に限定される。もし、第２の誘電体層３６が約
４，０００ないし６，０００オングストロームの範囲の
厚さをもつなら、第２の溝３８の深さｄ2は２，０００
ないし３，０００オングストロームを越えないであろ
う。しかし、固着部分４２が第２の金属プラグ２２の基
体部分４０を相互接続ライン３２の露出された導電体部
分４０に固定すると、第２の溝３８の深さｄ2は、第２
の誘電体層３６の厚さの半分より、大きくなりうる。従
って、第２の溝３８の増加した深さｄ2は、約２，００
０ないし５，５００オングストロームになりうる。
【００２９】第２の溝３８が形成されると、次に容量２
０が形成される。第１の電極４４は第２の溝３８に沿
い、第２の金属プラグ２２に接触する。第１の電極４４
は電荷を伝え、保持するのに適した任意の材料で作られ
る。適当な材料には、チタン、チタン窒化物、アルミニ
ウム、銅、銀又は金、白金又はパラジウムのような貴金
属が含まれる。第１の電極４４の厚さは、約７５ないし
７５０オングストロームの範囲が好ましい。また、第１
の電極４４が多層構成、たとえばチタン窒化物の層で被
覆されたチタンの層をもつことも可能である。
０が形成される。第１の電極４４は第２の溝３８に沿
い、第２の金属プラグ２２に接触する。第１の電極４４
は電荷を伝え、保持するのに適した任意の材料で作られ
る。適当な材料には、チタン、チタン窒化物、アルミニ
ウム、銅、銀又は金、白金又はパラジウムのような貴金
属が含まれる。第１の電極４４の厚さは、約７５ないし
７５０オングストロームの範囲が好ましい。また、第１
の電極４４が多層構成、たとえばチタン窒化物の層で被
覆されたチタンの層をもつことも可能である。
【００３０】第３の誘電体層４８が第１の電極４４上に
あり、たとえば二酸化シリコン、シリコン窒化物又は適
当な大きな誘電定数をもつ任意の材料又は材料の合金と
いった任意の適当な誘電体で形成される。他の適当な材
料には、五酸化タンタル及びチタン酸バリウム・ストロ
ンチウムが含まれる。第３の誘電体層４８の厚さは約２
５ないし２５０オングストロームの範囲が好ましい。
あり、たとえば二酸化シリコン、シリコン窒化物又は適
当な大きな誘電定数をもつ任意の材料又は材料の合金と
いった任意の適当な誘電体で形成される。他の適当な材
料には、五酸化タンタル及びチタン酸バリウム・ストロ
ンチウムが含まれる。第３の誘電体層４８の厚さは約２
５ないし２５０オングストロームの範囲が好ましい。
【００３１】第２の電極４６が第３の誘電体層４８上に
ある。第１の電極４４と同様、第２の電極４６は電荷を
伝え保持するのに適した任意の材料で作ることができ
る。第２の電極４６の厚さは、約１５０ないし２，５０
０オングストロームの範囲が好ましい。また、第２の電
極４６は多層構成か、アルミニウムのような第１の材料
が、銅又はシリコンのような材料でドープされる構成を
とるようにすることすらできる。
ある。第１の電極４４と同様、第２の電極４６は電荷を
伝え保持するのに適した任意の材料で作ることができ
る。第２の電極４６の厚さは、約１５０ないし２，５０
０オングストロームの範囲が好ましい。また、第２の電
極４６は多層構成か、アルミニウムのような第１の材料
が、銅又はシリコンのような材料でドープされる構成を
とるようにすることすらできる。
【００３２】下部及び上部電極４４、４６間に第３の誘
電体層４８を含む容量２０を形成するのと別に、下部電
極は第２の金属プラグの上部で置きかえられる。言いか
えると、第２の金属プラグ２２の上部は、当業者に容易
に理解されるように、容量２０の下部電極を形成する。
電体層４８を含む容量２０を形成するのと別に、下部電
極は第２の金属プラグの上部で置きかえられる。言いか
えると、第２の金属プラグ２２の上部は、当業者に容易
に理解されるように、容量２０の下部電極を形成する。
【００３３】上で述べたような金属プラグ２２を含む集
積回路容量２０の作製方法について、図２−７を参照し
ながら、更に述べる。間に相互接続ライン３２を有する
ように、たとえば半導体基板２４上に、第１及び第２の
誘電体層２６、３６を形成してよい。半導体基板２４は
シリコンが好ましいが、基板上に形成されたシリコン、
ポリシリコン層又は構造でよい。周知の技術を用いて、
トランジスタ（図示されていない）のような複数のデバ
イスが、基板２４中に形成される。
積回路容量２０の作製方法について、図２−７を参照し
ながら、更に述べる。間に相互接続ライン３２を有する
ように、たとえば半導体基板２４上に、第１及び第２の
誘電体層２６、３６を形成してよい。半導体基板２４は
シリコンが好ましいが、基板上に形成されたシリコン、
ポリシリコン層又は構造でよい。周知の技術を用いて、
トランジスタ（図示されていない）のような複数のデバ
イスが、基板２４中に形成される。
【００３４】次に、図２を参照すると、ドープされた二
酸化シリコンのような第１の誘電体層２６が、基板２４
上に形成されている。化学気相堆積（ＣＶＤ）のような
周知の技術が、第１の誘電体層２６を形成するために、
使用できる。第１の誘電体層２６はこの時点で、化学−
機械研磨又は平坦な最上部表面を形成するためのエッチ
バックにより、平坦化するのが好ましい。第１の誘電体
層２６の得られた厚さは、基板２４中に形成された能動
デバイスの適切な電気的分離のため、あるいは下の相互
接続ラインからの分離のため、平坦化後十分厚い必要が
ある。第１の誘電体層２６の場合、４，０００ないし
６，０００オングストロームの適切な厚さで、適切な分
離がされる。
酸化シリコンのような第１の誘電体層２６が、基板２４
上に形成されている。化学気相堆積（ＣＶＤ）のような
周知の技術が、第１の誘電体層２６を形成するために、
使用できる。第１の誘電体層２６はこの時点で、化学−
機械研磨又は平坦な最上部表面を形成するためのエッチ
バックにより、平坦化するのが好ましい。第１の誘電体
層２６の得られた厚さは、基板２４中に形成された能動
デバイスの適切な電気的分離のため、あるいは下の相互
接続ラインからの分離のため、平坦化後十分厚い必要が
ある。第１の誘電体層２６の場合、４，０００ないし
６，０００オングストロームの適切な厚さで、適切な分
離がされる。
【００３５】第１の金属プラグ３０を形成すべき位置を
規定するため、周知のフォトリソグラフィ技術を用い
て、第１の誘電体層２６上にフォトレジスト層（図示さ
れていない）が形成され、パターン形成される。次に、
第１の誘電体層２６の露出された部分が、基板２４の導
電体部分（図示されていない）が露出されるまで、エッ
チングされる。一実施例において、第１の金属プラグ３
０用の開口を形成するために、反応性イオンエッチング
（ＲＩＥ）が用いられる。
規定するため、周知のフォトリソグラフィ技術を用い
て、第１の誘電体層２６上にフォトレジスト層（図示さ
れていない）が形成され、パターン形成される。次に、
第１の誘電体層２６の露出された部分が、基板２４の導
電体部分（図示されていない）が露出されるまで、エッ
チングされる。一実施例において、第１の金属プラグ３
０用の開口を形成するために、反応性イオンエッチング
（ＲＩＥ）が用いられる。
【００３６】なお図２を参照すると、第１の金属プラグ
３０を形成するための周知の技術を用いて、導電性材
料、好ましくはタングステンで開口が満されている。第
１の金属プラグ３０を形成する前に、チタン又はチタン
窒化物（図示されていない）のような薄い固着／障壁層
を、第１の誘電体層２６全体上及び開口中に、スパッタ
リングのような周知の技術を用いて堆積させる。次に、
第１の金属プラグ３０の導電性材料を、開口中に堆積さ
せる。固着／障壁金属及び第１の誘電体層２６上に堆積
させた導電性材料をエッチバックするため、化学−機械
研磨技術が用いられる。たとえば、反応性イオンエッチ
ング（ＲＩＥ）のような他の周知のエッチバック技術を
用いることができる。
３０を形成するための周知の技術を用いて、導電性材
料、好ましくはタングステンで開口が満されている。第
１の金属プラグ３０を形成する前に、チタン又はチタン
窒化物（図示されていない）のような薄い固着／障壁層
を、第１の誘電体層２６全体上及び開口中に、スパッタ
リングのような周知の技術を用いて堆積させる。次に、
第１の金属プラグ３０の導電性材料を、開口中に堆積さ
せる。固着／障壁金属及び第１の誘電体層２６上に堆積
させた導電性材料をエッチバックするため、化学−機械
研磨技術が用いられる。たとえば、反応性イオンエッチ
ング（ＲＩＥ）のような他の周知のエッチバック技術を
用いることができる。
【００３７】次に、図３に最もよく示されるように、第
１の溝２８が第１の金属プラグ３０に隣接して形成され
る。従来のエッチング又は他の適当な技術を用いて、第
１の金属プラグ３０に隣接して、第１の溝２８が形成さ
れる。たとえば、第１の誘電体層２６内に、その形成中
シリコン窒化物第１エッチング停止６０が形成される。
従って、第１のエッチング停止６０が第１の溝３０の実
際の深さｄ1を決める。
１の溝２８が第１の金属プラグ３０に隣接して形成され
る。従来のエッチング又は他の適当な技術を用いて、第
１の金属プラグ３０に隣接して、第１の溝２８が形成さ
れる。たとえば、第１の誘電体層２６内に、その形成中
シリコン窒化物第１エッチング停止６０が形成される。
従って、第１のエッチング停止６０が第１の溝３０の実
際の深さｄ1を決める。
【００３８】次に図４を参照すると、第１の溝２８及び
第１の金属プラグ３０上に、相互接続ライン３２が形成
される。相互接続ライン３２の形成中、スパッタリング
のような周知の技術を用いて、第１の誘電体層２６上
に、約２５０オングストロームのチタン層５４が形成さ
れる。チタン層が好ましいが、他の耐熱金属層も使用で
きる。約１％の銅を含む約４，５００オングストローム
厚のアルミニウム合金層を、スパッタリングのような周
知の技術を用いて、チタン層上に形成する。アルミニウ
ム合金層５２も導電体部分と呼ばれる。アルミニウム合
金層はその低い抵抗率とそのよく知られたプロセスのた
め好ましいが、当業者には認識されるように、他の低抵
抗材料も相互接続ライン３２中の導電体部分として働く
可能性がある。約２５０オングストローム厚のチタン層
５０が、スパッタリングにより、導電体部分上に形成さ
れる。チタンが好ましいが、他の耐熱金属層を用いても
よい。チタン窒化物のような反射防止被覆（ＡＲＣ）層
５６を、チタン層５０上に形成する。
第１の金属プラグ３０上に、相互接続ライン３２が形成
される。相互接続ライン３２の形成中、スパッタリング
のような周知の技術を用いて、第１の誘電体層２６上
に、約２５０オングストロームのチタン層５４が形成さ
れる。チタン層が好ましいが、他の耐熱金属層も使用で
きる。約１％の銅を含む約４，５００オングストローム
厚のアルミニウム合金層を、スパッタリングのような周
知の技術を用いて、チタン層上に形成する。アルミニウ
ム合金層５２も導電体部分と呼ばれる。アルミニウム合
金層はその低い抵抗率とそのよく知られたプロセスのた
め好ましいが、当業者には認識されるように、他の低抵
抗材料も相互接続ライン３２中の導電体部分として働く
可能性がある。約２５０オングストローム厚のチタン層
５０が、スパッタリングにより、導電体部分上に形成さ
れる。チタンが好ましいが、他の耐熱金属層を用いても
よい。チタン窒化物のような反射防止被覆（ＡＲＣ）層
５６を、チタン層５０上に形成する。
【００３９】ドープされた二酸化シリコンのような第２
の誘電体層３６が相互接続ライン３２上に形成され、そ
れは図５に示されるように、固着くぼみ３４を含む。化
学気相堆積（ＣＶＤ）のような周知の技術が、第２の誘
電体層３６を形成するために使用できる。第２の誘電体
層３６はこの時点で、平坦な最上部表面を形成するため
の化学機械研磨又はエッチバックにより、平坦化するの
が好ましい。第２の誘電体層３６の得られる厚さは、平
坦化後、相互接続ライン３２から適切に電気的に分離で
きるように、十分厚くすべきである。第２の誘電体層３
６の場合、ほぼ４，０００ないし６，０００オングスト
ロームの厚さで、適切な分離が行える。
の誘電体層３６が相互接続ライン３２上に形成され、そ
れは図５に示されるように、固着くぼみ３４を含む。化
学気相堆積（ＣＶＤ）のような周知の技術が、第２の誘
電体層３６を形成するために使用できる。第２の誘電体
層３６はこの時点で、平坦な最上部表面を形成するため
の化学機械研磨又はエッチバックにより、平坦化するの
が好ましい。第２の誘電体層３６の得られる厚さは、平
坦化後、相互接続ライン３２から適切に電気的に分離で
きるように、十分厚くすべきである。第２の誘電体層３
６の場合、ほぼ４，０００ないし６，０００オングスト
ロームの厚さで、適切な分離が行える。
【００４０】第２の金属プラグ２２を形成すべき開口７
０を規定するために、周知のフォトリソグラフィ技術を
用いて、フォトレジスト層（図示されていない）を第２
の誘電体層３６上に形成し、パターン形成する。次に、
第２の誘電体層３６の露出された部分、ＡＲＣ層５６及
びキャップ層５０を相互接続ライン３２の導電体部分５
２が露出されるまで、除去する。一実施例において、第
２の金属プラグ２２用の第２の開口７０を形成するため
に、反応性イオンエッチング（ＲＩＥ）が用いられる。
０を規定するために、周知のフォトリソグラフィ技術を
用いて、フォトレジスト層（図示されていない）を第２
の誘電体層３６上に形成し、パターン形成する。次に、
第２の誘電体層３６の露出された部分、ＡＲＣ層５６及
びキャップ層５０を相互接続ライン３２の導電体部分５
２が露出されるまで、除去する。一実施例において、第
２の金属プラグ２２用の第２の開口７０を形成するため
に、反応性イオンエッチング（ＲＩＥ）が用いられる。
【００４１】図６に示されるように、固着部４２及び第
２の金属プラグ２２の基体部分４０を形成するために、
周知の技術を用いて、第２の開口７０を、導電性材料、
好ましくはタングステンで満す。固着部４２及び基体部
分４０は、モノリシックな一体として形成するのが好ま
しい。第２の金属プラグ３２を形成する前に、チタン又
はチタン窒化物（図示されていない）のような薄い固着
／障壁層を、第２の誘電体層３６の全体上及び開口中に
スパッタリングのような周知の技術を用いて堆積させ
る。次に、第２の金属プラグ２２の導電性材料を、開口
７０中に堆積させる。固着／障壁金属及び第２の誘電体
層３６上に堆積させた導電体層をエッチバックするため
に、化学機械研磨技術が用いられる。反応性イオンエッ
チング（ＲＩＥ）のような他の周知の技術も使用でき
る。
２の金属プラグ２２の基体部分４０を形成するために、
周知の技術を用いて、第２の開口７０を、導電性材料、
好ましくはタングステンで満す。固着部４２及び基体部
分４０は、モノリシックな一体として形成するのが好ま
しい。第２の金属プラグ３２を形成する前に、チタン又
はチタン窒化物（図示されていない）のような薄い固着
／障壁層を、第２の誘電体層３６の全体上及び開口中に
スパッタリングのような周知の技術を用いて堆積させ
る。次に、第２の金属プラグ２２の導電性材料を、開口
７０中に堆積させる。固着／障壁金属及び第２の誘電体
層３６上に堆積させた導電体層をエッチバックするため
に、化学機械研磨技術が用いられる。反応性イオンエッ
チング（ＲＩＥ）のような他の周知の技術も使用でき
る。
【００４２】次に、図７を参照すると、第２の金属プラ
グ２２に隣接して、第２の溝３６が形成されている。第
２の溝３８は従来のエッチング又は他の適当な技術を用
いて、隣接する第２の金属プラグ２２をパターン形成す
ることにより、形成される。たとえば、シリコン窒化物
の第２のエッチング停止６２を、第２の誘電体層３６内
にその形成中に形成する。従って、第２のエッチング停
止６２は第２の溝３８の実際の深さｄ2を決る。
グ２２に隣接して、第２の溝３６が形成されている。第
２の溝３８は従来のエッチング又は他の適当な技術を用
いて、隣接する第２の金属プラグ２２をパターン形成す
ることにより、形成される。たとえば、シリコン窒化物
の第２のエッチング停止６２を、第２の誘電体層３６内
にその形成中に形成する。従って、第２のエッチング停
止６２は第２の溝３８の実際の深さｄ2を決る。
【００４３】第２の金属プラグ２２は固着部分４２を通
して、相互接続ライン３２の導電体部分５２に固着され
るから、第２のエッチング停止６２の配置は、金属プラ
グが緩み、下の相互接続ライン３２から分離することな
しに、大きくできる。このことは、容量を形成するのに
使える表面積が増加するため、容量２０の容量値を増す
ことができ、有利である。
して、相互接続ライン３２の導電体部分５２に固着され
るから、第２のエッチング停止６２の配置は、金属プラ
グが緩み、下の相互接続ライン３２から分離することな
しに、大きくできる。このことは、容量を形成するのに
使える表面積が増加するため、容量２０の容量値を増す
ことができ、有利である。
【００４４】第２の溝３８が形成されると、容量２０の
第１の電極４４が第２の誘電体層３６上に導電性材料を
堆積させることにより形成され、それは第２の溝３８及
び第２の金属プラグ２２を含む。次に、化学気相堆積
（ＣＶＤ）のような適切なパターン形成技術により、第
１の電極４４は選択的にパターン形成される。第１の電
極４４を堆積させる他の方法には、スパッタリング、反
応性スパッタエッチング（ＲＳＥ）及びプラズマ補助化
学気相堆積（ＰＥＣＶＤ）が含まれる。
第１の電極４４が第２の誘電体層３６上に導電性材料を
堆積させることにより形成され、それは第２の溝３８及
び第２の金属プラグ２２を含む。次に、化学気相堆積
（ＣＶＤ）のような適切なパターン形成技術により、第
１の電極４４は選択的にパターン形成される。第１の電
極４４を堆積させる他の方法には、スパッタリング、反
応性スパッタエッチング（ＲＳＥ）及びプラズマ補助化
学気相堆積（ＰＥＣＶＤ）が含まれる。
【００４５】適当な技術を用いて、第１の電極４４上に
第２の誘電体層４６を堆積させる。ＣＶＤ又は第１の電
極４４を堆積させるのに用いたのと類似の他の技術を用
いて、第３の誘電体層４８を堆積させてよい。次に、た
とえばＣＶＤにより、第２の電極４６を堆積させ、適当
なパターン形成技術によって、選択的にパターン形成す
る。第２の電極４６を堆積させる他の方法には、物理的
な気相堆積（ＰＶＤ）、スパッタリング、反応性スパッ
タエッチング（ＲＳＥ）及びプラズマ促進化学気相堆積
（ＰＥＣＶＤ）が含まれる。このように、容量２０は図
１に示されるように、第１及び第２の電極４４、４６及
びその間に第３の誘電体層４８を含む。
第２の誘電体層４６を堆積させる。ＣＶＤ又は第１の電
極４４を堆積させるのに用いたのと類似の他の技術を用
いて、第３の誘電体層４８を堆積させてよい。次に、た
とえばＣＶＤにより、第２の電極４６を堆積させ、適当
なパターン形成技術によって、選択的にパターン形成す
る。第２の電極４６を堆積させる他の方法には、物理的
な気相堆積（ＰＶＤ）、スパッタリング、反応性スパッ
タエッチング（ＲＳＥ）及びプラズマ促進化学気相堆積
（ＰＥＣＶＤ）が含まれる。このように、容量２０は図
１に示されるように、第１及び第２の電極４４、４６及
びその間に第３の誘電体層４８を含む。
【００４６】当業者には、これまでの記述及び付随した
図面で示された指針の利点をもつ多くの修正及び他の実
施例が、考案されるであろう。従って、本発明はここで
述べた具体的な実施例に限定すべきでなく、修正及び実
施例は付随した特許請求の範囲の視野の中に含むことを
意図することを、理解すべきである。
図面で示された指針の利点をもつ多くの修正及び他の実
施例が、考案されるであろう。従って、本発明はここで
述べた具体的な実施例に限定すべきでなく、修正及び実
施例は付随した特許請求の範囲の視野の中に含むことを
意図することを、理解すべきである。
【図１】本発明に従う固着金属プラグを含む集積回路の
断面図である。
断面図である。
【図２】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
【図３】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
【図４】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
【図５】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
【図６】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
【図７】本発明に従う固着金属プラグを含む集積回路容
量を作製するプロセス工程を示す断面図である。
量を作製するプロセス工程を示す断面図である。
２０ （図中になし）集積回路容量 ２２ 第２の金属プラグ ２４ 基板 ２６ 第１の誘電体層 ２８ 第１の溝 ３０ 第１の金属プラグ ３２ 相互接続ライン ３４ 固着くぼみ ３６ 第２の誘電体層 ３８ 第２の溝 ４０ 基体部分 ４２ 固着部分 ４４ 第１の電極、上部電極 ４６ 第２の電極、下部電極 ４８ 誘電体層 ５０ 導電性キャップ層 ５２ 導電体部分 ５４ エレクトロマイグレーション障壁層 ５６ 反射防止膜、ＡＲＣ層 ６０ 第１のエッチング停止 ６２ 第２のエッチング停止 ７０ 開口
フロントページの続き (72)発明者 ジェームス セオドア クレメンズ アメリカ合衆国 07060 ニュージャーシ ィ，ウォッチュング，ハイ トア ドライ ヴ 162 (72)発明者 サイレッシュ マンシン マーチャント アメリカ合衆国 32835 フロリダ，オー ランド，ヴァインランド オークス ブウ ルヴァード 8214 (72)発明者 プラディップ クマー ロイ アメリカ合衆国 32819 フロリダ，オー ランド，ヒデン アイビー コート 7706 (72)発明者 ヘム エム．ヴァイデア シンガポール国 738375，セダーウッド グローヴ 24
Claims (33)
- 【請求項１】 基板；前記基板に隣接し、その中に第１
の溝を有する第１の誘電体層；第１の溝中に上方に延び
る第１の金属プラグ；前記第１の金属プラグの相対する
側に、固着くぼみを規定するため、第１の溝上で、前記
第１の金属プラグに接触する相互接続ライン；前記相互
接続ライン上で、その中に第２の溝をもつ第２の誘電体
層；第２の溝中に上方に延びる基体部分及び前記基体部
分に接続され、固着くぼみを前記第２の金属プラグに固
着させる固着部分を含む第２の金属プラグ；前記第２の
金属プラグの上部に隣接した第３の誘電体層；及び第３
の誘電体層上の上方電極を含む集積回路容量。 - 【請求項２】 前記第２の金属プラグと前記第３の誘電
体層の間に、電極を更に含む請求項１記載の集積回路容
量。 - 【請求項３】 前記基体部分及び前記第２の金属プラグ
の前記固着部分は、モノリシック一体として集積して形
成される請求項１記載の集積回路容量。 - 【請求項４】 第２の溝は前記第２の誘電体層の厚さの
約半分より大きな深さをもつ請求項１記載の集積回路容
量。 - 【請求項５】 第２の溝の深さは約２，０００オングス
トロームより大きい請求項１記載の集積回路容量。 - 【請求項６】 前記第２の金属プラグの前記固着部分
は、第１の溝の深さに対応する深さをもつ請求項１記載
の集積回路容量。 - 【請求項７】 前記第２の金属プラグの前記基体部分
は、前記第２の誘電体層の隣接した最上表面と本質的に
同一平面の最上表面を有する請求項１記載の集積回路容
量。 - 【請求項８】 前記第１の金属プラグは前記第１の誘電
体層の隣接して最上表面と本質的に同一平面の最上表面
を有する請求項１記載の集積回路容量。 - 【請求項９】 前記第１及び第２の金属プラグのそれぞ
れは、タングステンを含む請求項１記載の集積回路容
量。 - 【請求項１０】 前記第２の金属プラグの前記基体部分
は、第２の溝の中央部中に上方に延びる請求項１記載の
集積回路容量。 - 【請求項１１】 前記第１の金属プラグは第１の溝の中
央部中に上方に延びる請求項１記載の集積回路容量。 - 【請求項１２】 基板；前記基板に隣接し、その中に第
１の溝を有する第１の誘電体層；第１の溝中に上方に延
びる第１の金属プラグ；前記第１の金属プラグの相対す
る側に固着くぼみを規定するため、第１の溝上で前記第
１の金属プラグに接触する相互接続ライン；前記相互接
続ライン上で、その中に第２の溝を有し、第２の溝は第
２の誘電体層の厚さの約半分より大きな深さをもつ第２
の誘電体層；第２の溝中に上方に延びる基体部分、及び
前記基体部分に接続され、固着くぼみを前記第２の金属
プラグに固着させるための固着部分を含む第２の金属プ
ラグ；前記第２の金属プラグの上部に隣接した第３の誘
電体層；前記第３の誘電体層上の上部電極を含む集積回
路容量。 - 【請求項１３】 前記第２の金属プラグと前記第３の誘
電体層の間に、電極を更に含む請求項１２記載の集積回
路容量。 - 【請求項１４】 前記金属プラグの前記基体部分及び前
記固着部分は、モノリシック一体として集積して形成さ
れる請求項１２記載の集積回路容量。 - 【請求項１５】 第２の溝の深さは、約２，０００オン
グストロームより大きい請求項１２記載の集積回路容
量。 - 【請求項１６】 前記第２の金属プラグの前記固着部分
は、第１の溝の深さに対応する深さをもつ請求項１２記
載の集積回路容量。 - 【請求項１７】 前記第２の金属プラグの前記基体部分
は、前記誘電体層の隣接した最上表面と本質的に同一平
面の最上表面を有する請求項１２記載の集積回路容量。 - 【請求項１８】 前記第１の金属プラグは前記第１の誘
電体層の隣接した最上表面と本質的に同一平面の最上表
面を有する請求項１２記載の集積回路容量。 - 【請求項１９】 前記第１及び第２の金属プラグのそれ
ぞれは、タングステンを含む請求項１２記載の集積回路
容量。 - 【請求項２０】 前記第２の金属プラグの前記基体部分
は、第２の溝の中央部中に上方に延びる請求項１２記載
の集積回路容量。 - 【請求項２１】 前記第１の金属プラグは第１の溝の中
央部中に上方に延びる請求項１２記載の集積回路容量。 - 【請求項２２】 基板；前記基板に隣接し、その中に第
１の溝を有する第１の誘電体層；第１の溝中に上方に延
び、前記第１の金属プラグの相対する側に固着くぼみを
有する第１の金属プラグ；前記第１の誘電体層上で、そ
の中に第２の溝を有する第２の誘電体層；第２の溝中に
上方に延びる基体部分、及び前記基体部分に接続され、
固着くぼみを前記第２の金属プラグに固着させる固着部
分を含む第２の金属プラグ；第２の金属プラグの上部に
隣接した第３の誘電体層；及び前記第３の誘電体層上の
上部電極を含む集積回路容量。 - 【請求項２３】 前記第２の金属プラグと前記第３の誘
電体層の間に更に電極を含む請求項２２記載の集積回路
容量。 - 【請求項２４】 第１の溝上で、前記第１の金属プラグ
と接触する相互接続ラインを更に含む請求項２２記載の
集積回路容量。 - 【請求項２５】 前記第２の金属プラグの前記基体部分
及び前記固着部分は、モノリシック一体として集積して
形成される請求項２２記載の集積回路容量。 - 【請求項２６】 第２の溝は前記第２の誘電体層の厚さ
の約半分より大きな深さを有する請求項２２記載の集積
回路容量。 - 【請求項２７】 第２の溝の深さは約２，０００オング
ストロームより大きい請求項２２記載の集積回路容量。 - 【請求項２８】 前記第２の金属プラグの前記固着部分
は、第１の溝の深さに対応する深さを有する請求項２２
記載の集積回路容量。 - 【請求項２９】 前記第２の金属プラグの前記基体部分
は、前記第２の誘電体層の隣接した最上表面と本質的に
同一平面の最上表面を有する請求項２２記載の集積回路
容量。 - 【請求項３０】 前記第１の金属プラグは前記第１の誘
電体層の隣接した最上表面と本質的に同一平面の最上表
面をもつ請求項２２記載の集積回路容量。 - 【請求項３１】 前記第１及び第２の金属プラグはタン
グステンを含む請求項２２記載の集積回路容量。 - 【請求項３２】 前記第２の金属プラグは第２の溝の中
央部中に上方に延びる請求項２２記載の集積回路容量。 - 【請求項３３】 前記第１の金属プラグは第１の溝の中
央部中に上方に延びる請求項２２記載の集積回路容量。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11578199P | 1999-01-13 | 1999-01-13 | |
| US60/115781 | 1999-07-30 | ||
| US09/364,767 US6291848B1 (en) | 1999-01-13 | 1999-07-30 | Integrated circuit capacitor including anchored plugs |
| US09/364767 | 1999-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208731A true JP2000208731A (ja) | 2000-07-28 |
Family
ID=26813561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300A Pending JP2000208731A (ja) | 1999-01-13 | 2000-01-13 | 固着プラグを含む集積回路容量 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6291848B1 (ja) |
| EP (1) | EP1020928A1 (ja) |
| JP (1) | JP2000208731A (ja) |
| KR (1) | KR20000053460A (ja) |
| SG (1) | SG83177A1 (ja) |
| TW (1) | TW477023B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384468B1 (en) * | 2000-02-07 | 2002-05-07 | International Business Machines Corporation | Capacitor and method for forming same |
| FR2839811A1 (fr) * | 2002-05-15 | 2003-11-21 | St Microelectronics Sa | Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat |
| JP2004186487A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6806579B2 (en) * | 2003-02-11 | 2004-10-19 | Infineon Technologies Ag | Robust via structure and method |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| JP5165287B2 (ja) * | 2007-06-27 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 配線構造およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3853406B2 (ja) | 1995-10-27 | 2006-12-06 | エルピーダメモリ株式会社 | 半導体集積回路装置及び当該装置の製造方法 |
| US5903493A (en) | 1997-09-17 | 1999-05-11 | Lucent Technologies Inc. | Metal to metal capacitor apparatus and method for making |
| US5976981A (en) * | 1998-06-12 | 1999-11-02 | Vanguard International Semiconductor Corporation | Method for manufacturing a reverse crown capacitor for DRAM memory cell |
| US6103586A (en) * | 1999-01-13 | 2000-08-15 | Lucent Technologies Inc. | Method for making integrated circuit capacitor including anchored plugs |
-
1999
- 1999-07-30 US US09/364,767 patent/US6291848B1/en not_active Expired - Lifetime
-
2000
- 2000-01-06 SG SG200000078A patent/SG83177A1/en unknown
- 2000-01-06 EP EP00300063A patent/EP1020928A1/en not_active Withdrawn
- 2000-01-12 KR KR1020000001297A patent/KR20000053460A/ko not_active Application Discontinuation
- 2000-01-13 JP JP4300A patent/JP2000208731A/ja active Pending
- 2000-03-24 TW TW089100489A patent/TW477023B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1020928A1 (en) | 2000-07-19 |
| US6291848B1 (en) | 2001-09-18 |
| KR20000053460A (ko) | 2000-08-25 |
| SG83177A1 (en) | 2001-09-18 |
| TW477023B (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259128B1 (en) | Metal-insulator-metal capacitor for copper damascene process and method of forming the same | |
| JP3309060B2 (ja) | 複合スタック電極の作製方法 | |
| US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| KR100539198B1 (ko) | 금속-절연체-금속 캐패시터 및 그 제조 방법 | |
| US20040051130A1 (en) | Semiconductor device | |
| US20050161727A1 (en) | Integrated circuit devices having a metal-insulator-metal (MIM) capacitor | |
| US6169010B1 (en) | Method for making integrated circuit capacitor including anchored plug | |
| JPH10321811A (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| US6323044B1 (en) | Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug | |
| JP2005537646A (ja) | 開口部中に導電性材料を形成する方法および該方法に関する構造 | |
| US6103586A (en) | Method for making integrated circuit capacitor including anchored plugs | |
| US6153901A (en) | Integrated circuit capacitor including anchored plug | |
| JP2000208731A (ja) | 固着プラグを含む集積回路容量 | |
| US6249016B1 (en) | Integrated circuit capacitor including tapered plug | |
| US6204186B1 (en) | Method of making integrated circuit capacitor including tapered plug | |
| JPH10173148A (ja) | 半導体記憶装置 | |
| JP2000208743A (ja) | ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法 | |
| EP1020918A2 (en) | DRAM capacitor and method of making the same | |
| US6853026B2 (en) | Semiconductor device | |
| JP2000260963A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041206 |