TW466768B - An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels - Google Patents

An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels Download PDF

Info

Publication number
TW466768B
TW466768B TW089128478A TW89128478A TW466768B TW 466768 B TW466768 B TW 466768B TW 089128478 A TW089128478 A TW 089128478A TW 89128478 A TW89128478 A TW 89128478A TW 466768 B TW466768 B TW 466768B
Authority
TW
Taiwan
Prior art keywords
indium
layer
inp
phosphide
patent application
Prior art date
Application number
TW089128478A
Other languages
English (en)
Inventor
Wei-Jou Shiu
Yu-Shian Lin
Jia-Yan Ye
Yan-Wei Chen
Original Assignee
Nat Science Council
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Science Council filed Critical Nat Science Council
Priority to TW089128478A priority Critical patent/TW466768B/zh
Priority to US09/861,538 priority patent/US6429468B1/en
Application granted granted Critical
Publication of TW466768B publication Critical patent/TW466768B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

發明說明(1) 產業上之利用領域 本發明首次以有機金屬化學汽相沈積法,在磷化銦基板上 研製雙5摻雜磷化銦通道的砷銻化銦鋁/磷化銦異質結構場效電 晶體。 習知技藝
由於砷化銦鎵(InGaAs)比砷化鎵(GaAs)擁有較優越的傳輸 特性,因此,珅化銦I呂/坤化錮鎵(Ij^lAs/inGaAs)高電子移動率 電晶體已證實在高頻及低雜訊的表現,較砷化鋁鎵/砷化鎵 (AlGaAs/GaAs)高電子移動率電晶體優越。但是其較大的輸出電 導與較低的崩潰電壓,卻限制了砷化銦鋁/砷化銦鎵 (InAlAs/InGaAs)異質結構場效電晶體(HFET)在功率放大器方面 的運用’這主要導源於以下兩個因素:⑴神化銦鎵山。為 之能隙為G. 73eV,魏約树化鎵(GaAs)_丨·彻之—半;⑵ _化_(1%“1()48^)之蕭基位能障〇.66#小於坤化銘鎵 (AlGaAs)之蕭基位能障(leV)。
'46676 8
迄今’在文獻上雖已發表相當彡財絲改善高電子移動率 電晶體(HighElectron Mobility Transistor,HEMT)的崩潰電壓, 但其效果卻相當械。㈣人於麵年難Eleetn)n Lett·第EDL-19卷第195-197頁,發表砷銻化銦鋁/神化鋼鎵/ 鱗化銦(Ιγ^ΑΙο 66As〇85 Sbo.u/Iiio 7SGa 〇 25As/InP)異質結構場效電 晶體’實驗結果與文獻上所發表過相似閘極長度的場效電晶體比 較,證明此新的设計能大幅改善其兩端及三端的崩潰電壓,雖然 如此,由於使用神化銦鎵(InGaAs)為通道層還是有其先天上的缺 點,即在没-源電壓較大時’仍遭遇大輸出電導的問題。另外,χ.
Zheng 等人於 1993 年 Appl. Phys. Lett.第 62 卷,第 504-506 頁,及第62卷第3455-3457頁中證明,當雙5摻雜結構在具有 適當的空間層時,由於輕合效應,其電子移動率會大幅提高’但 直到目前’其相關研究仍集中於珅化鎵系列的元件上。 發明目標 本發明之首要目的係揭示一種雙5摻雜通道之砷銻化錮鋁/ mtmdn AlAsSb/InP)異質結構場效電晶體,可大幅改善以神
4 6 676 8 五、發明說明(3) 化銦鎵(InGaAs)為通道的砷銻化銦鋁/砷化銦鎵/磷化銦異質結構 場效電晶體,其具有大輸出電導的問題。 本發明之另一目的係揭示一種製造雙6掺雜通道之珅銻化铜 錫/構化銦(In AlAsSb/InP)異質結構場效電晶體之方法。 凡是熟悉該技藝的人士在閱讀下列經由不同圖解所展示之較 隹實施例詳細說明後,無疑地將非常清楚本發明所揭示之目的和 優點。 : 發明之詳細說明 本發明所揭示之-種雙㈣雜通道之石申録化銦w概鋼異 質結構場效電晶體’翁次在異質結構上製備雙㈣雜通道,利 用雙5摻齡賴加強奸技合絲,可得更高電子紐及電C 手移動率。其結構如圖1所示包括: 一位於磷化銦半絕緣基板(30)上所成長之無換雜鱗化铜緩衝層 ^46676 8 五 、發明說明(4)
一接著於紐觸场—之岭層⑽; 一形成於該摻雜層上之無摻_化銅空間層(33),· -接著於該工間層上所顧之~_n+型磷化銦摻雜層㈤; -再於該雜層上_成之無摻轉化銦層㈤; -又於觸化蝴±所成長之絲斜__齡層⑽); 另於該蕭基層上所成長之無摻雜石申化姻嫁阻礙層⑽·以及 最後於該阻礙層上所形成之n+_鱗化麵覆蓋層(38)。 本發明提出一種以6摻雜磷化銦U-InP)為通道的坤綈化銦 鋁/磷化銦(In AlAsSb/ InP)異質結構材料系統,此材料系統具 有以下的特點:(1)砷銻化銦鋁(In A1As Sb)蕭基層具有高能隙 值1_ 8 eV和高蕭基位能障(>〇· 73 eV),(2)經由本發明初步的 估算,此坤銻化銦銘/磷化銦(InAlAsSb/InP)新材料系統是屬於 type II的結構,其異質接面具有的導電帶不連續(>〇. 7 eV)大 於砷化銦鋁/磷化銦(In AlAs/InP)異質接面之值(0.3 eV),因 此會有較好的載子侷限效應。 4 6 676 8
另外,本發明以填化銦(InP)材料為通道層亦具有以下的優 點:(1)高飽合速度,(2)大的Γ-L能帶分離大(ΛΕη〜0. 54 eV),
(3)大的熱導性’(4)填化銦(Inp)之能隙為1.35 eV,其值大 於石申化銦錄(In^Gao wAs)之能隙(〇.73 eV),因此其崩潰電場 較大’衝擊游離係數較小。對於本發明所研製之雙占摻雜碌化鋼 (InP)通道钟録化銦鋁/填化銦(In A1AsSb/InP)異質結構場效電 晶體(HFET) ’實驗結果顯示其二維電子雲密度、電子移動率、崩 潰電壓與輪出電導,均比其它傳統磷化銦(InP)系列的異質結構 場效電晶體為佳,顯示此材料的優越性。在高頻量測方面已有初 步的成果,當閘極長度為1.5//m時,其電流增益截止頻率) 大於5GHz,至於更進一步的研究,則還在進行當中。 茲將本發明所欲解決之問題與技術範疇分述如下: 在低雜訊放大器的設計中,對主動元件而言,就是要設計低 雜訊電晶體’由於本元件擁有摘電子移鱗,可齡電子與施 體離子的散射效應,降低雜鄉,舰_合在㈣訊放大器的 細可以增強
第9頁 4 6 676 8 、發明說明(6) 閘極對;及極電流的控制能力,而大的起使電壓,則允許了通道中 有較大的祕魏,提昇其輪.力率。耻其亦適合顧在高功 率放大器。 本發明採肖健有齡;|汽相沈積法(Lp—M()GVD)成長,適 用於大里生產之商業化細。在結構及製程上均相當簡單,適用 於大量製造的製程。 製作方法係利用低壓有機金屬化學汽相沈積法在鱗化銦基板 上成長雙㈣舞道之坤職触/舰轉f結構場效電晶 體; 一在上述舰銦覆蓋層上的兩側贿著方法分卿成—沒極和 #、'、和並施以快速升溫退火處理,使該汲極和祕與碟化鋼覆 盘層形成歐姆接觸; ^在核極和一源極間的磷化銦覆蓋層上形成一開口,並在 δ亥凹槽中形成1極,使該_與碎録化銦㉗層接觸。 第10頁 4 6 676 8 五、發明說明(7) " " --------- 本發明之製作過程,本發明之成長條件如表2所示,詳細步 驟如下: (1)隔絕島的製作(mesa etching): 此步驟是要將每一個元件隔絕開來,以免互相影響而產生 漏電〃il。首先以光雕像數(photolithography)將光罩上的幾 何圖案轉移至晶片表面上之正光阻,再將晶片浸入钱刻溶液, 再用丙酮去除光阻及形成。蝕刻磷化銦(InP)溶液使用4 :丨J 比例混合磷酸(¾¾)、鹽酸(HC1),餘刻砷録化錮銘(M1AsSb) 和砷化錮鎵(InGaAs)溶液使用以6 : 3 : 1〇〇比例混合鱗酸 (HsP〇4)、雙氧水(h2〇2)、水,再用丙酮去除光阻。 (2)歐姆接觸的金屬化(ohmic contac1: metaiizati〇n): 經曝光顯影完成後,定義出沒極和源極,再以等比例混合氨 水(NEtOH)、水之溶液清洗二十秒來去除覆蓋其上的氧化層,在 8χ1(Γ6 Τοιτ之環境下進行蒸著,由於是^型載子元件,故採用 金鍺合金(金佔88%,鍺佔12% )來作為汲極和源極歐姆接觸 的材料。另外,在金鍺合金上再鍍一層銀,以減少量測探針的串
46676 8
聯電阻。之後’制酮將光阻與金屬重疊層舉離(lift-off)而 除去,而只留下汲極和源極部份的金屬,然後清洗晶#,再將晶 片送進決速熱退火(Rapid、Thermal 呢,·)系統中處理, 亦即先使其在跳停留24秒,再把溫度升至纖停留^分2〇 秒’使成歐姆接觸。 (3)蕭特基(Schottky)接觸的金屬化: 採取與步驟2類似之步驟,在软步猶將晶片以4 : 1比例混合磷酸_)、鹽酸⑽)調製之雜容液,敍刻化鱗 ginwm糾’ _ 6:3:丨_職合雜咖/ 雙氧水(HA)、水侧神、。錢,驗金作為蕭。 該異質結構電晶體,其中所成長之緩衝層之厚度為〇 5幻 微米(卿);無掺雜磷化銦之空間層,其厚度為80至110埃(入)· 無摻雜磷化銦層,其厚度為9〇 主1⑽埃,無摻雜砷銻化銦鋁蕭 基層’其厚度為200至500埃;無摻雜石申化銦鎵阻礙層其厚度 為,110埃㈣化銦覆蓋層’其成長厚度為至500埃Γ 466768 (9) 發明說明 本發明之特點 本發明之主要特點’就是本發明首次提出珅録化銦铭/磷化 0·34 AlojAsowSbfu5 /InP)異質材料系統,並將其應用在場 效電晶體上。由於〇· Aina等人於簡年伽⑽此第26 卷第io期第65卜652頁’發表神化紹銦/磷化銦(A1InAs/Inp)高 電子移動率電晶體(ΗΕΜΤ),Υ· H. Jeong#人於應年加.乂 _· ^ ·第31卷第2A期第L66-L67頁發表單6摻雜砷化鋁銦/磷化 銦(AlInAs/InP)通道的高電子移動率電晶體⑽MT),該等文獻 上所發表之異諸料鋪轉性,從械聽上可以初步了解本 發明坤錄化銦竭化銦(In〇4 A1“6As〇5Sb〇i5 / Inp)異質接面 之特性。在300 K時,磷化銦/石申化鋼鎵(lnp/ In。53以。油)系 統中 Eg(InPM. 35eV’Eg( 1¾ 53 Ga0_47As)=〇· 75eV,而△£〇=0· 2 eV, △Εν=0· 4 eV。 砷化銦鎵/坤职匕錮紹G%53 Ga。47As/ In。A A1。為^Sb。0 系統中 Eg(In〇.34Al。eeAstuSbojX ㈣,
Eg( In〇,53Ga〇.47As)=〇. 75eV ’ 而△£〇=〇. 945 eV,ΛΕπΟ· l〇5 eV。
IH 第13頁 4 6 676 8 五、發明說明(10) 磷化銦/砷化銦鋁(InP/52 A1〇 48AS)系統中 Eg(InP)=1. 35eV, Eg( In〇.52Ga(u8As) = 1.45eV,而 AEc =0.3 eV,△£▽=-0.194 eV(Type II)。 根據以上的數據,在300 K時’獲得砷化銦鎵(¾ 53Ga〇.47As) 與砷化銦鎵/砷銻化銦鋁(In〇 53 Ga〇 47as/ In〇 34 A1〇 66As〇 85 Sb〇 i5) 之能帶遞移關係如圖2所示異質接面能帶特性的相對關係。並( 因此可得到在300 Κ時,磷化銦/砷銻化銦鋁(inQ 34 Al〇.66AsQ.85 Sb〇,i5 /InP)接面能帶圖如圖3所示之異質接面特性,由 Eg( In^Alo ^AsQ ^Sbo.B) = 1.8eV,Eg( InP)=〇.745eV,可知 此新材料系統屬於Type 11 ’其△£〇=0.745 eV,and #。由於本案之碟化銦/石申錄化銦铭(InP/In。% A1。66_ 85% j 異質接面,其△£〇值高達0.745 eV,遠大於填化銦/坤化銦紹 (InP/InQ52 Al0 66As0 48 )之△£〇 (0. 3 eV) ’ 故可得到較好的戴( 子侷限效應。
第14頁 46 676 8 五、發明說明(11) 2761cm2/V.S,起始電壓為1 V,當二端反向閘一源電壓為4〇 v 時’其漏電/,il只有 111/zA/mm,其三端(on—state,Generally defined when Id=Idmax/2)崩潰電壓為 16.1 V,三端(0ff-state,
Generally defined as the drain voltage of the turn-off device where a sharp rise Id occurs on the output I-V characteristics) 崩潰電壓高達40.8 V,另外,即使汲-源電壓達15 v時,其輸出 電導僅為1.8mS/imn,大幅改善以砰化銦鎵為通道的神錄化姻紹/ ( 砷化銦鎵/填化銦異質結構場效電晶體,其具有大輸出電導的問 題。這些優越性,可歸因於:(1)使用雙d摻雜結構,(2)以磷 化銦為通道,(3)所採用的砷銻化銦鋁/磷化銦材料系統,具有 大的蕭基位障、大的能隙,以及在異質接面具有相#大的導電帶 不連續。 綜上所述,本發8月具備原倉I性、新穎性及進步性。雖然本發 明以-些較佳實補減如上,然其鱗肋限定本發明,任何 熟習此技術者’在不_本發伙騎和範_,當可作為此許
466768 五、發明說明(12) 所界定為準。 表一 電子移動率 (cm2/V. s) 二維電子雲密度 (x 1012cm'2) 異質結構場效電晶體此此化占-doped InAlAsSb/InP HFET [本發明] 2761 3.3 Single ¢5-doped InAlAsSb/InP HFET [Y. H.Jeong 等人] 1860 1.4 InAlAsSb/InP HFET [0. Aina 等人] 2100 1.5 表二
Undoped 填化 銦(InP)無摻 雜磷化銦 砷銻化銦鋁 (I%34 A1〇.66As〇-85 Sb0.15)蕭基層 砷化銦鎵 (InGaAs) 阻障層 5摻雜 -doping) TMI流量 (ccm)(+27〇C) 376 144 376 0 TMA 流量(ccm) (+17°C) 0 60 0 0 TMG 流量(ccm) H4°C) 0 0 27.8 0 TMSb流量 (ccm) (+25〇C) 0 50 0 0 AsH3流量 (ccm) 0 4.7 4.7 0 PH3流量 (ccm) 150 0 0 200 SiH4流量 (ccm) 0 0 0 10
第16頁
表例說明 表 ^ 本案所提異質結構場效電晶體與其它元件霍爾量測數據 之比較 表二成長條件(成長溫度在65(TC,成長壓力在1〇〇 Torr) TMI (Trimethyl indium)三甲基銦 TMA(Trimethylaluminum)三曱基紹 TMG(Trime1:hylgalium)三甲基鎵 TMSb(Trimethylantimony)三甲基銻 圖示說明 圖1以低壓有機金屬汽相沈積法(LP - M0CVD)成長,所提之結 構圖 圖 2 在 300 K 時 ’ Ιπ〇.53 Gs〇.47As 與 Ιπ〇. 53 Ga〇.47As/ Ιπ〇·34 Al〇. 66As〇. 85 SbQ.15之能帶遞移關係 圖 3 在 300 K 時,Ino.34 Al0.66As0.85Sb0.15/磷化铜(InP)接面能帶 圖
第17頁 4 6 676 8 圖式簡單說明 圖號說明 21.. .源極(Source) 22.. .閘極(Gate) 23…没極(Drain) 30.. .構化銦半絕緣基板(S. I. InP Substrate) 31.. .無掺雜磷化銦缓衝層 32.. . d2-n+型磷化銦摻雜層 33.. .無摻雜磷化銦空間層 34.. . 型磷化銦摻雜層 35.. .無掺雜磷化銦層 36.. .無摻雜砷銻化銦鋁蕭基層(I-InAlAsSb) 37.. .無摻雜砷化銦鎵阻礙層(I -1 nGaAs ) 38.. .Π+-構化銦覆蓋層(ηΜηΡ)
第18頁

Claims (1)

  1. 46676 8 —----------------—___ 六、申請專利範圍 一' -: :1. -種雙時雜通道之砷銻化銦鋁/碟化銦異質結構場效電晶 體’其結構依序包括: -位於雜辦㉟緣基板上所成長之鱗轉化姻缓衝 層; -㈣_層上所成長之5_n猶化銦換雜層; 一形成於該摻雜層上之無摻雜磷化銦空間層; —接著於触間層上峨長M-n㈣化銦摻雜層; 再於該摻雜層上所形成之無摻雜磷化銦層; -又於該磷化銦層上所成長之無捧雜石申録化鋼銘蕭基 層; 另於该蕭基層上所成長之無摻雜砷化銦鎵阻礙層;以 及最後於該阻礙層上所形成之n+—磷化錮覆蓋層。 2. 如申请專利範圍第丨項所述之電晶體,其中所成長之緩衝層 之厚度為0.5至1微米(/zm)。 3. 如申印專利範圍弟i項所述之電晶體,其中無捧雜鱗化姻之 二間層,其厚度為8〇至埃(人)。
    466768 六、申請專利範圍 4. 如申請專利範圍第1項所述之電晶體,其中無摻雜碟化銦層 ’其厚度為90至150埃。 5. 如申請專利範圍第1項所述之電晶體,其中無摻雜珅銻化銦 銘蕭基層’其厚度為2〇〇至5〇〇埃。 .如申π專利範圍第1項所述之電晶體,其中無摻雜珅化銦鎵 阻礙層’其厚度為50至110埃。 7. 如申請專利範圍第!項所述之電晶體,其中η+一碟化姻覆蓋 層’其成長厚度為200至500埃。 8. -種销化她/鱗化銦異質結構場效電晶體的製作方法包括 下列步驟: 利用低壓有機金屬化學汽相沈積法在碟化麵基板上成長雙 轉雜通道之4雜她/磷仙異構場效電晶體; 在上述磷化銦覆蓋壯的_以㈣紐分卿成一沒極 和-源極’並施以快速升溫退火處理,使該汲極和源極 與碌化銦覆蓋層形成歐姆接觸; 在親極和—源極_磷化銦a蓋層上軸-開口,並在 !凹槽中形成^極’使該閘極與砷銻化銦鋁届垃_ 0 第20頁 466768 六、申請專利範圍 9.如申請專利範圍第8項所述的一種珅銻化銦鋁/磷化鋼果質結 構場效電晶體的製作方法,其中蒸著時是在8x1 (Γ6 torr環 境下以金鍺合金(金佔88%,鍺佔12% )來作為没極和源 級歐姆接觸的材料,並與磷化銦覆蓋層形成歐姆接觸。
    第21頁
TW089128478A 2000-12-30 2000-12-30 An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels TW466768B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089128478A TW466768B (en) 2000-12-30 2000-12-30 An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US09/861,538 US6429468B1 (en) 2000-12-30 2001-05-22 In0.34A10.66AsSb0.15/InP HFET utilizing InP channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089128478A TW466768B (en) 2000-12-30 2000-12-30 An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels

Publications (1)

Publication Number Publication Date
TW466768B true TW466768B (en) 2001-12-01

Family

ID=21662587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089128478A TW466768B (en) 2000-12-30 2000-12-30 An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels

Country Status (2)

Country Link
US (1) US6429468B1 (zh)
TW (1) TW466768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563659B (en) * 2010-12-15 2016-12-21 Intel Corp High indium content transistor channels

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003009368A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Low emitter resistance contacts to gaas high speed hbt
JP3610951B2 (ja) * 2002-01-16 2005-01-19 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5924640B2 (ja) * 2011-09-27 2016-05-25 富士通株式会社 半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
TWI556321B (zh) * 2014-04-23 2016-11-01 穩懋半導體股份有限公司 高電子遷移率電晶體植入硼隔離結構之製程方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479032A (en) * 1994-07-21 1995-12-26 Trustees Of Princeton University Multiwavelength infrared focal plane array detector
US6287946B1 (en) * 1999-05-05 2001-09-11 Hrl Laboratories, Llc Fabrication of low resistance, non-alloyed, ohmic contacts to InP using non-stoichiometric InP layers
US6232624B1 (en) * 1999-07-12 2001-05-15 Hughes Electronics Corporation InPSb channel HEMT on InP for RF application
US6133593A (en) * 1999-07-23 2000-10-17 The United States Of America As Represented By The Secretary Of The Navy Channel design to reduce impact ionization in heterostructure field-effect transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563659B (en) * 2010-12-15 2016-12-21 Intel Corp High indium content transistor channels

Also Published As

Publication number Publication date
US20020121648A1 (en) 2002-09-05
US6429468B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
TW466768B (en) An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
Chen et al. Enhancement‐mode AlGaN/GaN HEMT and MIS‐HEMT technology
CN111213244B (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
JP2006513572A (ja) エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
JPH05275463A (ja) 半導体装置
US20070200142A1 (en) High linear enhancement-mode heterostructure field-effect transistor
Shrestha et al. Design and simulation of high performance lattice matched double barrier normally off AlInGaN/GaN HEMTs
WO2012029292A1 (ja) 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法
Bahl et al. Strained-insulator in/sub x/al/sub 1-x/as/n/sup+/-in/sub 0.53/ga/sub 0.47/as heterostructure field-effect transistors
TWI222750B (en) Voltage adjustable multi-stage extrinsic transconductance amplification HEMT
Lee et al. Improvement of impact ionization effect and subthreshold current in InAlAs/InGaAs metal–oxide–semiconductor metamorphic HEMT with a liquid-phase oxidized InAlAs as gate insulator
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN109742144A (zh) 一种槽栅增强型mishemt器件及其制作方法
Lee et al. High transconductance surface channel In 0.53 Ga 0.47 As MOSFETs using MBE source-drain regrowth and surface digital etching
JPH03145139A (ja) 電界効果トランジスタとその製造方法
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
JP2012248563A (ja) 電界効果型トランジスタ
TW493224B (en) Composite doped channel heterostructure field-effect transistor
CN115579392B (zh) 一种p-hemt半导体结构及其制作方法
Lu et al. High-temperature electrical transport in AlxGa1− xN∕ GaN modulation doped field-effect transistors
Egorkin et al. Normally-Off p-Gate Transistor Based on AlGaN/GaN Heterostructures
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JP3014437B2 (ja) 半導体素子の製造方法
JPH06302625A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees