TW466684B - Method for forming deep trench capacitor under shallow trench isolation structure - Google Patents
Method for forming deep trench capacitor under shallow trench isolation structure Download PDFInfo
- Publication number
- TW466684B TW466684B TW089120198A TW89120198A TW466684B TW 466684 B TW466684 B TW 466684B TW 089120198 A TW089120198 A TW 089120198A TW 89120198 A TW89120198 A TW 89120198A TW 466684 B TW466684 B TW 466684B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- shallow trench
- deep trench
- trench isolation
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
A7 B7 b 6 6 8 4 6473twf.doc/008 五、發明說明(I ) 本發明是有關於半導體製造技術。且特別是有關於一 種深溝渠電容於淺溝渠隔離結構下之製造方法,應用於動 態隨機存取記憶體(DRAM)的元件上。 當半導體製造尺寸,愈來愈縮減,例如達到0.15微米 以下的世代,一般動態隨機存取記憶體的記憶胞的電容會 採取,深溝渠式的電容結構,形成於基底中。而深溝渠電 容也通常位於淺溝渠隔離結構之下方。在習知技藝中,深 溝渠電容已有其廣泛的應用。但是因爲深溝渠電容位於淺 溝渠隔離結構之下方,其製造上需要多次光罩,以進行蝕 刻。如何減少使用光罩的次數,以降低製程上的複雜性, 是一個產品設計上,要考慮的問題。 傳統的深溝渠電容,應用於DRAM元件上,如第1A-1D圖所示。第1A- 1D圖繪示的是傳統溝渠電容元件的剖 面圖,對應其形成之傳統方法流程。於第1A圖中,包括 提供有一基底100Q於基底100上,形成有一墊氧化層102, 一氮化砂層104,及一光阻層106 ’而光阻層102已形成 有一開口。利用光阻層102之一開口,蝕刻氮化矽層104, 墊氧化層102,及基底100,以形成一深溝渠107於基底 中。深溝渠l〇7(deep trench)之深度一般爲7-8微米。 於第1B圖中,一深溝渠電容形成於深溝渠107之下 部分。深溝渠電容包括擴散於基底中的一埋入電極 108(buried plate),一電容介電層110, 一多晶矽電極112。 於溝渠電容上之溝渠側壁,形成有一氧化領層Π4 (oxide collar)。'一多晶砂層塡入深溝渠107中,於電容上方。多 3 ------------敎----- (請先閱讀背面之注意事項再填寫本頁) tr---------線_ 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 6 6 8 4- A7 6473twf.doc/008 57 五、發明說明(> ) 晶矽層包括於氧化領層114間的下部份I16,及與深ί冓渠 接觸的上部分Π8。接著,進行一植入步驟,以具有足夠 能量的摻質,植入於基底之中’形成一埋入電極12〇。埋 入電極ΐ2〇與電容的埋入電極ι〇8相接觸導通。另外多晶 矽層116, 118也摻雜有摻質。 於第1C圖中,多晶矽層116, Π8之撥質可經〜熱製 程,擴散至基底表面’形成一擴散延伸區124,用以後續 於金氧半導體(metal-oxide semiconductor,MOS)電晶體的 源/汲極電性連接。至此,溝渠電容108+110+112,經由 多晶矽層116,118,及擴散延伸區124’可與基底上後續 形成的元件電性連接。但是相鄰的兩溝渠電容所屬的元 件,必須隔離。一般是以淺溝渠隔離結構(shallow trench isolation, STI)隔離,因此淺溝渠隔離開口 122,也接著形 成。此時必須再利用一微影蝕刻製程,淺溝渠隔離開口 122 中的部分氮化矽104,墊氧化層102,基底100,及多晶矽 層118,適當移除。因此也造成多一次光罩製作,及相關 所需的蝕刻光阻層。 於第1D圖,形成一淺溝渠隔離結構126塡入,淺溝 渠隔離開口 122 =移除氮化砂1〇4,墊氧化層丨〇2。接著, 开夕成MOS電晶體’其源/汲極13〇與擴散延伸區124連接。 於上述傳統方法中’淺溝蕖隔離結構 126,需要另一 次光罩製程。造成製程的複雜性,及成本的提高。 一有鑑於此,本發明提供〜撞形成深溝渠電容於淺溝渠 隔離結構下之方法’利用形成不同厚度的光阻層,當光阻 4 本紙張尺度適用令國國家標準(CNS)A4規格(210x 297公^'^------ ---- -----------11^- ^-----r---訂-------- 線4 {請先閱讀背面之注ί項再填寫本頁} 經濟部智慧財產局員工消费合作社印Μ 6 6 68 4 A7 6473twf.doc/00S 0_ — — d7___ 墨 五、發明說明(5 ) 層被移除時,罩幕層可一起被定義,使得後續蝕刻製程中, 可以自行對準方式,形成淺溝渠隔離開口,而不需另外一 次光罩。 本發明提供一種形成深溝渠電容於淺溝渠隔離結構下 之方法,包括提供一半導體基底。基底上依序形成有一墊 氧化層,一第一罩幕層,及一第二罩幕層。接著,形成一 光阻層於第二罩幕層上,其中光阻層具有一較薄部份與一 較厚部份,較薄部份位於一預定形成淺溝渠隔離之處,且 與較厚部份之間有一光阻開口暴露出第二罩幕層。蝕刻這 些第二罩幕層,第一罩幕層,墊氧化層及基底以形成一開 口於光阻開口下,而開口於該基底中的部份爲一深溝渠。 移除該光阻層,其中於該較薄部份下之第二罩幕層也自行 對準被移除。 接著,形成一深溝渠電容於該深溝渠中。形成一介電 領層於深溝渠電容上方,深溝渠之側壁上。形成一選擇性 多晶矽層,塡滿於開口中之深溝渠之部份,且其高度高於 該基底之一表面。進行一第一自行對準蝕刻製程,以第二 罩幕層爲一蝕刻罩幕,將暴露的第一罩幕層與該墊氧化層 移除,暴露出預計形成淺溝渠隔離之一部份該基底。進行 一第二自行對準蝕刻製程,以第二罩幕層爲一蝕刻罩幕, 同時蝕刻選擇性多晶矽層與暴露部份的基底,以形成一淺 溝渠隔離開口。淺溝渠隔離開口暴露介電領層與深溝渠接 觸的一部分接觸面。接著,形成一淺溝渠隔離結構塡入淺 溝渠隔離開口中。 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — III I - I I I I - I 1 I l· I f I ^ ill — — —— — ^ (請先閱讀背面之注f項再填寫本頁) A7 B7 Λ 6 6 6 8 4- 6473twf,doc/008 五、發明說明(4) 於上述中,因爲光阻層具有不同厚度,在移除光阻層 時,於較薄部分下的第二罩幕層會一起被移除而露出第一 罩幕層。於後續製程中,第二罩幕層針對第一罩幕層而言, 可由蝕刻選擇比,達到自行對準的方式,移除第一罩幕層。 另外,因選擇性多晶矽層的高度比基底表面高,也可經自 行對準的方式,同時蝕刻選擇性多晶矽層及基底,達到淺 溝渠隔離開口。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 圖式之簡單說明: 第1A- 1D圖繪示的是傳統形成溝渠電容元件的流程 元件剖面圖;以及 第2A-2E圖繪示的是,依據本發明,形成自行對準深 溝渠電容元件的流程元件剖面圖。 基底 墊氧化層 氮化矽罩幕層 光阻層 擴散埋入電極(buried plate) 電容介電層 電容多晶矽層 (請先閱讀背面之注意事項再填寫本頁) ^ — --訂-------線^ 經濟部智慧財產局員工消費合作社印製 標號說明= 100, 200 102, 202 104, 204 106, 208a, 208b 108, 216 110, 212 112, 214 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公芨) A7 B7 466684 6473twf.doc/008 五、發明說明(t) 114,218 介電領層(dielectric collar) 116, 118 多晶矽層 120, 220 埋入電極 122, 226 淺溝渠開口 124,222 擴散延伸區 126, 228 淺溝渠隔離結構 204 氧化層 224 選擇性多晶砂層(select growth poly) 230 閘極 232 源/汲極 234 M0S電晶體 實施例 本發明的主要特徵之一是利用形成不同厚度的光阻 層,當光阻層被移除時,於較薄光阻層下的罩幕層可一起 被定義,使得後續蝕刻製程中,可以用自行對準方式,形 成淺溝渠隔離開口,而不需另外一次光罩。以下以一實施 例做爲說明。 第2A-2E圖繪示的是,依據本發明,形成自行對準深 溝渠電容元件的流程元件剖面圖。於第2A圖中,包括提 供有一基底200。於基底200上,形成有一墊氧化層202 ’ 一硬罩幕層,例如一氮化層204,另一罩幕層,例如一氧 化層206及光阻層208a,208b。光阻層208a較厚,但是光 阻層208a較薄。而光阻層208a, 208b之間形成有一開口 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 、ki 丨 — I! — 訂 i 丨丨 _!·線A1 經濟部智慧財產局貝工消費合作社印製 A7 B7 68 4 6473twf.doc/008 五、發明說明(乙) 暴露出氧化層206。利用光阻層208a,208b之開口,蝕刻 氧化層206,氮化層204,墊氧化層202,及基底200,以 形成一深溝渠210於基底200中。深溝渠210(deep trench) 之深度一般爲7-8微米。這裡,光阻層208b於在位置, 爲預計形成一自行對準淺溝渠隔離結構的位置。光阻層 208b的厚度較薄,其有特殊的效果,於以下後面的描述中, 可見到其產生自行對準的特徵。爲了達到不同厚度的光阻 層,其例如可利用多種不同光罩技術達成,例如,相位移 (phase-shift)光罩技術,染薄膜(dyed pellicle)光罩技術, 或是低透明薄膜(low transparent pellicle)光罩技術。 於第2B圖,將光阻層208a,208b移除。此處,因爲 光阻層208b較薄,當光阻層208a被移除時,光阻層208b 以下的氧化層206也一並被移除,而暴露出氮化層204。 此時,暴露的罩幕層氮204, 206具有不同材質。 接著,於深溝渠210下部分形成一溝渠電容,包括一 擴散埋入電極(buried plate) 216,一電容介電層212,及一 多晶矽電極214。電容介電層212包括例如一氧化/氮化/ 氧化(0/N/0)介電層,或是一氧化/氮化(0/N)介電層。而擴 散埋入電極216形成的方法,例如是形成一摻雜介電層, 例如一砷砂化玻璃(aresenic silicate glass,ASG)或是磷矽化 玻璃(Phosphosilicate glass, PSG),於溝渠 210 的周圍表面。 塡入光阻層於溝渠210中,到一預定深度,再以濕飩刻去 除光阻層以外的摻雜介電層。進行一熱製程,將摻雜介電 層中的摻質,擴散入基底,於溝渠210下部分的周圍,形 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --I —--------'-裝-----„--- - 訂·!1!-線 I {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消費合作社印製 6 68 4 A7 6473twfdoc/008 gy 五、發明說明(9 ) 成擴散埋入電極216。去除塡入的光阻層。接著,例如沉 積電容介電層及多晶矽層。再由回鈾刻去除電容介電層及 多晶矽層上部分,形成電容介電層212及多晶矽層214。 於第2C圖,形成一介電領層(dielectric collar)218,於 溝渠210之側壁,且於溝渠電容之上,至少覆蓋暴露出的 電容介電層212。介電領層218 —般包括氧化矽,其厚度 例如是1〇〇〇埃。介電領層218 ’不完全覆蓋溝渠210之側 壁。然後,進行一離子植入製程’將足夠能量的離子’植 入到基底表面之下方’形成一埋入電極22〇。埋入電極220 與埋入電極216電性連接。 於第2D圖,形成一選擇性多晶矽層塡入,溝渠210 中,並且其高度高於基底200的表面,但是小於氮化物層 204。氮化物層204,例如是氮化矽,其厚度例如2000埃。 氮化物層204允許選擇性多晶矽層224的高度高於基底表 面,這使後續形成的淺溝渠開口可以自行對準方式形成。 後面會有較谓楚的描述。 上述選擇性多晶矽層224,例如可以先沉積一多晶矽 層,覆蓋於基底200上的結構’並塡滿溝渠210。再以罩 幕層204,206爲罩幕,回蝕刻多晶矽層到預定高度,以 形成選擇性多晶矽層224。選擇性多晶矽層224也摻雜有 摻質,經一熱製程可將選擇性多晶矽層224的摻質,擴散 至基底表面,以形成一擴散延伸區222。 由第2D圖到第2E圖,因爲氮化物層204與氧化層206 含不同材質,可經適當的蝕刻選擇比,將氮化物層2〇4移 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --- --------I ill·! — 訂 --------線: (請先閱讀背面之注意事項再填寫本頁) 6 68 4 經濟部智慧財產局員工消費合作社印製 A7 6473twf.doc/〇〇8 37 五、發明說明) 除。接著也移除氮化物層204下的墊氧化層202,以暴露 出基底200。再以氧化層206爲蝕刻罩幕,以自行對準方 式,同時蝕刻選擇性多晶矽層224’及暴露部分的基底200, 以形成一淺溝區開口 226。淺溝渠開口 226的深度,至少 暴露出介電領層218的外側壁。於淺溝渠開口 226中形成 淺溝渠隔離結構228。此時因淺溝渠開口 226暴露出介電 領層218的外側壁,淺溝渠隔離結構228塡入後,與介電 領層218 —起達到隔離相鄰兩電容的效果。 上述中,形成淺溝渠開口 226的蝕刻過程皆以自行對 準方式進行,不需另外一次微影步驟,以形成蝕刻罩幕。 因此本發明的淺溝渠隔離結構228可稱爲自行對準淺溝渠 隔離結構(self-aligned shallow trench isolation,SASTI)。至 於形成淺溝渠隔離結構228的方法,例如先沉積一絕緣層 覆蓋於基底200上。再以化學機械硏磨方法,以氮化物層 204爲硏磨終止層,磨除氧化層206及淺溝渠開口 226外 的絕緣層。接著移除氮化物層204及墊氧化層202,以暴 露出基底200。 於第2E圖,於暴露的基底200表面,形成一金氧半 導體電晶體234,包括一閘極結構230及一源/汲極232。 其中’源/汲極232之一與擴散延伸區222電性接觸。溝 渠電容因此與電晶體234連接。 上述本發明,如第2A所示,因光阻層208a,208b具 有不同厚度,且配合不同材質的罩幕層204,206,其使得 後續蝕刻皆以自行對準方式進行。有效簡化形成淺溝渠隔 ------------Γ-裝-----..---—訂·---ί !線· (請先閱讀背面之注項再填寫本頁) 本紙張足度適用中國國家標準(CNS)A4規格(210 297公釐) Λ 6 6 6 B 4 Α7 6473twf.doc/008 gy 五、發明說明(q ) 離結構的方法,不需要多一次高準度的微影製程以形成蝕 刻光阻。 另外,本發明的選擇性多晶矽層224,其高度高於基 底表面,當選擇性多晶矽層224被蝕刻時,基底也以自行 對準得特性,一起被蝕刻形成淺溝渠開口 226。 本發明不需要另一光阻層,以飩刻定義淺溝渠開口 226。製程複雜性與成本皆可有效的降低。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍內,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 (請先閱讀背面之注意事項再填窝本頁> 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- /:. 6 6 6 8 4 as C8 6473twf.doc/008 D8 六、申請專利範圍 1. 一種形成深溝渠電容於淺溝渠隔離結構下之方 法,包括: (請先閱讀背面之注意事項再填寫本頁) 提供一半導體基底,該基底上依序形成有一墊氧化 層,一第一罩幕層,及一第二罩幕層; 形成一光阻層於該第二罩幕層上,其中該光阻層具 有一較薄部份與一較厚部份,該較薄部份位於預定形成淺 溝渠隔離之處,且與該較厚部份之間有一光阻開口暴露出 該第二罩幕層; 蝕刻該第二罩幕層,該第一罩幕層,該墊氧化層及 該基底以形成一開口於該光阻開口下,而該開口於該基底 中的部份爲一深溝渠; 移除該光阻層,其中於該較薄部份下之第二罩幕層 也自行對準被移除; 形成一第一埋入電極擴散於該基底中,且包圍該深 溝渠之一側壁之下部份; 形成一電容介電層及一多晶矽電極,塡入該深溝渠 之一下部份; 經濟部智慧財產局員工消費合作社印製 形成一介電領層,於該深溝渠中該多晶矽電極上之 該側壁,,且覆蓋該電容介電層在該深溝渠中的一暴露表 面,其中該介電領層未全部覆蓋該深溝渠之該側壁; 進行一植入製程,形成一第二埋入電極區域,於該 基底內部,距該基底之一表面有一距離,且與該第一埋入 電極電性接觸; 形成一選擇性多晶砂層,塡滿於該開口中之該深溝 Ϊ紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) A8B8C8D8 6 6 6 8 6473tw£doc/〇08 六、申請專利範圍 渠之部份’該選擇性多晶矽層之一高度高於該基底之該表 面; 進行一第一自行對準蝕刻製程,以該第二罩幕層爲 一蝕刻罩幕,將暴露的該第一罩幕層與該墊氧化層移除, 暴露出預計形成淺溝渠隔離之一部份該基底; 進行一第二自行對準蝕刻製程,以該第二罩幕層爲 一蝕刻罩幕,同時飽刻該選擇性多晶砂層與暴露部份的該 基底,形成一淺溝渠隔離開口,且暴露該介電領層與該深 溝渠接觸的一部分接觸面;以及 形成一淺溝渠隔離結構塡入該淺溝渠隔離開口中。 2. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中該第一罩幕層包括氮化物, 而該第二罩幕層包括氧化物。 3. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中該形成該光阻層於該第二罩 幕層上的步驟中,包括利用一相位移光罩技術。 4. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中該形成該光阻層於該第二罩 幕層上的步驟中,包括利用一染薄膜光罩技術。 5. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法*其中該形成該光阻層於該第二罩 幕層上的步驟中,包括利用一低透明薄膜光罩技術^ 6. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中形成該選擇性多晶矽層之該 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1------I ----* 裝·!--!— 訂· — — !丨丨-線 (請先閱讀背面之注意事項再填寫本頁) 經濟邨智慧財產局員工消費合作社印製 '广 一 ^ A8 ;〇 b B8 C8 6473twf.doc/008 D8 六、申請專利範圍 步驟,包括: 沉積一摻雜多晶矽層,塡入該深溝渠;以及 回蝕刻該多晶矽層,至一預定深度。 7. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中該介電領層包括氧化矽。 8. 如申請專利範圍第1項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中形成該淺溝渠隔離結構包括: 沉積一絕緣材料層,塡入該淺溝渠隔開口; 進行一化學機械硏磨製程,以第一罩幕層爲一硏磨 終止層,磨除第二罩幕層,及部分之該絕緣材料層;以及 移除該第二罩幕層及該墊氧化層。 9. 一種形成深溝渠電容於淺溝渠隔離結構下之方 法,包括: 提供一半導體基底,該基底上依序形成有一墊氧化 層,一第一罩幕層,及一第二罩幕層; 形成一光阻層於該第二罩幕層上,其中該光阻層具 有一較薄部份與一較厚部份,該較薄部份位於預定形成淺 溝渠隔離之處,且與該較厚部份之間有一光阻開口暴露出 該第二罩幕層; 蝕刻該第二罩幕層,該第一罩幕層,該墊氧化層及 該基底以形成一開口於該光阻開口下,而該開口於該基底 中的部份爲一深溝渠; 移除該光阻層,其中於該較薄部份下之第二罩幕層 也自行對準被移除; $紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 氣--------訂·!-----線— 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 6473twf,doc/008 六、申請專利範圍 形成一深溝渠電容於該深溝渠中; 形成一介電領層於該深溝渠電容上方,該深溝渠之 該側壁上; 形成一選擇性多晶矽層,塡滿於該開口中之該深溝 渠之部份,該選擇性多晶矽層之一高度高於該基底之一表 面; 進行一第一自行對準飩刻製程,以該第二罩幕層爲 一蝕刻罩幕,將暴露的該第一罩幕層與該墊氧化層移除, 暴露出預計形成淺溝渠隔離之一部份該基底; 進行一第二自行對準鈾刻製程,以該第二罩幕層爲 一蝕刻罩幕,同時蝕刻該選擇性多晶矽層與暴露部份的該 基底,形成一淺溝渠隔離開口,且暴露該介電領層與該深 溝渠接觸的一部分接觸面;以及 形成一淺溝渠隔離結構塡入該淺溝渠隔離開口中。 10. 如申請專利範圍第9項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中形成該選擇性多晶矽層之該 步驟,包括: 沉積一多晶矽層,塡入該深溝渠;以及 回蝕刻該多晶砍層,至一預定深度。 11. 如申請專利範圍第9項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中該介電領層包括氧化矽。 12. 如申請專利範圍第9項所述形成深溝渠電容於淺 溝渠隔離結構下之方法,其中形成該淺溝渠隔離結構包括: 沉積一絕緣材料層,塡入該淺溝渠隔開口; -----------,裝----1--- 訂 ----—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^紙張尺度itifl t關家標準(CNS)A4規格(210 X 297公釐) 4 C8 6473twf.doc/008 D8六、申請專利範圍進行一化學機械硏磨製程,以第一罩幕層爲一硏磨 終止層,磨除第二罩幕層,及部分之該絕緣材料層;以及 移除該第二罩幕層及該墊氧化層。 (請先閱讀背面之注意事項再填寫本頁) J I ! I I 1 訂·-------- 經齊郎智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(2】0 X 297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089120198A TW466684B (en) | 2000-09-29 | 2000-09-29 | Method for forming deep trench capacitor under shallow trench isolation structure |
US09/689,395 US6281069B1 (en) | 2000-09-29 | 2000-10-12 | Method for forming deep trench capacitor under a shallow trench isolation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW089120198A TW466684B (en) | 2000-09-29 | 2000-09-29 | Method for forming deep trench capacitor under shallow trench isolation structure |
Publications (1)
Publication Number | Publication Date |
---|---|
TW466684B true TW466684B (en) | 2001-12-01 |
Family
ID=21661362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089120198A TW466684B (en) | 2000-09-29 | 2000-09-29 | Method for forming deep trench capacitor under shallow trench isolation structure |
Country Status (2)
Country | Link |
---|---|
US (1) | US6281069B1 (zh) |
TW (1) | TW466684B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7344954B2 (en) | 2006-01-03 | 2008-03-18 | United Microelectonics Corp. | Method of manufacturing a capacitor deep trench and of etching a deep trench opening |
TWI402946B (zh) * | 2009-11-19 | 2013-07-21 | Taiwan Memory Company | 埋藏式位元線與單側位元線接觸窗及其製作方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10027913A1 (de) * | 2000-05-31 | 2001-12-13 | Infineon Technologies Ag | Speicherzelle mit einem Grabenkondensator |
US6326261B1 (en) * | 2001-01-05 | 2001-12-04 | United Microelectronics Corp. | Method of fabricating a deep trench capacitor |
US6458671B1 (en) | 2001-02-16 | 2002-10-01 | Applied Materials Inc. | Method of providing a shallow trench in a deep-trench device |
US6514816B2 (en) * | 2001-03-01 | 2003-02-04 | United Microelectronics Corp. | Method of fabricating a self-aligned shallow trench isolation |
US6551874B2 (en) * | 2001-06-22 | 2003-04-22 | Infineon Technologies, Ag | Self-aligned STI process using nitride hard mask |
US6852590B1 (en) * | 2003-09-05 | 2005-02-08 | Nanya Technology Corporation | Deep trench capacitor and method of fabricating the same |
CN1314106C (zh) * | 2003-12-19 | 2007-05-02 | 茂德科技股份有限公司 | 埋入式沟槽电容器及其制造方法 |
US20050151182A1 (en) * | 2004-01-13 | 2005-07-14 | Yi-Nan Chen | Isolation structure for trench capacitors and fabrication method thereof |
US7410862B2 (en) * | 2006-04-28 | 2008-08-12 | International Business Machines Corporation | Trench capacitor and method for fabricating the same |
US7858485B2 (en) | 2008-08-14 | 2010-12-28 | International Business Machines Corporation | Structure and method for manufacturing trench capacitance |
US8232162B2 (en) | 2010-09-13 | 2012-07-31 | International Business Machines Corporation | Forming implanted plates for high aspect ratio trenches using staged sacrificial layer removal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136368A (ja) * | 1991-11-13 | 1993-06-01 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
JP3480745B2 (ja) * | 1993-09-16 | 2003-12-22 | 株式会社東芝 | 半導体装置の製造方法 |
US6001684A (en) * | 1997-06-04 | 1999-12-14 | Siemens Aktiengesellschaft | Method for forming a capacitor |
US5990511A (en) * | 1997-10-16 | 1999-11-23 | International Business Machines Corporation | Memory cell with transfer device node in selective polysilicon |
US6140175A (en) * | 1999-03-03 | 2000-10-31 | International Business Machines Corporation | Self-aligned deep trench DRAM array device |
-
2000
- 2000-09-29 TW TW089120198A patent/TW466684B/zh not_active IP Right Cessation
- 2000-10-12 US US09/689,395 patent/US6281069B1/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7344954B2 (en) | 2006-01-03 | 2008-03-18 | United Microelectonics Corp. | Method of manufacturing a capacitor deep trench and of etching a deep trench opening |
US8377829B2 (en) | 2006-01-03 | 2013-02-19 | United Microelectronics Corp. | Method of manufacturing a capacitor deep trench and of etching a deep trench opening |
TWI402946B (zh) * | 2009-11-19 | 2013-07-21 | Taiwan Memory Company | 埋藏式位元線與單側位元線接觸窗及其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
US6281069B1 (en) | 2001-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW559913B (en) | Method of forming self-aligned contact pad in a damascene gate process | |
TW402807B (en) | Reduced parasitic leakage in semiconductor devices | |
US5874758A (en) | Buried strap trench cell yielding an extended transistor | |
TW522514B (en) | Method of forming metal contact in semiconductor device | |
JP4074674B2 (ja) | Dramの製造方法 | |
TW466684B (en) | Method for forming deep trench capacitor under shallow trench isolation structure | |
US6340614B1 (en) | Method of forming a DRAM cell | |
TW538534B (en) | Cylindrical storage capacitor of a memory cell and method for fabricating the same | |
KR0151385B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
TW388125B (en) | Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas | |
TW400612B (en) | The manufacturing method of a transistor | |
TW475258B (en) | Semiconductor device and its manufacturing method | |
TW461039B (en) | Method for manufacturing self-aligned contact of MOS device and structure manufactured by the same | |
TW502398B (en) | IC fabrication and fabrication process thereof | |
TW423080B (en) | Semiconductor device and its manufacturing method | |
TW395050B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
TW401627B (en) | Flash memory structure and the manufacture method thereof | |
TW301034B (zh) | ||
TW382814B (en) | Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate | |
TW387104B (en) | Fabrication method of high-density DRAM cell | |
TW439158B (en) | Manufacturing method of semiconductor device having dual gate oxide | |
TW416124B (en) | Method for manufacturing buried contact | |
TW432507B (en) | Gate structure | |
TW490812B (en) | Manufacturing method for mask ROM | |
TW395026B (en) | The producing approach to the borderless contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |