TW462016B - Latch circuit - Google Patents

Description

462016 五、發叫说明Π) ! | 發明背景- ! I .發明領域 本發明關於一 D型閂鎖電路及一 D型正反器電路，其係由 金屬氣化物半導體（M0S)場效應電晶體所組成。 2.相關技藝說明 1 6說明一傳統動態I)型正反器電路3 0之結構。 該動態丨）型正反器電路3 0包含一主閂鎖3 1及一僕閂鎖 32。該主閂鎖31包含一轉移閘23及一反相器24。該僕閂鎖 32包含一轉移閘25及一反相器26。 圖7說明在圖6所示之轉移閘2 3及2 5之結構。在圖7所示 之轉移閘包含一 Ρ通道Μ 0 S場效應電晶體2 7 (下文中稱之為 PM0S電晶體）及一η通道M0S場效應電晶體28(下文中稱之為: j \M0S電晶體）。該PM0S電晶體27之源極及汲極被連接到該 i

I WI0S電晶體28之源極及汲極。 i 參考圖7，當一輸入信號S是一高位準（下文中稱之為Η位| 準）時，該輸入信號S之反向輸入信號-S是在一低位準（下 文中稱之為L位準）。此例中，該PM0S電晶體27及該NM0S電 晶體2 8是處於斷路狀態，因而，輸入該轉移閘之信號Α係 自該轉移閘輸出一信號Y。 當該輸入信號S是L位準時，該反向輸入信號-S是在高 位準=此例中，該PM0S電晶體27及該NM0S電晶體28是處於 j 通路狀態，因而，輸入該轉移閘之信號A未自該轉移閘輸 i 出： 圖8說明一.反相器之結構。在周8所示之反相器包含一 五、發明說明（2) PMOS電晶體29及一 NMOS電晶體3〇。該PMOS電晶體29之閘極 被連接至該NMOS電晶體30之開極。該pm〇S電晶體29之源極 被連接至一電源VDD。該NMOS電晶體30之源極被連接至一接 地GND。該PMOS電晶體29之汲極被連接至該關〇s電晶體3〇 之汲極。 圖6所示之動態D型正反器電路3〇接收時脈信號BCK及 -BCK。圖9說明一時脈產生電路，用以產生該時脈信號Βα 及- BCK。在圖9所示之時脈產生電路包含反相器51及52。 在圖9所示之時脈產生電路從一時脈信號CK產生該時脈信 號BCK 及-BCK 。 圖1 0說明一傳統靜態D型正反器電路60之結構。該靜態〇 型正反器電路6 〇包含一主閂鎖6丨及一僕閂鎖6 2。該主閂鎖 61包含轉移閘35和38 ,及反相器36和37。該僕閂鎖62包含 轉移閘39和42，及反相器4〇和41。該轉移閘35、38、39 及4 2具有如圖7所示之相同結構。 該傳統靜態D型正反器電路6〇是具有與在圖6所示之動態 D型正反器電路3 〇相同的操作。然而，例如，當該靜態D型 正反器電路6 0之轉移閘3 5是在通路狀態時，在—轉移閘38 之電路及反相器36和37中，該轉移閘38是在斷路狀態而保 持了信號於該轉移閘38之電路及該反相器36和37中‘，其信 =係在緊接前斷路狀態中被輸入到轉移閘35。所以，即使 當該，移閘3 5是在通路狀態時，從主閂鎖6丨，.在緊接前斷 路狀態中已被輸入至轉移閘35之信號自主閂鎖6丨被 同樣方式施用至該僕閂鎖62中。

O:\60\60825.PTD 第5頁 462016 五、發明說明（3) 該傳統正-反器ΦΛ BCK及-BCK。為了:=用\及6〇需要具有反相兩極之時脈信婕 -BCK，圖9所示^ ==號〜得到該時脈信號_戈 需的。 寺脈產生電路，也就是，反相器，是処 發明概述 包：據ί U Ϊ f觀點，-閃鎖電路包含-第-電路，及 (_)電晶體」之通道金屬氧化物半導體、 η # ^ ^輸出戎化唬之弟二電極，一閘極，及、 曰珅之塗一十\含輸入與輸出端之第—反相器。該NM0S電 :二ί 一 係電性連接至該第-反相器之輸入端，及 好m Γ 電性連接至該NM0S電晶體之？井。 之P ii i#冬凰"/ 靦J ,'、匕3 —具有第一極接收信狹 金屬氧化物半導體發日础 〜 之第二電極，—閘：v:」：os)電晶體，-輸出該信健 端之第一反相哭。> N井，Μ及一包含輸入與輸出 篦 11 。該㈣⑽電晶體之第二電極係電性連接 反相器之輸入端，及該PM0S t 接至該PM0S電晶體井。 桠畑電丨生連 m在i t明之一具體實施例中閃鎖電路進-步包含 :一 7丄其包含—具有接收信號之第-電極之_“： 二-輸出該信號之第二極，—間極，及—N井，以晶 輸入與輸出端之第二反相器。該pM — 極係電性連接至該 电日日也之卓二電 之η ^ Φ : 相益之輸入端，及該pmos電^ 之閘極保電性連接至該PM〇s電晶體井。 也阳植 在本發明之—具體實施例中’.該第—電路作為 4 6 201 6 五、發明說明（4) | | 及該第二電為作為一僕閂鎖，一具有第一或第二位準之時； 脈信號被輸入到第一及第二電路，當接收該具有第一位準 之時脈信號時1該第一電路是在斷路狀態中，當接收該具 有第二位準之時脈信號時，該第一電路是在通路狀態中， 當接收該具有第一位準之時脈信號時，該第二電路是在通 路狀態中，及當接收該具有第二位準之時脈信號時，該第 二電路是在斷路狀態中。 在本發明之一具體實施例中，該第一電路作為一僕閂鎖 及該第二電路作為一主閂鎖，一具有第一或第二位準之時 I 脈信號被輸入到第一及第二電路，當接收該具有第一位準i 之時脈信號時，該第一電路是在斷路狀態中，當接收該具丨 有第二位準之時脈信號時，該第一電路是在通路狀態中， 當接收該具有第一位準之時脈信號時，該第二電路是在通 路狀態中，及當接收該具有第二位準之時脈信號時，該第 二電路是在斷路狀態中。 在本發明之一具體實施例中，該第一反相器包含一具有 一P井及一閘極之NM0S電晶體，與一具有一N井及一閘極之； PM0S電晶體。 在本發明之一具體實施例中，該第二反相器包含一具有 一 P井及一閘極之NM0S電晶體，與一有一 N井及一閘極之 PM0S電晶體。 在本發明之一具體實施例中，包含在第一電路中之NM0S 電晶體之閻電壓之絕對值是比包含在第一反相器中之PM0S ; 電晶體之閾電壓之絕對值小。_

^201 6 及、钤叫说明（5J -------------____ "------—

在本發明-之一具體實施例令，包 ，體之閾f壓之絕對值是比包 ：二？中之剛S

t品體之閭電壓之絕對值小。 一相盗中之NM0S 在本發明之-具體實施例中，該第―反相Ha一且* 一丨，丼與一閘極之NM0S電晶體，及 „ . 时匕δ —具有 Ρ川S電曰俨，$ S G 及一具有井與一開極之 '⑴‘、“體，d弟二反相器包含一具有 〈 具有—N井與一閘極與PM0S電晶體，及 \\10S常，目，體，及1 .，. 开人 閘極之 ώ含在第-及第二反相器令之NM0S電晶體之p ::: :…至包含在第一及第二反相器中二二井心 …、在第-及第二反相器中之_電；各 之問極。 弟一及第一反相器中之PM0S電晶體 -ft Ϊ發明之一具體實施例令，#時脈信號具有-相位及 下文中，將描述本發明之功能。 井:ί : ΐ Ϊ :二在問鎖電路中’該_s電晶體之間極及ρ '=%性連接。當此類之NM0S電晶體是在通路狀態 二ίΓ:同「般嶋電晶體之相同関電壓。當該隨電 =七疋在斷路狀知時，具有比—般NM〇s電晶體小之閡雨 Ϊ之狀態中作為一轉移開之嶋電晶二電 體間ΐίΪΐίΠ轉移開後之反相器中包含之嶋電晶 μ # ίt小。因此，來自操作如同轉移間之 包日3姐’其具有該H位準之輸出信號電壓是足以防止降低 的： ~ ^62016 Λ. 妗叫況叫（0) Μ果，流-過連接到該NM0S電晶體後之反相器之電流真地 被抑制。根據本發明在閂鎖電路中，功耗可被大量減少。 根據本發明，在另一閂鎖電路中，該PM0S電晶體之閘極 及\丼彼此被電性連接。當此類之PM0S電晶體是在通路狀 態4 ，具有如同一般PM0S電晶體之相同閾電壓。當其閘極. 及\井被互相連接之P Μ 0 S電晶體是在斷路狀態時，具有比

I 一般PM0S電晶體小之閾電壓。因此，在斷路狀態中作為一 i 饽移閘之PM0S電晶體閾電壓之絕對值比置於該轉移閘後之 反相器中包含之NM0S電晶體閾電壓之絕對值小。因此，來 自操作如同轉移閘之PM0S電晶體，其具有該L位準之輸出 信波電壓是足以防止增加的。結果，一電流流過反相器所 []ί起之功率消耗被大量地減少。甚者，當該PM0S電晶體是 在通路狀,¾時*貫際上沒有漏電流於其中。 如此，描述於此之本發明能提供包含少量的元件及低功 车消耗需求之一閂鎖電路及一正反器電路之優點。 本發明之這些及其餘優點對那些熟知此項技藝之人士藉； 參考附圖來閱讀及理解下列之詳細說明將變的明顯。 圆式之簡單說明 圖1係根據本發明之例子1說明一動態正反器電路圖。 圖2A係顯示圖1所示之PDTM0S電晶體之符號代表圖。 圖2B係顯示圖1所示之PDTM0S電晶體之結構圖。 圖3A係顯不圖1所不之NDTM0S電晶體之符號代表圖。 圖3 B係顯示圖.1所不之N D T Μ 0 S電晶體之結構圖° 圖4 Α係顯示圊1所示之反相器之符號代表圖。

第9頁 άβ20} 6 一----------------------------- _________________ 五、發明說明ί7) ^ --------------------- 圖4 Β係顯-示圖1所示之反相器 B l結構圖。 圖5係根據本發明之例子2 %明 闻R稃4日日 俏处么处 ° β ~靜態正反器電路圖。 ®“：过明一傳統動怨正反器電路圖。 圖7係顯示圖6所示之轉移閘之级 结構圖。 圖8係顯示圖6所示之反相器之結構圖。 圖Θ係说明一用以產生時脈彳古| Β ρ ρ · ,Λ 破BCK及-BCK之電路圖。 圖1 0係說明一傳統靜態D型正及 α ^ 土 夂is電路之結構圖。 較佳具體實施例之詳細說明 (例子1 ) 根據本發明之例子1之動態D型正反器電路將參考阳、 2A、2B、3A、3B、4A及4 B於下描述之。 圖1說明例子1之動態正反器電路。 二動Λ正反器電路10包含一主閂鎖1和-僕閂鎖2。該主 I5 . : = 3轉移閘，其為一 ρ型動態閣（D 丁〇 ς電晶體3 (下文令稱之為PDTMOS電晶體），》 c ^ , 电日曰胆J 及一反相器4。該僕閂鎖2 包έ -轉移閘，其為-N_TM〇s電晶體5(下文中稱之為 NDTMOS電晶體），及一反相器6。 型DTMOS電晶體3及N型DTMOS電晶體5將參考圖2六至36 作描述。 圖2A說明一PDTM0S電晶體3之表示符號。圖“說明一 PDTMOS電晶體3之結構。該PDTM〇s電晶體包含一源極、一 /及極 閘極及一閘絕緣體。該源極是P'型。該汲極是p. 型。一作用區是.屬於N井型。在PDTM〇s電晶體中，該N井被 電性連接至閘極。

第10頁 4 6 201 6 五、發明說明（8) _二 圊3A说明-一 NDTM0S電晶體5之表示符號。圖3β說明一 NDTM0S電晶體5之結構。該NDTM0S電晶體包含一源極、一 汲極、一閘極及一閘絕緣體。該源是型。該汲是^型d 一作用區是P井型。在NDTM0S電晶體中，該p井被電性連接 至該閘極=如上所述，該DTM0S電晶體係使得包含作用區 之井被電性連接至該閘極。 參考圖1，該PDTM0S電晶體3在其閘極接收一時脈信號 CK。該PDTM0S電晶體3也接收一輸入資料信號d，及依時脈 信號CK輪出該資料信號到反相器4 ^該反相器4反轉該接收 信號及輸出一反相信號Μ。 該N D Τ Μ 0 S電晶體5在其閘極接收一時脈信號c Κ。該 !\'DTM0S電晶體5也接收信號Μ ’及依時脈信號CK輸出該信號 Μ到反相器6。該反相器6反轉該接收信號及輸出一反相信 號Q。 在例子1中’該反相器4及6可由D Τ Μ 0 S電晶體組成。圖4 A 說明該反相器4及6表示之符號"圖4 B說明該反相器4及6之 特定結構：該反相器4及6各包含一PDTM0S電晶體7及一 NDTMOS電晶體8 。 當該PM0S電晶體之N井被連接到一電源時，一閾電壓 V，_n被定義作一PM0S電晶體之閲電壓。當該PM0S電晶體之I Ν井被連接到一地線’一閾電壓VthpDn被定義作一PM0S電晶 體之閻電壓。當該NM0S電晶體之p井被連接到一地線，— 閣笔壓Y : h p。f ί被々 義作一NM0S電晶體之間電壓。當該NM0S 電晶體之Ρ井被連接到一電源，一閾電壓Vlh_被定義作— 4 6 201 6 Λ. ·發叫.丨兄叫（9) \M0S屯品體 < 閲電壓。 如上所述，該主閃鎖1包含PDTM0S電晶體3，及反相器4 包含PDTM0S電晶體和NDTM0S電晶體。在該PDTM0S電晶體3 之斷路狀態之閭電壓Vlh_與在該反相器4之NDTM0S電晶體 之迪路狀態之間電壓V,hnuM.之間之關係如下。 V,h_ ( PDTM0S電晶體3之閾電壓）丨 < 丨Vthn〇ff (反相器4之 \in'M0S電晶體之閾電壓）丨 於是，當反相器4接收一具有L位準之資料信號D ,其 ΡΙ)Ί M0S電晶體3之閭電壓之絕對值| |比一地線電壓高 時’沒有一電流流過主閃鎖1之反相器4 iNDTM〇s電晶體。 該僕閃鎖2包含該N D T Μ 0 S電晶體5，及該反相器6包含 PDTM0S電晶體和NDTM0S電晶體。在NDTM〇s電晶體5之斷路 狀態之閾電壓VthnQn與在反相器6之pDTM〇s電晶體之通路狀 態之閻電壓Vihpuff之間之關係如下。 :V,‘（NDTM0S電晶體5之閾電壓）|<|v (反相器6之 PDTM0S電晶體之閾電壓）| 於是，當反相器6接收該呈有H你淮认 一 /、有H位準之輸入貧料信號Μ， 其N D Τ Μ 0 S電晶體5之閾電壓之缔科柏丨ν | < %對值i vunQn I比一電源電壓 低時，沒有一電流流過包含在鬥姑9 w 3在問鎖2之反相器6之PDTM0S電

3B 因此，反相器4及6之功率消耗被大量減少。 在例子1之動態D型正反器雪牧】n 士 ^ 益兒路1 0中，§亥反相器4及6和榦 移問3及5 —樣包.含DTM0S電晶俨„ ^ 汉d才轉 +阿士田机忙缸加^ + Γ*體。因此，即使當一低電源 电壓破用於驅動例子1之動皞D刑τ； g π ‘ U型正反益電路時’該驅動能

第12胃 :b 20 1 6 t、妗叫說明no) 力足品的且1操作速度是快的。

含包含在轉移閘中之DTM0S電晶體具有與包含在反相器 | t之丨)TM0S電晶體相同之聞電壓時，反相器之功率消耗是 比反相器由一般M0S電晶體組成時更增力口。因此，當功 :f消耗係比速率更重要時，該一般M0S電晶體是優於用於 栻成反相器之丨)TM0S電晶體。 I 用於傳統正反器電路所需之電晶體數目包含動態正反器 屯路3 0 (圖6 ) 和圖9所示之時脈產生電路是為十二個，且 例子1之動態丨）型正反器電路丨0用六個。如此，與傳統正反 ；

I :¾電路比較，該例子1之動態丨）型正反器電路之使用可大量 減少電晶體數目。 用以產生與一時脈信號相關之輸入信號之電晶體數目， 及用以接收該輸入信號之電晶體是八個作為傳統正反器電 路，而二個用作例子1之動態丨）型正反器電路1 〇。因此，與 傳統正反器電路比較，動態D型正反器電路之使用可大量 減少轉移該時脈信號所引起之功率消耗。 丨 該傳統動態正反器電路3 0之元件數目可藉由省略來自轉 移問25 之PM0S電晶體27而被減少口然而，這可能造成下 ； 面的問題。 當被用作轉移閘25之NM0S電晶體28輸出一具有Η位準之 信號時，該信號位準減少電源電壓VDfi約該NM0S電晶體28 之一間電壓Vthn 。 當符合！ Vlhn丨> =| Vthp | ，其中Vthp是置在該轉移閘2 5後之反； 相器26之PM0S電晶體閾電壓時，該PM0S電晶體是在斷路狀

第13頁 462016 五、發明說明（11) 一一 - 悲中此導教一從電源到地線之直流路徑，因此—電流流 過該反相器2 6。 當遠NM0S電晶體28如轉移閘25之閾電壓V\hn為低時，此 時一漏電流發生’因此造成它不可能從NM〇s電晶體28持有 一信號輸出。 當被用作轉移閘25之NM0S電晶體28輸出一具有η位準之 信號時，該信號位準減少電源電壓約該NM0S電晶體28 之一閾電壓Vthn 。 在一相似方式中，該傳統動態正反器電路3〇之元件數目 可藉由省略來自轉移開23之NM0S電晶體28而被減少。然 而，這可能造成下面的.問題。 當被用作轉移閘23之PM0S電晶體27輸出一具有[位準之 信號時，該信號位準自地線電壓增加約為該PM〇s電s辦27 間電壓之絕對值ivthp I ，。當符合IVthp丨”H丨中 \lhn是該反相器24之NM0S電晶體閾電壓時，置在該轉移開 後之NM0S電晶體是不在完全通路狀態中^此導致—電法流 過該反相器2 4。 《e机 當該PM0S電晶體27閾電壓Vthp成為轉移閘23是低時，豈 中一漏電流發生，因此造成它不可能從PM〇s電晶體2 /有1 一信號輸出。 ' (例子2 ) 根據本發明之例子2之靜悲D型正反器電路將參考 |

下描述之。. I 圖5說明例.子2之靜態D型正反器電路2〇。

胃14頁 4 6 20 1 δ /, ·铎叫說叫（12) :‘Λ奸，¾•丨）型正反器電路2 0包含一主問鎖2 1和一僕問鎖 H . a主問鉑21包含一PDTM0S電晶體1 1和一NDTM0S電晶體 Μ及反相器I 2和I 3。該僕閂鎖2 2包含一 N D T Μ 0 S電晶體1 5和 --卜I) Π1 0 S電晶體1 8 ，及反相器1 6和1 7。

a 1Ί) Τ Μ 0 S電晶雜1 1及該N D Τ Μ 0 S電晶體1 4在其閘時各接收 —時脈信號CK。該PDTM0S電晶體1 1接收一輸入資料信號 D ’及依照時脈信號CK輸出該接收信號到反相器丨2、該反 相器1 2反轉該接收信號及輸出一反相信號μ Q 該NDTM0S電晶體15及該PDTM0S電晶體18在其閘時各接收 一時脈信號CK。該NDTM0S電晶體〗5接收該信號μ及依照時 脈信號CK輸出該接收信.號到反相器1 6。該反相器丨6反轉該 接收信號及輸出一反相信號如一輸出資料信號Q。 在例子2中’該反相器12，13，16 ,及17可包含一 \丨)1 M0S電晶體及顯示圖4Β之一PDTM0S電晶體。在此案件， 該靜態I)型正反器電路2 〇符合下述之條件。 邊主閃鎖2 1符合丨vthpun (在斷路狀態中之一pDTM〇s電晶 體1 1之閻電壓）丨< | VthnQif (在通路狀態中之一反相器丨2之 .\DTM0S電晶體之閾電壓）| D該僕閃鎖22符合| (在斷 路狀態中之一NDTM0S電晶體15之閾電壓）|<| Vthpcff (在通路 狀態中之一反相器16之PDTM0S電晶體之閡電壓川。 4導致彳< 電源到地線電流流過反相器1 2及反相器〗6之阻 止 因此，反相益1 2及1 6之功率消耗被大量減少。 所有電晶體包含在例子2之靜態D型正反器電路2〇中可能 DTM0S電晶體，因此得到一靜態D型正反器電路，其有一高

第15頁 Λ 6 2 0 1 6 £'發明π明U3) 度呢切力及輕由一低艰源觉壓操作快。 ‘包含在轉移閘中之DTM0S電晶體具有與包含在反相器 屮之imios電晶體相同之閾電壓時，反相器之功率消耗是 比：公反相器由一般MOS電晶體組成時更增加。因此，當功 牟浈托比速率更重要時，該一般MOS電晶體是優於用於構 成反相器之DTMOS電晶體。 此外，在例子2中，該NDTMOS電晶體14及該PDTMOS電晶 體1 8被用作轉移閘包含在反饋電路中，用以提高一信號之 可靠度。因此，該靜態I)型正反器電路2 0 操作只使用一具 有一位相及一兩極之時脈信號如圖1所示之動態D型正反器 電路1 0 ^ 用於傳統正反器電路所需之電晶體數目包含靜態正反器 電路60C圖10)，及圖9所示之時脈產生電路是為二十個， 且例子2之靜態D型正反器電路2 0用十二個。因此，與傳統 正反器電路比較，該例子2之動態D型正反器電路之使用可 大ΐ減少電晶體數目° 用以產生與一時脈信號相關之輸入信號之電晶體數目， 及用以接收該輸入信號之電晶體是十二個作為傳統正反器 電路，而四個用作例子2之靜態D型正反器電路2 0。因此， 與傳統正反器電路比較，靜態D型正反器電路20可大量減 少轉移該時脈信號所引起之功率消耗。 本發明不限制一正反器電路。例如，主閂鎖1 、僕閂鎖 2、主閂鎖2 1及僕閂鎖2 2中，至少其中之一可用作一單一 自主閂鎖電路。

第16頁 ^ 20 1 6

Λ -、發叫.¾叫UO .丨那些熟洳此項技鸫之人 之佟改而不違反本發明之範 说則並非用於限制此處提出 Μ #利範圍。 士將是明顯並可輕易地作不同 圍及精神。因此，該申請專利 之說明，反倒是擴大解釋該申

Claims (1)

1. 包含： 一具有第一φ > ^ 電柄之關〇8電晶體， 該信號之第二電極、一閘極及一 含輸入和輪出端， 包含： 之 Ρ Μ0 S 電 a Λ» m ,. 电日a肢，用以接收一信號 極、一閘極及一N井，以及； =了屯私係電性連接至該第一反相器之 也晶體之間極係電性連接至該PM0S電晶 圍第1項之閂鎖電路，進一步包含： 〜具有第一電極之PM0S電晶體，用以接 該信號之第二電極、一閘極及一N井； 含輸入和輸出端， ”-電極係電性連接至該第二反相器之 電晶體之閑極係電性連接至該pM〇s電 '62016 &、屮π年列範® 1 . 一閂鎖-¾路， 一第一電路包含 收一饤號，一輸出 及一第一反相器包 aNMOS電晶體之 ，Κί人端，及該NM0S 體之Ρ井。 2. —閂鎖電路， 一具有第一電極 出該信號之第二電 弟一反相器包含 其中： 該PM0S電晶體之 輸入端，及該PM0S 體之X丼。 3. 如申請專利範 —第二電路包含 收一信號，一輸出 及一第二反相器包 其中： 該Ρ .Μ 0 S電晶體之 輸入端，及該Ρ Μ_ 0 S 體之Ν井。 第二電極係電性連 電晶體之開極被電 輸入和輪出端 第 用以接 Ρ井； 接至該第一反相器之 性連接至該NM0S電晶 一輸 462016 六，屮4年和!论丨幻 | 4 .如屮請利範圍笫3項之閂鎖電路，其中該第一電路 丨 作為一主閂鎖及該第二電路作為一僕閂鎖； ： 一 I1.-布一第一或第二位準之時脈信號被輸入至該第一及 ¥二’屯路， ':公接收該具有第一位準之時脈信號時1該第一電路是在 斷路狀態中： 含接收該具有第二位準之時脈信號時，該第一電路是在 通路狀態中； t接收該具有第一位準之時脈信號時，該第二電路是在 iiii路狀態中；以及 當接收該具有第二位準之時脈信號時，該第二電路是在 斷路狀態中。 | 5. 如申請專利範圍第3項之閂鎖電路，其中該第一電路 作為一僕閂鎖及該第二電路作為一主閂鎖； 一具有一第一或第二位準之時脈信號被輸入至該第一及 第二電路； 當接收該具有第一位準之時脈信號時，該第一電路是在 斷路狀態中； ； 當接收該時脈信號時，該第一電路是在通路狀態中； 丨 當接收該具有第一位準之時脈信號時，該第二電路是在； 通路狀態中：以及 當接收該具有第二位準之時脈信號時，該第二電路是在 斷路狀態中。 6. 如申請專利範圍第1項之閂鎖電路，其中該第一反相

   第丨9頁 :62016 人屮：Λ 3包含一具-有一P丼和一閘極之NM0S電晶體，及一具有一N 丼和一間極之PM0S €晶體。 7. 如申請專利範图第3項之閂鎖電路，其中該第二反相 3包含——P井和一閘極之N M0S電晶體，及一具有一 N井和 一卩!丨]極之P Μ 0 S電晶體u 8. 如申請專利範圍第6項之閂鎖電路，其中包含在該第 一屯路之NM0S電晶體之閻電壓之絕對值是比包含在該第一 反相器之PM0S電晶體之閬電壓之絕對值小。 9. 如申請專利範圍第7項之閂鎖電路，其中包含在該第 二電路中之P M0S電晶體之閾電壓之絕對值是比包含在該第 二反相器之NM0S電晶體之閾電壓之絕對值小。 I 0.如申請專利範圍第3項之閂鎖電路，其中 該第一反相器包含一具有一 P井和一閘極之N Μ 0 S電晶 體，及一具有一Ν井和一閘極之PM0S電晶體； 該第二反相器包含一具有一Ρ井和一閘極之NM0S電晶 體，及一具有一Ν丼和一閘極之PM0S電晶體；以及 包含在該第一及第二反相器之NM0S電晶體之Ρ井各自被 電性連接至包含在該第一及第二反相器之NM0S電晶體之閘 極：以及 包含在該第一及第二反相器之PM0S電晶體之Ν井各自被 電性連接至包含在該第一及第二反相器之PM0S電晶體之閘 極： 1 1.如申請專利範圍第4項之閂鎖電路，其中該時脈信號 具有一相位及一極性1;

   第20頁 462016 Λ、屮.Vi年和I吣閉 I 2.如申請專利範圍第5項之閂鎖電 .JI-打一相位及一極性。 丨：1.如申請專利範圍第3項之閂鎖電 包含一具有一 P井和一間極之N Μ 0 S -)卜和一間極之丨j Μ 0 S電晶體= 路，其中該時脈信號 路，其中該第一反相 電晶體，及一具有一 Ν

   第21頁