TW461994B - Variable domain redundancy replacement configuration for a memory device - Google Patents
Variable domain redundancy replacement configuration for a memory device Download PDFInfo
- Publication number
- TW461994B TW461994B TW087103773A TW87103773A TW461994B TW 461994 B TW461994 B TW 461994B TW 087103773 A TW087103773 A TW 087103773A TW 87103773 A TW87103773 A TW 87103773A TW 461994 B TW461994 B TW 461994B
- Authority
- TW
- Taiwan
- Prior art keywords
- domains
- domain
- fault
- redundant
- faults
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 78
- 238000003491 array Methods 0.000 claims abstract description 29
- 230000008439 repair process Effects 0.000 claims description 74
- 230000002079 cooperative effect Effects 0.000 claims description 16
- 230000000875 corresponding effect Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 6
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 238000009434 installation Methods 0.000 claims 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 claims 1
- 235000017491 Bambusa tulda Nutrition 0.000 claims 1
- 241001330002 Bambuseae Species 0.000 claims 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 239000011425 bamboo Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 230000003044 adaptive effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 6
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 235000011511 Diospyros Nutrition 0.000 description 1
- 244000236655 Diospyros kaki Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Hardware Redundancy (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
46 1994 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 相關申諳案 本申請案係與美國專利申請案S/N 0S/_,_(代理人 案號HQ9-97-010),其名稱爲"利用變動域冗餘替換配置使 記憶體裝置有容錯誤差的方法",此申請案與本案同時申 請並且讓授予同一受讓人。 發明之範囿 本發明一般係關於上種記憶器裝置之冗餘替換架構,更 具體言之,係關於適用於記憶器裝置之一種變動域冗餘替 換配置。 發明之背景 由於互補金屬氧化物半導體(CMOS)技術之發展,因此 電腦市腸迅速對廣大之消費者開放。今日多媒體應用至少 需要8百萬位元(Mb)及甚至1 6 (Mb)之記憶器,此種需要腦 記憶器系統之相對成本增加。在不久將來,32(Mb)及 64(Mb)之電腦將變爲很普通,此即意指未能將需要256(Mb) 位元之DRAM及需要更高於此位數之DRAM。在此開發時 期’十億位元範圍之DRAM業已在開發中,此需要引進新 技術以保證儘管在設計及製造此種記憶器方面之複雜性增 加,但產品仍有其可靠性。鑒於隨之將會有巨大之陣列及 平面印刷方面之困難,因之增加晶片產量較之以前更爲重 要。處理過程工程師經常試圖及最終可消除掩罩之缺陷或 將此缺陷減至最小。留於晶片中無法避免之故障一般係藉 使用特別電路設計,更具體言之係藉使用冗餘替換,而予 以消除。 -4- 本纸浪尺度適用中國國家標率(CNS )六4規格(2I0X297公釐) (請先閔讀背面之注意事項再填寫本頁) Γ 裝 •7 *-* A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 本發明根據領域觀念之-新顆配 並非由嚴格及定義週全之邊界所 中所稱之域 包括多個記憶器陣列;其他則可# 一 此很大及 陣列之若干部分。但不計其大小如何, ^ 冗餘電路以替換中之錯誤。由於 :右干 WI Γ使域與域之間可以 疊,故可能藉使用重叠域中之共同區域中之任何冗斧電路 修復-指定m陣列中之故障,惟假定此故障係發現於 由此二重#之域所維修之陣列中。顯然,如果故障之數目 超過維修此陣列之域中可有之冗餘數目,此配置即失效及 此記憶器無法修復。然而,根據本發明,如果在第—域中 之所有冗餘業已用盡,在另一與此第一域重疊之域中存在之 未尾使用之几餘即可爲修復留於第一域中未經維修之錯誤。 領域可使其配合任何大小及可安排成任何配置。領域或 彼此重疊或並排設置。重疊領域之一項優點爲此種結構爲 可使用二域中任一域之冗餘單元維修二域中共同區域中之 故障。此優點特別重要因爲一域中之可用修復單元於一特 定時間可能完全用盡,此時一第二備用之重疊域因此可用 以協助第一域以完成遣留下之未完成之修復工作。 數個域可包含於一陣列中或者數個陣列亦可包含於一個 域中。根據此種方式,設計者遂可以更有效利用一設疋之 域配置及選擇域之大小以獲致最佳之可修復性設計。 傳統之冗餘配置一般係使用固定域冗餘替換架構 (FDRR),其中冗餘單元係用以替換一固定大小之域中之 每一列及之故障單元。 -5 本紙張尺度適圯中國國家標準(CMS ) A4規格(2丨OXW"?公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消费合作社印製 4 6 19 9 4 Α7 _____ Β7 五、發明説明(3 ) FDRR架構中之各種不同配置業已行之多年,且效果良 好。一般用於低密度DRAMs之一典型FDRR配置經示於圖 la中。圖中顯示多個用於替換固定大小域中之故障單元 之冗餘單位,此等冗餘單位附加於包括記憶器之每一子陣 列。每一冗餘單位(RU)包括多個冗餘單元(REs),(例如, 圖中所例示之每一 RU有二個RE ),此等單元用以修復對 應子陣.列中之現有之故障(以χ標示)。此種設計稱作塊内 替換,JL當子陣列之數目由於高密度記憶器而增加時,遂 有如後文所述使額外之冗餘區域増大,此係因爲每一子陣 列包括用於替換之一固定域及不同子陣列中之域係彼此互 斥。此種設計於每一子陣列中需要至少一個域實施之較佳 者需要二個RUs。因此,鑒於R U之缺乏適應性,故其效 率甚差,當故障叢集於一特定之子陣列中時,此種特性使 晶片成品大幅減少。上述之設計説明於T Kirikata等人之 文章之中,文章之名稱爲"具有300毫瓦有效電源之14毫 微秒,4 Mb位元之DRAM",此文章發表於1992年之IEEE固 體狀態電路學報第27卷第1222-1228頁。 另一稱作適應性冗餘替換配置之FDRR冗餘替換配置經 示於圖lb中,其中一記憶器經示出有用爲一大型固定RUs 域之一單獨冗餘陣列,俾可以選擇方式替換記憶器中任何 位置之故障單元。在此配置中,RUs中之REs可修復記憶 器中任何子陣列中之故障(以X橋示)。此種配置相較於前 述之塊内替換之優點爲具有某一數目之RUs之一區段(亦 即替換陣列)可以有利方式用以維修形成此記憶器之任何 -6 - 本纸張尺度適用中國國家標準(CNS ) Λ4^格(210X 297公釐} ---r--.---( ' 裝-------杯------Ι..Λ (婧先閱讀背迨之注意事項再填寫本頁) 461994 A7 B7 五、發明説明(4 ) ^ ~ 數之子陣列。雖然此種配置需要相當大數量之額外控制電 路以便能適當維修形成此記憶器之所有子陣列,但其對於 先前之設計言,可造成相當大之地區(亦稱作地產)節省。 有關上述配置之進一步之詳情及各種不同之折衷選擇可 見於T. Kmhata寺人之文章"用於256 Mb位元DRAMs之容錯 設計",此文章刊行於19乃年VLSI電路研討會之技術論文 文摘第1〇7_1〇8頁;T· Sugibayashi等人之文章”具有多重分 割之陣列結構之3 〇毫微秒,256Mb位元DRAM",此文章刊 行於1993年11月之IEEE固體狀態電路學報第28卷1〇92_ 109S頁,H.L,Kalter等人之文章"具有i 0毫微秒資料率及 晶片ECC",此文章刊行於1990年10月之IEEE固體狀態電 路學報第25卷1118-1128頁。 簡T之,一固定域冗餘替換(FDRR)配置由多個固定大 小之域组成,每一域可以單獨使用以代替包含於該域中之 故障。擴張此觀念至晶片,遂可發現有數個域,每一域有 固定大小及彼此互斥以修復晶片中所有故障。 FDRR架構可用於一塊内替換配置中,其中小面積之域 使其可修復最少電路之故障。然而,此種配置無能力修復 叢集之故障。根據第二種F DRR配置,亦即適應性冗餘替 換本構’代表此種架構之大面積域提供對於叢集故障之良 好之修復性。但是額外乏電路則會顯著增加,此爲一重大 缺點。 ( 適應性冗餘替換在修復有限數目故障方面極爲有效,特 別係當此等故障影響位元線,(單獨之位元或多個位元); 本紙&尺度適州中固园家標準(CNS ) A4規格(21〇χ297公漦) C请先聞讀背而之泣意事項再填寫本頁) 裝· 經濟部中央標準局員工消费合作社印製 4 6 19 9 4 A7 五、發明説明(5 字線(單獨之字或多個字),及類似情形時爲然,所有此等 故障均屬於,’硬故障"之類。但是適應性冗餘替換遭受另 一明顯缺點’即需要一相當大數目之R1Js(及相對應之電 路)以克服被稱作"留置”之故障,在此種情況下,儲存成 於一dram單元之電容器中之—位元隨時間衰退而成一弱 單疋’因此產生一故障。此缺點特別使人煩惱,因爲留置 故障之數目遠超過硬故障故障之數目。 現再回頭參看記憶器中之硬故障,此種類型之缺點爲有 叢集(趨向。因此’塊内替換方法由於其不良之適應性而 會經常失效。硬故障之數目一般不會太多,故在大面積域 中可以較少义RU S而得良好之修復。適應性冗餘替換爲修 復硬故障之良好方法,硬故障可藉—單獨大面積域而得維 修。舉例而言,如果—域包含4叢集缺陷,遂可需要4RUs 予以修復以替換此域中之缺陷。於每一小域中使用塊内替 換方法I又计4 RUs可能需要太多之額外電路。即使此額外 電路可以接亦然,但是例如有5叢集缺陷存在時,則缺陷 <替換即可能失效。總之,使用適應性冗餘方法增加域之 面積對於修復硬故障極爲重要。 經濟部中央標準局員工消費合作社印製 在另一方面,留置故障係以隨機方式發生於個記憶器 中,此種故障之數目一般均很大;但是由於等在整個晶片 中係随機發生,此爲一明顯之優點。對於隨機發生之故障 而言,塊内之替換產生之缺點較少,因爲故障係以統計式 分佈於很多小面積之子陣列中。塊内替換較之適應性冗餘 替換需要較少之冗餘電路以修復故障β難,如果於每— -8 本紙張尺錢财( CNS ) Λ4現 d 6 1 9 9 4 經濟部中央橾準扃貝工消費合作社印製 A7 B7 五、發明説明(6 ) 子陣列中設計一 RU用以檢測隨機發生之留置故障,且假 定於該子陣列中至少有—故障存在,則此配置即非I合# 測留置故障。在另一方面,留置故障很難用適應性冗餘替 換方法修復’此係由於此種故障數目很大’經常使記憶器 裝置中义修復電路不勝負荷。使用適應性冗餘替換修復太 多之故障並無益處,因爲適應性方法以現有之冗餘電路修 復此等故障需要甚至更多之額外電路。 鑒於上述,理想之冗餘配置之一主要目的爲在不引進由 一複雜之額外冗餘面積所造成之繁重負荷情況下,修復硬 故障及留置故障。在一般之情況下,此額外之部分分成— 几餘單兀部分及一冗餘控制電路額外部分,二者均應使之 減至最小以達成良好之修復性及維持記憶器之最佳性能。 包括有上述若干種類之冗餘替換配置之相關之冗餘替換 配置係説明以下之參考文獻中: 1996年2月1 3日頒予Phelan之美國專利第5,491,664號, 此專利説明根據一分割之陣列架構設計對於一適應性冗餘 »己憶器塊單疋之實施。此配置備有記憶器及冗餘記憶器 塊,此二者耦合至—讀取匯流排以使在一記憶器子陣列中 之几餘記憶器由一第二子陣列共用。 ” 1995年1 2月1 2日頒予Fujiwara之美國專利第5,475,648 號,此專利説明備有—冗餘配置之—記憶器,俾當—適當 I位址信號與一有缺陷之記憶器單元之位址相一致時,由 几餘配置所提供之—備份之記憶器單元即被啓動以替換失 效之記憶器單元。 (請先閲讀背面之·λ±意事項再填寫本頁) ,裝- 461994 Α7 Β7 經濟部中央標準扃員工消費合作社印製 五、發明説明(7 1995年10月24日頒予Seung_Che〇1 〇h之美國專利第 5,461,587號’係’連同二其他備份列解碼器而使用一列冗餘 電路,根據此專利由於明智方式使雜絲盒,因此由一列 冗餘控制電路產生之信號使其能以備份之列替換失效之列。 1995年10月17日頒^eger等人之美國專利第5,459,69〇號說 明一備有一冗餘配置之記憶器,此配置在備有用於維修有 缺陷1記憶器單元之正常之字線時,可以冗餘之單元替 換故障之記憶器單元。 1995年7月4日頒予Hiltebeitel等人之美國專利第 5,43〇,679號説明用於程式規劃解碼器以供冗餘目的之一熔 絲下載系統。此熔絲組可以動態方式指定予冗餘解碼器, 如此可有記憶器中故障列/行之多維指定。 1994年3月1 5日頒予Stephens, Jr.等人之美國專利第 5,295,101號説明一二階層冗餘指定用以適當之冗餘單元替 換故障子陣列。 雖然於上文中係以DRAMs説明先前技術及予以討論,但 應用本行技術人士當可充分瞭解上述之配置及(或)架構可 同樣應用於例如爲 SRAMs,ROMs,EPROMs,EEPROMs, Flash,RAMs,CAMs等之其他型式之記憶器。 發明之目的 因此本發明之一目的爲實現一種適用於任何大小記憶器 之容錯設計。 - ^ 本發明之另一目的爲使用一種可變域冗餘替換配置 (VDRR),以其使用至少二可變域以選擇方式替換失效單 -10- 本紙張尺度適用中國國家摞準( CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) .裝 訂 461994 經濟部中央標隼局員工消贽合作衽印製 A7 —------^__ B7__________ 五、發明説明(8 ) 凡’其中此等域中若干部分係彼此重疊。 本發明之另一目的爲使用冗餘單元以至少二可變域修復 故障,其中此等域中若干部分係彼此重疊。 本發明之另一目的爲改善晶片之成品,其方式爲藉動態 方式修復包含任何硬故障及留置故障之纽合之具任何大+ 之記憶器及選擇最有效之修復域以消除記憶器裝置中之故 障。 本發明之另一 s的爲同時消除記憶器中之硬故障及留置 故障’且不會因修復一故障而犧牲另一故障。 本發明之另一目的爲使用變動域冗餘替換(VDRR)配置 以取代傳統互斥固定域冗餘替換(FDRR)配置。 本發明之一更特別目的爲使用Vdrr配置以將Rus及相關 電路需求減至最少。 各發明之另一目的爲確使在無需化費額外電源及減少記 隐器速度之情況下,完成對於記憶器中之硬故障及留置故 障修復。 爱之概要 本發明之一主要特點爲説明於本文中,用爲一變動域冗 餘替換(VDRR)之—種新穎及改良之冗餘配置,此種配置 可自至少二變動域中使用一種更有效率及效用之替換域, 此二域中之若干部分係彼此重疊。本發明之發明人相信此 可消除更傳统之使用互斥之固定域以供修復用之固 定域冗餘替換(FDfLR)配置之缺點。 根據本發明之—具體實例,—容錯記憶器裝置包括:多 --- —__ -11 - 本.錄尺度ΐ4;η中關緖準(CNs…規格(2咖297公楚) 〈請先閲讀背面之注意事項再填寫本頁)
〜--1 d 6 1 9 9 4 A7 B7 五 經濟部中央標準局負工消費合作社印^ 、發明説明(9 陣列;多個域…至少每—域之若干 與另:域共用以形成-重*之域區域,及其中至少有—姑 =於至少二王記憶器陣列;—冗餘單元以其耦合— =以替換包含於每-域中之故障:控制裝置用以使多個 域中域中故障以冗餘單元替換,丨中此—域中之至小 :::故障係由搞合至此等多個域中之另—域之 :替換,但是需要此至少—另—故障係位於重疊之域區域 ^據本Γ之另—具體實例…容錯記憶器裝置包括: :個王記憶器陣列;多個域’其中多個域中之一 @於此等多個域中之一第二域中之一八 —η π 一 其轄合至每一域用以修復包含於每一域;之故二::= 個域中之一域中之至少-故障以冗餘㈣ 中之ί:二;Γ至少一另—故障係由輕合至多個域 中以一域(几餘单元替換,但是需要此至少 係位於第一域與第二域共用之一部分中。 故障 具nt!明之第三具體實例,一容錯記憶器裝置包括: 具有變動大小〈域’其中具有變動大小之域中之一域中之 部分係與具有變動大小之域中之另—域共用以形 域區域:一冗餘單元以其輕合至每-域用以修 U每-域中之故障,‘―控制裝置用以使多個域中之 餘單元替換a其 另故障係由轄合至多個域中之另—敁 中之冗餘單元替換’但是需要此至少一另一故障係位於重 [______ -12- 本紙張尺度適/种®财鱗·( CNS ) A4規格(υοχ297公费) (請先閲讀背面之注意事項再填寫本頁)
1994 A7 B7 五、發明説明( 疊之域區域中。 ---r--·---7裝—— (请先閱讀背面之注意事項再填爲本頁) 二四具體實例,—容錯記憶器裝置包括·· 夕惘.、有變動大小之非重疊域;—冗 用以替換包含於每一 °每一域 .^ . 、 中故障,及—控制裝置用以使位 、根f太中〈至少—故障以搞合至該減之冗餘單元替換。 ,:陣:丨明之第五具^ —容錯記憶器裝置包括: :::陣列;多個域以其具有每—域與另—域共用至少若 干部为以形成-重疊之域區域及此等多個域中之至少—域 :重疊於至少二主陣列之若干部分:修復單元以其輕合至 每-域用犧包含於一域中之故障;及以耗合至多個域 中(-域〈修復單元修復此一域中之至少一故障,其中此 域中之至 > -另-故障係由编合至另—域中之修復單元 所修復’但是需要此至少—另一故障係位於重疊之域區域 中。 圖式之簡要説明 本發明之上述目的,特點及優點及獲致彼等之方式,將 可變爲更明白易解’而本發明之本身將參考對本發明之具 體實例之詳細説明連同附圖而進—步説明。 經濟部中央標準局員工消f合作社印製 / 圖1(a)顯示備有先前技術<FDRIU^内替換設計之一記憶 器之示意圖。另外亦顯示在此記憶器中各種不同區段中故 障列如何以RE s替換每一對應區段中之故障RE。 圖i(b)顯示備有先前技術tFDRRz餘替換設計之一記憶 器之示意圖,其中叢集於記憶器一端之REs陣列經用以以 選擇方式替換位於此記憶器中之任何處之故障列。 -13- t紙張尺度適用中囡國家標準(CNS ) A4規格(2i0x 297公楚) 461994 第87103773號專利申請案 八7 中文說明書條正百⑽年q 3、 B7 五、發明説明(U) 妁年?月β日修正/更正/補充 圖2a-2b顯示於一域中分別相對於故障及域之總之至少X 故障之累計故障機率Σ P。 圖2c-2e例示根據本發明之一較佳具體實例中分別由域 A ’ B ’ C維修之一記憶器陣列之示意圖。 圖3為根據本發明之較佳具體實例中於圖2c_2e中所示彼 此重疊之3個域A,B及Ο
圖4(a)為一示意圖’顯示VDRR配置如何應用於一 256Mb 位元DRAM 圖4(b)顯示於一 FDRR中每一百萬位元域中有4 RUs塊内 替換之模擬修復性,繼之為於= FDRr中每一 4Mb域中有 16 RUs之塊内替換;於一 FDRR中每一 64Mb位元域中有64 RUs之適應性替換;及於一具有變動域之VDRR中,(A)每 一 Mb 域 1 RU,(B)每一 4Mb 域 4 RU,及(〇 每一 16Mb 域 32 RUs。 圖5(a)顯示根據本發明適用於VE)rr配置之—控制電路。 圖5(b)為適用於示於5(a)之VDRR配置之一時序圖。 圖6(a)為根據本發明之一冗餘單元控制電路之一示意方 塊圖。 經濟部中央橾車局貝工消费含作社印¾ ---------l-t衣----------訂 (請先閲讀背面之注意事項再填寫本頁) 圖6(b)為適用於圖6(叻之方塊圖之時序圖。 圖7(a)例示一位址熔絲鎖存配置FLAT以及一主熔絲鎖存 配置MFLAT,此等配置由圖5 a及6 a中所示電路控制用以 替換記憶器申之故障單元。 圖7(b)為適用於圖7(a)配置之時序圖。 較佳具體實侧之評知諸昍 -14- 本纸法尺度適用中國國家榡準(CNS) A4規格(2獻297公着) 4 6 1 9 94 A7 B7 五 發明説明(12 經濟部中央榇準局員工消费合作社印製 變動域冗餘替換(VDRR)爲減少額外冗餘之—種統計手 段、’且同時保持良好之可修復性。當η故障以隨機方式分 佈於整個m域時,求出—特定域中乂故障之機率ρ係由下 式Bernoullls分佈決定:P==„Cx · (l/m)^ . ⑴ m v ^ 圖2a-2b顯示於一特定域中對於η&χ而言累計之故障機率 2Ρ,式中m値分別 圖2c-2e分別就圖2c中之域A(m=16),圖2d中之域 B(m=4) ’圖2e中域C(m=l)所例示之物理配置。當有㈠故障 隨機分於1 6域中,於域A(m=16)中零故障之機率很小可以 忽略不計(2%)。每一(八)域具有可能至少—故障。於一較 大域中小於8故障之機率,例如,(B)(m=4)同樣亦十分小 (1%)。根據本案發明人之推測藉將變動域及組合可 有效將64故障中之32故障予以修復,此二域分別具有1及 4几餘單元(REs)。其餘之6 4故障中之3 2故障則使用域 (C)(m=l)中之全部適應性冗餘替換而予以修復。因此,吾 人可於較大之域中產生若干域,而此等較大之域可爲更大 之域之域之一部分,用以提供每一較小域中所缺少之冗餘 單位及(或)單元。VDRR方法除去有修復隨機分佈之故障 之優點之外,尚可以有利方式修復留置故障以及硬故障, 另外較之固定域冗餘替換(FDRR)而言,可使用較少之額 外冗餘達成此等結果。有如前中在發明之\背景中所討論 者,留置故障一般隨機分佈於子陣列串並且可以一小域(八) 予以修復。在另一方面,硬故障傾向於叢集於一特定子陣 -15- 本纸張尺度適用中國國家標卒(<^_$)々4規格(210';< 297公釐) (請先"讀背面之注意事項再填寫本頁) •裝· 訂 經濟部中央標隼局^:工消費合作社印裝 A7 ________________ B7 五、發明説明(13 ) ~~ 列中;然而’硬故障爲數不多及可由例如域(c)之一較大 之域予以最佳處理。變動域(A),(B),及(c)爲重疊域;此 種重疊可視故障之型式及大小而選擇最佳可能之修復域。 圖2c-2e例示之三變動域(A) , (B),及(c)係以彼此分開方 式示出,以便可以較佳方式於Bernoulli's公式所界定之— 特定域中找出一故障之累計故障機率。但是於實施時所有 三域如圖3所示係彼此重疊。當故障爲二域共有時,重疊 之情況可使用一域中之冗餘電路以其修復另一域中之一故 障。 現參看圖4(a),圖中顯示具有一 Vdrr配置之一 256百萬 位元DRAM架構。此256百萬位元DRAM晶片1 0包括1 6個 16Mb主陣列15 °每一單位1 5包括一陣列塊1 9,一 256Kb冗 餘塊22,及一冗餘控制電路ruCNTs 24,此將於後文中說 明。16Mb主陣列19具有8,192條(每一 1Mb塊有16X512條) 字線(WL)及包括1 6個1Mb塊(子陣列),每一塊有一百萬單 元。圖4(a)之左方顯示有跨過16Mb主陣列1 9之3域A, B ’ C。由參數字18代表之最小域(a)係由一 1Mb子陣列組 成。由參考數字21代表之在大小上較前者爲大之域(b)係 由一 4Mb子陣列组成,其於圖中係將(A)完全包括於其邊 界中。最後由參考數字23代表之域(C)係跨過整個16Mb主 陣列19及涵蓋域(A)18及(B)21二者。 圖4(a)之右上方示出形成部分記憶器陣列(之二記憶器單 元,其中每一記憶器單元包括一N通道金屬氧化物半導體 (NMOS)裝置20及一電容器25。耦合至每一字線WL爲 -16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) (諳先閱讀背面之注意事項再填寫本頁) 等 訂 6 4 經濟部中央標準局負工消费合作社印繁 19 94 A7 __ B7 五、發明説明(14 ) 2,048裝置20之閘極。於1Mb塊(即512 WLsX2,048記憶單元) 中存在有512 WLs,但當一特別1 Mb( 16中之一個)塊被啓動 時,僅有一 WL被選出。(注意:於8,192 WLs中僅有一 WL 在16Mb陣列中爲有效。儲存於電容器2 5中之電容性電荷 被傳送至相對應之位元線B L β —感測放大器2 8將位元線 B L上之電荷放大。此經放大之位元資訊(即資料)係由對 應之行位址(未示於圖中)選出,然後傳送至一資料輸出電 路(未示於圖中)。 可就每一 16Mb主陣列19使用包括128冗餘字線(RWLs)之 —256K冗餘塊,以取代於一 1Mb塊中設計RWL。冗餘塊2 2 包括64 RUs。爲例示起見,每一 RU包括二RWLs。與具有 1 6固定之1Mb域之塊内替換或具有一單獨固定之16Mb域 之適應性冗餘替換不同之處’爲此6 4 RU s係被指定於三變 動域(A) 1Mb 18,(B)4Mb 21,(C)16Mb 23。16 RUs(RU0-15) 中每一 RU係與一 1Mb域(A)(m=16)相關,另外之16 RUs(RU16-31)係用於 4Mb 域(B)〇=4)中,剩餘之 32 RUs(RU32-63)係與整個16Mb替換域(C)(m=l)相關。此三域 (A),(B),(C)經設計爲彼此重疊。此項重疊可視故障型式 而能選擇最有用及效率之域,因而增加存在於硬故障及留置 故障之單位故障之可修復性。 圖4(b)顯示對於在三舉例中隨機分佈之故障η之數目, 亦即對於一 1Mb 域 4 RUs(4/lM),每一4Μ 域 10 RUs(16/4M), 一 16Mb域64 RUs(64/16M),及對於((A)l/lm+(B)4/4M+(C)32/16M)之 组合之VDRR而言16Mb主陣列1 9之模擬產品β需注意每一 -17- 本紙張尺度適用中國國家標卒(CNS ) Α4現格(2丨〇乂297公t ) (諳先聞讀背面之注意事項再填艿本頁) 装·
T 461994 第87103773號專利申請案 A7 中文說明書條正17的年9 ^ 五、發明説明(15 ) 料牛?月丨?日修止/史正/補充 16Mb陣列之單元之總數,對於所有情況言為相同。使用 VDRR之可修復性之程度實質上等於使用適應性冗餘替換 設計(一個I6Mb域中有64 RUs)可獲致之程度。 下列表I中顯示相對於瑰内替換4/IM及可有95%良率之故 障之可修復數與熔絲數目之比較’此項比較為測量額外冗 餘之一重要參數° 4/1M ’ 16MM及64/1όΜ之冗餘組合係假 設對於ίΜ,4Μ,16Μ分別可獨立控制之4,16,64冗餘單 位之存在3
表I 冗餘 4/1Μ 16/4Μ 64/16Μ VDRR 额外熔絲數 0 128 256 160 可修復之故障數 16 40 64 62 表I例示記憶器陣列之可修復性如何因域之大小而增 加;但需要更多熔絲° 根據VDRR配置’指定予小域中之若干RU可予以有效使 用,因為故障存在每一域中之機率很高°用於此等 較小之域可使所需熔絲數目減少。結果’ VDRR可使修復 性之程度實質上等於使用適應性域冗餘替換設計(64/16M) 所..獲致者相等’而與此同時可少使用9 6炫絲。 經濟部中央標準局負工消资合作社印装 - -II 1 1 1 - ml -ΪΙ I.....- i^i - 111 I (請先閱讀背面之注意事項再填寫本頁) 如果若干故障可能為叢集情沉’ VDRR之優點即可進一 步增強。此係因為根據本發明,域(c)可有效修復叢集故 障,而隨機分佈之故障可使用域(A)及(B)以更為有效方式 修復。
現再回頭看圖4(a)之舉例,藉啟用冗餘單位控制RUCNT -18 - 尺度逋用搮準(CNS)A峨格(210x 297公^ 46 1994 A 7 B7 _ 五、發明説明(16 ) (請先閲讀背面之注意事項再填寫本頁} 電路24,所有在主16Mb陣列1 9中之8,192 WLs均使之失 效。256Kb冗餘塊2 2中之128 RWLs(冗餘WL)中之一RWL使 之啓動。如前文所述包括NMOS裝置20,電容器25,感測 放大器28之冗餘組合操作,亦應用於包括裝置30,電容 器3 5 ;感測放太器3 8之组合。此控制電路之詳細操作情 形將隨後予以説明。 1Mb塊中之字線及冗餘塊22中之RWLs係由各別之冗餘 單位控制電路2 4控制,此控制情形將參考圖5(a)而作更詳 細之解説。爲能獲致較佳性能,此等電路可以最有利方式 完全置於冗餘塊22之下方(亦即置單位15之底部端)。 經濟部中央標隼局員工消費合作社印製 圖5(a)顯示一變動域冗餘控制電路之一示意方塊圖。此 包含單位15中之控制電路包括字線解碼器(WLdec);冗餘 字線解碼器(RWLDEC);冗餘單位控電路(RUCNT),此電路 如以RUCNT0-15代表,對於域(A)言,每一 RUCNT具有8位 址熔絲及一主熔絲,如&RljCNTl6-3 1代表,對於域(B)言, 每RUCNT具有1 〇位址惊絲及一主溶絲,如以RUCNT32· 63代表,對於域(C)言’每一ruCNT具有12位址熔絲及一 主熔絲;字線驅動器(WLDRV);冗餘字線驅動器 (RWLDRV);及字線失效產生器(WLmSGEN),以上全部如 圖示而以適當方式相互連接。爲能例示本發明之 置之操作,假定一 WL(爲16Mb主陣列19中之8,192 WLs* 疋一)或~ RWL(爲冗餘塊2 2中之_一)於} 6Mb主陣列】9中爲 有效(見圖4a) ^實施本行技術者將會察知,於此16撾1?單 位1 5中可有二個或多個WLs變爲有效,僅需對示於圖h ----------- -19- 本紙張咖--- 461994 第8Ή〇3773號專利申請案 Α7 中文說明書修正頁⑽年q 3、 B7 五、發明説明(17) Θ年7月丨1 g修,,柿龙 中之電路略作修正即可。 (1)備用模式,(2)正常作用模式’(3)變動冗餘作用模式 之詳細操作將於後文中說明^ 圖5b顯示用於線/節點上最有關之信號之時序圖,此等 k號之名稱以對應方式相同於圖5 a中所使用者,亦即: 位址ADD,節點N ’節點N R ’控制線WLON,WL,失信號 bWDIS,RWLEs,WL,及 RWL。 (1) 當於備用模式時(亦即當晶片未被啟動時),不管 WLDEC輸出信號N,RWLDEC輸出信號NR,及RWCNT輸 出信號RWLEs之狀態(亦即「無關」情況)為何,控制線信 號WLON均維持於使所有WLs及RWLs失效(所有均為「〇」位 準)之低位準(亦即為「〇」位準)。當晶片被啟動時(亦即在 有效模式時)’ W L或RWL為有效(但非二者均有效)。當 WL被啟動時(亦即為1時),晶片進入所謂正常作用模 式。另一種代替方式為當RWL被啟動時(此種啟動使WL 失效)’晶片被稱作在變動冗餘作用模式, 經濟部中央橾隼局負工消费合作杜印裝 ---------^*本-----lir.. (請先閲讀背面之注意事項再填寫本頁) (2) 當於正常作用模式時,所有冗餘字線啟動信號RWLEs 维持於低位準,因而使字線失效產生器電路WLDISGEN之 輸,出信號(bWLDIS)為高位準(亦即為「1」)。用於產生RWLE 信號之電路24之詳細操作情形將於後文中說明。當KMb 主陣列1 9 (圖4 (a)及5(a))被啟動時,13位元位址資訊被傳 送至评[0£(:’因而啟動8,192節點中之一節點1^;因此當信 號WLON轉換為高位準時,遂可將8,192 WLs中之一WL啟 動。 -20· 本紙伕尺度遑用中國國家揉率(CNS ) A4规格(210 X 297公釐) 461994 A7 經濟部中央標準扃貝工消背合作社印製 B7__—五、發明説明(18 ) (3)當於變動冗餘作用模式時,啓動冗餘字線RWLS之操 作係由一兩路徑解碼控制:(a)經由RUCNT及(b)經由 RWLDEC。如前文所解釋者,包括二RWLs之R U係由分別 RUCNT控制。包含於RU中之每一 RE係由備用路徑(b), RWLDEC控制。二解碼路徑係以並聯方式工作,RUCNT及 RWLDEC之結果之最後解碼係於RWLDRV中產生。對於本 發明在變動冗餘作用模式下之操作之詳細情形將於改文中説 明β 變動冗餘作用模式一般係由RUCNT檢測,RUCNT於一信 號抵達控制線WLON之前啓動分別之RWLE。(其檢測相位 即稱作冗餘匹配檢測相位)。此檢測迫使WLDISGEN之輸 出處之信號bWLDIS轉換至「0」,因而禁止16Mb主陣列中 之字線變爲有效。在RUCNT冗餘匹配檢測相位期間,用 於在至少一 RU中之一 RE之一代替路徑係於RWLDEC中解 碼。在此同時,各別之RWLDEC以位址資訊而被啓動,因 而將對應之NR轉換至「1」。 如前文所討論者,假定每一域中有一 RU時,二WLs 同時可以二RWLs替換。1Mb域(A)包括512 WLs,其中二由 RUCNT0-15支援。每一 RUCNT0-15因此需要8位址熔絲及 —主熔絲以將每一 iMb域(A)中512 WLs中之二WLs解碼。 16 RUCNT0-15中僅有一個於當16 1Mb域(A)中之對應之域 被選擇時方被啓動《位址9-12決淀16Mb單位中之1 6域(A) 中之一對應之域。控制4Mb域(B)之每一RUCNT16-31需要 1 0位址熔絲及一主熔絲以將每一 4Mb域(B)中2,048 WLs中 __ -21 - 本紙择.尺度適用中國國家標毕(CNS ) A4規格(2ΐ〇χ 297公釐) (諳先閲讀背面之注意事項再填寫本頁) 461994 第87103773號專利申請案 A7 中文說明書條正1Ϊ89年9月) B7 五、發明説明(19) β年1月Θ日修正/欠..丄 之2 WLs解碼。指定予同一 4 Mb域(Β)之16 RUCNT16-3 I中4 個RUCNT16-31當相對應之域(B)被選擇時而被同時啟動》 位址U-12決定16Mb單位中4個4Mb域(B)中之對應之域。控 制16Mb域(C)之每一 RUCNT32-63需要1 2位址熔絲及一主 熔絲以將8096 WLs中之2WLs解碼。RUCNT32-63始終無需 使用任何位址而被啟動,因為域(C)支援全部16Mb單位。除 去位址熔絲數目及位址解碼以外,RUCNT0-63為相同電 路。 位址ADD0用以將相對應之R U f之2 RWLs中之一解碼。 此1 b解碼於RWLDEC中被啟動,不管是否為域(A),(B), 及(C)均如此。此路徑係單獨予以控制,其可屬於冗餘模 式,亦可屬於正常模式。啟動一 RWL之最後決定係取決於 RWLDRV中N R及RWLE之解碼結果。上述二路徑包括:路 徑1,其中RUCNT啟動RU,及路徑2,其中RWLDEC將每 一 R U二RWLs中之一予以解碼,如此可藉適當定址使一 RWL變為有作用(不會招致速度上之損失),此定址業經於 先前當WLON轉換至一高位準時被解碼。 經濟部中央樣隼局員工消費合作社印裝 ---------Γ 表-----^--訂- (請先閲讀背面之注意事項再填寫本頁) 圖6a及6b分割顯示一方塊圖及一單獨RU控制電路 RUCNY之時序圖。此電路配置有多個驅動一解碼器(即一 AND閘)之熔絲鎖存FLAT。傳統固定域冗餘替換(FDRR)控 制電路與VDRR控制電路RUCNT間之唯一分別為每一域所 需之位址熔絲之數目。此外每一 RUCNT亦需要一主熔絲 MFLAT。電路RUCNT僅當域被選擇時方被啟動,其係有如 前述,視此域之配置情況而被相對應之位址啟動。 -22- 本紙法尺度通用中國國家標準(CNS ) A4规格(210X 297公釐) 經濟部中夾標準局I工消費合作社印紫 4 6 19 9 4 A7 B7 五、發明説明(20 ) 主熔絲熔解以便能啓動一 RUCNT。只要主熔絲保持完 整,MFLAT之輸出MF(圖6b)即可維持於「〇J位準。AND 閘之輸出RWLE因此保持在「〇」位準’不管位址爲何。當 主熔絲熔解(M F設定爲「1」)及RUCNT由相對應之位址位 元啓動時,RWLE係由FLAT輸出之組合,即FADD所控 制。當相對應之位址輸入ADD未能匹配經程式規劃之熔絲 資訊時,FADD轉換至「0」。換言之,當相對應之ADD匹 配經程式規劃之溶絲資訊時,FADD即轉換至Γ 1」^僅 當所有熔絲經程式規劃之位址匹配ADD輸入時,MF方熔 解,迫使RWLE轉換至「1」。 現參看圖7 a,圖中示出熔絲鎖存FLAT之示意圖,其中 FLAT經示爲一位址熔絲比較器。由6 0,6 5及6 8所形成之 一 CMOS鎖存器係有如圖7 b所示,當晶片由於FPUP及 FPUN而成供電相位期間,由裝置8 0及8 2設定。如果熔絲 8 3於供電期間未熔解,節點NO,Nl,N2分別設定爲 「0 J,「1」及「0」。另一種方式爲如果熔絲8 3熔解,節 點NO ’ Nl,N2分別設定爲「1」,「〇」,Γ 1 j。節點N0, Nl,N2之特定狀態鎖存於CMOS鎖存電路60,65,68中。 CMOS傳輸閘7 0及7 5中之一,視節點N 1及N 2之狀態而開 啓。ADD及ADD(電路6 9使之反相)分別耦合至CMOS傳輸 閘7 0及7 5。只要熔絲保持完整(即位於「0」位準),flat 47之輸出FADD即跟隨ADD ^當據絲熔解時,FADD跟隨 ADD。當ADD及熔絲二者爲「〇」或「1」時,FADD轉換至 「1 j,因而產生一位址及熔絲匹配檢測。 -23- 本紙裱尺度適用中国國系標準(CNS ) A4規格(2Ι0Χ29?公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 訂 461994 A7 ___ B7__ 五、發明説明(21 ) 電路FLAT(圖7a)中包括電路MFLAT(或主FLAT),此電 路與相關之定時曲線並列示出。如圖示。由60 , 65及68形 成之CMOS鎖存器係於晶片由於fpup&FPun而成供電相位 期間而被設定。如果於供電期間,熔絲8 3未熔解,則 N0,N1及N2(亦稱作MF)分別轉換爲「〇」,「1J , 「〇」。當MF爲「〇」,RUCNT(圖6a)中之AND閘即使之失 效。在另一方面,如果溶絲8 3溶解,則於供電時N0, N1’N2(亦稱作MF)分別轉換爲「1」,「0」,「1」,此時 即啓動RUCNT中之AND閘(圖6 )。 本文中所説明之本發明可以很多不同之記憶器配置模式 設計。雖然已將本發明以較佳具體實例型式予以説明,但 在不背離本發明之精神及範圍之情況下,熟諳本發明之技 藝人士人乃可想出其他之具體實例。本發明因此應以後文 中之申請專利範圍予以衡量。 (請先閱讀背面之注意事項再填寫本!) 装. 經濟部中央標準扃貝工消費合作社印繁 24- 本紙俵尺度適用中國國家標準(CNS ) Λ4規格< 210X 297公釐)
Claims (1)
- 4 6 1994 A8 B8 C8 D8 申4專利氣圍 1· 一種備有一變動域配 m 奋錯讀錢I,(記憶器裝 7裝-----^丨訂’ (請先閱讀背面之注意事項再填寫本頁) 主記憶器陣列; 夕個域’具有與另—域共用之若 之域區域,及其中#葚敁士 丨刀以形成一重登 之至少1: 寺域中之至少-域與該等主陣列中 y ―陣列疋若干部分重疊; 一:ί疋’耦合至每一該等域’用以替換包本於每-菘等域中之故障;及 _狹匕口1每 至用以使該等域中之-域中之該等故障中之 :一、障以耦合至孩-域之冗餘單元替換,其中 :域h至少-另„故障係由韓合至該等域中之另 :::冗餘單元替換,但是需要該至少-另-故障係 位於孩重疊之域區域中。 了:請專利範圍第i項之容錯記憶器裝置,其中該記 “裝!係選自由—DRAM,SRAM,R〇M,Ep赚, ,EEPROM ’ Flash RAM,及CAM所構成之記憶器分類中。 乂根據申请專利範圍第i項之容錯記憶器裝置,其中該等 冗餘單元係由一冗餘控制電路控制。 經濟部中央榇準局員工消費合作社印製 4.根據申請專利範圍第3項之容錯記憶器裝置,其中該冗 餘控制電路另外包括: —具有一主熔絲之主熔絲鎖存器,此主熔絲耦合至一 比較器;及 多個熔絲鎖存器,每—鎖存器具有多個熔絲及比較 器,該等熔絲鎖存器由位址線控制,其中該等鎔絲鎖存 -25-本紙張尺度適用中國國家標準(CNS ) Μ規格(2!〇><297公变) ^19 94 Λδ Β8 C8 m 經濟部中央榡準局員Η消費合作社印製 9 、申請專利範圍 器分別耦合至閘控裝置,及該閘掉裝置產生一信號以其 啓動一冗餘字線驅動器及一字線失效電路β •根據申請專利範圍第丨項之容錯記憶器裝置,其中該控 制裝置另外包括: 至少一轉合至一字線驅動器之字線,且該字線堪動器 由—字線失效電路控制; 至少一耦合至該至少一字線驅動器之字線解碼器,且 該轉合操作係由一字線提供; 至少一耦合至一冗餘字線驅動器之冗餘字線; 至少一冗餘字線解碼器以其耦合至至少一冗餘字線驅 動器’該耦合操作係由一位址線提供,該至少—冗餘字 線驅動器係由該等冗餘字線解碼器中之—解碼器控制; 及 ’' 至少一變動域冗餘控制電路,用以啓動該等冗餘字線 驅動器及用以啓動該字線失效電路,此失效電路再抑止 該等字線中之一對應之字線。 •根據申請專利範圍第5項之容錯記憶器装置,其中該等 几餘字線驅動器分別控制多個冗餘字線,及 ,^ ΖΛ _ 丹干該等字 4驅動器分別控制多個該等字線。 根據申請專利範圍第5項之容錯記憶器裝 承 ill,其中該字 線失效電路係由該至少一冗餘控制電路控制。 ' 〜 •根據申請專利範圍第5項之容錯記憶器裳置,其中該 少一冗餘控制電路爲一 AND閘。 ''種容錯記憶器裝置,包括: 至 (請先閣讀背面之注意事項再填《馬衣頁) 裝 訂. 26 本’嫌適用中國國家標率(CNS )八4*級(210X297公瘦 4 6 19 9 4 六、申請專利範圍 ABCD經濟部中央標準局員工消費合作社印製 王記憶器陣列,每一陣列具有多個記憶器單元; •變—動域冗餘單位,每—單位具有多個冗餘單元,其中 这等變動域冗餘單位中之—單位係輕合至該等主記憶器 陣列中之每—陣列;及 —控制裝置,用以使每—該等主記憶器陣列中之缺陷單 元以冗餘單元替換。 10·種備有一變動域替換配置之容錯記憶器裝置,此記憶 器裝置包括: 主記憶器陣列; 多個域,具有包含於每一該等陣列中之該等域中之至 少二域; 冗餘單凡,耦合至每一該等域用以替換包含於每一該 等域中之故障;及 控制裝置’用以使該等域中之一域中之該等故障中之 至少一故障以耦合至該域之該冗餘單元替換。 11‘ 一種備有一變動域替換配置之容錯記憶器裝置,此記憶器 裝置包括: 多個域; 主€憶器陣列’具有該等域中之至少一域延伸經過該 等主記憶器陣列中之至少一陣列,其中每一該等域中之 至少若干部分係與另一域共用以形成—重疊之域區域; 冗餘單元’耦合至每一該等減用以替換包含於每一該 等域中之故障; 控制裝置,用以使該等域中之一域中之該等故障中之 -27 本紙張尺度適用中國國家標辛.(CNS ) Λ4規格(210X297公釐} (請先閱讀背面之注意事項再填寫本頁) 裝-----^ 1訂· :ί 1 9 9 4 ABCD 申請專利範圍 至少一故障係以耦合至該域中 ^ ,, , . ^ , 又冗餘單元替換,其中 敁夕一赵《-杜 係以輕合至該等域中之另 一域之几餘早兀替換,但是需认·^舌爲' a广丄 要此至少一另—故障係位 於孩重疊I域區域中D 12. —種備有一變動域替換配置之 器裝置包括: 錯記憶器裝置,此記憶 主記憶器陣列; 多個域,具有該等域中之— 一笼m i $一域重疊於該等域中 第二域之一部分; 之 .I* :---一 装--(請先閲讀背面之注意事項再填寫大) 經濟部中央標準局員工消費合作社印製 冗餘單元,耦合至該等域中 .^ , , 每一域用以替換包含於 每一该寺域中 < 故障;及 控制裝置’用以使該等域中之—域中該等故障中之至 少了故障係以韓合至該域之該冗餘裝置替換,其中Θ第域中(至少一另—故障係以耗合至該等域之 二域之冗餘單元替換’但是需要該至少一另—故障係 於孩第一域與第二該等域共用之—部分中。 13•-種備有—變動域替換配置之容錯記憶器裝置,此纪 器裝置包括: 具有變動大小之域,該等具有變動大小之域中之— 之若干部分係與該等具有變動大小之域之另一部分共 以形成一重疊之域區域; 冗餘單7L,用以替換包含於每—該等域中之故障 控制装置,用以使該等域中之一域中之該等故障 至少一故障以耦合至該域中之冗餘單元替換,其中 第 位 憶 域 ;及 中之 -28 本紙狀錢财鮮轉(CNSTA4祕 ABCD 6 19 9 4 六、申請專利範圍 涊一域中艾至少一另—故障係以該等域中之另—故障 (請先閣讀背面之注意事項再填寫本頁} 之冗餘單元替換,但是需要該至少一另一故障係位於重 疊之域區域中a 14. -種備有-變動域替換配置之容錯記憶器裝置,此記憶 器裝置包括: 具有可變大小之非重疊之域; 冗餘單元,耦合至每—該等域用以替換包含於每一該 等域中之故障;及 控制裝置,用以使該等故障中之至少一故障以耦合至 該域中之冗餘單元替換。 15. —種備有一變動域替換配置之容錯記憶器裝置.,此記憶 器裝置包括: 主記憶器陣列; 多個域’包含於該等主記憶器陣列中 t 一陣列中,其 中每一該等域中之至少若干部分係與另一域共用以形成 重疊之域區域,以及其中該等域中之至少—域係重疊於 該等主陣列之至少二陣列中之若干部分; 冗餘單元,耦合至每一該等域用以替換包含於每—該 等域中之故障;及 經濟部中央標準局員工消費合作社印製 控制裝置,用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之冗餘單元替換,其中 該一域之至少一另一故障係β耦合至該等域中之另一 域之冗餘單元替換,但是需要該至少一另一故障係位於 該重疊之域區域中。 -29- 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公楚) ABCD 經濟部f央橾準局員工消費合作社印製 六、申請專利範圍 16‘一種備有―變動域替換配置之容錯記憶器裝置,此記憶 器裝置包括: 多個域; 主兄隐陣列,具有該等域中—第一域延伸經過該等主 陣列中之至少二陣列中之若干部分,該等域中之至少二 域係=全包含於該等主陣列中,其中該第__及第二域之 至少若2郅分係彼此共用以形成一重疊之域區域; 凡餘單7L ,轉合至每—該等域用以替換包含於每一該 等域中之故障;及 控制裝置,用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之冗餘單元替換,其中 诼一域中爻至少一另一故障係由耦合至該等域中之另 一域之冗餘單元替換,但是需要該至少-另-故障係位 於該重疊之域區域中。 17. -種備有-變動域配置之容錯記憶器裝置,此記憶器 置包括: “ 主記憶器陣列; 具1變動大小之域,該等域中之至少一域係完全包含 於1^等域中之另—域中以形成一重疊之域區域; 几餘單凡,耦合至每一該等域用以替換每一該等域中 故障:及 控制裝置,用以使該等域中之—域中之該等故障中之 至少一故障係以耦合至該域之冗餘單元替換,.其中 該等重疊域中之至少一另—故障係由該等域中之另— -30- 本紙張尺度適用中國國家標準(CMS ) 44¾洛(210Χ 297公釐) (請先聞讀背面之注意ί項再填寫本頁) 装- 訂. -1 ο 1 9 9 4 經濟部中央揉準局員工消費合作社印製 Α8 Β8 C8 DS 夂' 申請專利範圍 "~~- 域之冗餘單元替換。 18. -種備有—變動域修復配置之記憶器裝置,此記憶器裝 置包括: 主記憶器陣列; 多個域,每—該等域中之至少若干部分係與另一域共 用以形成一重疊之域區域,及該等域中之至少一域係重 叠於該等主陣列中之至少二陣列之上; 修復單,耦合至每—該等域用以修復包含於每—該 等域中之故障; 修復單元,用以藉耦合至該等域中之一域之修復單元 修復於該域中之該等故障中之至少一故障,其中 該一域之至少一另一故障係藉耦合至該等域中之另一 域疋修復單元而修復,但是需要該至少一另—故障係位 於該重疊之域區域中。 19. —種備有一變動域修復配置之記憶器裝置,此記憶器 置包括: & 主記憶器陣列; 多個域’其中至少有二該等域係包含於每—陣列中: 修復單元,轉合至每一該等域用以修復包含於每—兮 等域中之故障; ^ 控制裝置’用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之修復單元而修復。 20. ~種備有一變動域修復裝置之記憶器裝置,此記憶器裝 置包括: -31 - 本紙張尺度逋用中國國家標準((:呢),\4洗格(210/297公釐] (請先閣讀背面之注意事項再填寫本頁) 装 訂-- 4 6 19 9 4 ABCD 經濟部中央標準扃員工消費合作社印製 六、申請專利範圍 多個域; 主記憶器陣列’具有該等域中之—域延伸通過該等主 記憶器陣列中之至少-㈣,及每_該等域中之至少苦 干部分係與另一域共用以形成一重疊之域區域; 修復單兀,耦合至每—該等域用以修復包含於每一該 等域中之故障;及 控制裝置,用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之修復單元修復,其中 該一域中之至少一另一故障係藉耦合至該等域中之另 一故障之修復單元修復,但是需要該至少一另一故障係 位於該重疊區域中。 21. —種備有一變動域修復配置之記憶器裝置,此記憶器装 置包括: 主要記憶體陣列: 多個域,其中該等域中之一第—域重疊於該等域中之 —第二域之上; 修復單元’耦合至每一該等域用以修復包含於每—該 等域中之故障;及 控制裝置,用以控制該等域中之—域中之該等故障中 之至少一故障係以耦合至該域之修復單元修復,其中 孩第一域中之至少另一故障係藉耦合至該等域中之該 第一域之修復單元修復’但是名要該至少一另一故障係 位於該第一域與第二該等域共用之—部分中。' 22. —種備有一變動域修復配置之記憶器裝置,此記憶器裝 -32- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (请先聞请背面之法意事項存漆寫本寅) 装· 訂 CV 4 i 1 994 A8 B8 CS m 經濟部中夬標準局員工消費合作社印製 六、申請專利範国 置包括: 中^有^大小之域,該等具有變動大小之域中之一域 ,知干°卩分係與该等具有變動大小之域中之另— 共用以形成一重疊之域區域; 葚早7’耦合至每一該等域用以修復包含於每-該 等域中之故障: 至置’用以使該等域中之—域中之該等故障中之 二故障係以耦合至該域之修復單元修復,其中 該域中(至少~另_故障係藉耦合至該等域中之 障之修復單元修復,但是需要該至少—另一故障係 位於孩重疊之域區域中。 種備有—變動域修復配置之記憶器裝置,此記憶器 置包括: 〜 具有變動大小之非重疊之域: —修设單凡,耦合至每一該等域用以修復包含於每— 等域中之故障;及 ' 控制裝置’用以使該等域中之—域中之該等故障中 至少一故障係以耦合至該域之修復單元修復。 24.—種備有—變動域修復配置之記憶器裝置,此記憶器 置包括: 多記憶器陣列; 多個域,包含於該等主記憶荔陣列中之〜陣列中, —菘等域之至少若干部分係與另—域共用以形成一 疋域區域,及該等域中之至少一域係與該等主陣列 裝 該 之 裝 ,每 重疊 33- 本紙張尺度適用巾家標_ ( CNS ) ( 2丨qx:297公瘦) ABCD 6 1994 六、申請專利範圍 至y —陣列重叠; 一修奴單7L,耦合至每一該等域用以修復包含於每—該 等域中之故障:及 控制裝置,用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之修復單元修復,其中 至少孩一域中之—另一故障係藉耦合至該等域中之另 故障之修復單元修復,但是需要該至少一另一故障係 位於該重疊域區域中。 25· -種備有—變動域修復配置之記憶器裝置,此記憶 置包括: 多個域; 竹主記憶H陣列,具有該等域中之—第—域延伸經過該 寺王記憶器陣列中之至少:障列之若干部分,該等域中 I至少一第二域係完全包含於該等主陣列中之—陣列 中,及it第-及第二域之至少若干部分隸Λ共用以形 成一重疊之域區域; / 修復單7〇,耦合至每—該等域用以修復包含於每一哕 等域中之故障;及 ~ 控制裝置,用以使該等域中之—域中之該等故障中之 至少一故障係以耦合至該域之修復單元修復,其中 該一域中之至少一另一故障係藉耦合至該等域中之另 了域之修復單元修復,但是需屋該至少一另—故障係位 於該重叠之域區域中。 26. —種備有一變動域修復配置之記憶器裝置,此記憶器裝 -34- 本紙張尺度適用中國國家標率(CNS ) Α4規格(210x297公潑) ---!——.---『裝丨— C請先閲讀背面之注意事項再填寫本頁) ^♦, ,--a 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 置包括: 主記憶器陣列; 具有變動大+之域,該等域中之至少一域係完全包含 於該等域中之另一域中以形成一重疊之域區域; 修復單元,耦合至每一該等域用以修復包含於每一該 等域中之故障;及 控制裝置,用以使該等域中之一域中之該等故障中之 至少一故障係以耦合至該域之修復單元替換,其中 該等重疊之域中之該至少一另一故障係由耦合至該等 域中之修復單元修復。 ---*---:----^ 策— (請先閱讀背面之注意事項再填寫本頁} T -I 、-β 經濟部中央標準局員工消費合作社印製 -35- 本紙弦尺度適用中國國家標準(CNS ) Α4規潜(210Χ 297公釐〉
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/895,061 US5978931A (en) | 1997-07-16 | 1997-07-16 | Variable domain redundancy replacement configuration for a memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW461994B true TW461994B (en) | 2001-11-01 |
Family
ID=25403898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087103773A TW461994B (en) | 1997-07-16 | 1998-03-13 | Variable domain redundancy replacement configuration for a memory device |
Country Status (9)
Country | Link |
---|---|
US (1) | US5978931A (zh) |
EP (1) | EP0892349B1 (zh) |
JP (1) | JP3850986B2 (zh) |
KR (1) | KR100305934B1 (zh) |
CN (1) | CN1237545C (zh) |
DE (1) | DE69811571T2 (zh) |
MY (1) | MY115905A (zh) |
SG (1) | SG79234A1 (zh) |
TW (1) | TW461994B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6498756B2 (en) * | 2000-06-28 | 2002-12-24 | Hynix Semiconductor Inc. | Semiconductor memory device having row repair circuitry |
US6773083B2 (en) | 2001-08-29 | 2004-08-10 | Lexmark International, Inc. | Method and apparatus for non-volatile memory usage in an ink jet printer |
US6879530B2 (en) * | 2002-07-18 | 2005-04-12 | Micron Technology, Inc. | Apparatus for dynamically repairing a semiconductor memory |
TWI262504B (en) * | 2003-04-15 | 2006-09-21 | Ibm | Dynamic semiconductor memory device |
US7379974B2 (en) * | 2003-07-14 | 2008-05-27 | International Business Machines Corporation | Multipath data retrieval from redundant array |
US20050086424A1 (en) * | 2003-10-21 | 2005-04-21 | Infineon Technologies North America Corp. | Well-matched echo clock in memory system |
US7272813B2 (en) * | 2004-09-15 | 2007-09-18 | Omnivision Technologies, Inc. | Transparent re-mapping of parallel computational units |
KR100761849B1 (ko) | 2006-06-28 | 2007-09-28 | 삼성전자주식회사 | 생산비용을 줄일 수 있는 반도체 메모리 장치 |
US7768847B2 (en) | 2008-04-09 | 2010-08-03 | Rambus Inc. | Programmable memory repair scheme |
US8879295B1 (en) | 2013-08-05 | 2014-11-04 | International Business Machines Corporation | Electronic circuit for remapping faulty memory arrays of variable size |
US9343185B2 (en) | 2013-09-26 | 2016-05-17 | International Business Machines Corporation | Electronic circuit for fitting a virtual address range to a physical memory containing faulty address |
JP6360610B1 (ja) * | 2017-11-22 | 2018-07-18 | 力晶科技股▲ふん▼有限公司 | Sram装置のための冗長回路、sram装置、及び半導体装置 |
KR102697631B1 (ko) * | 2019-10-28 | 2024-08-23 | 삼성전자주식회사 | 리페어 단위를 가변하는 메모리 장치 및 그것의 리페어 방법 |
EP3992972B1 (en) | 2020-09-01 | 2024-09-04 | Changxin Memory Technologies, Inc. | Method and apparatus for determining failed bit repair scheme, and chip |
CN114121129B (zh) * | 2020-09-01 | 2023-09-12 | 长鑫存储技术有限公司 | 失效位元修补方案的确定方法、装置及芯片 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0444376B1 (en) * | 1990-02-27 | 1996-11-06 | International Business Machines Corporation | Mechanism for passing messages between several processors coupled through a shared intelligent memory |
EP0465808B1 (en) * | 1990-06-19 | 1998-07-29 | Texas Instruments Incorporated | Variable size set associative DRAM redundancy scheme |
JPH0831279B2 (ja) * | 1990-12-20 | 1996-03-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 冗長システム |
US5295101A (en) * | 1992-01-31 | 1994-03-15 | Texas Instruments Incorporated | Array block level redundancy with steering logic |
JP3040625B2 (ja) * | 1992-02-07 | 2000-05-15 | 松下電器産業株式会社 | 半導体記憶装置 |
WO1993021578A1 (de) * | 1992-04-16 | 1993-10-28 | Siemens Aktiengesellschaft | Integrierter halbleiterspeicher mit redundanzeinrichtung |
US5491664A (en) * | 1993-09-27 | 1996-02-13 | Cypress Semiconductor Corporation | Flexibilitiy for column redundancy in a divided array architecture |
KR960008825B1 (en) * | 1993-11-18 | 1996-07-05 | Samsung Electronics Co Ltd | Row redundancy circuit and method of semiconductor memory device with double row decoder |
JP3351595B2 (ja) * | 1993-12-22 | 2002-11-25 | 株式会社日立製作所 | 半導体メモリ装置 |
US5691945A (en) * | 1995-05-31 | 1997-11-25 | Macronix International Co., Ltd. | Technique for reconfiguring a high density memory |
US5724295A (en) * | 1995-06-07 | 1998-03-03 | International Business Machines Corporation | Partitioned dynamic memory allowing substitution of a redundant circuit in any partition and using partial address disablement and disablement override |
JP3557019B2 (ja) * | 1995-11-17 | 2004-08-25 | 株式会社東芝 | 半導体記憶装置 |
US5831914A (en) * | 1997-03-31 | 1998-11-03 | International Business Machines Corporation | Variable size redundancy replacement architecture to make a memory fault-tolerant |
US5831913A (en) * | 1997-03-31 | 1998-11-03 | International Business Machines Corporation | Method of making a memory fault-tolerant using a variable size redundancy replacement configuration |
-
1997
- 1997-07-16 US US08/895,061 patent/US5978931A/en not_active Expired - Lifetime
-
1998
- 1998-03-13 TW TW087103773A patent/TW461994B/zh not_active IP Right Cessation
- 1998-05-12 EP EP98303689A patent/EP0892349B1/en not_active Expired - Lifetime
- 1998-05-12 DE DE69811571T patent/DE69811571T2/de not_active Expired - Fee Related
- 1998-06-12 KR KR1019980021895A patent/KR100305934B1/ko not_active IP Right Cessation
- 1998-06-15 CN CNB981098703A patent/CN1237545C/zh not_active Expired - Fee Related
- 1998-06-17 MY MYPI98002713A patent/MY115905A/en unknown
- 1998-07-07 JP JP19136298A patent/JP3850986B2/ja not_active Expired - Fee Related
- 1998-07-13 SG SG9801770A patent/SG79234A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CN1237545C (zh) | 2006-01-18 |
KR100305934B1 (ko) | 2001-11-05 |
EP0892349A3 (en) | 2000-02-02 |
US5978931A (en) | 1999-11-02 |
EP0892349B1 (en) | 2003-02-26 |
JPH1196790A (ja) | 1999-04-09 |
JP3850986B2 (ja) | 2006-11-29 |
KR19990013406A (ko) | 1999-02-25 |
DE69811571D1 (de) | 2003-04-03 |
CN1205521A (zh) | 1999-01-20 |
MY115905A (en) | 2003-09-30 |
DE69811571T2 (de) | 2003-11-27 |
SG79234A1 (en) | 2001-03-20 |
EP0892349A2 (en) | 1999-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW461994B (en) | Variable domain redundancy replacement configuration for a memory device | |
JP2948564B2 (ja) | メモリをフォールトトレラントにする可変サイズ冗長置換アーキテクチャ | |
KR100790442B1 (ko) | 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법 | |
US6141267A (en) | Defect management engine for semiconductor memories and memory systems | |
EP1128269B1 (en) | Memory circuit having electrically programmable fuses | |
JP2948563B2 (ja) | 可変サイズ冗長置換構成を使用してメモリをフォールト・トレラントにする方法 | |
TW519654B (en) | Integrated semiconductor-memory with redundant units for memory-cells | |
US5544113A (en) | Random access memory having a flexible array redundancy scheme | |
TW410288B (en) | Method of making a memory device fault tolerant using a variable domain redunancy replacement configuration | |
KR100336243B1 (ko) | 메모리 디바이스 및 그 복구 방법 | |
CN100342457C (zh) | 工作周期效率静态随机存取存储器单元测试 | |
GB2366018A (en) | Row redundancy circuit using a fuse box independent of banks | |
CA2223222C (en) | Data-bit redundancy for semiconductor memories | |
WO2007110927A1 (ja) | 半導体メモリ | |
TW484136B (en) | Integrated memory with memory-cells and reference-cells | |
TW451209B (en) | Integrated memory with redundance | |
JPS60201599A (ja) | 半導体集積回路装置 | |
EP0869440B1 (en) | Fault-tolerant memories | |
JPS60113399A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |