TW461023B - Method of using silicon nitride as barrier layer of dual damascene copper plug sieve - Google Patents
Method of using silicon nitride as barrier layer of dual damascene copper plug sieve Download PDFInfo
- Publication number
- TW461023B TW461023B TW89106574A TW89106574A TW461023B TW 461023 B TW461023 B TW 461023B TW 89106574 A TW89106574 A TW 89106574A TW 89106574 A TW89106574 A TW 89106574A TW 461023 B TW461023 B TW 461023B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patent application
- silicon nitride
- angstroms
- scope
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
461023 A7 B7 五、發明說明( 發明領域: (請先閱讀:背面之注意事項再填寫本頁) 本發明係有關於一種半導體製程方法,特別是有關於 雙鑲嵌銅栓舖具有介電層阻擋層的方法。 ..... 發明背景: ' .. .... 積體電路之製程除了使得晶片內元件的體積小,以達 到高密度及降低單位成本之目的,此外,元件之最後的性 能更是關鍵,而除了電晶體元件本身之設計外,最後之內 連接金屬導線乃至內連線間介電層都是重要影響元件速 度表現的重要因素,這是因導線乏阻値R,與土層導線和 下層導線及相鄰導線之間會有電容C存在:,一如熟悉相 關技術之人士所共知,此RC値愈低代表較低之時間延 . . : ... ' .. . 遲,因此目前內連線已有使用銅製程代替鋁製程的報告, 例如IBM在1 997年的宣告,已說明銅製程時代的到來。 另外,將內連線間介電層改用低介電常數之介電層以便寄 生電容降低,以P高速度。勿庸置疑,已成目前半導體業 共同追求的目前乂 . . . ... ... 經濟部智慧財產局員工消費合作社印製 請參考圖一,一氧化矽層11蓋住部分完成積體電路 (未圖示)之基板,埋入氧化矽層11的是一金屬導線12且 其上平面和氧化矽層11之上平面係共平面的。 以一標準連接金屬導線12的製程而言,係經由雙鑲 嵌製程,這部分將說明於圖二。首先,一氮化矽層1 3先 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公茇) 4 61 0 2 3 A7 ____________B7 五、發明說明() (.請先閱讀背面之注意事項再填寫本頁) 沉積於1 1和1 2之上表面。一氧化砂層2 1和一第二氮化 .砂層22依序沉積。在介層洞22a經由微影及蝕刻形成之 後,第二氧化矽層23接著再覆蓋上去,如在圖上所示的, —光阻圖案24用以定義溝渠接著形成以定義溝渠,用以 做金屬導線之鑲嵌。 圖三說明在蝕刻後介層洞31延伸至和12的導線層 並連接至其上半部之溝渠32,溝渠32歷經22和23雨 層。一重要的步驟是此時必須形成一阻障層42,請參考 圖四。阻障層42覆羞於溝渠32及介層洞31之內側壁及 導線12的最上表面。溝渠32及介層洞31接著再回填以 銅層43,之後再施以平坦化製程0河?,結果如圖四所示。 其中氮化矽層41和氮化砍層13是相等效的。 —値得注意的是阻障層4 2的厚度係提供擴散阻擋與 ... ... . . ' . - -' . 提供最小電性阻値兩者之間的較勁的結果。雖然阻障磨 4 2仍爲導電材料,不過其阻値顧高。因此阻障層增加了 導線1 2和4 3时阻値其不僅增加了和導線12的接觸電阻 同時也由於其佔據了介層洞之横截面面積。 經濟部智慧財產局員工消費合作社印製 此外,另一有關光阻圖案開口對準誤差也是傳統雙鑲 嵌方法値得留意的問題,一旦有對準的問題發生,介層洞 將遭到局部破壞,因爲沒有保,護層在介層洞之側壁上。 因此’本發明之目的便是提供一氮化矽膜在介層洞之 側壁上以增加對準誤差的容忍度,薄氮化矽層和薄的金屬 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1023 經濟部智尨財產局員工消費合作社印製 A7 B7 五、發明說明() 阻障者兩者的結合可以提供良好的擴散阻障,並且不致於 犧牲太多阻障效果。且爲了避免因介層洞的阻障層致介層 洞太細,在定義開口時便把介層洞的阻障層厚度做爲延伸 部分也考慮進去,這一部分將在發明詳細說明再描述。 發明目的及槪述: . . ' .. 本發明之目的在提供一新式雙鑲嵌製程》 ' ... . . . 本發明之目的便是提供一氮化矽膜在介層洞之側壁 上以增加對準誤差的容忍度,薄氮化矽層和薄的金屬姐障 者兩者的結合可以提供良好的擴散阻障,並且不致於犧牲 太多阻障效果。且爲了避免因介層洞的阻障層致介層洞太 細,在定義開口時第二內連線介電層(ILD2)時係將第一內 連線介電層(ILD 1)之介層洞的阻障層厚度也一併考慮形 成較大開口。 . * *. . .. * * . * .. 本發明爲一介電材料內襯層於銅舗栓之雙鑲嵌製 程。於第一實施例中,步驟包含形成介層洞於ILD 1內, 這部分類似傳統製程,不過隨後即沉積一氮化砍的內襯層 於介層洞的側壁及ILD1上之氮化矽層上。之後再形成 ILD 2,用以做另一層導線溝渠及介層洞連接.在導線溝 渠定義時氮化矽層可以提供介層連接對準誤差的容忍 度。在導線溝渠蝕刻和介層洞形成並去除光阻圖案後,薄 金屬阻障層形成於溝渠及介層洞的側壁,氮化矽內襯層也 : ... .... . . 可進一步提供銅的擴散阻障,因此可以使金屬阻障層的厚 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------·ίί — 訂-! !線 C . .... ...-. ...... . ... ... (請先閱讀背面之注意事項再填寫本頁). 經濟部智慧財產局員工消費合作社印製 4 61 〇2 3 A7 — __B7 五、發明說明() 度不需太厚’在溝渠及介層洞回填以銅後再施以化學機械 式硏磨以去除多餘之金屬。 . . ... . 在第二實施例中’有機SOG層係取代了氧化矽在內 連'線介電層的地位’而在第一_實_施例.中之氮化砂層則以 PS G層替代以進一步減少時間延遲的問題,不過在第二 實施例中金屬阻障層的厚度應比在第一實施例中金屬阻 障層厚些以提高對銅的擴散阻障能力。 此外,在第一及第二實施例中之介層涧側壁的介電 層,例如氮化矽或PS G也可以以碳化矽層替代。 ; . · . ...... 圖式簡單說明: 本發明的較隹實施例將於往後之說明文字中輔以下 列圖形做更詳細的閫述: . . . . . ' * 圖一顯示依據傳統方法一開始進行雙鑲嵌的橫截面 示意圖。 圖二顯示依據傳統方法的另一步驟以氮化矽層爲罩 幕的橫截面示意圖。 圖三顯示依據圖二以非等向性蝕刻形成溝渠及介層 洞的橫截面示意圖。 圖四顯示依據傳統方法之雙鑲嵌製程最後的橫截面 示意圖。 圖五顯示依據本發明之方法以光阻圖案定義介層洞 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁)
. -- .1: » II 1 -1 I 1 —— tt 一 If n I -線(. 4 6 1 02 3 A7 ^____B7 五、發明說明() 以進行雙鑲嵌的橫截面示意圖。 (請先閱讀背面之注音?事項再填寫本頁) 圖六顯示依據本發明之方法進行非等向性蝕刻以形 成介層洞的橫截面示意圖。 圖七顯示依據本發明之方法在圖六之介層洞再均勻 一致性形成一氮化矽層於介層洞側壁及先前的氮化矽層 上的橫截面示意圖。 圖八示一光阻圖案形成於第三氧化層上以定義導線 溝渠及連接介層。 圖九說明已形成導線溝渠並已形成金屬內襯層於介 層洞及溝渠內。 圖十顯示溝渠及介層洞回塡以銅後再施以化學機械 式硏磨以去除多餘之金屬的橫截面示意圖》 發明詳細說明: . ' ' . ^ 鑑於上述發明背景所述,雙鑲嵌製程以達成多層金屬 線連接結構存在有一些問題有待克服,其一爲有關顯影製 程對準偏差將導致介層洞的輪廓不佳,並致使待連接金屬 之接觸電阻提高的問題。本發明爲此提供有效解決上述問 題的方法。以下之製程詳細說明,將佐以圖示以說明。 經濟部智慧財產局員工消費合作社印製 請參考如圖五所示的橫截面示意圖。提供一具有元件 (未圖示)之基板,並覆以氧化矽層105於其上,此外並有 一導體區域110埋入該氧化矽層105之中,其上表面和 氧化矽層1 0 5的上表面同平面。以一較佳的實施例而言, 氧化矽層是一Si02層、FSG、BPSG或者PSG其中之一。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工.消費合作社印製 —_ B7___ 五、發明說明() 而導體區域11 〇可以是一閛極區、源/汲極、或者是一導 線以待形成一接觸洞或介曆洞或者是一介層也可。 上述之基板以本發明之方法做雙鑲嵌製程有兩個實 施例將依序說明。 以本發明之第一較佳的實施例而言,仍請參考圖5, 一第一氮化政層11 5首先以電獎輔助化學氣相沉積法 (PE:CVD)沉積至約80-5 0 0埃。一第二氧化矽層1 2 0接著 仍以PECVD沉積至約爲3 0 0 0 - 6 00 0埃厚、之後,一第 二氮化矽層125隨後沉積在第二氧化矽層120上沉積方 法如前。接著一光阻圖案130形成於第二氮化砂層125 上以定義一介層洞(隨後將進行蝕刻)。 . . . '. . . ' 圖六示一介潛洞1 3 5已形成經由蝕刻第二氮化矽層 1 2 5及第二氧化矽層1 20 «蝕刻步驟是以乾式非等向性蝕 刻以光阻圖案1 3 ◦做爲蝕刻罩幕依序蝕刻以形成介層洞 1 3 5再去除光阻圖寒1 3 0。或者先藉由光阻圖案1 3 0蝕 刻第二氮化矽層]25,以形成介層洞開口,並於光阻圖案 •去除時’再以經動刻之第二氮化矽層125 ...爲硬式罩冪蝕 刻第二氧化矽層120以形成介層洞135。在本步驟中可 以選擇飽刻或不触刻第一氮化砍層1 2.5。不触.刻而在.後面 之製程再蝕刻的優點是可以避免導體區域110之例如導 線遭到蝕刻損愕。本步驟之蝕刻混合氣體爲 CFxHy+〇2 + C〇2 + CO …等。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂!丨丨丨~:線' 461023 一 A7 B7 五、發明說明() (請先閱讀背面之注意事項再填寫本頁) 在介層洞135形成之後,一薄的第三氮化矽層140, 再沉積於所有曝露之表面,包括介層洞1 3 5之內壁和第 二氮化矽層1 2 5上,隨後,一第三氧化矽層1 4 5厚度約 爲3000-12000埃形成於第三氮化矽層140上,並塡滿 介層洞135用以形成另一層的連接線。其結果如圖七所 示。以本發明之第一較佳的實施例而言,第三氮化矽層 140之厚度約爲50- 300埃—它可以提供微影製程之對 準的容忍度,以防止因對準失誤重做破壞介層洞垂直輪 廓。此外,由於氮化矽層本身對銅而言也是良好的阻障 層,因此可以使之後的金屬阻障層厚度減薄。 請參考圖八,一光阻圖案150接著沉積於第三氧化 ...... .... . .... . 層145上,以定義溝渠並連接之前的介層洞135。因此, 光阻圖案150至少包含一開口 165,開口 165不僅是可 以室全蓋住具第三氮化.砂層1 4〇內壁之介層洞且包含寬 度延伸部分,延伸部分約爲第三氮化矽層140介層洞135 內壁之第三氮化矽層140厚度,以連接導體區域110。 因此,開口 165大小爲介層大小166加上兩倍之第三氮 化矽層,140厚。 經濟部智慧財產局員工消費合作社印製 之後,一蝕刻步驟接著實施,以光阻圖案150爲罩 幕蝕刻第三氧化矽層1 4 5以形成溝渠16 0。並以圖寒化 之第二氮化矽層125及第三氮化矽層140爲罩幕延伸蝕 刻至第三氧化矽層145以再次形成介層洞135。新的介 層洞包含介層洞135和其上面的部分合記爲170。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 4 3 2 ο A7B7 五、發明說明() 隨後,一乾式蝕刻,再蝕刻第一氮化矽層115以曝 露出導體區域110。在去除光阻圖案150之後,一薄導 體阻障層1 7 5再形成爲介層洞1 7 0及導線溝渠1 6 0之內 壁及第三氧化矽層145上。以第一較佳的實施例而言, 阻障層175之厚度約爲30- 100埃,可以選自氮化鉅、 也可以是鈦或者氮化鈦。 .... ..... 請參考圖九,最後步驟是以金屬例如銅塡入介層洞 170及溝渠之中,過多的金屬再以平坦化製程例如化學/ 機械式硏磨的製程以回蝕至曝露出第三氧化矽層140。 上述第一實施例中之氮化矽層140也可以碳化矽層 替代,因碳化砂也是良..好之銅擴散阻障層。 ..... . ' ......... .. . . ... ...... ...... 以本發明之第二較佳的實施例而言,可以使用低介電 常數之有機介電層例如低k的有機SOG取代氧化砍層 • 1 2 〇及1 4 5以做爲內連線介電層。由於用以飩刻低1<:的 . . ' . 有機S Ο G可以用含氧的電漿,而含氧的電漿對於低k的 有機SOG對氧化矽層或者低k的有機SOG對氮化矽層 即有相當好的蝕刻選擇比。因此,在本實施例中可以選擇 性的將第一、第二、及第三氮化矽層1 1 5、1 25及1 40 部分以PSG取代。其它之實施步驟如前,在此將不再贅 述。不過値得注意的是>,如果第一、第二、及第三氮化矽 層115、125及140如果取代PSG的話,1 15、125及 1 4 0厚度將分別爲3 0 0 - 8 0 0埃、3 0 0 - 8 0 0埃、及5 0 -3 00埃。此外由於PS G所具有銅的阻障作用較差,因此, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) 訂· .線. 經濟部智慧.財產局員工_消費合作社印製 A7 ^ 1 02 3 ____ Β7 五、發明說明() V. 阻障層175之厚度需要較厚才可,雖然因此犧牲了阻値 (阻値變大了)不過由於電容値較小(因k値較小)整體而言 是値得的。同樣的在上述第二實施例中之氮化妙層1 4 0 也可以碳化矽層替代’因碳化矽也是良好之銅擴散阻障 層。.. 以上所述僅爲本發明之較佳賓施例而已,並非用以 限定本發明之申請專利範圍;凡其它未脫離本發明所揭示 -之精神下所完成之等效改變或修飾,均應包含在下述之申 請專利範圍內。 〆 (.請先閲讀背面之注意事項.再填寫本頁). 、5J· -線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公ϋ
Claims (1)
- 3 2 ο 1— 6 0138322 ABCD六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1. 一種具有以氮化矽做爲銅篩塞阻障層之內雙鑲嵌製程 方法,該方法至少包含以下步驟: 提供具有第一氧化矽層覆蓋元件之底材,該第一氧化 砍層內並埋有一導體區域,該導體區域之上表面和該第一 氧化砂層同平面; 形成一第一氮化矽層於該導體區域及該第一氧化矽 層上; 1 形成一第二氧化矽層於該第一氮化矽層上; 形成一第二氮化政層於該第二氧化砍層上; 圖案化該第二氮化矽層並蝕刻該第二氧化矽層以形 成一介層洞並停在第一氮化砂層上; 均勻一致性形成一第三氮化矽層於該介層洞之內壁' 及該第二氮化:矽層上; 形成一第三氧化矽層於該第三氮化矽層上並塡滿溝 渠,用以形成另一導線層; 形成光阻圖案於該,第三氧化矽層上以定義複數·個溝 渠,該光光阻圖案並有一開口於一上述之溝渠中,用以連 接該介層洞,該開口不僅比完全可涵蓋該介層洞且更在該 開口寬度加入延伸部分以增加微影對準誤差的容忍度; 施以一非等向性蝕刻以轉移該光阻圖案於第三氧化 矽層中以形成複數個導線溝渠並以圖案化之該第二氮化 矽層爲罩向下繼續蝕刻以完成預定介層洞,以第一氮化矽 層爲蝕刻終止層; 蝕該曝露之第一氮化矽層以露出該導電區域; 形成一阻障層於上述之結果的表面上; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1 0 2 3 A8 -B8 C3 _ D8 六、申請專利範圍 塡滿金屬層於該阻障層及該已預定介層洞及該複數 個導線溝渠;及 施以化學機械硏磨製程以去除突出於溝渠之該金屬 層阻障層至曝露出該第三氧化砍層。 2. 如申請專利範圍第i項之方法,其中上述之第一氧化 矽層係選自FSG、PSG' Si〇2及BPSG組成之族群的· 其中之一種。 3. 如申請專利範圍第1項之方法,其中上述之導體區域 係介層,金屬導線、源/汲極或閘極區其中之一種。 4 .如申請專利範圍第1項之方法,其中上述之第一、第 二及第三氮化矽層分別厚度爲80-500埃、80-500埃 及 50-30Q 埃。 ? 5.如申請專利範圍第1項之方法,其中上述之第二及第 三氧化矽層厚度約爲3000-12000.埃。 6 .如申請專利範圍第1項之方法.,其中上述之延伸部分 約爲每邊50-300埃》 7 ·如申請專利範圍第1項之方法,其中上述之阻障層厚 度約爲30- 100埃。 8.如申請專利範圍第1項之方法1其中上述之阻障層係 選自氮化鉅、氮化鈦,及鈦的其中之一種。 12 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) -------------ί— 裝--------訂---------'"1 (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 (請先閱讀背面之·-:ii意事項再填寫本頁) 9.—種具有以氮化矽或氧化矽做爲銅篩塞側壁之內雙鑲 嵌製程方法,該方填至少包含以下步驟: 提供具有第一氧化矽層覆蓋元件之底材,該第一氧化 矽層內並埋有一導體區域,該導體區域之上表面和該第一 氧化矽層同平面; 形成一第一介電層於該導體區域及該第一氧化矽層 上; . 形成一第一有機SOG層於該第一介電層上; 形成~第二介電層於該第一有機SOG層上; 圖案化該第二介電層並蝕刻該第一有機SOG層以形 成一介層洞並停在第一介電層上; 均勻一致性形成一·第三介電層於該介層洞之內壁及 該第二介電層上: 形成一第二有機SOG層於該第三介電層上並塡滿溝 渠’用以形成另一導線層; 形成光阻圖案於該第二有機S 0 G層上以定義複數個 溝渠,該光阻圖案並有一開口於一上述之溝渠中,用以連 接該介層洞,該開口不僅比完全可涵蓋該介層洞且更在該 開口寬度加入延伸部分以增加微影對準誤差的容忍度: 施以一非等向性蝕刻以轉移該光阻圖案於第二有機 SOG層中以形成複數g導線溝渠,並經由已蝕刻之該第 二介電層開口向下繼續蝕刻以完成預定介層洞,以第一介 電層爲蝕刻終止層; 蝕刻該曝露之第一介電層以露出該導電區域; 形成一阻障層於上述之結果的表面上; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 6 1 0 2 3 A8 B8 C8 D8___. 六、申請專利範圍 塡滿金屬層於該阻障層及該已預定介層洞及該複數 個導線溝渠;及 ' 施以化學機械硏磨製程以去除突出於溝渠之該金屬 層阻障層至曝露出該第三氧化较層。 10,.如申請專利範圍第9項之方法’其中上述之第一氧化 矽層係選自FSG、PSG、Si〇2及BPSG組成之族群 的其中之一種3 11.如申請專利範圍第9項之方法,其中上述之導體區域 係介層,金屬導線、源/汲極或閘極區其中之一種° 1 2 .如申請專利範圍第9項之方法,其中上述之第一、第 二及第三介電層係氮化矽層分別厚度爲300-800埃、 3 0 0-800 埃及 50-300 埃。 13. 如申請專利範圍第9項之方法,其中上述之第一 '第 二及第三介電層係PSG層分別厚度爲300-800埃、 300-800 埃及 50-300 埃 ° , 14. 如申請專利範圍第9項之方法,其中上述之第三介電 層係碳化矽層厚度爲50-300埃。 15. 如申請專利範圍第9項之方法,其中上述之第一及第 二有機SOG層厚度約爲3000-12000埃。 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公发.) ------------- -裝-------—訂---------#} (請先閲讀背面之注意事項再填寫本頁) 4 6 1 02 3 A8 B8 C8 D8 申請專利範圍 16 .如申請專利範圍第9項之方法,其中上述之延伸部分 約爲每邊50-300埃。 :17 .如申請專利範圍第9項之方法,其中上述之阻障層厚 度約爲30-100埃。 18 ·如申請專利範圍第9項之方法,其中上述之阻障層係 選自氮化鉅、氮化鈦,及鈦的其中之一種。 (請先閱讀背面之注意事項再填寫本頁) '裝·-------訂---- f 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 =< 297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89106574A TW461023B (en) | 2000-04-07 | 2000-04-07 | Method of using silicon nitride as barrier layer of dual damascene copper plug sieve |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89106574A TW461023B (en) | 2000-04-07 | 2000-04-07 | Method of using silicon nitride as barrier layer of dual damascene copper plug sieve |
Publications (1)
Publication Number | Publication Date |
---|---|
TW461023B true TW461023B (en) | 2001-10-21 |
Family
ID=21659343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW89106574A TW461023B (en) | 2000-04-07 | 2000-04-07 | Method of using silicon nitride as barrier layer of dual damascene copper plug sieve |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW461023B (zh) |
-
2000
- 2000-04-07 TW TW89106574A patent/TW461023B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW396524B (en) | A method for fabricating dual damascene | |
US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
TW437040B (en) | Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics | |
TW513738B (en) | Semiconductor device and its manufacturing method | |
JP2002313910A (ja) | 半導体装置とその製造方法 | |
US11101175B2 (en) | Tall trenches for via chamferless and self forming barrier | |
US6284642B1 (en) | Integrated method of damascene and borderless via process | |
JPWO2006095915A1 (ja) | 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法 | |
JPH11186391A (ja) | 半導体装置およびその製造方法 | |
JP3183238B2 (ja) | 半導体装置の製造方法 | |
TW461023B (en) | Method of using silicon nitride as barrier layer of dual damascene copper plug sieve | |
JP2023553604A (ja) | セルフアラインされたトップ・ビア | |
KR100698101B1 (ko) | 반도체 소자의 텅스텐 플러그의 구조 및 그 형성방법 | |
JP3000935B2 (ja) | 半導体装置の製造方法 | |
KR100590205B1 (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
TW424301B (en) | Manufacturing method for dual damascene | |
TWI512894B (zh) | 金屬內連線結構及其製程 | |
JPH11186274A (ja) | デュアル・ダマスク技術 | |
TWI288457B (en) | Method for filling dielectric layer between metal lines | |
JP2000357743A (ja) | 半導体装置およびその製造方法 | |
TW565908B (en) | Manufacturing method of dual damanscene structure | |
TW463302B (en) | Interconnection processing method of dual damascene dielectric layer | |
JPH10189723A (ja) | 半導体装置およびその製造方法 | |
TW415032B (en) | Dual damascene process | |
KR20040077307A (ko) | 다마신 금속 배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |