TW459442B - Input buffer - Google Patents

Description

^ 4594 42 Λ7 ----------- 五、發明說明（/ ) 本發明之背景 本發明有關於一種輸入緩衝器，而更特別的，是有關 於用來緩衝並且用來輸出一個所輸入的信號之輸入緩衝器 0 一般而言，藉由將各種電晶體以及其它現有的裝置設 置於矽晶片中，來製造諸如微處理器、動態隨機存取記憶 體(DRAM)以及同步存取記憶體（SRAM)的半導體積體電路 〇 任何一種半導體裝置根據其操作目的，提供輸入和輸 出信號，其裝置並且需要用來驅動半導體裝置的電源供應 丄f.l f 牺。 電源供應端連接到系統的電源供應器，並且一般由電 源線VDD或VCC以及接地線VSS所組成。其輸入和輸出 乃是以群組存在。輸入和輸出信號的群組則稱爲匯流排。 經由半導體裝置之外部信號接腳所輸入的信號有所限 制。例如，爲了要經由其接腳輸入，因此於參考信號致能 之前，位址信號必須要在預定的時間之內到達其接腳(其參 考信號則諸如時脈信號或控制信號）。其預定的時間乃是設 置時間ts(參照圖1)。此外，於參考信號致能之後，需要將 有效的信號保持一段預定的時間3其預定的時間乃是保持 時間th(參照圖1)。 參照圖1，當輸入信號具有小負載時，則在狀況A中 ，其設置時間ts具有良好的特性。在此一狀況下，輸入信 號操作於有效的時脈之前，並因在保持時間th上產生一負 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公：S ) (請先閱讀背面之注意事項再填寫本頁) 訂----- 經濟部智慧財產局員工消費合作社印製 線！----------------------- 經濟部智慧財產局員工消費合作社印製 '4 5 9 4 4 2 a? ___B7_ 五、發明說明（立） 載。另一方面，在狀況B中，當由於大負載引起輸入信號 延遲一預定的時間時，則可能幾乎同時地或較參考時脈遲 慢地輸入其輸入信號。 如同上述的，設置時間ts和保持時間th具有相反的 特性。 當設置時間ts具有較佳的特性時，則保持時間th便 會具有較差的特性，反之亦然。 半導體產品的應用環境一般具有種種的變異。特別的 是，於處理輸入信號方面上，在一些系統中的設置時間ts 乃是重要的，而在另一些系統中的保持時間th則是重要的 。圖2爲一個方塊圖，闡述一般的輸入緩衝器之結構。緩 衝器14將經由接腳所輸入的輸入信號inputsig，亦即一 LVtTL邏輯信號，轉換成爲CMOS的邏輯狀態，並且將所 轉換的信號傳輸至遲延單元16。此後，延遲單元16根據 參考信號(輸入至內部時脈產生單元12的時脈信號CLK)來 調整設定/保持時間，並且將其信號傳輸至切換單元18。 當在延遲單元16中的延遲時間增加，便會改善保持時 間th的特性。在延遲單元16中的延遲時間減少之狀況下 ’則會改善設置時間ts的特性。一般而言，調整其延遲時 間’致使設置時間ts和保持時間th其中一者不能夠具有極 端良好的特性。 在切換單元18中，從事來自延遲單元16的輸出以及 內部時脈信號int_clk之AND運算。其所產生的信號決定 產生輸入信號的有效信號之時序，其中的輸入信號則是晶 4 ϋ張尺度適用中國國家標準(CNS)A4規格（21〇χ 297公i - -- (請先閱讀背面之注意事項再填寫本頁) »11111 I 1 I I t - I I I ---I — I ---— If I I I I ------ 459442 Λ7 B7 五、發明說明（3 ) 片中所要使用的。 輸入信號輸入至外部接腳的狀態分爲輸入信號根據 LVTTL邏輯信號從低轉換至高以及從高轉換至低的狀態。 此時，輸入信號的轉換時間（上升時間和下降時間）可 能是不同的。在此一狀況下，設置時間ts和保持時間th之 間的時間區間增加。此外，諸如電壓和溫度的操作條件可 能改變。如此則更進一步地增加其時間區間。 本發明之槪要 所以，本發明的目的乃是提供一種能夠改善輸入信號 設置時間和保持時間特性之輸入緩衝器。 爲了實現本發明上述的目的’設有一輸入緩衝益’包 含：經由輸入接腳用來接收信號的緩衝器：多數用來延遲 從緩衝器所輸入的信號一段各不相同的延遲時間之延遲單 元；以及根據外部所輸入的的參考信號以及來自緩衝器的 輸入信號之邏輯變動，用來從多數延遲單元有所選擇地輸 出其中一個輸出信號之選擇單元。 同樣也設有一緩衝器，包含：第一緩衝器，用來接收 外部所輸入的參考信號；第二緩衝器，經由一輸入接腳用 來接收信號；一延遲單元，用來延遲從第二緩衝器所輸入 的信號一段各不相同之延遲時間；多數的輸入信號轉換檢 測單元，根據來自第二緩衝器的輸入信號之邏輯狀態，基 於來自第一緩衝器的參考信號，用來檢測輸入信號的位準 轉換；一選擇單元，根據來自輸入信號轉換檢測單元的信 號，藉由有所選擇地從多數延遲單元中輸出其中一個輸出 5 本紙張尺度適用中國國家標準（CNS)A1規格（210 x烈7公釐） (請先閱讀背面之注意事項再填寫本頁) - I n n 一-口，· n ! _ 線丨 經濟部智慧財產局員工消費合作社印製 459442 五、發明說明（屮） 信號’來補償輸入信號的設置時間和保持時間；以及一切 換單元’用來接收來自選擇單元的信號，並且輸出其輸入 信號的有效信號。 附圖之簡略說明 參照附圖將會更深入了解本發明，其中的附圖儘儘藉 由闉述而給定，並不限制本發明，其中： 圖1爲用來解釋一般輸入信號的操作條件之時序圖； 圖2爲闡述一般的輸入緩衝器之方塊圖； 圖3爲闡述根據本發明較佳實施例的輸入緩衝器之方 塊圖； 圖4爲闡述根據本發明較佳實施例的輸入緩衝器之電 路圖；以及 圖5a和5b爲闡述根據本發明較佳實施例的輸入緩衝 器之操作時序圖。 (請先閲讀背面之注意事項再填寫本頁> --------訂--------線· _ 經濟部智慧財產局員工消費合作社印製 元件符號之說明 10 緩衝器 12 內部時脈產生單元 14 緩衝器 16 遲延單元 18 切換單元 20 第一緩衝器 22 內部時脈產生單元 24 第二緩衝器 26 第一延遲單元 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 459442 Λ7 B7 五、發明說明（上） 28 第二延遲單元 30 輸入信號轉換檢測單元 32 選擇單元 34 切換單元 較佳實施例之細節說明 現在將參照附圖更詳細地說明根據本發明較佳實施例 的輸入緩衝器。 圖3和4爲電路圖和方塊圖，分別闡述根據本發明較 佳實施例的輸入緩衝器。參考數字2〇指示用來緩衝所輸入 的信號（在此一實施例中爲時脈信號CLK)之第一緩衝器。 第一緩衝器20包含串聯連接的反相器II、12、13。 參考數字22指示內部時脈產生單元，其用來接收來自 第一緩衝器2〇的參考信號CLK，並且產生所要用於相應 的輸入緩衝器之內部信號int_clk。內部信號int_clk乃是在 參考信號CLK的上升邊緣以脈衝的型式所產生的。 內部時脈產生單元22包含：延遲單元14、15、16，用 來延遲來自反相器13的輸出一預定的時間；NOR閘N1， 用來接收並且從事來自第一緩衝器20和反相器16的輸出 之NOR作用；以及反相器17、18，用來延遲來自NOR閘 N1之輸出。 參考數字24指示用來緩衝經由外部接腳所輸入的輸入 信號inputsig之第二緩衝器。第二緩衝器24包含串聯連接 的反相器19、110。 參考數字26和28指示用來接收來自第二緩衝器24 7 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線！ 經濟部智慧財產局員工消費合作社印 本紙張尺度適用中國國家標準（CNS)/V1規恪（210 X 297公f ) Λ7 459442 B7____ 五、發明說明（6 ) 的輸出並且將其延遲一段預定的時間之延遲單元。第一延 遲單元26包含串聯連接的反相器117、118、119、120，而 第二延遲單元28則包含串聯連接的反相器121至128 => 第一延遲單元26的延遲時間較第二延遲單元28的短 〇 參考數字30指示輸入信號轉換檢測單元，其根據來自 第二緩衝器24的輸入信號之邏輯變化，基於來自第一緩衝 器20的參考信號ck，用來檢測輸入信號的位準轉換。根 據輸入信號的轉換，輸入信號轉換檢測單元3〇輸出一選擇 信號SETUP，用來選擇來自第一或第二延遲單元26、28 的輸岀。 輸入信號轉換檢測單元30包含—NAND閘N5以及一 閂鎖單元LT，NAND閘N5用來分別從事來自第二緩衝器 24的輸出信號以及其所反相的信號之NAND運算；而閂鎖 單元LT則是用來閂鎖住來自NAND閘N5的輸出。 參考數字32指示一選擇單元，其根據來自輸入信號轉 換檢測單元30的輸出信號SETUP’用來有所選擇地輸出 來自第一和第二延遲單元26、28的其中一個輸出信號。從 選擇單元32所輸出的信號i2sig乃是用來補償輸入信號的 設置時間ts和保持時間th之信號。 選擇單元32包含用來傳輸來自第一延遲單元26的輸 出信號之傳輸閘T1 ;以及用來傳輸來自第二延遲單元Μ 的輸出信號之傳輸閘Τ2。傳輸閘ΤΙ、Τ2執行彼此相反的 切換操作。 8 本紙張尺度適用中囤國家標準（(：NS)Aj規格（21〇 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印Φ,Λ 訂---------線！ ------------------------- M4 594 4 2 五、發明說明（7 ) 參考數字34指示一切換單元，其藉由使用NAND閘 N6來從事來自內部時脈產生單元22的信號im_clk以及來 自選擇單元32的信號Usig的NAND運算，並且輸出其所 產生的信號。所產生的信號乃是使用於晶片中的輸入信號 之有效信號。參考信號CLK以及輸入至切換單元34的輸 入信號inputsig之間的時間差不同於當兩信號在晶片中處 理並且輸入至切換單元34的輸入端時的時間差、 此時將參照圖5的時序圖來說明根據本發明較佳實施 例的輸入緩衝器之操作。 首先，將參照圖5a來說明輸入緩衝器的操作，其中輸 入緩衝器處於保持時間th所需的長延遲時間之狀態。 成爲參考信號的時脈信號CLK具有固定的週期並且重 複著高與低態。 當時脈信號CLK輸入至第一緩衝器20時，如果在時 脈信號CLK的高部上從事輸入至第二緩衝器24的輸入信 號inputsig之轉換，則在輸入信號inputsig中保持時間th 會是相當重要的。在時脈信號CLK的高部上從事輸入信號 inputsig轉換之狀況下，則相較於參考信號CLK的上升邊 緣，其信號的保持時間th則是較差的。所以，必須選擇長 的延遲路徑，藉以補償保持時間。 如圖5a所示的，當時脈信號CLK處於高位準時，如 果轉換輸入信號inputsig的位準(例如，從高至低），則在 輸入信號轉換檢測單元30中來自NAND閘N2的輸出會變 成爲高位準，來自NAND閘N3的輸出會變成爲低位準， 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 —訂---------線！.----------------------- 4594 42 Λ7 ______Β7____ 五、發明說明（？） 並因而致使來自NAND閘N4的輸出會變成爲高位準。所 以，NAND閘N5從事來自NAND閘N4的輸出(高位準)以 及高位準的時脈信號CLK之NAND運算，並且輸出低位 準的輸出信號。因此，選擇單元32的傳輸閘T2啓動。在 時脈信號CLK處於高位準的狀態下’如果輸入信號 inputsig從低轉換至高，則從NAND閘N5所輸出的輸出信 號便會處於低位準。 因此，從選擇單元32所輸出的信號i2sig乃是由第二 延遲單元28延遲一段較長的時間之信號。 在上述的保持時間th不足的狀況下，則選擇較長的延 遲單元28來降低中間輸入信號i2siS到達切換單元34的速 度，藉以補償保持時間th。 相反地，將參照圖5b來說明輸入緩衝器的操作’其中 輸入緩衝器處於設置時間ts所需的短延遲時間之狀態。 成爲參考信號的時脈信號CLK具有固定的週期並且重 複著高與低態。 當時脈信號CLK輸入至第一緩衝器20時，如果在時 脈信號CLK的低部上從事輸入至第二緩衝器24的輸入信 號inputsig之轉換，則在輸入信號inputsig中設置時間ts 會是相當重要的。由於輸入信號inPutsig輸入較參考信號 CLK遲緩，因此必須盡快地於內部處理輸入信號inputsig ，藉以控制住切換時間。 如圖5b所示的，當時脈信號CLK處於低位準時’如 果轉換輸入信號inPutsig的位準（例如，從高至低），則在 10 本紙張又度適用中國國家標準（CN’S)A4規格（210 x 297公发） <請先閱讀背面之注意事項再填寫本頁) ^--------訂---------線' 經濟部智慧財產局員工消費合作杜印製 459442 五、發明說明（7 ) 輸入信號轉換檢測單元30中來自NAND閘N2的輸出會變 成爲高位準，來自NAND閘N3的輸出會變成爲低位準， 並藉由從事來自NAND閘N4的輸出(高位準)以及低位準 的時脈信號CLK之NAND運算，因而輸出高位準的輸出 信號。所以，選擇單元32的傳輸閘T1啓動。在時脈信號 CLK處於低位準的狀態下，如果輸入信號inputsig從低轉 換至高，則從NAND閘N5所輸出的輸出信號便會處於高 位準。 因此，從選擇單元32所輸出的信號i2sig乃是由第一 延遲單元26延遲一段較短的時間之信號。 當輸入信號inpmsig輸入並不較早於參考信號CLK時 或者當其輸入較遲於參考信號CLK時，則必須盡快地於內 部處理輸入信號inputsig，藉以控制住切換時間。 如圖5a和5b所敘述的，tsi和thi可以是完全相同的 ，但大多是不相同的。此外，在傳統技術中的(參照圖1)保 持時間th和設置時間ts之間的時間區間增加相當的多，而 在本發明中的時間區間則是微小的。 在此一實施例中，於輸入路徑上的延遲電路分爲兩個 ，但若有所需要’則可以分爲三個。 如較早所討論的，根據本發明，當設置時間是重要的 之時，則使用短延遲時間之路徑，而當保持時間是重要的 之時，則使用長延遲時間之路徑。因此’在系統的應用條 件下，可以適當地選擇內部的設置時間/保持時間° 所以，由於提供穩定的設定/保持時間之特性給予相反

II 本紙張尺度適用中國國家標準（CNS)A4規烙（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -訂---------線一 經濟部智慧財產局員工消費合作社印製 459442 π _B7_ 五、發明說明（f。） 輸入操作條件的兩系統，因此並不需要發展特別的產品。 雖然能以數種型式來實施本發明，而不違反其精神或 必要的特性，然而同樣也要了解的是，上述的實施例並不 受限於之前說明的任何細節，除非特別的指定，否則將應 廣泛地建構於所附的申請專利範圍中所定義的精神和範疇 之內，因而所有的改變與修改皆會落於申請專利範圍的集 合與界線之內，或者因而預期如此的集合與界線之等效物 爲所附的申請專利範圍所涵蓋。 · (諳先閱讀背面之注意事項再填寫本頁) 訂--------—線！---- 經濟部智慧財產局員工消費合作社印製 12 本纸張尺度適用中® S家標準（CNS)A4規格（21〇x 297公釐）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 4594 42 ____—- 六、申請專利範圍 1. 一種輸入緩衝器’包含： 一緩衝器，經由輸入接腳用來接收信號； 多數延遲單元，用來延遲從緩衝器所輸入的信號一段 各不相同的延遲時間；以及 一選擇單元’根據外部所輸入的的參考信號以及來自 緩衝器的輸入信號之邏輯變動，用來有所選擇地從多數延 遲單元輸出其中一個輸出信號。 2. 根據申請專利範圍第1項之輸入緩衝器’其中當輸 入信號的位準於參考信號的高態上改變時，則選擇單元在 多數延遲單元之間，從具有最長的延遲時間之延遲單元中 選擇輸出信號。 3. 根據申請專利範圍第1項之輸入緩衝器’其中當輸 入信號的位準於參考信號的低態上改變時’則選擇單元在 多數延遲單元之間，從具有最短的延遲時間之延遲單元中 選擇輸出信號。 4. 一種輸入緩衝器’包含： 第一緩衝器，用來接收外部所輸入的時脈信號，充當 參考信號； 第二緩衝器，經由輸入接腳用來接收信號； 多數延遲單元，用來延遲從第二緩衝器所輸入的信號 一段各不相同的延遲時間； 一輸入信號轉換檢測單元’根據來自第二緩衝器的輸 入信號之邏輯狀態，基於來自第一緩衝器的參考信號，用 來檢測輸入信號位準的轉換； 本紙張尺度適用中國國家標準（CNS)A4規格（2i0 κ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線— R8 4594 42 S t、申請專利範圍 一選擇單元，根據來自輸入信號轉換檢測單元的信號 ，藉由有所選擇地從多數延遲單兀中輸出其中一個輸出信 號，來補償輸入信號的設置時間和保持時間；以及 一切換單元，用來接收來自選擇單元的信號，並且輸 出輸入信號的有效信號。 5. 根據申請專利範圍第4項之輸入緩衝器，其中的輸 入信號轉換檢測單元包含： 一邏輯電路單元，用來分別從事來自第二緩衝器24的 輸出信號以及其反相的信號之NAND運算；以及 一閂鎖單元，用來閂鎖住來自邏輯電路單元的輸出。 6. 根據申請專利範圍第4項之輸入緩衝器，其中的選 擇單元包含： 第一傳輸閘，用來傳輸來自多數延遲單元之中其中一 個延遲單元的輸出信號；以及 第二傳輸閘，用來傳輸來自多數延遲單元之中另一個 延遲單元的輸出信號。 7. 根據申請專利範圍第4項之輸入緩衝器，其中當輸 入信號的位準於參考信號的高態上改變時，則選擇單元在 多數延遲單元之間，從具有最長的延遲時間之延遲單元中 選擰輸出信號。 8. 根據申請專利範圍第4項之輸入緩衝器，其中當輸 入信號的位準於參考信號的低態上改變時，則選擇單元在 多數延遲單元之間，從具有最短的延遲時間之延遲單元中 選擰輸出信號。 I纸張尺國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之泫意事項再填寫本頁) 經濟郭智慧財產局員工消費合作社印#,Λ -----I I ^ ·11111111 I 1 I I I I-------------------