TW459344B - Method for fabricating a SOI wafer - Google Patents

Method for fabricating a SOI wafer Download PDF

Info

Publication number
TW459344B
TW459344B TW089123174A TW89123174A TW459344B TW 459344 B TW459344 B TW 459344B TW 089123174 A TW089123174 A TW 089123174A TW 89123174 A TW89123174 A TW 89123174A TW 459344 B TW459344 B TW 459344B
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
trench
semiconductor substrate
semiconductor
Prior art date
Application number
TW089123174A
Other languages
English (en)
Inventor
Hyung-Ki Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW459344B publication Critical patent/TW459344B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

459344 五、發明說明α) 發明之領域 本發明係關於製作SO I晶圓的方法，特別是製作確保 元件特性良好的SO I晶圓方法。 相關技術之描诫 隨著半導體元件的高度積體化及性能提高，積體化技 術已逐漸地採用SO I晶圓取代矽晶圓。SO I晶圓包含了低接 合電容俾使高速化驅動的可能性、低臨界電壓使得驅動電 壓降低以及高絕緣性降低閂鎖效應等優點。 S 〇 I晶圓含一堆疊結構，其中包含支撐底板、置於支 撐底板上作為黏著劑之掩埋層’以及在掩埋層上提供元件 形成的半導體層。so I晶圓製造方法主要有氧植入隔雜氺 (SIM0X)以及黏著法。 氧植入隔離法（SIM0X)的SOI晶圓製造方法包含支樓 底板、掩埋層，以及半導體層，其中利用氧離子植入矽晶 圓並以熱處理氧離子與矽晶圓作用使來形成選定厚度的掩 埋層可將支撐底板與半導體層隔離。 黏著法的SO I.晶圓製造方法包含支撐底板、掩埋層， 以及半導體層，其中利用黏著技術將兩半導體基板，例如 支樓底板及含交錯填入氧化層的半導體基板結合並將半導 體基板背面撤光形成半導體層。 然而’氧植入隔離法（SIM0X)的SOI晶圓製造方法使 用氧離子植入法及熱處理法报難控制半導體層的厚度使得 製程時間冗長。而黏著法的so I晶圓製造方法雖然製程簡 單，但半導體層沒有阻擋層，很難得到固定厚度的半導體
第4頁 4 59 34 4 五、發明說明¢2) 層。 制出一種含溝槽式絕緣層的黏著法的s〇i晶圓 製造方法°此絕緣層可當作扁骆古掩&丨 著時抛光的阻撞層在將支樓底板以及半導體層點 圖及=圖根據先前技術中SGI晶圓製造方法可參考第u 參考第1A圖’提供含矽晶圓之半導體基板i。在半導 體基板1上姓刻-區域形成溝槽丁。在溝槽τ内形成絕緣層 :為拋光的阻擋層D在此，^ 了使元件特性臻至良好並改 i 電Λ V頁考慮到防止端面拱起及底部圓滑效應， 溝槽τ的斜面坡度控制在δ3至85度。另外，第一 可在絕緣層2及半導體基板丨上形成。 層a 參，B圖’提供一含第二氧化層3b之半導體基板 ★底板4及半導體基板1可結合在—起使得第一氧化層仏 :第二氧化層3b接觸。制絕緣層2作為拋光阻擋層； 由對底板進行化學機械研磨來形成半導體層而完成3含底板 m及第二氧化層3a錄之掩埋氧化層及含絕緣層 之+導體層的SO I晶圓堆疊結構。 然:’先前技術中製造sen晶圓方法之所以能夠提供 艮好凡件特性的原因如下： 首先當形成絕緣層2時，溝槽T的斜面坡度為㈡至“度 以確保良好的元件特性。然而由於溝槽了在後續製程中上 下傾斜’使其無法保持良好元件特性。 " 其次，SO I晶圓上的元件特性取決於半導體層丨a的厚
第5頁 ^'59 34 4 五、發明綱⑶ ' --- f均土度。使用絕緣層2作為阻擋層對半導體拋光的結 ，由於矽材料及氧化層拋光選擇性不同，會在半 la J生如第1B圖的碟形區域D，因而破壞半導體層“層 ;°因此，無法獲得良好的元件特性的SO I製造晶圓方 發明之總論 S01 ^§ ^ ^- ^ ^ ^ ^ ^ ，上達到此目的，本發明之提供之S0I製造晶圓 法’包括步驟如下： 々 声、導體基板及矽基板;在半導體基板上形成氧化 I "層及遮罩氧化層；將氧化層、氮化層及遮罩氧介 鈕纠艰占、.#姑 兑稞路，將裸路的+導體絕緣區域 y 1 j i ’將遮罩氧化層移去；將溝槽底部表面氧化一 开> 成邊緣狀如良唆沾媼sa . m ιθ e 化 填以氧化層來形成溝柙的芦：：：移* ’將溝槽 在絕緣層及半導，移去11化層及氧化層； 签二罐絡爲成長第一絕緣層；在底板上成長 :s贫二0 ，將半導體基板及底板連合在一起使第一絕缝 ΪΪΪ:絕：層接觸；*先，使用絕緣層為阻擔層將半導 層其次將半導體基板另-表面拋光形 楚了目的及其它優點’皆可參考附圖描述更清 <較佳具體實施例之詳細描述>
第6頁 u S 9 3 4 4 7 ——-—：___ 九、發明說明（4) ------- ，據本發明較佳實施例之s〇 I製造晶圓方法，可表 第2A圖至第21圓。 ^ $ 在丰^考第以圖，提供包含矽晶圓的半導體基板11;接著 化声、體基板11上依循成長氧化層12、氮化層13及遮罩氧 壯"14至大約5到Unm、10到i5〇nm及30到60nm厚度；以氺 層二冼在遮罩氧化層i 4上形成光阻層圖案丨5來定義絕緣 光/成區域。遮罩氧化層14、氮化層13及氧化層12可利用 ^阻層圖案1 5作為蝕刻阻擋層來進行蝕刻使得半導 1 1的絕緣層裸露。 土板 參考第2B圖，移去光阻層圖案15 ’並蝕刻半導體基板 品域至預定厚度來形成垂直斜坡的溝槽τ。 參考第2C圖，移去遮罩氧化層14，並在包含溝槽了的 底^11上沈積氧化保護層在溝槽工側壁形成墊層丨6。因此 由多晶層及氮化層墊層丨6可避免溝槽丁側壁氧化。 參考第2D圖，以氮化層丨3作為避免氧化層使得氧化 槽T裸露處氧化。 ^參考第2E圖，場氧化層及墊層可以蝕刻方法去除.接 著在溝槽T及氮化層1 3上沈積氧化層丨8來填滿溝槽τ。 卜參考第2 F圖，氧化層可以以化學機械研磨法拋光直到 氮化層裸露來形成底部成鳥喙狀的絕緣層丨8 a。底部的氮 化層及氧化層可藉由將氧化層拋光而循序移去。第一絕緣 層1 9a可在絕緣層1 8a及半導體基板u表面上形成。 參考第2G圖，提供底板2〇 ;接著在底板2〇 一表面上成 長第二絕緣層19b。底板20及半導體基板u結合一起使得
^ - ϋ 34 4- 五、發明說明（5) 第一絕緣層1 9a及第二絕緣層1 9b接觸^第一絕緣層 第二絕緣層1 9 b可作為S Ο I製造晶圓方法中的掩埋氧化&， 一般可用硼磷矽酸玻璃（BPSG)來取代。 8 ’ 參考第2H圖’首先利用拋光阻擋層以化學機 半導體基板11另一面拋光。 澄將 參考第21圖，第-拋光半導體u的表面可再次 狀區域進行化學機械研磨式拋光來形成含絕緣層18&的 導體層11a。因此，含堆疊底板的S(u製造晶圓方法令， 製造掩埋氧化層19及及半導體層Ua。第二拋光程序可 用泥聚使矽及氧化層的研磨比例維持在丨：丨以形 度的半導體層。 而洋 在此’由於鳥喙效應’在接下來過程中， 18a形成圓滑狀導致閑極氡化層f曲。利用泥聚使 、 化層的研磨比例維持在1:1可降低半導體層的 及減缓絕緣層的鳥喙效應。 Ί效應./ 因此：根據本發明S0I製造晶圓方法 化層的損傷及f曲特性，並改良半導體層的均句性件 特性良好。另外，也藉由半導#恳玷㊁ 段程序的可靠f 層的良好均勾性來增進後 *前所述’本發明可基於特定實施例及附圖所描述。 =何熟習此技術者，皆可參考此描述而更清楚了解此描述 '施例之不同的改良及結合及其它發明之實施例。因此， 上述實施例為作描述，而非限制此發明^
^59344 , 圖式簡單說明 第1A圖及第1B圖為先前SOI製造晶圓方法之截面圖= 第2 A圖至第2 ：[圖為本發明SO I製造晶圓方法之截面 圖。 式 圖 < S 1—_ a b 3 3 > 照 對 符本 I基 稱層 名Μ體； 半 層 件導 & 1 Μ元Ί Y弟 « · · > · i 層層 匕匕 4 ί板 氧氧 、 , 底 12 氧 化 層 13 氮 化 層 14 遮 罩 氧 化 層 15 光 阻 層 圖 案 16 墊 層 18 氧 化 層 1 8 a :絕緣層 1 9 a :第一絕緣層 1 9 b :第二絕緣層 19 :掩埋氧化層
第9頁

Claims (1)

  1. 459344 ------ 六、申請專利範圍 1. 一種SOI製造晶圓方法，包括下列步驟. 製備一半導體基板及底板； 在半導體基板上依循成長氧化層、氣化層及 Μ ; ·'、皁氣化 、將氧化層、氮化層及遮罩氧化層飯刻使半導體 域裸露； ，也緣區 將裸露的半導體絕緣區域蝕刻形成溝槽； 將遮罩氧化層移去； 將溝槽底部表面氧化形成邊緣狀如鳥喙的場氧化 將場氧化層移去’將溝槽填以氧化層來， 緣層； +化成溝槽的絕 移去氮化層及氧化層； 在絕緣層及半導體基板上成長第一絕緣層； 在底板上成長第二絕緣層； 3， 將半導體基板及底板連合在__起使第 絕緣層接觸； 、6琢層興第二 以及 到1 0 先使用.絕緣層為ρ且擔層將半導體基板另—表面拋光· 體層其次將半導體基板另—表㈣光形成所需厚度的半導 L如申請專利範圍第1項之方法，其中氣化層厚度為5 “二:請專利範圍第1項之方 法，其中氡化層厚度為
    459344 , Λ 六、申請專利範圍 4. 如申請專利範圍第1項之方法，其中氧化層厚度為 1 0 到 1 5 0 n m。 5. 如申請專利範圍第1項之方法，其中溝槽為垂直 壁。 6. 如申請專利範圍第1項之方法，其中還包含在形成 及溝槽後及形成場氧化層步驟前形成一墊層可避免溝槽垂 直壁氧化。 7. 如申請專利範圍第6項之方法，其中墊層可由多晶 石夕層及氮化層構成。 8. 如申請專利範圍第6項之方法，其中第二拋光程序 可採用泥漿使矽及氧化層的研磨比例維持在丨：1。
    第11頁
TW089123174A 1999-11-04 2000-11-03 Method for fabricating a SOI wafer TW459344B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048666A KR100340864B1 (ko) 1999-11-04 1999-11-04 버즈 빅 현상을 이용한 이중막 실리콘 기판의 제조 방법

Publications (1)

Publication Number Publication Date
TW459344B true TW459344B (en) 2001-10-11

Family

ID=19618573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089123174A TW459344B (en) 1999-11-04 2000-11-03 Method for fabricating a SOI wafer

Country Status (4)

Country Link
US (1) US6479328B1 (zh)
JP (1) JP2001185612A (zh)
KR (1) KR100340864B1 (zh)
TW (1) TW459344B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387531B1 (ko) * 2001-07-30 2003-06-18 삼성전자주식회사 반도체소자 제조방법
KR100525797B1 (ko) * 2003-06-18 2005-11-02 동부아남반도체 주식회사 소자분리막 구조 및 제조 방법
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US7400015B1 (en) * 2007-01-15 2008-07-15 International Business Machines Corporation Semiconductor structure with field shield and method of forming the structure
US20090325359A1 (en) * 2008-06-30 2009-12-31 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a modified isolation structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416041A (en) * 1993-09-27 1995-05-16 Siemens Aktiengesellschaft Method for producing an insulating trench in an SOI substrate
JPH07161810A (ja) * 1993-12-06 1995-06-23 Fujitsu Ltd Ｓｏｉ基板の製造方法及び半導体装置
JPH0818054A (ja) * 1994-04-28 1996-01-19 Nippondenso Co Ltd 半導体装置及びその製造方法
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application

Also Published As

Publication number Publication date
KR100340864B1 (ko) 2002-06-20
KR20010045396A (ko) 2001-06-05
JP2001185612A (ja) 2001-07-06
US6479328B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
US5229316A (en) Semiconductor processing method for forming substrate isolation trenches
US6194283B1 (en) High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US5814547A (en) Forming different depth trenches simultaneously by microloading effect
US6242320B1 (en) Method for fabricating SOI wafer
JP2002270684A (ja) 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法
US20080206955A1 (en) Method of Forming an Isolation Film in a Semiconductor Device
TW459344B (en) Method for fabricating a SOI wafer
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
US20240038579A1 (en) Die size reduction and deep trench density increase using deep trench isolation after shallow trench isolation integration
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
JP5194328B2 (ja) 半導体装置及びその製造方法
US5952707A (en) Shallow trench isolation with thin nitride as gate dielectric
KR20040036757A (ko) 얕은 트렌치 소자분리 공정을 이용한 반도체 소자의소자분리방법
US12087813B2 (en) Deep trench isolation with field oxide
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
KR100895388B1 (ko) 반도체소자의 제조방법
KR100446285B1 (ko) 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법
KR940009350B1 (ko) 반도체장치의 제조방법
KR101026474B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100588643B1 (ko) 셀로우 트렌치 소자 분리막 제조 방법
KR100557962B1 (ko) 반도체소자의 소자분리막 형성방법
KR20000019068A (ko) 반도체장치의 소자격리방법
TW476130B (en) Shallow trench isolation method for semiconductor processing
US20200144102A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees