TW459235B

TW459235B - Dynamic logic circuit

Info

Publication number: TW459235B
Application number: TW089102111A
Authority: TW
Inventors: Toshiaki Kirihata; Gerd Frankowsky
Original assignee: Infineon Technologies Corp; Ibm
Priority date: 1999-02-11
Filing date: 2000-02-09
Publication date: 2001-10-11
Also published as: EP1028434A1; JP4386523B2; KR20000076642A; JP2000235786A; CN1265510A

Description

經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（1 ) 發明領城一般而言本發明係有關一種邏輯電路，且更特別的是有關一種動態邏輯電路。枏關坊銜說明

如同習知設計中所熟知的，資料的儲存是很多應用中都需要的程序。這類櫧存電路中有一種是所謂先進先出 (FIFO)電路。這種FIFO電路平常是用來在饋給到FIFO輸人端上的資料與從FIFO讀取的資料之間改變或控制其延遲或潛伏期。·這種潛伏期的控制在例如管線作業的同步化階段中是極重要的。第1圖顯示的是一個匯流排结構或是系統10,其中包括一第0级的驅動器100 Μ及第1 级的FIFO儲存區段110 。這裡驅動器100是一種CH0S (互補式金靥-氧化物-半導體）驅動器，在此將一含有一對CMOS電晶體101 , 102的反相器配置成如圖所示的形式。使用驅動器1 00驅動匯流排RWD以便將R W D上之資料送到FIFO儲存區段no内。在一些潛伏期之後將資料傳送到輸出線D Q上。更特別的是，電晶體1 01是一種P -通道 Μ 0 S F E T ( Μ 0 S場效電晶體），這涸電晶體的源極係連接到 + 2 . 1伏特電源上，其閛極係連接到一饋給導線1 0 3的邏輯輸人信號上，而其汲極則連接到一個n -通道Μ 0 S F Ε Τ 1 0 2 的源極上。M0SFET 102的閘極也會連接到導線103上， M0SFET 102的汲極則是連接一參考電位（這裡指的是一個接地電位）上。饋位導線103的邏輯輸入信號會在接地（亦即埵輯0 ,在此為「低」）與+ 2.1伏特（亦即邏輯 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --*--------------------^---------- (請先閱讀背面之注意事項再填寫本頁) A7 _B7_ 五、發明說明（2 ) 1 ,在此為「高」）之間改變。電晶體102含有一臨限位準，在此為0.6伏特β因此，當邏輯輸入信號是邏輯 0時，反相器亦卽讀取-寫入-驅動用（RWD)匯流排的輸出會變成2.1伏待，而另一方面當邏輯輸入信號是邏輯 1時，匯流排RWD會變成0伏特。應該注意的是，在此宵例中RWD匯流排大概是6毫米長而具有阻抗（大概 200歐姆）以及電容（大概5微微法拉第）恃性。第1级的FIFO包含一儲存區段110 ^這個儲存區段 H0包含：許多（這裡是3個）平行儲存單位或是暫存器UtU -11Q3 ，如同圖中所標示的。儲存暫存器llGi -11〇3在構造上是完全相同的，在此詳細地顯示了其中一解釋用實例亦即暫存器llh。各暫存器ll〇i -1I03 分別是藉由各導線亦卽如同画中所標示的PHTil, PNTol ;PNTi2，PNTo2;及PNT13, PNT03上的一對閃光脈波所饋給的。有時候吾人會將PNTi2, PNTi2，PNTi3,等導線稱為指標器輸入導線。而有時候吾人會將PNTol, PNTo2 ,PNT〇3等導線稱為指標器輸出導線。在此閃光脈波 PNTil， PNTol; PNTi2， PNTo2; PNTi3, PNTo3的電極振幅是從0伏待（亦即「低」或邏輯G )到2.1伏持（亦即「高j或運輯1 )。

因此考量一摘解釋用暫存器UOi ，這種暫存器UOi 包含：一輸人CMOS傳送或傳輸閘120 , —輪出輸人CMOS 指標閘140 ，以及一級合於输入CMOS指標閘120與输出 CMOS傳输閘140之間的自鎖電路130,如同圖中所檫示的。輸人CMOS傳輪閘120包含：其閘極都連接到PHTil導線上的一 n -通道Μ 0 S F E T 1 2 1以 —4 ~ _ — _ _ __ — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------^----------------訂---------線 {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財彦局員工消費合作社印*'1衣 A7 B7 4 59^35 五、發明說明（）線上的一 η -通道HOSFET 121以及一 p -通道MOSFET 123; 如同圖中所標示的，MOSFET 123的閘極是透過一反相器而連接到這値PNTil導線上的。MOSFET 121, 123的源極是共同建接到RWD匯流排上。閂鎖電路130包含一對依習知方式連接的反相器，如同圖中所榡示的。輸出輸人CMOS傳輪閘140包含：其閘極都連接到PNTol導線上的一 η-通道M0SFET 141以及一 P-通道M0SFET 143;如同圖中所標示的，M0SFET 143的閘槿是透過一反相器而連接到這痼PNTol導線上的。MGSFET 141, 143的源極是共同連接到閂鎖電路130的輸出端上而其汲極則是連接到資料輸出導線DQ上，如同圖中所標示的。因此，輸出CMOS傳輸閘140的輸出端會出現在導線DQ上。於作業中，考量以由圖中未標示之主時鐘所供感的控制倍號操作的FIFO儲存區段11G而産生，這値主時鐘會産生如第2圖所示的時脈腯波CLK 。接下來，假定將閃光脈波分別供應到P N T i 1 , P N T i 2 , P N T i 3上以回應一条列三傾如第2B, 2C,和2D圖所示的時脈脈波CLK 。於這種實例中，藉由匯流排式CMOS驅動器以驅動導線103上的第一邏輯輸入倍號而通過輸人傳輸閘極120以回應閃光昵波PNTil且將會變成閂鎖於閂鎖電路之内。導線103 上的第二邏輯輸入信號會變成閂鎖於暫存器UOi内以回應閃光脈波PNTi2 ^依相同的方式，導線103上的第三運輯输入信號會變成閂鎖於暫存器1103内以回應閃光脈波PNTi3 。為了使FIFO U0 (亦即第一邏輯输入信本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公蜚） ---------------------------------------* (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財彦局員工消費合作社印製 A7 4 59 2 3 5 B7_ 五、發明說明（4 ) 號）的搡作狀態像是一 FIFO的操作狀態，吾人必須在後續PNTU之前讀出在導線DQ上的資料，這會允許暫存器 1 1 0 i再次接取R W D匯流排上的後编資料。因此於這個筲例中，導線P N To 1上的閃光脈波必須發生於如第2 E圖所示的閃光脈波P N T i 2時序期間或是如第2 F圖所示的閃光脈波P N T i 3時序期間。也就是說，為了防止一暫存器内的閂鎖資料受到破壞，吾人心須在將新資料閂鎖到相同暫存器之前將閂鎖資料傳送到暫存器之外。因此，於具有三個暫存器的實例中各邏輯輸入信號（亦即資料）都含有一或兩個時脈脈波的潛伏期K防止資料受到破壞。考量一具有N個暫存器的更一般化賁例，其中N是一大於1的整數，則潛伏期可以從1到（N -1 )個時脈脈波。因此，藉由從1到（N -1 )改變這個潛伏期，則能夠依輸送管-導線的作業方式使圖中未標示的隨後階段同步化。分別在Μ指標器輸出PKTol , PNTo2 , PNTo3打開輸出C Μ 0 S傳輸閘極時將儲存暫存器1 1 0 ! , 11 0 2 .或1 1 〇 3 上閂鎖電路内的資料傳送到資料-輸出端子上。低位準 RWD信號作用會降低驅動器的電流而改良發信號用的資料速率。瑄個概念對新近以及未來超大型積體電路（VLSI) 而言是日益重要。吾人應該注意的是這種FIFO 110會需要一從低-電壓-振幅RWD匯流排到高-電壓FIFO的位準轉換Μ便利用瑄種低-電壓發信號的概念。然而，這種電壓位準轉換會需要一種能減低其速率的額外埵輯電路且會增加F I F 0 1 1 0的設計空間。 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .l·— ί 11, ί n I I .^1 I I I I-ί-rOJ n n n n n n I ϋ n -J (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製五、發明說明（ A7 B7 在型 s S 月 ο 被CM 漸類漸之路明電說輯而邏圖態 1 動第 > 合的連知述熟上所像中用計利設比知率習速同其如要需。成回中存在用儲須應料必的資人高將吾更是 , 率路作速電操的輯的到邏當得態適所動行路，施電的了輯路為邏電， } 輯此態邏因靜態 C 即靜式亦於形 t 同荷式不電 0 態動對前之態狀輯邏的號信人輸 1 預上點路節電個輯一邏的沭態路概動電明應輯發充在輸你一路料電資存存儲儲一來 : 用了後供之提内上況路狀電定一設於於，置明放發路本電 EFcmll 據種根這將耦路料電資存的儲存設儲重所來使用便# 以 - 0 波路緣脲電邊光設随閃重尾出一的輸及波應以脈回.，光 UE 二 3 傺端出 ,出輸路輸應電到回出合以而輯構邏結態號動信一發與排器流動匯驅壓排電流低匯種的一體了晶供電提0S 置ΝΜ 配含的只〇樣一合這使結以夠路能電來資用一有含含包路路 eB an 種値一這了〇供路提電 , 電例充施的實上一點 S節的到明放發荷 ti S 據始根初將 ---.---·--------裝--- (請先間讀背面之注意事項再填寫本頁) 訂·_ ，線. 經濟部智慧財J局員工消費合作社印製將能便# 以，波路脈電光出閃輸入一輸了和供料提資時入同輸。應上回點能節係到，送路傳電料送資傳入料輸上端出輸 i 合網。料波資脈的光上閃點出節輸使應便回以以波電 M充光點閃節出使輸來應用回並耦並料緣資邊的導上引點的節波使脈起光發閃會出路输電應出回输以 , 用中作 .例的施上實端一出某輸於到合本紙張尺度適用中國國家標準（CNS)A4規格（2丨Ο X 297公釐） Χ ：τ 4 -- Α7 _Β7 0五、發明說明（）經濟部智慧財產局員工消費合作杜印製。來傳閃閂應使到電路晶以電荷而連入輸脈電耦緣用料入一回來合使電電極充電 -、輸將光充料邊有資輸了能用耦並。電個電個始體極一便閃點資随含一和供是並料緣緣充這極這初晶閘應 Μ 出節的尾路含料提路上資邊邊有而汲。置電的回，輸對上的電包資中電端鎖導隨具，\ 極放二上能極一來點波種中入其出出閂引尾種體極電上第波及電應用節哌一其輸。輸輸使的的一晶源極點一脈Μ極回並使光了。應上一到起波波了電一汲節括光、汲路上起閃供路回點。合發脈脈供一第 \ 在包閃極 \ 電端發出提電能節上耦。會光光提第的極便中入電極出出會輸，電是到點料波路閃閃，一上源；^ 其輸極源輸輸路應例充路送節資脈電出出例括源二上，到汲二一到電回施的電傳在鎖光出輸_施包電第點路合 \ 第有合出 Κ實上送料存閂閃輸應應實路到的節電耦極的。耦。輸上 t 點傳資儲使出，回回一電合極到送來源波上料波 , 點又節料入料便輸中以以又電耦陽合傳用一脈點資脈中節的到資輸資 Μ 應例用上的充來到耦料有第光節的光例到明放個將將波回施作點明個用接源資含的閃到上閃施合發荷這便便脈以實的節發瑄一連電 I 體上入輸點出實耦本電。以以光電一上到本，有來使了晶點輸傳節輸一荷據始路波路閃充某端合據路含用會供電節和料使應某電根初電脈電出點於出耦根電中一路提個到料資而回於使將送光鎖輸節輸荷的體及電。這接資人波 Μ -------------ί I --------訂·--------線---- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 13.ύ Α7 _Β7 五、發明說明（7 ) 合到輸出端上的作用以回應輸出閃光脈波的引導邊掾並使電荷耦合到節點上以回應輸出閃光脈波的尾隨邊緣。於某一實拖例中，輸出電路會在電晶體的閘極上產生脈波Μ回應輸出閃光脈波的尾隨邊緣。園式簡塱說明本發明的這些及其他特性將會因為以下參照所附圖示對顯示用實施例的詳细說明而變得更明顯。第1圖係用Μ顯示一根據習知設計而具有C Η 0 S匯流排驅動器和FIFO暫存器的低電壓發信號結構的方塊圖。第2A-2F圖顯示的是對第1圖的结構而很有用的時序圖。第3圖係用以顯示一根據本發明而具有N Μ 0 S匯流排驅動器和含動態邏輯電路之FIFO暫存器的低電壓發信號结構的方塊圖。第4A-4G圖顯示的是對第3圖的结構而言很有用的時序画。較佯啻胞例的說明參照第3圖，其中顯示的一種具有NM0S匯流排驅動器和動態邏輯電路之FIFO暫存器的低電壓發信號结構20包含：一驅動器2 0 0 ，這裡指的是全η -通道Μ 0 S F E T (亦即 HM0S)反相器，係由導線203 (這裡指的是一低電壓匯流排R W D )上的一輸入邏輯信號加以饋給的；Κ及一儲存區段210 (亦即FIFO暫存器）。如同之後將要詳细加 Μ說明的.這個儲存區段210包含：一儲存電路，例如 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I-------裝--------訂---------線---- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明（8 ) 採用閂鎖電路250 Μ便在將這種區段210放置於設定狀況内之後櫧存資料；一輸出電路2 6 0 ,係能回應輸出閃光脈波Μ梗使所儲存的資料耦合到輸出端D Q上；Κ及一重設電路270 ,係透過PM0S (Ρ -通道M0S)電晶體240 用來使儲存電路2 1 0預-充電以回應輸出閃光脈波Ρ Ν Τ 〇 1 的尾隨邊緣。更特別的是，該反相器亦即這裡所指的低電壓驅動器 200含有一對如圖所示的η-通道M0S電晶體201 , 202 。更特別的是，電晶體201是一低臨眼值的η-通道M0SFET ，其源極係連接到一 +1伏特的電源上、其閘極係透過反相器2 0 5而連接到一邏輯輸人信號饋給導線2 0 3上、而其汲極係連接到也屬低臨限值電晶體的η -通道Μ 0 S F Ε Τ 202的源極上。M0SFET 202的閘極也是連接到導線203 上，而M0SFET 202的汲極則是連接到一參考電位（這裡指的是接地電位）。邏輯輸人信號饋給導線2 0 3會在接地電位（亦即邏輯0 ,在此為「低」> 與+ 2 . 1伏特（亦即邏輯1 ,在此為「高」Μ便甩於高速邏輯電路作業。另一方面第3圖中低電壓匯流排驅動器200的NM0S升壓裝置2 0 1使用的是+ 1伏特的電源，與第1圖中習知的 PM0S升壓裝置101是不相同的，其中使用的是一 CMOS電壓匯流排驅動器100 K及+2.1伏特的電源。）之間改變。電晶體201和202具有一低臨限位準（這裡是0.2伏特）Μ便用於高速作業。因此，當邏輯輸人信號是邏輯 0時，反相器的輸出端（亦卽讀取-寫人-驅動（RWD)匯 -1 0- 本紙張尺度適用中國國家標準（CNS)A4規輅（210 X 297公釐） --------------- I -------—訂·----II-- (請先閱讀背面之注意事項再填寫本頁) A7 Λ69235 _B7_ 五、發明說明（9 ) 流排）會變成Μ伏特；另一方面，當邏輯輸人信號是埵輯1時，則匯流排R W D會變成0伏特。吾人應該注意的是使用低位準Ν Μ 0 S電晶體2 0 1和2 0 2是一種重要的特性且是因為R W D匯流排的振幅很小而可像從0到1伏特之類的數值。否則，可能因為Ν Μ 0 S電晶體的短-通道效應而定常地出現從源極（亦即2 . 1伏特）到地線（0伏特）的洩漏電流。依更詳盡的方式參考儲存區段210 ,這種區段210包含許多如圖所示的（這裡是3個）平行儲存單位或暫存器2 1 0 ^。各個暫存器2 1 0 1-3在结構上都是完全相同的，詳细地顯示其中一解釋用*例（這裡指的是210〇_) 。每一暫存器2 1 01-3上分別是如圖所示由一對輸入邏輯信號打開導線；ΡΝΤΠ ， PNTol ; PNTi2 , ΡΝΤο2 ;及 ΡΝΉ3 , ΡΝΤ〇3 所饋給的。其中 PNTil , PNTi2, PNTi3 等導線是稱為指標器輸人導線。而P Η T o 1 ， P N T o 2 , P Η T o 3等導線則稱為指標器輸出導線。因此考量解釋用暫存器210ι_ ,這種包含了一充電電路251的充電電路ZlOi包括一第一電晶體240 ί這裡指的是一 Ρ-通道M0S電晶體），而電晶體上具有：用來耦合到電源（這裡指的是一 + 2 . 1伏特的電源2 4 9 )上的第一源極/汲極電極；以及一連接到節點FIFO上的第二源極/汲極電極。所M FIFO充電電路210能夠將RWD上的低電壓輸入振幅（亦即0到1伏特）轉換成節點FIFO上的C Μ 0 S電壓位準振幅（亦即0到2 . 1伏特）。 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） --------1 --------訂·-----1 ί I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 d59235 _B7_ 五、發明說明（1<}) 資料傳輸電路259所包括的第二電晶體230上具有：一用來耦合到輸人閃光脈波Ρ Μ T i 1上的閘極；一連接到節點F I F 0上的第一源極/汲極電極；Μ及一能回應匯流排R W D上輸入資料和輸人閃光脈波P H T i 1的第二源極/ 汲極電極，以便將匯流排R W D上的具有低電壓振幅（亦即0到1伏特）的輸入資料傳輸到節點F I F 0上。節點 FIFO已作預充電而落在高電壓位準上且是在完成先前從節點F Ϊ F 0到導線D Q的資料輸出作業之後即刻使之圼動作中。接镰在節點FIFO的充電程序的，是將由節點FIFO上含有電荷或缺少電荷所代表的邏輯狀態儲存或閂鎖於閂鎖電路250之内Μ回應一 _人閃光脈波ΡΝΤΠ 。因此，閂鎖電路2 5 0會將這個資料（亦目卩邏輯狀態）儲存在節點F 1 F0上。更特別的是，資料傳輸電路259除了第二電晶體230 之外也包含一第三電晶體220 。電晶體230是一 η -通道 M0SFET而具有高臨限位準（這裡是0.6伏特），而電晶體220也是一 η -通道M0SFET而具有低臨限位準（這裡是 0.2伏特）。如圖所示，電晶體220的閘極是耦合於 RWD匯流排上，其源極/汲極之一是連接到一參考電位 (這裡是接地電位），而外側那個源極/汲極電極是連接到電晶體2 3 0的源極上。如上所述，電晶體2 3 0的閘極是耦合到一輸人閃光脈波P N T i 1上。利用電晶體2 3 0 的高臨限位準Μ防止從節點F I F 0到地線的洩漏電流，而電晶體2 2 0的低臨限位準是為了與匯流排R W D上0到1 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------^---- ----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財彦局員工消費合作社印製 4 53.- A7 _B7_ 五、發明說明（U ) 伏待的振幅相容。因此，吾人應該注意的是匯流排RWD 以及導線PHTil和PNTol上具有不同的電壓振幅；前者的振幅是〇到1伏持而後者的振幅是0到2 . 1伏特。重設電路270會控制預-充電PM0S電晶體24G以便使節點F I F 0初始化。節點F I F 0是因閂鎖電路2 5 0而受到閂鎖。輸出閃光脈波PNTol是同時耦合於上重設電路270 (亦即尾隨邊緣偵測器）以及輸出電路260 。當输出閃光脈波PNTol變成「高」（亦即邏輯1 )時，會使輸出電路260亦即含閘的反相器呈動作中。呈動作中的反相器260會允許吾人將節點FIFO上已反相的狀態驅動到輸出導線DQi。輸出電路260會_動輸出導線DQ直到輸出閃光昵波PNTol變成「低」（亦即邏輯0 )為止。重設電路270 (亦即尾隨邊緣偵測器）會産生一邏輯「低」（亦即邏輯〇 )以回應輸出閃光脈波PNTol的尾随邊緣。尾隨邊緣偵測用電路270所包含的或閘300含有一由反相器272輸出端饋給的輸入端以及奇數艏呈串聯連接的反相器302 。選擇三個反相器302以便在輸出閃光脈波PHTol上提供延遲以産生一將要參照第4A-4G圖加以說明的小眤波，特別注意第4 G _。調整這個眤波（第 4G圖）的寛度以便使節點FIFO充份地預-充電，此寬度通常是大約2毫橄秒。依這種方式，或閘300將會從運輯〇改變成邏輯1以回應輸出閃光腯波PNTol的尾隨邊緣。將或閘3 D 0的输出饋給到電晶體2 4 0的閘搔。因此如同吾人將要説明的，將電晶體240連線以回應輸出閃 -1 3 - 本紙張尺度適用中國國家標準（CNS)A·!規格（210x297公f ) 1 ——-— — 1. ] · I 1 I I I I I — — — — — — — 1- Ϊ — ί (請先閱讀背面之注意事項再填寫本頁) A7 f ^ Μ Γ (H' r - _B7_ 12 五、發明說明（）光脈波P N To 1的尾隨邊緣，且因而使電源2 4 9耦合到節點F I F 0上以便在將儲存於閂鎖電路2 5 0内的資料送到導線0 Q上之後為節點F I F 0供應電荷（亦即重新初始化或是重設）。更特別的是，重設電路2 7 0是回應輸出閃先脈波Ρ Ν Τ ο 1 而為節點F I F 0 Μδ行充電（亦即用來重新初始化或重設節點F I F 0 )。如上所述，吾人是藉由輸出閃光脈波Ρ Ν Τ 〇 1 在將節點F I F 0上的閂鎖資料傳輸到輸出端D Q之後即刻使重設電路270呈動作中。更特別的是，重設電路270會發起使節點F I F 0上的閂鎖資料耦合到輸出端D Q上的作用 Μ回應輸出閃光脈波Ρ Ν Τ ο 1的引導逢緣並使電荷耦合到節點F I F 0 (亦即重設或重新充電）上以回應輸出閃光脈波Ρ Ν Τ ο 1的尾隨邊緣。吾人應該注意的是藉由這種自動重設F I F 0 2 1 0使低電壓信號連線匯流排R W D (亦即0到 1伏特）轉換成更高的振幅（亦即0到+ 2 . 1伏特）。參照第4A-4G圖，係用Μ顯示區段210之作業的一個實例。因此如第4C圖所示，初始的假定是透過PM0S電晶體將電荷從+ 2 . 1伏特送到這種節點F I F 0上而對節點F I F 0 充電。吾人應該注意的是重設電路270的初始輸出是高 (亦卽邏輯1 >的如第4 G圖所示，除非偵測到從「高」到「低」的PHTol躍遷。節點FIFO在完成先前的週期之後是已作預充電而落茌高電壓位準（這裡是+ 2.1伏特）上。於這個實例中假定在時刻，導線RWD的狀態是 1伏特或是邏輯1如第4A圖所示。此外在時刻ti,會 —1 4· *** 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ----------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（u) 產生一個如第4B圖所示的輸人閃光脈波PNTil 。因此，電晶體2 3 0和2 2 0將會進行將節點F ΐ F 0驅動到低（亦即接地）的操作如第4 C圖中的箭號5 0 0所標示的。於這個實例中，假定會在時刻t 2產生一個如第4D圖所示的輸出閃光脈波Ρ Ν Τ ο 1 。為回應這種輸出閃光脈波Ρ Ν Τ ο 1 , 而將閂Ϊ貞電路250的輸出（瑄裡指的是由閂鎖電路250 儲存於節點F I F 0内的已反相邏輯吠態）饋給到輸出導線 DQ上，如第4E圖所示。吾人應該注意的是將閂鎖資料送到導線D Q上以回應輸出閃光脈波Ρ Μ Τ ο 1的引導邊緣，如第4Ε和4F圖中的箭號502所標示的。參照第4D圖，顯示的是輸出閃光脈波ΡΝΤο〗的時序歷史（亦即這類輸出卩1^〇1也是如第3圖所示或閘300上兩個輸入端之一）。三個反相器302 (參見第3圖）的輸出亦即或閘300的第二輸人端是如第4F圖所示。或閘 3 0 0的輸入端（亦即重設電路或是尾隨邊緣偵測器2 7 0 的輸出端）是如第4G圖所示。吾人應該注意的是為了回應輸出閃光脈坡P N To丨的尾隨邊緣5 0 4 ,尾隨邊緣偵測器2 7 0會在時刻t 3產生一變成邏輯1狀態（亦即高> 的脈波K回應輸出閃光脈波Ρ Ν Τ ο 1的尾隨邊緣5 0 4 。由尾隨邊緣偵到器2 7 0 (參見第4 G圖）產生的脈波會重設區段210 。也魷是說，為了回應輸出閃光脈波PNTol的尾隨邊緣5 0 4 ,尾隨邊緣偵測器2 7 0會將電晶體2 4 0 「連線」，因此使+ 2 . 1伏特的電源2 4 9耦合到節點F I F 0 上且因而再次於後鱭的P N To 1週期内將一初始電荷放到 -1 5 - 本紙張尺度遶用令國國家標準（CNS)A4規格（210 x 297公釐） ϋ I I 1 n I I ί 1—. 1 ϋ I ϋ I (請先閱讀背面之注意事項再填寫本頁) .線_ 經濟部智慧財產局員工消費合作杜印製 A7 _B7_ 五、發明說明（14) 這個節點F I F 0上。雖然瑄酒脈波即刻變成休止狀態，因為閂鎖電路2 5 0的關係而使節點F I F 0維持在2 . 1伏特上。考量匯流排R W D上的邏輯狀態是「低」或邏輯0時的例子，如在時刻t 4輸人閃光脈波P N T i 1會變成高。因為匯流排R W D上的信號在時刻t 3是「低」，故電荷會維持在節點F I F 0上，如第4 C圖所示。為了在時刻t 5回應輸出閃光脈波PNTol的引導邊緣501 (參見第4D圖） ,而將儲存於閂鎖電路2 5 0内的已反相連輯1送到導線 D Q上，如第4 D和4 E圖中的箭號5 0 2 ’所標示的。為了回應輸出閃光脈坡P N T 〇 1的尾随邊緣5 0 4 參見第4 D圖），當尾隨邊緣偵測器2 7 0的輸出端在時刻t 6變成「高」而連線了電晶體240 (參見第3圖）時節點FIFO上的電荷會維持原狀或者若衰減則已變新（亦即已重新充電）的狀態。吾人應該注意的是，在正常作業之前為了使節點F I F 0 初始化而將邏輯0 (亦即「低」）脈波加到P-通道H0S 場效電晶體4 0 0上（亦即導線S T A R T _ U P )从便將這個電晶體「連線」一段時間而透過電源2 4 9對節點P I F 0充電。其他實施例都是落在本發明所附申請專利範圍之精神及架構之内。例如，吾人可Μ將這種自動重設作業應用在FIFO電路Μ外的電路上。因此，吾人可Μ將這種自動重設作業應用在其他電路、晶片、系統、或甚至是畋體上° -1 6- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----一---------農--------訂.--------線---- (請先閱讀背面之注意事項再填寫本頁) 459235 A7 B7 15五、發明說明（符號之說明 20 100 101,102 103,203 110 , 1 1〇!_3 120 121,123,141 1 30,25 0 1 40 200201,202 205,272,302 210 低電壓發信號结構匯流排式互補式金屬-氧化物-半導體驅動器金屬-氧化物-半導體電晶體輸入邏輯信號連線暫存器輸入傳輸閘極 ,1 4 3金鼷-氧化物-半導體場效電晶體閂鎖電路輸出互補式金屬-氧化物-半導體傳輸閘極全n-MOSFET反相器經濟部智慧財產局員工消費合作社印製 2 10 220 230 2 40 249 25 1 259 260 1-3 η ~通反相儲存平行第三第二道M0S電晶體器區段儲存單位（或暫存器）電晶體 Ρ-通道M0S電晶體電源充電賁料輸出電路電路傳輸電路 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅^事項再填寫本頁) -^3235 A7 _B7 五、發明說明（16) 270 重設電路 300 或閘 400 P _ 通道 M0S 場效電晶體 DQ 輸出端 PN T i1-3 指標器輸入導 m PKTol-3 指標器輸出導線 R WD 讀取 -寫人- 驅動匯流排 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS>A4規格<210 X 297公釐）

Claims

rQ 8 〇0 88 AaCD 經濟部智慧財產局員工消費合作社印製六、申請專利範圍 1 . 一種電路，包括：一儲存電路，係在已設定這種儲存電路之後用來儲存資料的；一輸出電路，係能回應輸出閃光脈波Μ便使所儲存資料耦合到輸出端上；Μ及一重設電路，係用來重設儲存電路Μ回應輸出閃光脈波的尾隨邊緣。 2 . —種電路，包括：一儲存電路，係在已對這種電路的節點充電之後用來儲存資料的；一輸出電路，係能回應輸出閃光脈波Κ便使所儲存的資料耦合到輸出端上以回應使輸出閃光脈波動作中的程序；Μ及一重設電路，係用來重設節點以回應偵測到輸出閃光脈波的尾随邊緣的狀態。 3 . —種電路，包括：一充電電路，係能回應輸人閃光脈波而將初始電荷到節點上；一資料傳輸電路，係能回應輸入資料和輸入閃光脈波而將輸人資料傳輸到節點上；一輸出電路，係能回應輸出閃光脈波Κ便使節點上的資料耦合到輸出端上並用來對節點充電Μ回應輸出閃光脈波。 4 .如申請專利範圍第3項之電路，其中該輸出電路會發 -1 9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） --------------1·-------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 Ur, 4 AS Β8 C8 D8 六、申請專利範圍起使節點上的資料耦合到輸出端上的作用以回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上Μ回應輸出閃光脈波的尾隨邊緣。 5 . —種電路，包括：一充電電路，係能回應輸入閃光脈波而將初始電荷到節點上；一資料傳輸電路，係能回應輸入資料和輸入閃光脈波而將輸入資料傳輸到節點上；一閂鎖電路，係用來將電荷櫧存到節點上；一輸出電路，係能回應輸出閃光脈波以便使閂鎖資料耦合到輸出端上並用來對節點充電以回應輸出閃光脈波。 6 .如申請專利範圍第5項之電路，其中該輸出電路會發起使閂鎖賁料耦合到輸出端上的作用Μ回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上Μ回應輸出閃光脈波的尾隨邊緣。 7 . —種電路，包括：一充電電路，包括一第一電晶體，而這個電晶體中含有一用來耦合到電源上的第一源極/汲極電極Μ及一用来連接到陽極的第二源極/汲極電極，這個充電電路會使電源耦合到節點上以便在節點上放置初始電荷；一資料傳送電路，其中包括一第二電晶體，而這個電晶體含有用來耦合到輸入閃光脈波上的閘極、連接本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ n n „r I n I ϋ ϋ ϋ ' H ϋ n ϋ ϋ ϋ )έι1 ^1 ϋ ϋ Er H ϋ ^1 I n fa (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 rvo B8 C8 D8 經濟部智慧財產局員工消費合作杜印製人將上出發出輸含且產中及電電個接人將輸便點輸會輸應包緣上體以充始這連輸便 -W 節應路應回路邊極晶極個初而、一：^ 應，使回電回以電隨閘電電這置，極應，回極便 K 出以上出尾的個極，放體閘回極能電以電輸用點輸的體。這汲極上晶的能電及搔波充該作節該波晶緣而 \ 電點電上及極以汲脈點中的到中脈電邊，極極節二波以汲、/光節其上合其光一隨體源汲在第脈、\ 極極閃對，端耦，閃第尾晶一 \ 便 I 光極極電源出來路出荷路出在的電第極 Μ 括閃電源極二輸用電輸電電輸會到一的源上包人極二1-汲第；應並之到使。之測器測第上二點中輸汲第-2 \的上回上項含¾緣項偵測偵一源第節其到 \ 的極波點能端 7耦緣邊8 以偵個.·括電的到，合極波源脈節係出第料邊隨第器緣這括包到極合路耦源脈一光到，輸圍資導尾圍測邊應包 -合陽耦電來一光第閃輸路到範的引的範偵隨回，路耦到源送用第閃的入傳電合。利上的波利緣尾M路電來接電傳有的人上輸料出耦波專點波脈專邊種號電電用連使料含上輸點和資輸料脈請節脈光請 _這信種充一來會資體點和節料入一資光申使光閃申尾中一一一有用路.，一晶節料 ί 資輸的Ρ4如起閃出如一其生 · 含一電荷電到實 -----------------------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A<1規格（210x297公釐）經濟部智慧財產局員工消費合作杜印製， ,A8 > B8 C8 D8 六、申請專利範圍輸入資料傳輸到節點上；一閂鎖電路，係用來將電荷儲存到節點上；一輸出電路，係能回應輸出閃光脈波以便使節點上的資料耦合到輸出端上並用來對節點充電κ回應輸出閃光脈波。 1 1 .如申請專利範圍第1 0項之電路，其中該輸出電路會發起使儲存於節點上的資料耦合到輸出端上的作用以回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上 Μ回應輸出閃光赈波的尾隨邊緣。 12. 如申請專利範圍第11項之電路，其中該輸出電路包含一尾隨邊緣偵測器以偵測輸出閃光脈波的尾隨邊緣且其中這種尾隨邊緣偵測器會在第一電晶體的閘極上產生一信號Κ回應這個偵測到的尾隨邊緣。 13. —種電路，包括：一充電電路，包括一第一電晶體，而這個電晶體中含有一用來耦合到電源上的第一源極/汲極電極Μ及一用來連接到陽極的第二源極/汲極電極，這個充電電路會使電源耦合到節點上Κ便在節點上放置初始電荷；一資料傳送電路，包括一第二電晶體，而這個電晶體含有用來耦合到輸入閃光脈波上的閘極、連接到節點上的第一源極/汲極電極、Κ及能回應一輸入資料和輸人閃光脈波的第二源極/汲極電極，Κ便將輸人資料傳輸到節點上；本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I [ tr -- I t— I I I n I I - I [ 1 I ϋ 一-口，t ϋ I ϋ I I I—' 1 I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A8 B8 C8 D8 、申請專利範圍一輸出電路，包括一延遲電路是能回應輸出閃光脈波而對節點充電Μ回應輸出閃光脈波，並用來使節點上的資料耦合到輸出端上Κ回應這個輸出閃光脈波。 1 4 .如申請專利範圍第1 3項之電路，其中該輸出電路會發起使節點上的資料耦含到輸出端上的作用Μ回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上Μ回應輸出閃光脈波的尾隨邊緣。 15.如申請專利範圍第14項之電路，其中該輸出電路會發起使儲存於節點上的資料耦合到輸出端上的作用以回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上以回應輸出閃光脈波的尾隨邊緣。 1 6 .如申請專利範圍第丨5項之電路，其中該輸出電路包含一尾隨邊緣偵測器Μ偵測輸出閃光脈波的尾隨邊緣且其中這種尾隨邊緣偵測器會在第一電晶體的閘極上產生一信號Μ回應這個偵測到的尾随邊緣。 1 7 . —種電路，包括：一充電電路，包括一第一電晶體，而這個電晶體中含有一用來耦合到電源上的第一源極/汲極電極Μ及一用來連接到陽極的第二源極/汲極電極，這個充電電路會使電源耦合到節點上Κ便在節點上放置初始電荷；一資料傳送電路，其中包括一第二電晶體，而這個電晶體含有用來耦合到輸人閃光脈波上的閘極、連接到節點上的第一源極/汲極電極、Κ及能回應一輸入 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） J --------士久·-------訂·----------η (請先閱讀背&之注意事項再填寫本頁) Λ5923〇 A8 B8 C8 D8 申請專利範圍資料和輸人閃光脈波的第二源極/汲極電極，κ便將輸入資料傳輸到節點上； (請先閱讀背面之注意事項再填寫本頁) 一閂鎖電路，係用來將電荷儲存到節點上；一輸出電路，包括一延遲電路是能回應輸出閃光脈波而對節點充電以回應輸出閃光脈波，並用來使閂鎖資料锶合到輪出端上以回應這個輸出閃光脈波。 1 8 .如申請專利範圍第1 7項之電路，其中該輸出電路會發起使閂鎖資料耦合到輸出端上的作用以回應輸出閃光脈波的引導邊緣並使電荷耦合到節點上K回應輸出閃光脈波的尾隨邊緣。 1 9 .如申請專利範圍第1 8項之電路，其中該輸出電路包含一尾隨邊緣偵測器Μ偵測輸出閃光脈波的尾隨邊緣且其中這種尾隨邊緣偵測器會在第一電晶體的閘極上產生一信號Μ回應這個偵測到的尾隨邊緣。 2 0 . —種系統，包括：一驅動器，係由輸人邏輯信號饋給而用來產生一輸出邏輯信號，這個輸出邏輯信號具有相當低的電壓振幅；以及經濟部智慧財產局員工消費合作社印製一儲存暫存器，這個暫存器能回應一具有相當大電壓振幅的閃光脈波而儲存該輸出邏輯信號Μ回應這個閃光脈波。 2 1 .如申請專利範圍第2 0項之系統，其中該儲存暫存器包含一電荷儲存節點且其中該電荷儲存節點是透過一對電晶體而耦合到一參考電位上，這對電晶體之一是 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

C8 D8 六、申請專利範圍連接到節點上且具有一用來耦合到閃光脈波上的閘極另一電晶體是耦合於第一電晶體與參考電位之間，這個第二電晶體具有一由驅動器輸出邏輯信號饋給的閘極。 2 2 .如申請專利範圍第2 1項之系統，其中該對電晶體都是N Μ 0 S電晶體。 2 3.如申請專利範圍第2〗項之糸統，其中該第一電晶體具有相當高的臨限位準而該第二電晶體具有相當低的臨限位準。 2 4 .如申請專利範圍第2 3項之系統，其中該驅動器包含一 HHOS電晶體Μ便將輸出邏輯信號_給到該儲存暫存器h該第二電晶體的閘極上。 2 5 .如申請專利範園第2 4項之糸統，其中該儲存暫存器是一 F丨F 0儲存暫存器。 ϋ ϋ ! ϋ ϋ I I I I ϋ I'^-*χ ^1 I H ϋ ϋ ϋ )-nJI ϋ ϋ ϋ ϋ ^1 ^1 I— I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐）