Λ： 經 濟 部 智 慧 財 產 局 消 費 合 it 社 五、發明說明（1 [發明背景】 1、 發明領域 本發明係關於PLL電路（鎖相迪玫、 ^ 伯坦路），且尤甚者係關於 一種當所考量之裝置在供應電源之接+ <後或從待機狀態或休眠 狀態下釋放之後進入可操作狀態時， J允許其快速復原至 所鎖扣的目標頻率之鎖相迴路=> 2、 背景技藝 在如視覺裝置、音頻裝置、及電信裝置等包含有最新 的紀錄和重製裝置之各種電子裝置令，做為參考時序之時 序時脈係用於如訊號解調、訊號傳輪、訊號㈣、同Μ 測和同#分離等訊號處理中。為了產生此時序時脈所以使 用PLL電路。再者，此PLL電路通常用於為所考量之系統 產生主時脈。 在前文中所提及之各種裝置令，當對其之操作是不需 要或不需使用此裝置時，位於其_之用於cpu*MpU2 控制器通常是處於待機狀態或休眠狀態以便可節省電力消 耗。因此，PLL電路同樣此時亦是處於待機狀態或休眠狀 態。 再者，對如PHS和攜帶式電話等需要按鍵操作之各種 攜帶式電子裝置而[在電源開始之後需要能夠立刻進入 3丁操作狀態：因此，介於電源開啟和其後的按鍵操作間之 時間間隔是很短的：所以，用於此種電子裝置之Μ電路 需要在所考量裝置進八可操作狀態時快速復原至所鏔扣之 目標頻率。
規格cm' 5 Η 490 (請先閱讀背面之;ΐ意事項庳填窩參頁) —-裝 -n n n n tr —tr----- 線------- 經濟部智慧財產局員工消費合作社印製 457777 at B7 五、發明說明（2 ) 因此，為了使PLL電路在電源開啟之後或從待機狀態 或休眠狀態釋放之後能夠在很短的時問内復原所鎖扣之目 標頻率，且為了使PLL電路產生穩定頻率之時脈，則在傳 統上通常提供昇壓電路。通常將此種昇壓電路設計成可操 作整合在PLL電路中之VCO(電壓控制振當電路）使其控制 電壓快速增加至所鎖扣頻率之控制電壓（目標電壓）。當控 制電壓達到目標電壓時，關斷且停止昇壓電路之操作。 第4(a)和4(b)圖所顯示的是用於說明當PLL電路致動 時，整合在PLL電路中之VCO如何直到控制電壓復原目 標頻率之特性圖》其中縱軸表示VCO之輸入電壓（控制電 壓）且Vob為目標電壓，而橫轴則表示時間t。 第4(a)圖係顯示未提供昇壓電路之例子，且可看出此 PLL電路需要較長的時間以便在開啟所考慮裝置之電源後 或從待機狀態或休眠狀態釋放之後復原穩定的鑌扣頻率。 再者，VCO之控制電壓係對應於PLL電路之振盪頻率。 第4(b)圖係顯示設有昇壓電路之傳統pll電路的特性 圖’在此PLL電路中’因為在供應電源之後或從待機狀態 或休眠狀態下釋放之後控制電壓快速增加至目標電壓 Vob，所以在PLL電路之振盪頻率產生超越量（〇versh〇〇ting) 和低越量（undershooting)，以至於出現所謂的指數響應特 性。因此’在振盪頻率上產生阻尼振盪，所以需花費特定 時間使此特性穩定下來》再者’在此圖中tl表示關斷昇壓 電路之時間。 [發明概論] 裝--------訂---------衆 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 2 311490 B7 B7 經濟部智慧財產局員工消費合作社，5-¾ 五、發明說明（3 ) 本發明之目的係用於解決此傳統的問題’且當所考慮 裝置在供應電源之後或從待機狀態或休眠狀態下釋放之後 進入可操作狀態時提供可允許其快速復原至所鎖扣目標頻 率之PLL電路。 依據本發明之可達成上述目的之PLL電路，其特性為 此PLL電路包含有電壓控制振盪電路（VCO)、相位比較電 路、振盪電路和昇壓電路，其中相位比較電路從PLL電路 外部接故時脈並比較電壓控制振盪電路（VC〇）之輸出訊號 和所接收時脈之相位；振盪電路藉由PLL迴路依據相位比 較電路之比較結果產生電壓控制振盪電路（VCO)用之控 制電壓异產生鎖扣至時脈頻率之特定頻率之輸出訊號；和 昇壓電路接收時脈和輪出訊號、應用於PLL迴路或導致 PLL迴路產生訊號，此訊號係反應於當假設輸出訊號之頻 率為下限值或低於包含有關於其特定頻率之特定範圍時， 可使控制電壓在特定頻率時朝振盪方向位移，及反應於當 假設輪出訊號之頻率為上限值或大於特定範圍時且當特定 頻率是位於特定範圍内而中斷用於PLL迴路之活動時，亦 可導致控制電壓在特定頻率時沿著振盪方向位移，因此可 抑制在PLL電路啟動時所引起之輸出訊號的頻率阻尼振 盞3 如前文中已說明的’在本發明中.釺對此用於表示在 [)u.迴路中之振盪電路之目標頻率的特定接 j订义娠盪頻率，事先 將下限值和上限值設定成是位於包含有此Μ 一 3 ’此特定振盪頻率之 特定範圍内 '且應用於此P L L迴路或導& D 5 .^双丨U.迴路產生 (請先閱讀背面之注意事項再填寫本頁) ——裝 0 11- ti H I 丨 ---- —訂----- 線------- 川柳 457777
濟 部 智 慧 財 產 局 消 費 合 ί; 社 印 五、發明說明（4 訊號’此訊號係反應於當假設輸出訊號之頻率為下限值或 低於包括與此特定頻率相關之特定範圍時可使控制電壓在 特定頻率時朝振m方向位移，及反應於當假設輸出訊號之 頻率為上限值或大於特定範圍時，亦可導致控制電壓在特 定頻率時沿著振盪方向位移。 將要抑制之特定範圍設定為小於從在振盪頻率中之阻 尼振盪之第一最上側至第一最下側的變動範圍，其令此振 盪頻率是上下變動直到其鎖扣至vco之振盪頻率。再者， 當振盪頻率是位於由上下極限值所定義之範圍内時’昇壓 電路將處於對在PLL電路中之振盪電路無作用之狀態。因 此，在fLL電路中之振盪電路係根據由外側所提供之時脈 頻率在自迴路操作下位移進入穩定的鎖扣狀態。 在本發明中’可使用由昇壓電路所產生之較大控制電 流值，因此，就算在PLL振盪電路中流動具有大電流值之 控制電流’因為在相關裝置供應電源之後或從待機狀態或 休眠狀態下釋放之後，PLL電路與目標頻率有關之上下振 動頻率耗圍是受最高極限頻率和最低極限頻率之限制，所 以亦可將其限制在小於無限制時之原始振盪頻率的阻尼振 蓋範圍。因此’可將振盪頻率鎖扣至由外側所提供之時脈 頻率所需時間降低至小於在傳統PLL電路中由昇壓電路所 獲得之時間。 因此’依據本發明之PLL電路在供應有關裝置電源之 後或從待機狀態或休眠狀態下釋放之後可藉由PLL迴路快 速將控制電壓移向目標頻率之控制電壓，因此，將導致PLL ： 泰紙張尺錢中國圉家標準（CNS〉A4規格（21G X 297公爱） 4 311490 (請先閱讀背面之注意事項再填寫本頁)
A 五、發明說明（5 ) 振蘯電路在穩定的鎖扣狀態下快速振盪。 再者’在本發明中，藉由在可允許由外部設定所鎖扣 振盡頻率之PLL振盪電路中提供可程式除頻器，可輕易產 生可滿足使用目的之最佳化昇壓狀態β藉由此供應，可選 擇用於每個產品或每個將使用設備之適當振盪頻率，因 此’可準備最適當的PLL電路。將在下文中說明的下列實 施例為這些範例中的一些。 [圖式之簡要說明] 第1圖係顯示應用依據本發明之PLL電路之實施例的 電路圖； 第.2圖係顯示用於說明直到其控制電壓鎖扣至其目標 頻率時，VCO控制電壓之特性圖： 第3圖係顯示用於說明依據本發日月之實施例中另一個 昇壓電路之具體電路圖；和 第4(a)和（b)圖係顯示用於說明在傳統pLL電路令直 到其控制電壓鎖扣至其目標頻率 所千崎，VCO控制電壓之特性 圖0 裝--------訂---------線 {請先閱讀背面之江意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 [元件符號說明] 1 振盪電路 3 1/n除頻器 4a,17，170 反相器 6 低通濾波器 8a，8Mc，8d，8e，8f 輸入端 ! 〇 鎖相迴路 2 4 7 5 b 電壓控制振盪電路 相位比較電路 充電幫浦 Ι/m除頻器 9,5c，A，B輪出端 1 1 昇壓電路 .¾ ......—〜
3IU9U 經濟部智慧財產局員工消費合作社印製 457777 Α7 ______ Β7 五、發明說明（6 ) 12 時脈產生電路 12a,12b可程式計數器 13，130，140解碼器 M 比較電路 15a,15b,150a,150b 位元移位器 16a,16b,160a,160b 解碼器及栓鎖電路 20 控制器 120a, 120b計數器 161，162，164，165AND閘163,166D型正反器 D 數據端 E 致能端 [最佳實施例之詳細說明] 第1囷中之PLL電路1〇是以plL迴路形式所形成之 振盡電路1(在下文中將其稱為PLL振盪電路）和昇壓電路 11所構·成的，PLL電路1〇接收來自參考時脈產生電路η 之參考時脈CLK(下文中稱為時脈CLK)，且在供應電源之 後利用由控制器20所輸出之各種設定值（將在稍後說明之） 而設定之。 PLL振盪電路1為振盪電路，其在輸入端8從參考時 脈產生電路12接收時脈CLK，將所接收到之脈衝訊號與 自耦振盪訊號之相位相比較，且當鎖扣至此頻率時振盪， 並在PLL振盪電路1中設有電壓控制振盪電路（Vc〇)2、1/n 除頻器3、相位比較電路4、充電幫浦5、低通濾波器（LPF)6 和Ι/m除頻器7。VCO 2之輸出是由輸出端9輸出做為系 統時脈或時序時脈。 在此，舉例而言’ VCO 2為由環形振盪器構成的，其 中在奇數級之反相器是串聯連接的且此串聯連接之輸出則 迴授至其輸入端，利用從LPF 6所獲得之用於控制VCO 2 *裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用_國國家標準（CNS)A4規格C 297公楚) 6 311490 B7 五、發明說明（7 ) 振盪頻率之控制電壓Vs做為用於各反相器的電源電壓， 且經由控制此電壓可控制VCO之振盪頻率a 控制在PLL電路i中之控制電壓Vs的頻率以便可與 參考時脈產生電路之時脈CLK之頻率或將時脈頻率乘 上特定係數後所決定之頻率相吻合。也就是說在電 路1中，VC0 2之輸出（時脈CL)在經由]/n除頻器3而除 以π之後是輸入至相位比較電路4之二個輸入端之其中一 個輸入端，而輸入至另一個輸入端的是經由1/m除頻器7 除以m之後的時脈CLK，並在此對其相關相位進行比較。 1/n除頻器3和l/m除頻器7分別由nadic計數器和 m adic計數器所構成，換句話說，其最大計數值亦即“π 數π和m是藉由從控制器20輸入至輪入端8&和讣之數 據而設定或更改的。控制器20藉由改變1/n除頻器3和 Wtn除頻器7之分割值而更改由pll電路1〇所產生之時 脈CL之頻率。因此，在此可進行振盪頻率之規劃。 相位比較電路4經由反相器4a將向上充電訊號cu傳 送至充電幫浦5且導通在充電幫潘電路5a(做為推挽電路） 之電流放電側之P通道MOS電晶體Q〗，此訊號cu在對 應於在VCO 2側從時脈CLK之上升邊緣至輸入訊號之上 升邊緣間的相位差期間是處於高位準（下文中簡稱 Η ” 在此情況下.位於電流吸收側之n通道μ 〇 s電 晶體Q2是關斷的·因為假設向下放電訊號cd為低位準（下 文中簡稱為·'【-’ ）a再者*相位比較電路4將向下放電訊
號13傳送至充電幫浦電路5 a且導通在電流吸收側之μ； 〇 S ^紙ϋΛ通用々遇囷莩標:弟乂.:) a (請先^讀背面之注意事項再填寫本頁) 裝--------訂----- 線— 經濟部智慧財產局員工消費合作社印.¾ V! 14^； 經濟邬智慧財產局員工消曹合作社印製 • 457 777 A7 B7 五、發明說明（8 ) 電晶體Q2，此訊號CD對應於在VCO 2這端從輸入訊號之 上升邊緣至時脈CLK之上升邊緣的相位差期間是處於高 位準。在此情況下，其MOS電晶體Q1是關斷的，因為假 設其向上充電訊號CU為“L” 。 充電幫浦5的這些輸出訊號是經由其輸出端5c而提供 給LPF 6以便使其平順而可便於形成用於VCO 2之控制電 壓Vs。換句話說，由LPF 6所產生之控制電壓Vs鎖扣VCO 2之振盪頻率所以可與時脈CLK之頻率或將上述頻率乘上 特定比率後所決定之頻率相吻合β在此，在充電幫浦5中 設有與充電幫浦電路5a並聯且連接至輸出端5c之另外一 個充電芦浦電路5b(做為推挽電路），此充電幫浦5b由P 通道MOS電晶體Q3和N通道MOS電晶體Q4所構成。 充電幫浦電路5b在裝置啟動的時候或從待機狀態或休眠 狀態下釋放之後是受昇壓電路11控制。 再者，當在供應相關裝置電源之後或從待機狀態或休 眠狀態下釋放之後’開始將操作電源供應給各電路並因而 啟動PLL電路，所以在此將不對其進行特殊說明。 現在’在充電幫浦電路5b中之MOS電晶體q3和q4 之額定電流判定為大於MOS電晶體Q1和Q2的電流，且 將充電幫浦電路5b之電流驅動能力設定為較充電幫浦電 路5a的大。 如第1圖中所顯示，昇壓電路11是由可程式計數器 12a和12b、解碼器13、比較電路14、位元移位器15a和 15b和解碼器及栓鎖電路16a和16b所構成的。 ΓΓ -裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格297公釐） 8 311490 經濟部智慧財產局員工消費合作社印装 A： _____B7____ 五、發明說明（9 ) 可程式計數器12a為W adic計數器，此wodic計數 器接收時脈CLK且當電源啟動時經由輸入端8c接收來自 控制器20之設定值w，計數所設定之W個時脈CLK並重 複之。由計數器12a和解碼器13可構成將時脈CLK分隔 成1/W之除頻器電路。解碼器13以j位元並列方式接收可 程式計數器12a之計數值的各位元，且當計數值假定為 和‘1’時分別執行解碼，也就是說，當計數值假設 為時，解碼器13輸出其解碼輸出至位元移位器15a 和15b之致能端E。再者，當計數值假設為‘1’時，解碼 器13輸出其解碼輸出至可程式計數器121?之重置端R以 便重置车可程式計數器12b中之計數值。 可程式計數器12b為X adic計數器，接收VCO 2之 時脈CL ’且當供應電源之後經由輸入端從控制器20 接收設定值X’計數在X範圍内之時脈CL並重複之》在 W個時脈CLK期間後重置計數值。於此，可程式計數器 [2b為一電路用於計數PLL振盪電路1在w個時脈CLK 期間產生幾個時脈CL。因此，此計數值係顯示在w個時 脈CLK期間已計數多少個時脈cl，其相當於VCO 2之振 盪頻率且假設其相同。將代表vc〇 2振盪頻率之值輸出至 |比較電路14’且比較電路14將在事先設定之vco 2振盪 i頻率之上限值和下限值與代表vc〇 2振盪頻率之值相比 較= | 比較電路丨4為數值比較電路.比較電路14在供應電 k源之後經由輸八端8e和8f從控制器2〇接收上限設定值γ 太", 用卡國阈家標ϊ ----—---— mm (請先閱讀背面之注意事項再填寫本頁) --裝 經濟部智慧財產局員工消費合作社印*'1取 457 7 7 7 A7 B7 五、發明說明（1G ) 和下限設定值Z’且以k位元並列方式接收可程式計數器 12b之值，且偵測是否所接收到之值大於上限設定值γ或 低於下限設定值Z。與上限設定值Y和下限設定值z的這 些比較，相對應於VC02振盪頻率與特定值之比較，且上 限設定值Y和下限設定值Z分別對應於來自目標頻率在特 定範圍内之向後和向前頻率。因此，當可程式計數器12b 之值大於上限設定值Y時，其意味著目前的控制電壓Vs 較目標電壓值Vob高特定值’且當可程式計數器12b小於 下限設定值Z時，其意味著目前的控制電壓Vs較目標電 壓值Vob小特定值。 再考，在此為由上限設定值Y和下限設定值Z所決定 之範圍選擇一較小之值，其小於由振盡頻率之（參考第4(b) 圖）第一最上側和最下側阻尼振盪所定義之變動範圍，振盪 頻率沿著目標頻率上下變動至少直到VCO 2之時脈CL之 頻率鎖扣住。 因此，當可程式計數器12b之值大於上限設定值Y 時，比較電路14在其輪出端B產生充電幫浦電路5b之N 通道側驅動用之位元訊號（Lact)= “ Γ ，且在輸出端A產 生其P通道側驅動用之位元訊號（Hact)= “ 0” 。相反地， 當可程式計數器12b之值小於下限設定值Z時，比較電路 14在輸出端A產生P通道側驅動用之位元訊號（Hact)= “ 1 ’’，且在其輸出端B產生充電幫浦5b之N通道側驅動 用之位元訊號（Lact)= “0” 。 當可程式計數器12b之值位於在上限設定值Y和下限 -------------Μ,--------訂，"--------線 {請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 10 311490 Λ7 B7 五、發明說明（11 ) 設定值Z之間的範圍内時，比較電路14在輸出端A和B 之輸出均為。 再者’於此之位元“ r意味著驅動，而位元“〇”意 味著驅動終止。 現在’因為比較電路14將可程式計數器丨2b之計數值 與上限設定值Y和下限設定值Z比較，當計數值較小時， 總是會產生P通道側驅動用之位元訊號“ Γ所以此比較 僅當位元移位器15a和15b所接收到之解碼器13輸出是用 於解碼可程式計數器12a之計數值“0”時才變得有效，除 此之外比較結果是無效的，將在稍後說明之。 現f，所設之位元移位器1 5a和1 5b係分別用於對抗 雜音之電路，且舉例而言’是由表示特定數字之數級移位 暫存器所構成的。因此’當用於充電幫浦5 b之p通道側 和N通道側驅動之位元訊號“ 1 ”連續特定次數(數字a) 時’則產生真正的驅動位元。 位π移位器15a在數據端〇從比較電路14之輸出端八 接收訊號Hact、在致鉋端£接收解碼器13計數值“〇”之 輸出，且更在時脈輸入端ck接收時脈CLK，且將表示比 較結果訊號HaCt之值1，和‘〇，設定為與時脈CLK同 步 〇 再者.位元移位器I5b在數據端D從比較電路丨4之 輸出端B接收訊號Lact、Λ〜， 在致此端£接收解碼器丨3計數 值之輸出.且更在時脈輸人端 將表示比較結果訊號Laci之值 丨 (靖先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財彦局員工消費合作社巧装 d接收時脈CLK 且 和 ' 0 ’ 設定為與時 —裝--------訂---------線------ >11490 457777 A7 ____B7 五、發明說明（12 ) 脈CLK同步。因此，當在位元移位器153和1515之致能端 Ε有訊號輸入時，比較電路14之比較結果變為有效，且此 (請先間讀背面之注意事項再填寫本頁> 時的比較結果之值是與時脈CLK同步輸入至位元移位器 15a 和 15b 。 再者’因為在時脈CLK頻率的每一個分割率w均執 行在位元移位器1 5a和15b上之數據（一位元）設定，所以 將根據時脈CLK頻率而決定其級數，且選擇方式為在供應 電源時或從待機狀態或休眠狀態下釋放之後復原時，其級 數不會影響其快速操作》 因此’當一段的“1”（代表位元移位器15a和15b之 級數）總,共持績axW個時脈CLK時，解碼器及栓鎖電路 16b產生用於N通道側驅動之實際位元訊號n，且解碼器 及栓鎖電路16a產生用於P通道側驅動之位元訊號ρβ再 者’當一段的“ 0”總共持績a X W個時脈CLK時，解碼 器及栓鎖電路16b中斷用於N通道側驅動之實際位元訊號 Ν’且解碼器及栓鎖電路16a中斷用於p通道側驅動之位 元訊號P。 經-部智毯財產局員工消費合作社印製 換句話說，當在位元移位器15a和15b中任何移位暫 存器中之所有數字變成為“1”時’解碼器及栓鎖電路l6a 和16b分別從位元移位器15a或位元移位器1讣並聯接收 所有位元均變成為“ r之各數字位元，且當偵測到所有位 元均為‘‘ 1 ’’之狀況和栓鎖此訊號後，將用於N通道側驅 動之實際位元訊號N或用於p通道側驅動之實際位元訊號 P變為‘ Η ，此“ Η”持續產生直到下一個栓鎖時間。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 311490 Λ： ----- —~ _____Β7_______ 五、發明說明（13 ) 另一方面’當在位元移位器15a和15b中任一移位暫 存器中之所有數字均變成為“0”時，各解碣器及栓鏔電路 16a和16b分別偵測所有位元“丨’，之狀況，且致使此訊號 栓鎖，將用於N通道側駆動之實際位元訊號N或用於p通 道側驅動之實際位元訊號p變為“ L ”以便分別中斷其驅 動。 再者’在此狀況下，將訊號‘1’和‘0，輸出至充電 幫浦5b做為訊號“η”和“ L” 。 因此’當解碼器及栓鎖電路1以之輸出為，將 “L”經由反相器17提供給p通道m〇S電晶體Q3之閘極 以便導埤此電晶體時’且當解碼器及栓鎖電路16a之輸出 為“L”時’將“H”提供給p通道MOS電晶體Q3以便關 斷此電晶體。另一方面，當解碼器及栓鎖電路16b之輸出 為“ H”時’將“ H”提供給N通道MOS電晶體Q4以便 導通此電晶體，且當解碼器及栓鎖電路16b之輸出為“L” 時’將“ L”提供給N通道MOS電晶體Q4以便關斷此電 晶體。 再者，解碼器及栓鎖電路16a和丨6b之栓鎖時序當在 時脈端（栓鎖端）ck接收時脈CLK時是受時脈CLK同步影 響。 現在，將解釋此電路之整體操作 因為p I丄電路1 0 通常是利用電源所提供之電力而致動的和啟動的'當提供 來自電源之電力且使PLL電路丨〇進入操作狀態時，在供 應電源之後從控制器2 0輸設定值W和X及上下限設定 n I »>!»* Μ»ι· — I _ 1 … 薩 H 丨—' (請先閱讀背面之注意事項再填寫本頁} -裝--------訂---------線------- 經濟部智慧財產局員工消費合作杜.-0::,¾ MU90 經濟部智慧財產局員工消費合作社印製 457777 A7 ------B7 五、發明說明（14 ) 值Y和Z。 再者’在提供電源之後及從待機狀態或休眠狀態下釋 放後裝置進入操作狀態時，PLL電路10均執行相同的操 作。因此’下文中之說明將針對從待機狀態或休眠狀態下 釋放之後的操作狀態’其包含在提供電源之後的操作狀態 中。可是’當裝置從待機狀態或休眠狀態下釋放後復原時， 不須要再次從控制器20輸出設定值w和X及上下限設定 值Y和Z。 在啟動後之早期階段，因為VCO 2之頻率較目標頻率 低很多’且小於下限設定值Z。因此，比較電路14在時脈 頻率之，個分割率W中持績產生代表比較結果之有效輪 出’在輪出端A之用於充電幫浦5b之P通道側駆動之位 元訊號“ 1”（Hact= “1”）和在輸出端B之用於N通道側 堪動之位元訊號“80”（Lact= “0”）。因此，當將解碼器 及栓鎖電路16a之輸出變成“H”時，可經由反相器17將 P通道MOS電晶體Q3導通。另一方面，將解碼器及栓鎖 電路16b之輪出變成“L”時，可將N通道MOS電晶體 Q4關斷。因此，控制電壓Vs快速朝目標頻率之控制電壓 Vob上升，此為如第2圖令所顯示早期控制電壓Vs之特 性。 當然，因為在充電幫浦5a中之P通道MOS電晶體Q1 因應相位比較電路4之比較结果在此時亦是導通的，所以 此二充電電流均流向LPF 6。可是，如先前所描述的，因 為所測定之電晶體Q3的電流驅動能力大於電晶體Q1的， -----裝--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X297公釐） 14 311490 Λ7 Β7 五、發明說明（15 ) 所以控制電壓之增加主要是受MOS電晶體Q3之ON操作 控制。 再者’當超過上限設定值γ時，比較電路14在時脈 CLK之頻率的每個分割率w中持續在輸出端8產生做為 有效輸出之用於充電幫浦5b之N通道側驅動之位元訊號 1 (Lact= P )，且在輸出端Λ之用於P通道側驅動 之位元讯號〇’，（Hact= “0”）。因此，在此狀況下，當將 解碼器及栓鎖電路l6b之輸出變成“H”時，可將N通道 MOS電晶體Q4導通。另一方面’將解碼器及检鎖電路i6a 之輸出變成“L”時，可經由反相器〗7將P通道M〇s電 晶想關斷。因此，控制電壓Vs可快速下降。此時，很 可能因為在充電幫浦5a中之N通道MOS電晶體Q2亦因 應相位比較電路4之相位比較結果而導通，所以此二充電 電流均流向LPF 6。可是’因為電晶體Q4的電流驅動能力 大於電晶體Q 2的，所以有關吸收電流之吸收主要是受 MOS電晶體Q4之操作支配。 因此’不管相位比較電路4比較此二時脈之相位比較 結果為何或其他的比較結果為何，經由比較電路1 4之強制 性操作而非上述電晶體Q3和Q4之導通/關斷操作及依據 其電流值，可強迫控制電壓Vs在上限和下限設定值γ和Z 之間移動或一但移動可快速將控制電壓V s設定在上限和 下限設定值Y和Z之間= 當控制電壓Vs落入在上限和下限設定值Y和Z間之 範圍内時1假設在比較電路丨.4之兩個輸出端A和b之輸 *«·----------- 「II - I _ , ___________ ,丨 丨··______——i (請先閱讀背面之.;*意事項再填寫本頁) --------- 經濟部智慧財產局員工消費合作社印s -線----- 川柳 ft57777
五、發明說明（16 ) 經 濟 智 慧 財 產 局 消 費 合 作 社 印 製 出為〇 ’且將解瑪器及栓鎖電路16a和16b的兩個輸出 變為“L” ’因而可將電晶體q3和q4關斷。因此，可停 止充電幫浦5b之操作。因此假設昇壓電路〗丨對pLL振盈 電路1而言為中斷狀態（關斷狀態），且與PLL振盪電路1 的關係為令斷的’則在因應相位比較電路4而操作之原本 獨立操作下可將PLL振盪電路1移至穩定的鎖扣狀態。 在此’昇塵電路11動作以便當其振盪頻率超過上限和 下限設定值Y和Z時可抑制或避免Pll振盪電路1之振盪 頻率（對應於控制電壓Vs)產生很大的超越量或低越量。再 者’當PLL振逢電路1之振盪頻率落入在上限和下限設定 值γ和z間之範圍内時’將中斷昇壓電路丨丨之操作，而 反應於由相位比較電路4比較兩個時脈之相位比較結果控 制控制電壓Vs。 因此’因為可在早期時避免如第4(b)圖所顯示之超越 量或低越量，所以在裝置供應電源之後或從待機狀態或休 眠狀態下釋放之後’可依據第2圖所顯示之特性快速地將 控制電壓Vs穩定在目標電壓Vob。所以可穩定由控制電壓 Vs所控制之PLL振盪電路i之振盪頻率。 又再者，當昇壓電路11關斷時，在圖中之時序^為 當控制電壓Vs(換句話說，振盪頻率）落入在上限和下限設 定值Y和Z間之範圍内時之時刻，時序t2表示振盪頻率 鎖扣至時脈CLK之頻率時之穩定狀態，且介於時序^和 時序t2間之期間為直到振盪頻率經由PLL振簠電路1本 身之操作而鎖扣和穩定之時間。 Η--裝·-------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度過用中國國家標準（CNS)A4規格（2]〇χ 297公釐） 16 311490 A： Β7 經濟邪智慧財產局員工消費合作钍印.製 五、發明說明（17 ) 第3圖係顯示用於說明依據本發明之實施例的另一個 昇壓電路之具趙電路圖。在此提供解碼器“Ο取代第1圖 中之比較電路14。再者，解碼器及栓鎖電路—和16b是 由簡單電路160a和16〇b所構成，每個均具有閉極電路和 正反器電路。又再者，最佳設定值是事先選擇的且將其設 定於各計數器中而非由控制器2〇設定各設定值W X Y，和 Z。除此之外，在第3圖實施例中與第丨圖中昇壓電路η 相對應之元件是由其相對應之參考數字各位元加個數字來 表示’因此將省略對其之說明。 4位元計數器12〇a係對應於可程式計數計Ua，且將 其汁數傳权疋為I6adic。亦即，在此設定值w為16。解 碼器130為對應於解碼器13之電路位元計數器120b 係對應於可程式計數計12b，且此計數器在其時脈端（^經 由緩衝器18從VC02接收時脈CL並計數此時脈cl，並 將其計數值設定為64 adic。因此，當假設時脈CLK之頻 率為40MHz時且VCO 2之頻率為80MHz時，此6位元計 數器120b在正常狀況下將從第1圖中之Pll振盪電路！ 之VC02在從開始至重置等一個週期内接枚32個時脈CL· 之時脈，且依據VCO 2之頻率變動，此6位元計數器12〇b 所能接收到之時脈值大約為32個時脈。因為其值大約為 32個時脈所以將3 5涵時脈設定為超過上限值設定之值 且解碼之，而將27個時脈設定為超過下限值設定之值且解 因為解碼器丨4 0相當於比較電路I 4且因應與上限和下 <請先閱讀背面之注意事項再填寫本頁) 裝----
訂-----I 線 5' 1490 經濟部智慧財產局員工消費合作社印製 457777 A7
五、發明說明（18 ) 限設定值相關之比較判斷而產生一個偵測值做為解碼訊 號》因此，解碼器140平行接收6位元計數器u〇b之各數 字位元且依據是否所接收之值低於特定值R(在本實施例 中，R=27)或高於特定值q(在本實施例令，Q = 35) ,當所接 收之值低於特定值R時解碼器140在其輸出端A產生 1且在其輪出端B產生“〇” 。再者，當所接收之值高 於特定值Q，解碼器140在其輸出端b產生“1”且在其 輸出端A產生。 再者，如先前所說明的’當所接收之值是介於27和 35之間時假設在輸出端a和B之輪出為“〇” 《又再者， 當裝置钤動時所選擇之R和Q值，小於在變動範圍内的那 些值’這些值可以是從VCO 2之阻尼振盪頻率（或其控制 電壓值）之第一上升側至下降側阻尼振盪之值。 解碼器140之各輸出係輸出至4位元移位器i5〇a和 150b之數據端D。4位元移位器150a和150b分別為4位 元移位暫存器且輸入其設定端E的是來自解碼器130之 “ 計數值偵測訊號，而輸入其時脈端ck的是時脈 CLK。 再者，當將電源提供給PLL電路10或當開始對其致 動時，從控制器20經由輸入端8g將重置訊號R輸入至4 位元計數器120a和4位元移位器150a和150b。將由解碼 器130因應"Γ計數值偵測而產生之解碼訊號輪入至6 位元計數器120 b之端R做為重置訊號β 解碼器及栓鎖電路160a是由4輸入AND閘161、負 I ------------訂---------*5^ (請先閱讀背面之注t事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 311490 經濟部智慧財產局員工消費合作杈匕": Λ： _______Β7__ 五、發明說明（19 ) 邏輯之4輸入AND閘162和D型正反器（下文中簡稱為正 反器）163所構成。解碼器及栓鎖電路i6〇b是由4輸入AND 閘164、負邏輯之4輸入AND閘165和正反器166所構成。 正反器163之Q輸出是連接至其本身之D端’且將q 輸出經由反相器170輸入充電幫浦電路5b中之電晶體q3 之閘極。正反器166之Q輸出是連接至其本身之D端，且 將Q輸出輸入充電幫浦電路5b中之電晶體Q4之閘極。 4輪入AND閘161和負邏輯之4輸入and閘162分 別接收4位元移位器150a之各數字輸出。當4位元移位器 l：>〇a之所有數字均變為‘1’時’ and閘ι61產生偵測訊 號，且唧用此偵測訊號將在正反器丨63令之數據‘丨，設定 為與時脈CLK同步，而當4位元移位器丨50a之所有數字 均變為0時’ AND閘162產生偵測訊號，且利用此偵 測訊號將正反器1 6 3重置。 4輪入AND閘164和負邏輯之4輸入AND閘165分 別接收4位元移位器15 0b之各數字輪出。當4位元移位器 150b之所有數字均變為‘丨’時，and閘1 64產生偵測訊 號，且利用此偵測訊號將在正反器1 6 6令之數據‘ Γ設定 為與時脈CLK同步’而當4位元移位器150b之所有數字 均變為’ 0’時’ AND閘165產生偵測訊號，且利用此偵 測訊號將正反器1 6 6重置。 因此，將正反器丨63之Q輸出之反相訊號提供給電晶 體之閘極且依據此訊號之“ H ，和“ L可導通或關 斷電晶體正反器丨6 6之輸出Q提供給電晶體Q 4之閘極， ------------ι _ ----------------- (請先間讀背面之-意事項再填寫本頁) 訂·--------，缘-- 經濟部智慧財產局員工消費合作社印製 457777 A7 B7 五、發明說明（2G ) 且依據其“Η”和“L”可導致電晶體Q4導通或關斷。再 者，在此狀況下，假如使用正反器163之泛輸出，則可不 必使用反相器17 0。 將省略對第3圖實施例之整體操作之說明，因為很明 顯地其與第1圖中實施例相同。 現在，在早期之起始狀態下，正反器163和166是在 重置的狀況下開始且假設為“0”，及當4位元移位器150a 和150b之所有個別數字均分別為“ 1”時，將正反器163 和166分別設定為“ 1” 。 如至今已說明過的，在本實施例中，藉由提供用於充
電幫浦5之充電幫浦電路5a和5b，使得控制電流是在PLL 迴路中產生’且當控制電壓Vs落在上限和下限設定值γ 和Z之間時，昇壓電路可自動分開，可是本發明並不是僅 限於此特定電路’而是可使用一電路，其可從VCO接收時 脈和振盪訊號及由外側提供訊號給PLL迴路，其中所提供 之訊號當振盪訊號之頻率在根據目標頻率（特定振盪頻率） 而設定之特定範圍内是小於下限設定值時會導致控制訊號 向特定振盪頻率移動’且當振盪訊號之頻率超過特定範圍 之上限值時亦會導致控制訊號向特定頻率移動，且是否此 振盪訊號之頻率落入此特定範圍係分開地偵測，所以可關 斷昇壓電路。 ----------:---裝--------訂---------線 (請先閱讀背面之主意事項再填寫本頁) 297公釐） 20 311490