TW446601B - Selective damascene chemical mechanical polishing - Google Patents

Selective damascene chemical mechanical polishing Download PDF

Info

Publication number
TW446601B
TW446601B TW089107791A TW89107791A TW446601B TW 446601 B TW446601 B TW 446601B TW 089107791 A TW089107791 A TW 089107791A TW 89107791 A TW89107791 A TW 89107791A TW 446601 B TW446601 B TW 446601B
Authority
TW
Taiwan
Prior art keywords
layer
polishing pad
barrier layer
semiconductor element
semiconductor
Prior art date
Application number
TW089107791A
Other languages
English (en)
Inventor
Rajeev Bajaj
Fred C Redeker
John M White
Shijian Li
Yutao Ma
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW446601B publication Critical patent/TW446601B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/34Accessories
    • B24B37/345Feeding, loading or unloading work specially adapted to lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00Other grinding machines or devices
    • B24B27/0023Other grinding machines or devices grinding machines with a plurality of working posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

446601 Α7 Β7 經濟部智慧財產局員工消費合作杜印製 五、發明說明( 發明領域: 本發明係與半導體之製造相關;更特定說來,本發 明係關於對一半導體晶圓的化學機械研磨。 發明背景: 積禮電路通常由沉積導電、半導電、絕緣及阻障材 料等等於一基材之上而形成,如形成於一經摻雜之矽晶 圓上。在製造一積體電路時,其中一種常用的技術稱為" 扣除金屬化(subtractive metallization),其係將一導電或 半導電層沉積於一基材之上,並將導電層蝕刻掉一部 伤,以形成導電的模型層。一阻障層通常用以將導電層 與半導電層隔開,以使基材不受導電材料的污染。在很 多狀況下,每一對相鄰的導電層由一絕緣層所隔離,其 中該絕緣層被加以圖案化,以使兩導電層間存在歐姆接 觸。 另一種常於積體電路製造中所使用的是”鑲嵌金屬 化"’其直接在半導體基材上形成一絕緣層,並對該絕緣 層蚀刻,以在該半導體基材之一部份上形成一開口,接 著沉積一阻障層於該絕緣層及該開口之上,最後再沉積 導電材料於該阻障層之上β該絕緣層的開口能讓該導電 廣及該半導體基材的一部份行歐姆接觸,該阻障盾則利 用該導電層而使該半導體基材不受污染。 半導體基材製造中所常碰到的一個問題是對導電層 蝕刻時會在半導體元件的表面上留下不佳的表面地勢, 第3頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐〉 (請先閲讀背面之迮意事項再填寫本頁) ΊΡ--------tr--------一 I------ 44660 1 A7 五、發明說明() 如此將不利於後績之製程。所以,大部份的半導體製造 過程中都包含有-或多道平坦化步驟,以將不佳的表面 地勢從半導體元件的表面處移除。 化學機械研磨(CMP)是一種非常常用的平坦化方 法。一般說來,CMP製程包含將半導體元件支撐於一研 磨頭上,及將元件的表面壓至一旋轉研磨墊上。一種傳 統的研磨漿式CMP製程必須利用一標準之研磨塾及一液 態漿(包含一化學反應試劑及研磨粒子);而近期發展之無 研磨漿CMP製紅則必須利用固定研磨物塾及研磨液體 (包含一化學反應試劑,但無研磨粒子),其中固定研磨物 墊包含嵌於一牽制媒介中的研磨粒子;而標準研磨墊則 具有/一耐磨之表面,但其中無内嵌之研磨粒子。
一種尚效率的CMP製程不僅需要有高研磨速率,甚 至研磨過之基材表面必須沒有局部性的粗糙現象,且其 不能有整體性的高低不均現象。這些研磨時的研磨速 率、局部粗链度及整體平坦度由該研磨製程之某些因素 所決定,這些因素包含使用之墊及漿的種類、半導體基 材與研磨墊間的相對速度及半導體被抵至研磨墊時所受 的壓力Q 半導體元件以鑲嵌金屬化方式進行之平坦化過程通 常是以傳統的鑲嵌CMP製程為之,其必須利用標準研磨 墊及"具選擇性"與"不具選擇性"漿,其中不具選擇性之漿 會同時對導電層及阻障層研磨,並因此得到一相當平坦 的表面,而此時只有絕緣層及絕緣層溝渠中的導電材料 第4頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填窝本頁) 1-10^ l·------訂--------一 經濟部智慧財產局員工消費合作社印製 446601 五、發明說明() 曝出。然而,現代的半導體製造技術通常都需要使元件 的導電層備具不均勻性’這使得同一元件表面所需的研 磨時間各不相同’又由於CMP晶圓内存在不均句性 (WIWNU)之故’晶圓各處的碟形及腐蝕現象就會變得大 不相同。此外’由於傳統非選擇性研磨技術以相同之速 率研磨絕緣層、阻障層及導電材料,這會在半導體元件 表面造成不均勻性’並因此造成一種"金屬薄化,,現象, 且選擇性漿還會在晶圓上形成碟形及腐蝕現象。 發明目的及概述: 本案發明人開發出一種鑲嵌化學機械研磨(CMp)技 術’其能真正將碟形現象及整體高低不均現象從研磨表面 中去除’同時又能兼顧快速之產品產出速度。這種技術使 得導電層的不均勻性變得極不明顯,其效果係因在所有或 幾乎所有之披覆導電材料被移除時才開始對阻障層進行 研磨而達成的。 在菜些樣態說來,本發明之内容係關於對一半導體元 件加以平坦化、以去除其表面高低不均勻的現象。該半導 體元件包含一半導體層,其形成於一基材之上;一絕緣 層,其形成於該半導體層之上,並被加以圖案化,以將該 半導體層的部份曝出;一阻障層,其形成於該絕緣層之 上’並能使該半導體層的部份曝出:及—導電層,其形成 於該阻障層之上《該半導體元件被壓至一第一旋轉研磨 塾’以對導電層的部份進行移除,其中該第一旋轉研磨墊 第5頁 297公釐) (諳先閲讚背面之泫意事項再填寫本頁) 本紙張尺度適財關_巧準<CNS)A4規格(21〇: 446601 A7 五、發明說明( 並無内嵌之研磨粒子。該半導體元件接著被壓至—第二旋 轉研磨墊,以將絕緣層上之阻障層的部份曝出’其中該第 二旋轉研磨墊具有内嵌研磨粒子。接下來,該半導體元件 被壓至一第三旋轉研磨墊,以將絶綠層上之阻障層的該部 份移除,其中該第三旋轉研磨墊無内嵌研磨粒子。 在某些實施例中,一電子測量元件(如一雷射干涉 儀,其被耦合至一數位電腦)被用以監視該導電層本身及 阻障層上還留有多少的導電層。當阻障層及絕緣層上之導 電層留有一預定量材料時,該半導體元件由該第一研磨墊 中移出。例如,對一阻障層厚度為數百埃(如2〇〇_3〇〇埃)、 而其導電層厚度為數微米(如丨.2微米)的半導體元件來 說,某些實施例就在導電層被磨至數百埃(如2〇〇〇埃)時將 該半導體元件從該第一研磨墊中移出。在某些特定實施例 中,阻障層包含如钽等的材料,導電層則包含如銅等的材 料’而絕緣層包含一氧化材料,如二氧化亨等。 本發明之一或更多個實施例的細節將說明如下,吾人 並可逕行參可所附之圖式。同樣地’對於本發明之其餘特 徵、標的及優點同樣可經由以下之說明及圖式、申請專利 範圍之輔助說明扃變得更加明顯易懂。 圖.式簡單說明: 第1圖為一化學機械研磨機器的分解示意圖β 第2Α圖為一研磨台之剖面圖及其功能方塊圖,其中所使 用的研磨墊為傳統研磨墊,而所用之CMP製程為利 ί清先閱蜻背面之注ft事項再填寫本頁) —'—0^--------訂--------Γ線. 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4466Qt A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 用有研磨漿之方式。 第2B圖為一研磨台的剖面示意圖及其功能方塊圖,其中 在該CMP製程中所使用者為一固定研磨物墊及無漿 方式。 第3A圖至第3D圖為一鑲嵌半導體製造過程的剖面視 圖。 第4A圖至第4D圖為一半導體基材的剖面圖’其中所示 為一選擇性鑲嵌CMP製程的各不同處理階段: 弟5圖為一選擇性讓嵌CMP製程的流程圖Β 各圖式中具相同數字標號之零件部份表示其為同一 零件部份。 圖號釾照說明: 10 基材 22 機器低處基部 25a φϊ始研磨台 25c 最終研磨台 30 旋轉平檯 3 6 透明視窗 42 臂 46 清洗盆 52 流體傳送臂 5 5b 中介清洗台 60 多頭旋轉座 第7頁 2〇 化學機械研磨機器 23 桌檯 25b 中介研磨台 27 轉送台 34 洞 40 墊調節裝置 44 旋轉調節頭 50a 研磨液體 55a 中介清洗台 55c 中介清洗台 62 中央支架 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注意事項再填寫本頁)
L - 1 ------訂--------r· 446601 A7 B7 五、發明說明() 64 旋轉座軸 6 6 旋轉座支撐板 68 覆件 7 0a 研磨頭系統 70b 研磨頭系統 70c 研磨頭系統 70d 研磨頭系統 72 凹槽 74 研磨頭驅動柄 76 研磨頭旋轉馬遠 80 研磨頭 90 雷射干涉儀 92 雷射光束 93 輸出裝置 94 雷射 96 偵測器 98 數位電腦 100 標準研磨墊 102 研磨表面 104 研磨層 106 •支撐膜 108 附著層 110 標準研磨墊 112 研磨表面 114 軟研磨層 118 附著層 200 基材 202 絕緣層 204 洞 206 基材表面 208 阻障層 210 導電層 220 標準研磨墊 222 固定研磨物墊 224 研磨墊 226 絕緣層表面 丨0 --------訂--- 經濟部智慧財產局員工消費合作社印製 發明詳細說明: 第1圖所示者為一典型之多平檯化學機械研磨(CMP) 機器20,該CMP機器20包含一機器低處基部22,其上 支#有一桌檯23,該桌檯23支撐一系列的研磨台,這些 第b頁 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) 446 6 0 1 A7 B7 五、發明說明( (請先閲讀背面之注意事項再填寫本頁) 研磨台包含一初始研磨台25a、一中介研磨台25b及一最 終研磨台25c =該桌檯23還包含一轉送台27 ’轉送台27 在很多系統中負貴執行多種功能’這些功能包含從一負載 設備一一接收基材丨〇、並將之清洗、將之栽至研磨頭内、 從研磨頭中接收之、對其再行清洗、並將之再度轉送回該 負載設備。在圖示之範例中’轉移台27及三個研磨台 25a,25b,25c之排列大致為方形的形式。 研磨台25a,25b,25c之每一者都包含—旋轉乎檯3〇, 其上各固定有一研磨墊,其中初始及最終研磨台25aj5c 上固定者為標轉研磨墊1〇〇,而中介研磨台25b上固定者 為一固定研磨物塾110’這在以下將有更詳細的描述。以 標準之8吋(2 00mm)及12吋(300mm)圓盤狀基材來說,平 檯30及研磨整25 a, 25b,:25c的直徑分別約為20及30吋, 且每一平檯30都連接至一平檯驅動馬達,其在多數系統 中係以約每分鐘30至200轉的速度旋轉該平檯30,不過 旋轉之速度隨所應用的標的而有所不同,在某些狀況下該 旋轉速度甚至不足30rpm或高於200rpm 9 經濟部智慧財產局員工消費合作社印製 在某些系統中,研磨台之至少一者包含一墊調節装置 40,其能對研磨墊的研磨表面加以重新調節。該墊調節裝 置40包含一臂42,該臂42具有獨立旋轉之調節頭44及 一其相對之清洗盆46。該調節裝置50用以對研磨墊之研 磨表面進行重新調節,如此能增加該墊的可能壽命。一般 說來,固定研磨物墊並無再調節設計,所以在本實施例中 只有在初始及最終研磨台25a,2 5 c處需要墊調節裝置,但 第9頁 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公餐) 經濟部智慧財產局員工消費合作社印製 ^ 446601 A7 B7 五、發明說明() 是CMP機器20通常在其每一研磨台都包含一墊調節裝 置,以確保該CMP設備20可用於各種CMP製程中,而 不單只是此處所說明的鑲嵌製程。 研磨台25a,25b,25c同時還包含一流體傳送臂52,其 用以將漿(或研磨液體)與清洗液體送至平檯30上。在此處 所描述的鑲嵌CMP製程中’該中介研磨台25b之臂52所 傳送的研磨液體中包含解離子水及一化學反應試劑。由於 中介研磨台25b所使用者為一固定研磨物墊,所以在該台 上的研磨液體50a並不包含研磨粒,矛,而在初始及最終研 磨台25a,25c的流體傳送臂52所傳送的漿50b則包含解離 子水、化學反應試劑及研磨粒子(在多數狀況中)。此外, 漿中的試劑及研磨液體的濃度通常隨平檯之不同而不 同,且亦隨系統之不同而有所不同。 流體傳送臂52之每一者通常包含兩或更多的液體供 應管,以將漿或研磨液體提供至研磨墊的表面,且提供之 程度總以能潤濕整個研磨墊整個表面為原則。此外,該臂 52同時還包含一或多個喷嘴(未顯示),以在每一研磨及調 節循環終了時對研磨墊加以清洗。 很多系統同時還包含中介清洗台55a,55b,55c,其與研 磨台25a,25b,25c相鄰,其中基材在離開.研磨台之後,清 洗台55a,55b會對基材進行清洗。 CMP機器20在其低處機器基部22上置有一旋轉多頭 旋轉座60’其為一中央支架62所支撐,而在基器底部22 内的旋轉座馬達可使旋轉座60繞一旋轉座軸64旋轉。此 第1〇頁 本紙張尺度適用令國國豕標準<CNS)A4規格(210 X 297公釐) {請先閲讀背面之生意事項再填寫本頁) -------訂--------r 線 446601 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 外,該中央支架62還支撐一旋轉座支撐板66及一蓋件 68。 旋轉座60包含四個研磨頭系統7〇a_ci,其中三者用以 接收並固定基材,並將基材壓至研磨台25a,25b,25c之平 檯30上方的研磨墊上,而另一研磨頭系統則負貴與等送 台27之間的來回傳送工作。 該四個研磨頭系統70a-d支撐於旋轉座支撐板66上, 且其對該旋轉座軸6 4來說係以約等角間隔的方式棑列》 由於該旋轉座繞該旋轉座軸64旋轉該旋轉座支撐板66, 因此研磨頭系統7〇a_d及基衬就能在研磨台及轉送台之間 轉送。 ’該四個研磨頭系統70a-d包含一基材研磨頭及轉送 台’其中系統70a-d之每一者都有一研磨頭驅動柄74,以 將一研磨頭馬達76連接至該研磨頭8〇,所以每一研磨頭 80都能獨互繞其各自之轴旋轉,此外,每一研磨頭8〇還 會在一輕射狀凹槽72内獨立橫向震盛,其中該凹槽72位 於該旋轉座支撐板66之内。上述之驅動柄74的每—者都 由一滑件(未顯示)支撐在其相對之輻射向凹槽中,—輕射 向驅動馬達(未顯示)則移動該滑件,以使該研磨頭橫向震 1。 每一研磨頭8 0都負貴數項機械功能的進行。例如, 研磨頭需要將基材固定靠住研磨墊、對基材之背表面施以 一均勻之力、將力矩自驅動柄轉送至基材、並確保基材在 研磨進行時不會從研磨墊中滑出。 第Π頁 本紙張尺度適用尹國國家標準(CNS)A4規格(210 x 297公釐) (請先間讀背面之漆意事瑣存填寫本真> W7--------tr--------線 Ju’ r 經濟部智慧財產局員工消費合作社印製 44660 1 Α7 _ __________ Β7 五、發明說明() 第2A及2B圖為CMP機器的部份剖面圖及功能方塊 圖。在很多系統中,每一平檯3〇都有一孔或洞34形成其 内’而研磨墊的一部份内則有一透明視窗36形成其中, 其中該研磨塾覆蓋住該洞*該洞34及該透明視窗36的位 置則設計成能使平檯3 0下方之雷射干涉儀9 0的一雷射光 束92在平檯每旋轉一次時短暫與基材相接觸,其中雷射 干涉儀90包含一雷射94及一偵測器96,該兩者共同用以 確認基材表面材料的移除量,並可決定表面何時能被磨 平》—數位電腦98負貴在基材覆蓋住視窗時啟動雷射、 儲存偵測器所得之測量值、在一輸出裝置93上顯示該測 量值、並偵測該研磨製程何時得以完成。使用一雷射干涉 儀以確認材料之磨除量的說明可見於美國專利申請案 08/689,930',Method of Forming a Transparent Window in a Polishing Pad for a Chemical Mechanical Polishing
Apparatus"中的描述。 第2A圖所示者為一研磨台,如初始及最終研磨台 25a,25c等,其使用一標準研磨塾110以進行一.傳統含研 磨漿式研磨動作,其中標準研磨墊110的表面112大致為 平滑表面,在很多狀況下其還包含一單一軟研磨層114。 另有某一種研磨塾,其包含一研磨層,其由—種具域毛之 多孔性塑膠皮合成材料製成。研磨墊110還包含一墨力感 測附著層118,該附著層I1S將該墊1 10接附至平檯3〇。 在某些狀況中,研磨墊U0之研磨表面上具有圖案,以改 善漿在丰導體基材上的分佈情形。 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (请先閲讀背面之注意事項再填寫本頁) ,,ιιν^ί--------訂--------,* 線. 446601 A7 B? ...........*......... *™ ' _丨丨__丨_ 五、發明說明() 在此介紹一不同設計模式之研磨塾,其中使用兩層粗 糙表面,該兩層粗糙表面包含一粗糙並耐久之研磨層及— 支撐膜,其中該支樓膜較該研磨層為軟。某_種具該兩層 模式設計之墊包含一研磨層及一支撐膜,其中該研磨層由 聚亞胺酯或微多孔性聚亞胺酯材料與一填充材料混合形 成,而孩支撐膜由胺基甲酸酯過濾之縝密毛毯纖維所形 成,1以上兩者在一典型墊上大約都是5〇毫吋厚。 第2Β圖所示者為一研磨台,如中介研磨台251?即為 此研磨台的一例。圖中之研磨台使用一固定研磨物研磨塾 1〇〇,其具有一研磨物研磨表面1〇2,且其通常包含一研磨 層104及一支撐膜1〇6,而一附著層108將該固定研磨物 墊接附至該平檯30。研磨層1〇4為一研磨物混成層,其通 常由研磨物粒子嵌於黏著劑中形成,且在—典型研磨物墊 中該研磨層约為5毫吋至200毫吋之間。研磨物粒予的一 般尺寸約為〇· 1至1 500微米之問,其Moh硬度則至少為 8。這些粒子可為融熔氧化矽 '陶磁氧化鋁、生碳化矽、 碳化矽、氧化鉻、氧化锆礬土、鑽石、氧.化鐵、鈽土、立 方體氮化硼、柘榴石或上述物質之混合體》黏著劑材料通 常為一前驅劑、其包含一有機可聚合樹脂、尿素-甲醛樹 蟬、曱醛三聚氰胺樹脂、丙烯酸胺基甲酸酯、丙烯酸環氧 基樹脂、乙締未飽和化合物、具至少一附屬丙婦酸群之嚴 基原生質衍生物、具至少一附屬丙烯酸群之同質氰酸衍生 物、乙缔聚醚、環氧基樹脂及上述材料之混合體。支撐膜 106的組成材料可如聚合膜、紙、布、金屬膜等等,其厚 第13頁 ______ - _ _ . -------- 本紙張尺度適用中國圈家標準(CNS)A4規格(210 X 297公楚) {晴先閲讀背面之生意事項再填莴表頁) * 5
I 經濟部智慧財產局員Μ消費合作社印製 446 6 0 1 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明() 度則通ijj介於25毫付至200宅之間。固定研磨物研磨 墊之描述可參見美國專利案5,152,917、5,342,41 9、 5,368,619 及 5,378,25 1 中的說明。 第3A-3D圖所示者為一半導元件之鑲嵌金屬化製造 的過程。該過程首先起於一基材200的備製,該基衬200 通$可為一梦晶圓,並具有對晶圓接·雜所形成的半導體 層。接著一絕緣層202利用沉積一電性隔離材料(如一氧 化材料,如氧化矽或氧化銦(第3A圖))而形成於該基材之 上200。接下來,溝渠或洞204就利用將絕緣材料之部份 加以蝕刻的方法而形成於絕緣層202内(第3b圖),於是 洞204就將基材表面206之部份曝出》 *接著,一保護阻障層208被形成於絕緣層202及基材 表面206之曝出部份之上(第3C圖)。阻障層208係由導 電性材料組成如輕即為一例。la不會擴散或遷移進半導 體基材200之内。接著,一導電層210就形成於該阻障層 208之上(第3D圖)^該導電層210通常由高導電性材料组 成’如銅即為一例β銅是一種會擴散進入半導體材料的材 料’該阻障層208的存在就是為避免銅擴教進入半導禮材 料中而形成的。此外,大部份的半導體元件都包含額外的 絕緣層及導電層’且每一層都必須循所需之層膜間的歐姆 接觸而加以圖案化。 導電層210較諸阻障層來說通常都是非常厚的。例如 以一典型之半導體元件來說,導電層210係由將銅沉積至 1 2微米級之厚度而形成’而阻障層2 〇 8則是藉由將麵沉 第14頁 本紙張尺度ΐϊ用中國國家標準(CNS)A4規格(210 X 297公爱ΐ ~ (請先閱讀背面之注意事項再填寫本頁). --------訂--------- r 線- .3 446601 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 積至200-300埃厚唐而取+ 手度而形成。再就絕緣層2〇2來說,其較 諸阻障層而言同樣4县评描u 银也疋很厚的,其一般為8000埃量級。 同樣地,洞204中的壤·费. τη等電層21〇厚度在研磨過後也是在 8000埃量級。 第3D圖所不為半導體元件在沉積導電層210後之頂 表面212的整體高低地勢圖。選擇性鑲嵌研磨製程(在以 下將有說月)可用來對該元件加以平坦化,以將導電層及 阻障層210,208的所有材料加以移除,但不對絕緣層2〇2 中洞204内的材料移除。這種選擇性研磨係為避免傳統選 擇性鑲狀研磨時發生的碟形現象而設計。一般說來,碟形 現象的發生原因至少部份是因為在研磨時—般形成導電 層2·10之材料(如銅)的移除速度要遠較一般用以形成阻障 層208材料(如纽)的移除速度為快,所以進行傳統非選擇 性鑲嵌研磨製程時,研磨墊在接觸阻障層2 〇 8時會,寶進洞 204中’因此洞204中的導電材料表面就形成碟形現象。 第4A-4D圖及第5圖中所示為選擇性鑲嵌研磨製程。 CMP機器首先將半導體元件置於相始研磨台處(步驟 300),並在該台上利用一標準研磨墊220(在第2Α圖中為 1 1 0者)來進行傳統之有漿式研磨製程,以將大部份的導電 層210磨除(步驟302)。當導電層210在阻障層208上厚 度降至預定厚度Τ時,初始研磨台上的研磨動作就告停止 (步驟3〇4),其中研磨動作停止時的真正f'‘植酿所應用之 標的而有不同.,但對銅層形成在麵層上的狀況中,該厚度 一般為2000埃。測量阻障層上之導電層厚度的方法之一 第15頁 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) -----------^ lr'k--------訂---------r 線 Lo- (諝先閱讀背面之注意事項再填寫本頁) 446 60 t
(清先閲讀背面之注意事項再填窝本頁) 利用將起始厚度存人-數位電腦中,並利用—雷射干涉 儀.ί導電層加以測量,以得知從該層中移除的材料量。接 著,CMP機器就對半導體元件表面加以清洗(步驟3〇6), 並接著將元件轉送至中介研磨台(步騾3 08卜 在中介研磨台處,一固定研磨物墊222(第2β圖中之 1〇〇者)被用以進行傳統之無漿式研磨製程,此動作將阻障 層上的導電層210之其餘部份加以磨除(步驟310),其中 固定研磨物墊(如3Μ公司所製者)對從鈕阻障層中磨除銅 來說是格外具有效益的,因為固定研磨物墊對於钽阻障層 並被真正的作用,並且其為無漿式研磨,所以被研磨之表 面在整體均勻度上顯得格外的好。總之,在中介研磨台利 用固,定研磨物墊222進行的研磨動作能將導電層2ι〇的不 均勻性減至極小的地步,因為其能從阻障層2〇8將導電材 料移除’但卻不致使阻障材料也同時被移除。此外,固定 研磨物墊222也不會造成洞204中導電材料的碟形現象., 因此能確保在中介台的研磨動作過後半導體元件表面的 平坦性及局部平坦度-接著,CMP機器對半導體元件的表 面進行清洗(步騾312)’並將元件送至最終研磨台(步驟 經濟部智慧財產局員工消費合作社印製 3 14)。 在最終研磨台處’ CMP機器進行傳統之有漿式研磨, 其:利用另一標準研磨塾2 2 4以將阻障層2 0 8予以磨除(步 驟31 6)。該最終研磨台之研磨乃為具選擇性之研磨過程, 其將絕緣層202上所有或幾乎所有的阻障層材料予以磨 除,而幾不磨及洞204中的導電材料,該研磨動作並在研 本紙張尺度適用尹國國家標準(CNS)A4規格(210 X 297公釐) 44660 1 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明() 磨墊224與絕緣層相接觸時停止(步驟318)。由於在最終 研磨台處所進行者為選擇性之研磨動作,所以洞2 〇 4中的 導電材料會微微凸出於絕緣層2〇2材料表面226之上,但 孩凸出之量相對於絕緣層的厚度8〇〇〇埃來說是相當小 的,其只有200至300埃之差量,因為當半導體元件表面 之高低變化小於洞厚度之5%時該變化都被視為不明顯。 則文已描述了本發明之諸多實施例,但熟知該項技藝 者仍可經由對這些實施例進行變更而得到不同之實施 例’但這些都不脫離本發明之精神與範圍。例如,該選擇 性鑲嵌研磨技術不單可應用在鋼、钽及氧化物所形成的半 導體元件中,該導電材料除了銅之外,還可以為鋁、鎢及 BST_等等;阻障材料除了可為鈕以外,其它如鈦、氮化飲、 鎢、氮化鶴及氮化矽鎢等等皆可使用之;而絕緣材料除了 氧化物外’其它如BPSG、FSG、TEOS、低K值材料及多 孔性低Κ值材料等都可使用之。再者,本發明雖然於本文 中描述者為以絕緣層、阻障層及導電層直接形成於一基材 之上,但仍可包含利用任意層數之絕緣層、阻障層 '導電 層及半導體層形成於基材及待研磨表面之間的其它實施 例》在研磨次數上,其尚包含對半導體元件在製程中各不 同階段研磨一次以上之次數的實施例。是以,其它實施例 當以後附之申請專利範圍界定其界限。 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (諳先閲讀背面之注意事項再填寫本頁) --------訂-----—,線.

Claims (1)

  1. ABCD 446601 、申請專利範圍 1. 一化學機械研磨系統,其至少包含: (a) —第一可旋轉平檯,以支撐並固定住一第一研磨 墊,其中該第一研磨墊無内嵌研磨粒子; (b) —第二可旋轉平檯,以支撐並固定住一第二研磨 墊,其中該第二研磨墊内嵌有研磨粒子; (c) 一第三可旋轉平檯,以支撐並固定住一第三研磨 墊,其中該第三研磨墊無内嵌研磨粒子;及 (d) 至少一研磨頭,其被設計成: (1) 固定住一半導體元件,其中該半導體元件在 其基材上具有一半導體層,該該半導體層上則有一 . 絕緣層形成於其上,該絕緣層並被加以圖案化,以 將該半導體層的一部份曝出,另有一阻障層形成於 該絕緣層及該半導體之曝出部份之上,該半導體元 件還具有一導電層,該導電層形成於該阻障層之 上; (2) 將該半導體元件壓至該第一研磨墊,以在該 第一研磨墊旋轉時將該阻障'層及該絕緣層上的該 導電層之一部份加以移除; (3) 將該半導體元件壓至該第二研磨墊,以在該 第二研磨墊旋轉時將該絕緣層上的該阻障層之一 部份曝出;及 (4) 將該半導體元件壓至該第三研磨墊,以在該 第三研磨整旋轉時將該絕緣層上的該阻障層之該 部份移除。 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請.元閱讀背面之注意事項再填寫本頁) —rJ--------訂---------線! 經濟部智慧財產局員工消費合作社印製 4 46 60 1 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 2,如申請專利範圍第1項所述之系統,其中更包含一電子 測量裝置,甩以監視該阻障層及該絕緣層之上該導電層 材料被移除之量。 3 ·如申請專利範圍第1項所述之系統’其中該研磨頭被設 計成在該阻障層及該絕緣層上之所剩導電層為一定量 時將該半導體元件從該第一研磨墊上移開》 4. 如申請專利範圍第3項所述之系統,其中該阻障層之厚 度為數百埃量級,而該導電層厚度則為數微米量級,JL 其中該研磨頭被設計成在該阻障層及該絕緣層上之所 剩導電層厚度為數百至數千埃量級時將該半導體元件 從該第一研磨整上移開。 5. 如申請專利範圍第3項所述之系統,其中該阻障層之厚 度約為200至300埃’而該導電層厚度則约為1.2微米, 且其中該研磨頭被設計成在該阻障層及該絕緣層上之 所剩導電層厚度約為20〇〇埃時將該半導體元件從該第 一研磨墊上移開。 6 如申請專利範圍第1項所述之系統,其中該阻障層至少 可為钽。 7 ·如申請專利範園第1項所述之系統,其中該導電看至少 第19頁 本紙張尺度適用令圈國家標準(CNS)A4規格(210 χ 297公爱) (請.元閲堉背面之注意事項再填茑衣頁> -----I---訂---------^ I XJW·--------------- -[ί ί— ί * 4 4 6 S 0 1 A8 B8 C8 D8 、申請專利範圍 可為铜 8 如申請專利私圍第1項所述之系統’其中該絕緣層至少 可為一氧化物。 9. 一種對具高低不均表面之半導體元件加以平坦化的方 法’該方法至少包含下列步驟: (a) 備製一半導體元件,該半導體元件具有一半導體 層’该爭導體層形成於—基材之上;—絕緣層,形成於 該半導體層尤上,並被加以圖案化,以將該半導體層之 一部份曝出,一阻障層,形成於該絕緣層及該半導體層 之曝出部份上;及-導電層’形成於該阻障層之上; (b) 將該半導元件抵至__第_旋轉研磨塾,以將該 該阻障層及該絕緣層之上的該導電層之一部份加以移 除,其中該研磨整無内嵌研磨粒子: (C)將該半導體元件抵至一第二旋轉研磨墊,以將該 該絕緣層之上的該阻障層之一部份曝出,其中該研磨墊 具有内嵌研磨粒子:及 (d)將該半導體元件抵至一第三旋轉研磨墊,以將該 該絕緣唐之上的該阻障層之該部份加以移除,其中該研 磨墊無内嵌研磨粒子; 1 0.如申請專利範圍第9項所述之方法,其中更包含利用一 電子測量裝置來監視該阻障層及該絕緣層上所剩餘之 第20頁 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) ^i I #1 ^ i I I I I I I n i I n I n III I I I I n I I I I I . 446601 AS BB C8 D8 六、申請專利範圍 導電材料量的步驟β 11.如申請專利範圍第9項所述之方法,其中更包含在該阻 障層及該絕緣層上之該導電層剩餘之量達到一預定量 時將該半導體元件從該第一研磨墊上移開的步驟。 1 2.如申請專利範圍第1 1項所述之方法,其中該阻障層之 厚度為數百埃量級,而該導電層厚度為數微米量級,且 其中將該半導體元件從該第一研磨墊上移開的步驟係 在該導電層之該部份厚度變成數百埃至數千埃量級時 _進行之。 ,13.如申請專利範圍第11項所述之方法,其中該阻障層之 厚度約為200至300埃,而該導電層之厚度約為1.2微 米,且其中將該半導體元件自該第一研磨墊上移開的步 驟係在該導電層之該部份厚度變成約.2000埃時進行 之。 1 4·如申請專利範圍第9項所述之方法,其中該阻障層至少 可為Ie a 1 5 _如申請專利範圍第9項所述之方法,其中該導電層至少 可為銅。 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <諳'元閱讀背靣之注意事項再填窝本頁> - -n ft - n n 訂---------線丨 經濟部智慧財產局員工消費合作社印製 446601 Λ8 BS C8 Π8 經濟部智慧財產局員工消費合作杜印製 六、申請專利範圍 16.如申請專利範圍第9項所述之方法,其中該絕緣層至少 可為一氧化物。 17· —種化學機械研磨系統,其至少包含: (a) -第一旋轉標準研磨墊; (b) —旋轉固定研磨物墊; (c) 一第二旋轉標準研磨墊;及 (d) —基材研磨頭,該研磨頭被設計成· (1) 接收一半導體元件,該半導體元件具有一半 導體層,形成於一基材之上;一絕緣層’形成於該 半導體層上,並被圖案化,以將該半導體層的一部 份曝出;一阻障層,形成於該絕緣層及該半導體層 之曝出部份上;及一導電層,形成於該阻障層之 上; (2) 將該半導體元件抵至該第一標準研磨墊,以 將該阻障層及該絕緣層上之該導電層的一部份移 除: (3) 將該半導體元件抵至該固定研磨物研磨 墊,以將該絕緣層上之該阻障層的一部份曝出;及 (4) 將該半導體元件抵至該第二標準研磨墊’以 將該絕緣層上之該阻障層的該部份移除。 第22頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 5琦先閱磧背面V、注%事項再填寫衣頁} --------^---------
TW089107791A 1999-05-25 2000-04-25 Selective damascene chemical mechanical polishing TW446601B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/318,225 US6261157B1 (en) 1999-05-25 1999-05-25 Selective damascene chemical mechanical polishing

Publications (1)

Publication Number Publication Date
TW446601B true TW446601B (en) 2001-07-21

Family

ID=23237223

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107791A TW446601B (en) 1999-05-25 2000-04-25 Selective damascene chemical mechanical polishing

Country Status (4)

Country Link
US (1) US6261157B1 (zh)
EP (1) EP1057591A2 (zh)
JP (1) JP2001068441A (zh)
TW (1) TW446601B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6432808B1 (en) * 1999-12-03 2002-08-13 Xilinx, Inc. Method of improved bondability when using fluorinated silicon glass
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6340326B1 (en) 2000-01-28 2002-01-22 Lam Research Corporation System and method for controlled polishing and planarization of semiconductor wafers
US6705930B2 (en) 2000-01-28 2004-03-16 Lam Research Corporation System and method for polishing and planarizing semiconductor wafers using reduced surface area polishing pads and variable partial pad-wafer overlapping techniques
US6962524B2 (en) * 2000-02-17 2005-11-08 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US6943113B1 (en) * 2000-05-11 2005-09-13 Infineon Technologies Ag Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
JP2001345297A (ja) * 2000-05-30 2001-12-14 Hitachi Ltd 半導体集積回路装置の製造方法及び研磨装置
JP3916375B2 (ja) 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
US6599174B1 (en) * 2001-04-27 2003-07-29 Advanced Micro Devices, Inc. Eliminating dishing non-uniformity of a process layer
US6629879B1 (en) * 2001-05-08 2003-10-07 Advanced Micro Devices, Inc. Method of controlling barrier metal polishing processes based upon X-ray fluorescence measurements
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
US6884723B2 (en) * 2001-12-21 2005-04-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using complexing agents
US7049237B2 (en) * 2001-12-21 2006-05-23 Micron Technology, Inc. Methods for planarization of Group VIII metal-containing surfaces using oxidizing gases
US6730592B2 (en) * 2001-12-21 2004-05-04 Micron Technology, Inc. Methods for planarization of metal-containing surfaces using halogens and halide salts
US7121926B2 (en) * 2001-12-21 2006-10-17 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using a fixed abrasive article
US20030119316A1 (en) * 2001-12-21 2003-06-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using oxidizing agents
AU2003224233A1 (en) * 2002-03-13 2003-09-29 Nutool, Inc. Method and apparatus for integrated chemical mechanical polishing of copper and barrier layers
US20030209523A1 (en) * 2002-05-09 2003-11-13 Applied Materials, Inc. Planarization by chemical polishing for ULSI applications
US6790123B2 (en) * 2002-05-16 2004-09-14 Speedfam-Ipec Corporation Method for processing a work piece in a multi-zonal processing apparatus
US6500712B1 (en) 2002-06-17 2002-12-31 Mosel Vitelic, Inc. Fabrication of dielectric in trenches formed in a semiconductor substrate for a nonvolatile memory
US7063597B2 (en) * 2002-10-25 2006-06-20 Applied Materials Polishing processes for shallow trench isolation substrates
US20040259366A1 (en) * 2003-06-20 2004-12-23 Kim Seong Han Method and composition for the chemical-vibrational-mechanical planarization of copper
US8403727B1 (en) * 2004-03-31 2013-03-26 Lam Research Corporation Pre-planarization system and method
US20060179544A1 (en) * 2005-02-14 2006-08-17 Knievel Janet A Tube hat
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
US20090041412A1 (en) * 2007-08-07 2009-02-12 Jeffrey Dean Danley Laser erosion processes for fiber optic ferrules
JP2009088486A (ja) * 2007-08-29 2009-04-23 Applied Materials Inc 高スループット低形状銅cmp処理
JP5056961B2 (ja) * 2010-02-01 2012-10-24 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
US8580690B2 (en) 2011-04-06 2013-11-12 Nanya Technology Corp. Process of planarizing a wafer with a large step height and/or surface area features
JP5333563B2 (ja) * 2011-11-10 2013-11-06 旭硝子株式会社 磁気記録媒体用ガラス基板および磁気記録媒体
JP2012033265A (ja) * 2011-11-14 2012-02-16 Asahi Glass Co Ltd 磁気記録媒体用ガラス基板及びその製造方法
US20200198090A1 (en) * 2018-12-13 2020-06-25 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Cmp apparatus and method of performing ceria-based cmp process
CN112259454B (zh) * 2019-07-22 2024-04-12 华邦电子股份有限公司 化学机械研磨制程

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498199A (en) * 1992-06-15 1996-03-12 Speedfam Corporation Wafer polishing method and apparatus
US5816891A (en) * 1995-06-06 1998-10-06 Advanced Micro Devices, Inc. Performing chemical mechanical polishing of oxides and metals using sequential removal on multiple polish platens to increase equipment throughput
JPH0955362A (ja) * 1995-08-09 1997-02-25 Cypress Semiconductor Corp スクラッチを減少する集積回路の製造方法
JPH11204468A (ja) * 1998-01-09 1999-07-30 Speedfam Co Ltd 半導体ウエハの表面平坦化装置
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing

Also Published As

Publication number Publication date
JP2001068441A (ja) 2001-03-16
EP1057591A2 (en) 2000-12-06
US6261157B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
TW446601B (en) Selective damascene chemical mechanical polishing
JP3645528B2 (ja) 研磨方法及び半導体装置の製造方法
TW457168B (en) Chemical mechanical polishing processes and components
US6848976B2 (en) Chemical mechanical polishing with multiple polishing pads
US4256535A (en) Method of polishing a semiconductor wafer
TW542768B (en) Device and method for polishing a semiconductor substrate
JP2000301454A5 (zh)
JPH0955362A (ja) スクラッチを減少する集積回路の製造方法
JP2000049122A (ja) 半導体装置の製造方法
JPH10180618A (ja) Cmp装置の研磨パッドの調整方法
US6218306B1 (en) Method of chemical mechanical polishing a metal layer
JPH11111656A (ja) 半導体装置の製造方法
TW411295B (en) Chemical mechanical polishing a substrate having a filler layer and a stop layer
US20020173221A1 (en) Method and apparatus for two-step polishing
TW393378B (en) Apparatus and methods for slurry removal in chemical mechanical polishing
TW518685B (en) CMP process for a damascene pattern
US6478977B1 (en) Polishing method and apparatus
JP3528501B2 (ja) 半導体の製造方法
JP2001009710A (ja) ウエーハ研磨装置
US6537135B1 (en) Curvilinear chemical mechanical planarization device and method
KR100414741B1 (ko) 반도체소자의제조방법
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
KR100257427B1 (ko) 반도체기판표면을연마하여평탄한표면형상을형성하기위한반도체기판연마방법
TW525257B (en) Improvement method of forming integrated circuit shallow trench isolation region

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees