TW436806B - Semiconductor memory device and method for executing shift redundancy operation - Google Patents

Semiconductor memory device and method for executing shift redundancy operation Download PDF

Info

Publication number
TW436806B
TW436806B TW088112468A TW88112468A TW436806B TW 436806 B TW436806 B TW 436806B TW 088112468 A TW088112468 A TW 088112468A TW 88112468 A TW88112468 A TW 88112468A TW 436806 B TW436806 B TW 436806B
Authority
TW
Taiwan
Prior art keywords
redundant
fuse
selection
selection lines
lines
Prior art date
Application number
TW088112468A
Other languages
English (en)
Inventor
Satoshi Eto
Masato Matsumiya
Toshimi Ikeda
Yuki Ishii
Akira Kikutake
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP31816498A external-priority patent/JP3874556B2/ja
Priority claimed from JP17130399A external-priority patent/JP4603111B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW436806B publication Critical patent/TW436806B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices

Description

A7 436806 ____B7__ 五、發明說明（I ) 本發明係關於一種韦導體記憶體元件，其具有當錯誤 發生於從多數個記'億胞之中選擇一組特定記憶胞以供寫入 或者謓取資料之多數條選擇線中時使用冗餘選擇線排除（或 者克服）錯誤之功能，並且也關於一種執行這移位冗餘操作 之方法。 當大容量半導體記億體元件，例如最近的動態隨機存 取記憶體（DRAM)，靜止隨機存取記億體（SRAM)，快閃記 憶體，鐵磁隨機存取記億體（FRAM)，等等，被大量生產時， 實際上不易製造選擇線和類似者中完全地無錯誤之半導體 晶片（半導體積體電路）。因爲在開始大量生產時發生錯誤的 機率是特別地高，在最差情況中半導體晶片必須被抛棄並 且晶片產量可能下降》爲了使產量下降最小，必須採用預 先地配置於半導體晶片中之冗餘電路元件，例如冗餘選擇 線，以排除錯誤。 另一方面，最近大容量半導體記憶體元件需要高操作 速率以及低電力消耗。因此1上面說明採用冗餘電路元件 之冗餘系統必須具有高移位冗餘速率以及達成高速存取1 並且必須具有低電力消耗，並且必須能夠有效地除去（或者 克服）半導體晶片上面錯誤。 相關技術說明 使用半導體晶片中冗餘電路元件之各種系統被採用作 爲冗餘系統，並且在它們之中的移位冗餘系統具有特點， 例如高存取速率和小消耗電流（消耗電力），並且一般相信是 最近大容量半導體記憶體元件之有效方法。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I !---------I -裝—- -----訂-------I ·線 (請先閱讀背面之注意事項一^ 寫本頁) 一 經濟部智慧財產局員工消費合作社印製 A7 436806 _B7^_ 五、發明說明（>) 此處，依據先前技術之一般半導體記憶體元件的構造， 以及其操作，將參考稍後出現”圇形摘要說明”之第1圖加 以說明以便具有冗餘功能之習見半導體記憶體元件的問題 更容易地被了解。 、7集1圖是展示具有冗餘功能之一種一般半導體記憶體 元件之構造方塊圇。在半導髅記憶體元件，例如DRAM中， 依據供應自外部的位址信號操作的一組列解碼器800以及 一組行解碼器700被提供至以矩陣方式安排的多數個記憶 胞600 |如第1圖中所展示》這些列解碼器700和行解碼器 700分別地連接到列選擇線WL和行選擇線CL，並且被使 用以依據被解碼信號的位址信號Add(A0至An)從多數個記 憶胞之中選擇一組特定記憶胞而寫入或者讀取資料。 在一般冗餘系統中，冗餘操作是利用預先被準備供排 除錯誤之冗餘選擇線而重新置放其中錯誤發生之列選擇線 或者行選擇線（除非另外指定•在此處之後僅稱爲"選擇線"） 而被執行。 實際上，當位址信號Add之位址_輸入時，一組冗餘 決定電路840比較輸入位址與錯誤選擇線位址，那是預先 地被檢測以及儲存，並且判斷是否輸入位址與錯誤選擇線 位址一致（一致/不一致另一方面，位址信號Add之位址 串列地被輸入至列解碼器800而不需要傅送經由冗餘決定 電路84〇。當冗餘決定電路840判斷某些輸入位址與錯誤選 擇線位址不符合時，列解碼器800接收這判斷結果並且選 擇對應至輸入位址之選擇線（列選擇線）。當決定某些輸入位 5 本紙張尺度適用中國國家標準（CNS)A4規格（210*297公釐) — II----- -----裝-------"•訂 i -------線 (請先閱讀背面之注#事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 6 A7 ____B7_____ 五、發明說明（3 ) 址與錯誤選擇線位址符洽時’列解碼器800並不選擇對應 至輸入位址之選擇線而選擇冗餘選擇線。以此方式，冗餘 決定電路840對於所有的輸入位址判斷在輸入位址和錯誤 選擇線之間的—致性/不—致性。 進一步地，當位址信號Add之位址被輸入時，冗餘決 定電路740比較输入位址與預先地被檢測並且儲存之錯誤 選擇線位址，並且判斷是否輸入位址錯誤選擇線位址一致 (一致/不一致）。另一方面，位址信號Add之位址串列地被 輸入至行解碼器而不需要傳送經由冗餘決定電路740。 當冗餘決定電路NO判斷某些輪入位址並不與錯誤選擇線 位址一致時，行解碼器7〇〇接收這判斷結果並且選擇對應 至這輸入位址之選擇線（行選擇線）=當決定某些輸入位址是 與錯誤選擇線位址符合時，行解碼器700並不選擇對應至 輸入位址之選擇線而選擇冗餘選擇線。以此方式，冗餘決 定電路740對於所有的輸入位址判斷在輸入位址和錯誤選 擇線之間的一致性/不一致性。 將參考第丨圖進一步地詳細說明當行選擇線CL(選 擇線s0至sn以及冗餘選擇線sjO)中錯誤發生時之操作。當 從冗餘決定電路74 0被輸出之一組冗餘引動（致動）信號〗EN 是在”L(低）”位準時（亦即，當輸入位址和錯誤選擇線位址被 決定不符合時），行解碼器70 0如常地將位址信號Add之輸 入位址解碼並且從選擇線so至sn之中選擇目的選擇線。 當從冗餘決定電路740被輸出之冗餘引動信號jEN是在 MH(高）"位準時（亦即，當輸入位址和錯誤選擇線位址被決定 6 張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） I .1 I i -------- ------- 訂 -- - -- ---- <請先閲讀背面之注意事項(寫本頁) ( A7 4 3 68 08 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（Ψ ) 符合時），另—方面，行解碼器7 00將選擇線，那是選自輸 入位址，帶進入無選擇狀態並且選擇冗餘選擇線幻0。 另一方面，將參考第1圖進一步地詳細說明當任何錯 誤發生於列選擇線WL中時之操作。當從冗餘決定電路840 被輸出的冗餘引動（致動）信號】EN是在位準時（亦即，當 輸入位址和錯誤選擇線位址被決定不符合時），列解碼器800 如常地將位址信號Add之輸入位址解碼並且從多數條選擇 線之中選擇目的選擇線。當從冗餘決定電路840被輸出之 冗餘引動信號KN是在1π(高）"位準時（亦即，當輸入位址 和錯誤選擇線位址被決定符合時），另一方面，列解碼器800 將選擇線，那是選自輸入位址，帶進入無選擇狀態並且選 擇冗餘選擇線。 .如上面所說明，位址信號Add串列地被輸入至行解碼 器700(或者至列解碼器800)而無關於冗餘決定電路740(或 者冗餘決定電路84〇)之冗餘判斷操作。因此，被输出作爲 從冗餘決定電路740 (或者840)判斷結果之冗餘引動信號jEN 比位址信號Add被輸入至行解碼器7p〇(或者至列解碼器 8〇〇:假設第1圖中展示之延遲電路72 0和820並不存在） 的時序更遲地被輸入至行解碼器7〇〇(或者至列解碼器 800)。此處，如果位址信號Add被輸入至行解碼器700(或 者至列解碼器800)之通道並未在時間上減緩，原先應該是 冗餘之選擇線（亦即，將被帶進入無選擇狀態之選擇線）將時 常於某些時間週期被選擇》爲避免此一問題，位址信號必 須在冗餘決定電路740(或者冗餘決定電路840)之冗餘判斷 7 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ---I ------I--裝 - -----—訂---------線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 '4 3 63 0 . A7 _ B7__ 五、發明說明（ί ) 之後被解碼，其方法是配置—組延遲電路720於位址信號 Add被供應至行解碼器7〇〇的通道中（或者配置一組延遲電 路820於位址信號Add被供應至列解碼器800之通道中）， 或者相似之裝置。由於這延遲電路的延遲時間，在資料寫 入或者讀取操作時存取時間增長，並且高速存取成爲不易。 進一步地，當位址信號Add被輸入時，冗餘決定電路：M0(或 者冗餘決定電路84〇)必須被操作並且結果消耗電流（消耗電 力）增加。 不像上面說明利用.,,冗餘選擇線直接地取代錯誤選擇線 之系統，依據先前技術具有移位冗餘功能之移位冗餘系統 操作多數個切換元件以至於髙階（或者低階）選擇線之位址可 被利用錯誤選擇線移位一位元至較低階（或者至較髙階）。在 此移位冗餘系統中，一旦在從行解碼器700(或者列解碼器 800)被輸出的解碼信號以及行選擇線CL(或者列選擇線）之 間的連接關係是利用多數個切換元件決定時，這關係保持 不變。因此，不必要操作冗餘決定電路以便判斷在輸入位 址和錯誤選擇線位址之間的一致性/不一致性"結果1在使 用習見的移位冗餘系統之半導體元件中存取速率成爲相對 地較高並且被消耗電流成爲較小。 但是，依據先前技術的移位冗餘系統僅可將解碼信號 線移位一位元，亦即，僅一條選擇線（或者換言之，其可執 行僅一位元之移位冗餘操作）=因此，如果牵選擇線之間由 於短路，等等，兩組或者多於兩組之錯誤選擇線存在，則 這系統無法除去此錯誤選擇線。 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） ,n H 1 at I- ^ I ^ ^ H ^ ^ I ^ I <請先閲讀背面之注帝項一款寫本頁) V-5 . 線· A7 ^3fiR06 B7__— 五、發明說明（G ) 因此，即使當習見的移位冗餘系統被採用_時，半導體 晶片上面的錯誤無法被有效地除去，並且晶片產量無法大 幅地改進。 在具有各包含多數個記憶胞之多數個記憶胞陣列的半 導體晶片中，一組冗餘決定電路，等等，一般獨立地配置 以對應至各記億胞陣列。因此，冗餘之自由度僅可被確保 於一組記憶胞陣列之內選擇線（列選擇線或者行選擇線）之總 共數目= 進一步地，當對於多數個列塊之行選擇線配置執行移 位冗餘操作時，是否對於行選擇線執行移位冗餘操作是對 於所有的列塊一致地被決定。因此，冗餘操作不是對於所 有的列塊被執行1或者移位冗餘操作是對於所有列塊的相 同行選擇線被執行。所以，冗餘無法被執行於列塊單元中， 並且冗餘自由度將受限制。 本發明之摘要 關於上面說明的問題，本發明主要在提供一種具有移 位冗餘系統之半導體記憶體元件，當由於在選擇線之間， 等等·的短路使兩組或者多於兩組錯誤選擇線發生時，其 可除去錯誤選擇線並且可相對地增加冗餘自由度，以及用 以執行移位冗餘操作之方法= 爲達成上面說明之目的，依據本發明之半導體記億體 元件包含多數條選擇線供用以依據供應自外部的位址信號 從多數個記憶胞之中選擇一組特定記憶胞而寫入或者讀取 資料，並且進一步地包含被置放在該等多數條選擇線中一 9 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公爱） ------------- I -----訂 -------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 3 68 06 A7 __________B7_____ 五、發明說明（1 ) 端之至少一組第一冗餘選擇線，被置放在另一端之至少一 組第二冗餘選擇線，以及用以可改變地連接將該位址信號 解碼成爲多數條該等選擇線以及該等冗餘選擇線之多數條 解碼信號線之一組切換電路。 當任何錯誤發生於此電路構造之多數條選擇線中時， 用以在該等第一冗餘選擇線方向移動至少一組該等解碼信 號線之一種第一切換操作被執行，或者在該等第二冗餘選 擇線方向移動至少一組該等解碼信號線之一種第二切換操 作被執行，或者該第一和該第二切換操作均被執行。此處， 名稱"移動解碼信號線”指示在選擇線和解碼信號線之間連 接狀態之移動》 最好是，當錯誤發生於多數條選擇線之中兩組選擇線 時，第一和第二切換操作均被執行》 最好是，進一步地，當多數條選擇線被對齊安排於橫 向時並且當錯誤發生於多數條選擇線之中兩組選擇線時， 利用移動至少一組解碼信號線至左方而執行第一切換操作 並且利用移動至少一組解碼信號線至右方而執行第二切換 操作。換言之，依據本發明之半導體記憶體元件被構成而 使得利用移動解碼信號線於第一冗餘選擇線方向以及第二 冗餘選擇線方向而執行兩位元移位冗餘操作。 最好是，當錯誤發生於多數條選擇線之一時，上面說 明之第一或者第二切換操作被執行。 最好是*進一步地，當多數條選擇線被對齊安排於橫 向時並且當錯誤發生於這些選擇線之一時，利用移動至少 10 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） I -------- I------------^*lnlll-- (請先閱讀背面之注意事^.攻寫本頁) 一 A7 436806 ____B7__ 五、發明說明（g ) 一組解碼信號線至左方而執行第一切換操作，或者利用移 動至少一組解碼信號線至右方而執行第二切換操作。換言 之，依據本發明之半導體記憶體元件被構成而使得一位元 移位冗餘操作可如同利用移動解碼信號線於第一冗餘選擇 線方向或者於第二冗餘選擇線方向之先前技術的相同方式 被執行。 另一方面，依據本發明之半導體元件包含多數條選擇 線供用以依據供應自外部的位址信號從多數個記億胞之中 選擇一組特定記億胞而寫入或者讀取資料：被置放在該等 多數條選擇線中一端之至少一組第一冗餘選擇線以及被置 放在另一端之至少一組第二冗餘選擇線；一組切換單元包 含多數個切換元件•用以可改變地連接將該位址信號解碼 成爲多數條該等選擇線以及該等冗餘選擇線之多數條解碼 信號線；一組移位冗餘熔絲電路單元，其具有被配置以對 應至該等多數條選擇線以及該等冗餘選擇線之多數個熔 絲，用以當該等多數條選擇線中錯誤發生時切斷對應至錯 誤選擇線之該熔絲，以及對應至該等冗餘選擇線而供冗餘 選擇之瑢絲：以及一組移位冗餘控制電路單元，用以控制 該等多數個切換元件而使得依據從該移位冗餘熔絲電路單 元之輸出結果而執行一種第一切換操作以便在該等第一冗 餘選擇線方向移動至少一組該等解碼信號線，或者執行一 種第二切換操作以便在該等第二冗餘選擇線方向移動至少 一組該等解碼信號線，或者執行該第一和第二切換操作兩 者。 11 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公笼） f I ^ · I I--I I I ^ ---------Ί <請先閱讀背面之注意ί項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 Α7 Β7 _ 五、發明說明（？） 當錯誤發生於多數條選擇線之兩組時，移位冗餘熔絲 電路單元最好是切斷對應至其中錯誤發生之兩組錯誤選擇 線的熔絲，以及對應至冗餘選擇線的冗餘選擇熔絲，並且 移位冗餘控制電路單元控制多數個切換元件之方式使得執 行第一和第二切換操作兩者。 最好是•進一步地，當錯誤發生於多數條選擇線之一 時|移位冗餘熔絲電路單元切斷對應至其中錯誤發生之一 組錯誤選擇線的熔絲，以及對應至冗餘選擇線的冗餘選擇 熔絲，並且移位冗餘控制電路單元控制多數個切換元件之 方式使得執行第一和第二切換操作之一。 另一方面，依據本發明用以執行一種移位冗餘操作之 第一方法包含的步驟有：配置多數條選擇線烘用以依據供 應自外部的位址信號從多數個記憶胞之中選擇一組特定記 憶胞而寫入或者讀取資料；使用被置放在這些選擇線中一 端之至少一組選擇線作爲至少一組第一冗餘選擇線並且使 用被置放在另一端之至少一組選擇線作爲至少一組第二冗 餘選擇線：可改變地連接將該位址信號解碼之多數條解碼 信號線至該等多數條選擇線以及至該等冗餘選擇線：並且 執行在該等第一冗餘選擇線方向移動至少一組該等解碼信 號線之一組第一切換操作或者在該等第二冗餘選擇線方向 移動至少一組該等解碼信號線之一組第二切換操作或者該 第一和該第二切換操作均被執行》 最好是，當錯誤發生於多數條選擇線之兩組時*依據 本發明用以執行一種移位冗餘操作之第一方法執行第一和 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --|、|—1!!_ 裝--------訂 *----!線 (請先閱讀背面之注意事項再氣4頁)
經濟部智慧財產局員工消費合作社印M A7 4 3 6 8 0 6 _____B7__ 五、發明說明) 第二切換操作兩者。 最好是，進一步地*當錯誤發生於多數條選擇線之一 時|依據本發明用以執行一種移位冗餘操作之第一方法執 t 行第一和第二切換操作之一。 依據本發明用以執行一種移位冗餘操作之第二方法包 含的步驟有：配置多數條選擇線供用以依據供應自外部的 位址信號從多數個記憶胞之中選擇一組特定記憶胞而寫入 或者讀取資料；使用被置放在這些選擇線中一端之一組選 擇線作爲至少一組第一冗餘選擇線並且使用被置放在另一 端之一組選擇線作爲至少一組第二冗餘選擇線；可改變地 連接將該位址信號解碼之多數條解碼信號線至該等多數條 選擇線以及至該等冗餘選擇線；當錯誤發生於該等多數條 選擇線中時，在具有多數個熔絲之一組移位冗餘熔絲電路 單元中，切斷對應至一組錯誤選擇線之熔絲，其中錯誤發 生，以及對應至冗餘選擇線之冗餘選擇熔絲：並且依據從 該移位冗餘熔絲電路單元之輸出結果|執行在該等第一冗 餘選擇線方向移動至少一組該等解碼信號線之一組第一切 換操作或者在該等第二冗餘選擇線方向移動至少一組該等 解碼信號線之一組第二切換操作或者該第一和該第二切換 操作均被執行。 依據本發明用以執行一種移位冗餘操作之第三方法包 含的步驟有：配置多數條選擇線供用以依據供應自外部的 位址信號從多數個記憶胞之中選擇一組特定記憶胞而寫入 或者讀取資料：使用被置放在這些選擇線中一端之一組選 13 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------1---裝--------訂---------線 <請先間讀背面之注意事項再填寫本頁) d 3 6 8 0 i A7 ------^_ 五、發明說明（U ) 擇線作爲至少一組第一冗餘選擇線並且使用被置放在另一 端之一組選擇線作爲至少一組第二冗餘選擇線；可改變地 連接將該位址信號解磾之多數條解碼信號線至該等多數條 選擇線以及至該等冗餘選擇線；指定對應至其中錯誤發生 之錯誤選擇線之一組熔絲位址並且當錯誤發生於該等多數 條選擇線中時產生一組熔絲解碼信號：並且依據熔絲解碼 信號，執行在該等第一冗餘選擇線方向移動至少一組該等 解碼信號線之一組第一切換操作或者在該等第二冗餘選擇 線方向移動至少一組該等解碼信號線之一組第二切換操作 或者該第一和該第二切換操作均被執行。 依據本發明用以執行一種移位冗餘操作之第四方法包 含的步驟有：配置多數條選擇線供用以依據供應自外部的 位址信號從多數個記憶胞之中選擇一組特定記憶胞而寫入 或者讀取資料；使用被置放在該等多數條選擇線中一端之 一組選擇線作爲至少一組第一冗餘選擇線並且使用被置放 在另一端之一組選擇線作爲至少一組第二冗餘選擇線；可 改變地連接將該位址信號解碼之多數條解碼信號線至該等 多數條選擇線以及至該等冗餘選擇線：導致該等記憶胞陣 列彼此相鄰以共用具有多數個熔絲之一組移位冗餘電路單 元；指定對應至其中錯誤發生之錯誤選擇線之熔絲位址並 且當錯誤發生於該等多數條選擇線中時依據多數個熔絲之 組合產生一組熔絲解碼信號；並且依據來自該熔絲解碼器 電路之熔絲解碼信號，執行在該等第一冗餘選擇線方向移 動至少一組該等解碼信號線之一組第一切換操作或者在該 14 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ297公釐） ----,-----------裝—— {請先閲讀背面之注意事項再氧桊頁) 訂· -線- 經濟部智慧財產局員工消費合作社印製 43630^ A7 B7 ____ 五、發明說明（\7) 等第二冗餘選擇線方向移動至少一組該等解碼信號線之一 組第二切換操作或者該第一和該第二切換操作均被執行。 依據本發明用以執行一種移位冗餘操作之第五方法包 / 含的步驟有：配置多數條行選擇線供用以依據供應自外部 的位址信號從構成各該等多數個記憶胞塊之多數個記億胞 之中選擇一組特定記憶胞而寫入或者讀取資料*各該等記 億胞塊被分割成爲多數個列塊；使用被置放在該等多數條 行選擇線中一端之一組行選擇線作爲至少一組第一冗餘選 擇線並且使用被置放在另一端之一組行選擇線作爲至少一 組第二冗餘選擇線；可改變地連接將該位址信號解碼之多 數條解碼信號線至該等多數條選擇線以及至該等冗餘選擇 線，指定對應至其中錯誤發生之錯誤選擇線之一組熔絲位 址*並且當任何錯誤發生於該等多數條行選擇線中時依據 這些熔絲組合在具有該等多數個熔絲之一組移位冗餘熔絲 電路單元中產生一組熔絲解碼信號，並且產生a熔絲解碼 信號中移位冗餘熔絲電路單元具有多數個熔絲當時任何錯 誤發生中多數個行選擇線；並且依據該等多數個列塊之邏 輯位址，各該等多數個列塊無關地，執行在該等第一冗餘 選擇線方向移動至少一組該等解碼信號線之一組第一切換 操作或者在該等第二冗餘選擇線方向移動至少一組該等解 碼信號線之一組第二切換操作或者該第一和該第二切換操 作均被執行。 依據本發明用以執行一種移位冗餘操作之第六方法包 含的步驟有：配置多數條行選擇線供用以依據供應自外部 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ------I------裝------i — 訂---I-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印5本 4 3 6 8 0 6 a7 _B7__ 五、發明說明) 的位址信號從構成各該等多數個記憶胞塊之多數個記憶胞 之中選擇一組特定記億胞而寫入或者讀取資料，各該等記 億胞塊被分割成爲多數個列塊；使用被置放在該等多數條 行選擇線中一端之一組行選擇線作爲至少一組第一冗餘選 擇線並且使用被置放在另一端之一組行選擇線作爲至少一 組第二冗餘選擇線，可改變地連接將該位址信號解碼之多 數條解碼信號線至該等多數條選擇線以及至該等冗餘選擇 線；當任何錯誤發生於該等多數條行選擇線中時，切斷對 應至其中錯誤發生之一組錯誤選擇線之一組熔絲以及具有 該等多數個熔絲之一組移位冗餘熔絲電路單元中對應至該 冗餘選擇線之一組冗餘選擇熔絲；並且依據該等多數個列 塊之邏輯位址，各該等多數個列塊無關地，執行在該等第 一冗餘選擇線方向移動至少一組該等解碼信號線之一組第 —切換操作或者在該等第二冗餘選擇線方向移動至少一組 該等解碼信號線之一組第二切換操作或者該第一和該第二 切換操作均被執行。 進一步地，依據本發明之一種半導體元件包含多數條 選擇線供用以依據供應自外部的位址信號從多數個記億胞 之中選擇一組特定記憶胞而寫入或者謓取資料；被置放在 該等多數條選擇線中一端之至少兩組第一冗餘選擇線以及 被置放在另一端之至少兩組第二冗餘選擇線；以及以至少 兩級配置之第一切換單冗和第二切換單元，用以可改變地 連接將該位址信號解碼之多數條解碼信號至該等多數條選 擇線以及至該等冗餘選擇線。 16 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I--JlfJ--III — — I J ί I I I 訂，ιιι—J—· (請先閱讀背面之注意事項再< 本頁) 經濟部智慧財產局員工消費合作社印製 a? 4 3 6 3 0 6 __B7 _ 五、發明說明（\Ψ ) 當任何錯誤發生於此電路構造之多數條選擇線中時， 該第一切換單元執行在該等第一冗餘選擇線方向移動至少 一組該等解碼信號線之一種第一切換操作或者在該等第二 冗餘選擇線方向移動至少一組該等解碼信號線之一種第二 切換操作或者該第一和該第二切換操作兩者，並且該第二 切換單元在該第一冗餘選擇線方向之該第一切換操作之後 執行用以進一步地移動至少一組該等解碼信號之一種第三 切換操作或者在該第二冗餘選擇線方向之該第二切換操作 之後用以進一步地移動至少一組該等解碼信號線之一種第 四切換操作或者該第三以及該第四切換操作兩者或者該第 三以及該第四切換操作均無。 最好是，當錯誤發生於四組選擇線時，第一切換單元 之第一和第二切換操作均被執行並且第二切換單元之第三 和第四切換操作均被執行。 最好是 > 當錯誤發生於三組選擇線時，第一切換單元 之第一和第二切換操作均被執行並且第二切換軍元的第三 和第四切換操作之一被執行。 最好是•進一步地，當錯誤發生於兩組選擇線時，第 一和第二切換操作之一被第一切換單元執行並且第三和第 四切換操作之一被第二切換單元執行》 最好是，進一步地，當錯誤發生於兩組選擇線時，第 一和第二切換操作之一被第一切換單元執行並且第三和第 四切換操作之一被第二切換單元執行。 最好是，進一步地，當錯誤發生於一組選擇線時，第 17 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ---------I--"裝------- I 訂· I-------線 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明us) 一和第二切換操作之一被第一切換單元執行並且第三和第 四切換操作不被第二切換單元執行。 最好是’進一步地，當第一冗餘選擇線和第二冗餘選 Λ 擇線之至少一組利用上面說明的切換操作而連接到解碼信 號線時’被置放靠近多數條選擇線之冗餘選擇線優先被使 用> 本發明之上述目的和特點將可參考附圖從下面較佳寅 施例的說明而更明顯，其中： 第1圖是展示具有一般冗餘功能之半導體記憶體元件 的構造方塊圖； 第2圖是展示依據本發明的基本原理之基本實施例的 方塊圖； 第3圖是使用於說明本發明的基本原理之分解圖； 第4圖是展示依據本發明之一組移位冗餘電路的基本 觀念之方塊圖； 第5a至5c圖是分別展示在第4圖各部份之信號位準 圖形： 第6圖是展示本發明之第一較隹實施例中一組選擇線 驅動電路之構造電路圖： 第7圖是展示本發明之第一較佳實施例中一組移位控 制電路之構造電路圇； 第8圖是展示本發明之第一較佳實施例中一組解碼器 電路之構造電路圖； 第9圖是展示本發明之第一較佳實施例中正常選擇之 18 本纸張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） — — — — — — — I (請先閲讀背面之注意事項再良枣頁) · 丨線· 經濟部智慧財產局員工消費合作社印製 A7
五、發明說明（；> ) Λ36Β〇6 經濟部智慧財產局員工消費合作社印製 熔絲電路的構造電路圖； 第10圖是展示本發明之第一較佳實施例中冗餘選擇之 熔絲電路的構造電路_; t 第Π圖是展示本發明之第一較佳實施例中強迫性冗餘 之熔絲電路的構造電路圖； 第12圖是展示本發明之第—較佳實施例中各電路之連 接的電路圖（No. 1): 第13圖是展示本發明之第一較佳實施例中各電路之連 接的電路圖（No.2); 第14圖是展示本發明之第一較佳實施例中各電路之連 接的電路圖（No.3); 第15圖是展示本發明之第一較佳實施例中各電路之連 接的電路圖（Ν 〇. 4): 第16圖是展示本發明之第一較佳實施例中各電路之連 接的電路圖（No.5); 第17圖是展示本發明之第一較佳實施例中各電路之連 接的電路圖（No.6); 第18圖是展示本發明之第一較佳實施例中一組移位控 制電路之電路佈局圖： 第19圖是展示本發明之第一較佳實施例中一組熔絲電 路之電路佈局圖； 第20圖是展示本發明之第二較佳實施例中一組選擇線 驅動電路之構造電路圖； 第21圖是展示本發明之第二較佳實施例中供正常選擇 19 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇x 297公釐） -----I!-----裝 ---I---訂--------* 線 (請先閱讀背面之注意事項再填寫本頁) A7 4 3 68 0 b B7__ 五'發明說明（〇) 之一組移位控制電路之構造電路圖； 第22圈是展示本發明第二較隹實施例中左端之冗餘移 位控制電路之構造電愍圚： 第23圊是展示本發明第二較佳實施例中右端之冗餘移 位控制電路之構造電路圖； 第24圓是展示本發明之第二較佳寊施例中正常選擇之 熔絲電路的構造電路圖： 第25圖是展示本發明之第二較佳實施例中冗餘選擇之 熔絲電路的構造電路圖； 第26圖是展示本發明之第二較佳實施例中強迫性冗餘 之熔絲電路的構造電路圖： 第27圖是展示本發明之第二較佳實施例中一組解碼器 電路之構造電路圖： 第28圖是使用於說明展示於第20圖中之選擇線驅動 電路的操作之時序圖： 第29圖是展示本發明之第二較佳實施例中各電路之連 接的電路圖（No. 1): 第30圖是展示本發明之第二較佳寅施例中各電路之連 接的電路圖（No.2): 第31圖是展示本發明之第二較佳實施例中各電路之連 接的電路圖（No.3); 第32圚是展示本發明之第二較佳實施例中各電路之連 接的電路圖（No.4): 第33圇是展示本發明之第二較佳實施例中各電路之連 20 本紙張尺度適用中國國家標準（CNS)A4規袼（2】0 X 297公笼） --1* t I I ΐ----- - 裝！----訂----I II !線 (諝先閱讀背面之注意事項再1 4頁) 經濟部智慧財產局員工消費合作社印製 A7 43B806 ___ B7_ 五、發明說明（（s ) 接的電路圖（No.5): 第34圖是展示本發明之第二較佳實施例中各電路之連 接的電路圖（No.6): * 第35圖是展示本發明之第二較佳實施例中一組移位控 制電路之電路佈局圖； 第36圖是展示本發明之第二較佳實施例中一組熔絲電 路之電路佈局圖； 第37圖是展示被應用至本發明之一實施例的一組冗餘 方塊檢測電路之構造範例電路圖： 第38圖是展示本發明第三較隹實施例之整體電路構造 的方塊圖（N〇.1); 第39圖是展示本發明第三較佳實施例之整體電路構造 的方塊圖（No.2); 第40圖是展示本發明第三較佳實施例之整體電路構造 的方塊圖（No.3); 第41圖是是展示本發明之第三較佳食施例中冗餘選擇 之熔絲電路的構造電路圖； 第42圖是展示本發明之第三較佳實施例中強迫性冗餘 之熔絲電路的構造電路圖； 第43圖是展示本發明之第三較佳實施例中正常選擇之 熔絲電路的構造電路圖； 第4 4圖是展不本發明之第三較佳實施例中一組溶絲信 號產生電路之構造電路圖； 第45圖是展示本發明之第三較佳實施例中—組熔絲預 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝！ 訂 I---I--線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^36806 A7 經濟部智慧財產局員工消費合作社印製 B7__五、發明說明（j ) 解碼器電路之構造電路圖： 第46圖是展示本發明之第三較佳實施例中一組熔絲解 碼器電路之構造電路®: t 第47圖是展示當無錯誤存在於選擇線中時第43圖中 展示之一組熔絲電路的模擬操作之電壓波形圖； 第48圖是展示當無錯誤存在於選擇線中時第45圖中 展示之一組熔絲預解碼器電路的模凝操作之電壓波形圖； 第49圖是展示當兩種移位冗餘操作被執行時第43圖 中展$之熔絲電路的模擬操作之電壓波形圖； 第50圖是展示當兩種移位冗餘操作被執行時第45圖 中展示之熔絲預解碼器電路的模擬操作之電壓波形圖： 第51圚是展示應用本發明之移位冗餘半導體記憶體元 件之半導體晶片分解構造圖； 第52圖是展示當一組熔絲電路，一組強迫性冗餘熔絲 電路以及一組冗餘選擇熔絲電路獨立地提供至各記憶胞陣 列時第51圖中展示的A部份之放大構造分解圖； 第53圖是展示當行冗餘選擇線之移位冗餘對於一組記 憶胞塊中多數個列塊一致地被執行時第51圖中展示的B部 份之放大構造分解圖； 第54圖是展示當一組熔絲電路和一組強迫性冗餘熔絲 電路被分享於相鄰記憶胞陣列時第51圖中展示的A部份之 放大構造分解圚； 第55圖是展示當行選擇線之移位冗餘被執行於記憶胞 塊中一組方塊單元時第51圖中展示的B部份之放大構造分 ill ΤΙ —----裝--I (諳先閱讀背面之注$項再υΓ本頁} 訂· · 線_ 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 a? 4 3 68 0。 _________B7 _ 五、發明說明（>〇) 解園： 第56圖是展示本發明第四較佳實施例之整體電路構造 的方塊圖（No.]); 第57圖是展示本發明第四較佳實施例之整體電路構造 的方塊圖（N0.2J ; 第58圖是展示本發明第四較佳實施例之整體電路構造 的方塊圖（No.3): 第59圈是展示本發明第四較佳實施例之整體電路構造 的方塊圖（No.4); 第60圖是展示本發明第四較佳實施例之整體電路構造 的方塊圖（No.5): 第61圖是展示本發明第四較隹實施例之整體電路構造 的方塊圖（No.6): 第62圇是展示本發明第四較隹寅施例中冗餘選擇熔絲 電路構造的電路圖： 第63圖是展示本發明第四較佳實施例中強迫性冗餘熔 絲電路構造的電路圖： 第64圖是展示本發明第四較佳實施例中正常選擇熔絲 電路構造的電路圖： 第65圖是展示本發明第四較佳實施例中冗餘選擇之熔 絲信號放大電路構造的電路圖； 第66圖是展示本發明第四較佳實施例中熔絲信號產生 電路構造的電路圖： 第67圖是展示本發明第四較佳實施例中第一熔絲預解 23 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） ----—-------•裝--------訂---1---—-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 68 06 A7 __；_B7_ 五、發明說明（Η ) 碼器電路構造的電路圓： 1第68圖是展示本發明第四較佳實施例中第二熔絲預解 碼器電路構造的電路Ci : t 第69圖是展示本發明第四較佳實施例中熔絲解碼器鸾 路構造的電路圖； 第70圖是展示本發明第四較佳實施例中移位控制電路 構造的電路圖： 第71圖是展示本發明第五較佳實施例之整體電路構造 的方塊圖（No. 1); 第72圖是展示本發明第五較佳實施例之整體電路構造 的方塊圖（No.2); 第73圇是展示本發明第五較佳實施例之整體電路構造 的方塊圖（No.3); 第74圖是展示本發明第五較佳實施例中冗餘選擇熔絲 電路構造的電路圖： 第7 5圖是展示本發明第五較佳實施例中強迫性冗餘熔 絲電路構造的電路圖： 第76圖是展示本發明第五較隹實施例中正常選擇熔絲 電路構造的電路圖； 第77 _是展示本發明第五較佳實施例中冗餘選擇之熔 絲信號放大電路構造的電路圖： 第78圖是展示本發明第五較佳實施例中熔絲信號產生 電路構造的電路圖： 第79圖是展示本發明第五較佳實施例中第一熔絲預解 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） I*--->-------裝-----訂--------線 (請先閲讀背面之注意事項再炎4頁) A7
436S 〇B __B7_ 五、發明說明（β) 碼器電路構造的電路圖； 第SO圖是展示本發明第五較佳實施例中第二熔絲預解 碼器-路構造的電路-: 第8〗圖是展示本發明第五較佳實施例中熔絲解碼器電 路構造的電路圖： 第82圖是展示本發明第五較佳實施例中移位控制電路 構造的電路'圖； 第S3圖是展示本發明第五較佳實施例中存在於各記憶 胞塊中四組列塊之狀態範例圖； 第84圖是展示本發明第五較佳實施例中一組冗餘列塊 選擇電路構造的電路圖； 第85圖是展示本發明第五較佳實施例中一組列位址邏 輯電路構造的電路圖； 第86圖是使用於說明第85圖中展示之列位址邏輯電 路之操作的時序圖； 第87圖是展示本發明第六較佳實施例之整體電路構造 的方塊圖（No. 1): 第88圖是展示本發明第六較佳實施例之電路構造 的方塊圖（No.2): 第89圖是展示本發明第六較佳實施例中冗餘選擇熔絲 電路構造的電路圖： 第90圖是展示本發明第六較佳實施例中強迫性冗餘熔 絲電路構造的電路圖； 第91圖是展示本發明第六較佳實施例中正常選擇熔絲 25 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） I------I-----裝---I I---訂- ---II--•線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 436806 ____B7___ 五、發明說明（>今） 電路構造的電路圖； 第92圖是展示本發明第六較佳實施例中移'位控^電路 構造的電路圖： 第93圖是展示本發明第六較佳實施例中冗餘列方塊選 擇電路構造的電路圇； 第94圖是展示本發明第六較佳實施例中列位址邏輯電 路構造的電路圖； · ，· 第95圖是展示本發明第七較佳實施例之基礎的基本原 理之構造方塊圖； 第96圖是展示當任何錯誤發生於四組選擇線中時一組 切換單元之操作分解圖； 第97圖是展示當任何錯誤發生於三組選擇線中時該切 換單元之一組操作範例的分解圖； 第98圚是展示當任何錯誤發生於三組選擇線中時該切 換單元之第二操作範例的分解圖； 第99圇是展示當任何錯誤發生於兩組選擇線中時該切 換單元之第一操作範例的分解圖； 第100圖是展示當任何錯誤發生於兩組選擇線中時該 切換單元之第二操作範例的分解圇： 第101圖是展示當任何錯誤發生於第二選擇線中時該 切換單元之第三操作範例的分解圇： 第102圖是展示當任何錯誤發生於一組選擇線中時該 切換單元之第一操作範例的分解圖； 第103圖是展示當任何錯誤發生於一組選擇線中時該 26 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---I* 1I + I1I!· * I — I ----訂·--I I I I--線 (請先閱讀背面之注意事項再填頁) 經濟部智慧財產局員工消費合作杜印製 A7 436806 ___B7 _ 五、發明說明 切換單元之第二操作範例的分解圖： 第104圖是展示當無錯誤存在於選擇線中時該切換單 元之操作分解圖： 第105圖是展示當任何錯誤發生於該等四組選擇線中 時在該切換單元操作之各部份的信號位準圖形： .第106圖是展示當任何錯誤發生於該等三組選擇線中 時在該切換單元操作之各部份的信號位準圖形； 第107圖是展示本發明第七較佳實施例中正常選擇熔 絲電路構造的電路圖： 第]08圖是展示本發明第七較佳實施例中冗餘選擇之 熔絲信號放大電路構造的電路圖： 第109圖是展示本發明第七較佳實施例中強迫性冗餘 熔絲電路構造的電路圖； 第Π0圖是展示本發明第七較佳實施例中第一和第二 移位控制電路構造的電路圖； 第111圖是展示本發明第七較佳實施例中第一切換單 元構造的電路圖； 第I]2圖是展示本發明第七較隹實施例中第二切換單 元構造的電路圖； 第113圖是展示本發明第七較佳實施例之整體電路構 造的方塊圖（No.〗）；以及 第Π4圖是展示本發明第七較佳實施例之整體電路構 造的方塊圖（No.2)。 較佳實施例說明 27 本紙張尺度遶用中國國家標準（CNS)A4規格（2]〇χ 297公爱） Ϊ ----------I ------I 1^. (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 436806 A7 B7 五、發明說明（<) 經濟部智慧財產局員工消費合作社印$农 在此處之後，本發明之一種基本的寅施例以及某些較 佳實施例將參考第2至114圖加以說明》 第2圊是展示依據本發明基本原理的一種基本實施例 r 構造之方塊圖：第3圖是使用於說明本發明的基本原理之 分解圖：第4圖是展示本發明移位冗餘電路的基本觀念之 方塊圖；並且第5a至5c圚是展示各部份之信號位準之圖 形。同時，相同參考號碼將被使用以表示已經被說明之相 同構成元件。 依據本發明的基本實施例之半導體記憶體元件包含用 以將供應自外部的位址信號Add加以解碼之一組解碼器電 路5,如第2圖中所展示。半導體記億體元件進一步地包含 多數條選擇線s 10至sl(n-l)(其中η是2或者多於2的任意 正整數），用以依據從解碼器電路5被輸出之一組解碼信號 Sdec之位址從多數個記憶胞之中選擇一組特定記憶胞而寫 入或者讀取資料。兩組冗餘選擇線sijO和sljl，它們並未 連接到解碼信號Sdec被傳送至的解碼信號線，當無錯誤存 在於多數條選擇線中時，被分別地配置在這些選擇線末端 部份之一或者另一處。 在第2圖中，半導體記憶體元件包含用以控制在多數 條選擇線和冗餘線之間連接關係之一組移位冗餘控制電路 包含於一組切換單元2中（對應至本發明之切換電路）之 移位冗餘控制電路1包含多數個切換元件，用以可改變地 連接多數條解碼信號線至選擇線並且至冗餘選擇線’以及 —組移位冗餘熔絲電路單元4包含多數個熔絲配置以對應 28 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 先 聞 讀 背 面 之 注 意 事 項 再 頁 裝 訂 線 A7 436806 ___B7___ 五、發明說明) 至多數條選擇線並且至冗餘選擇線，當錯誤發生於多數條 選擇線中時，用以切斷對應至其中任何錯誤發生之錯誤選 擇線的熔絲，並且也切斷對應至其中任何錯誤發生之冗餘 選擇線之冗餘選擇熔絲從移位冗餘熔絲電路單元4被輸 出的信號被輸入至一組移位冗餘控制電路單元3。被輸出至 這移位冗餘控制電路單元3的信號被使用作爲用以控制切 換單元2之一組移位控制信號。 第2圖中展示的移位冗餘電路1進一步地包含移位冗 餘控制電路3。移位冗餘熔絲電路單元3,依據從移位冗餘 熔絲電路單元4之輸出結果，將錯誤選擇線帶至一種無選 擇狀態，其中它並未連接到任一解碼信號線，並且控制多 數個切換元件之切換操作以至於多數條解碼信號線可在被 置放於多數條選擇線中之一端（例如，在左端）的第一冗餘選 擇線sljO之方向被移位一組選擇線（亦即，一位元），或者 可在被置放於另一端（例如，在右端）的第二冗餘選擇線sljl 之方向被移位一組選擇線"換言之，第1圖中展示的半導 體記憶體元件之構成方式使得可在第一冗餘選擇線方向， 或者在第二冗餘選擇線方向，或者這兩種選擇線方向執行 —位元或者兩位元的移位操作。 幾/好是，依據本發明的基本實施例之半導體記憶體元 件中|從移位冗餘熔絲電路單元4之輸出結果是以代表對 應至錯誤選擇線的熔絲以及冗餘選擇熔絲是否被切斷的直 流電壓位準被輸出。 最好是，進一步地，移位冗餘控制電路單元3包含一 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
If —-----I I --- ------------- (請先閱讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 A7 4 3 6 8 0 _ B7__ 五、發明說明（>Ί) 組NAND閘（不可分離閘）*用以當接收移位冗餘熔絲電路 單元4之輸出結果時輸出用以在任何方向移動選擇線之一 組移位控制信號，以及用以將來自這N AND閘的移位控制 信號反相之一組反相器。 最好是，進一步地，移位冗餘控制電路單元3包含一 組MOR閘（不可分離閘），用以當接收移位冗餘熔絲電路單 元之輸出結果時輸出用以在任何方向移動選擇線之一組移 位控制信號，以及用以將來自這NOR閘的移位控制信號反 相之一組反相器= 最好是，進一步地，依據本發明的基本實施例之半導 體記憶體元件中，切換單元2中之各該等多數個切換元件 是一種三方向切換元件，其可選擇用以在第一冗餘選擇線 slj〇方向（亦即，左方方向移位）執行移位操作之一種模式， 用以在第二冗餘選擇線方向（亦即，右方方向移位）執行移位 操作之一種模式以及用以不執行移位操作（亦即，無移位）之 一種模式。 最好是，進一步地，各該等多數個切換元件可選擇其 中在解碼信號線和錯誤選擇線之間的連接未被建立之一種 無選擇模式。 最好是，進一步地，依據本發明的基本實施例之半導 體記憶體元件中，移位冗餘熔絲電路單元4包含用以在正 常操作時被使用之正常選擇熔絲電路，用以在冗餘選擇時 被使用之冗餘選擇熔絲電路，以及用以在強迫性冗餘時被 使用之強迫性冗餘熔絲電路。 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公坌） -----! *------I - I —-----訂·!------線 (請先閱讀背面之注意事項再^枣頁) 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 A7 _B7 五、發明說明（>g) 最好是，進一步地，依據本發明的基本實施例之半導 體記億體元件中，移位冗餘熔絲電路單元4包含一組強迫 性冗餘熔絲電路，其讓對應至一組預定選擇線的熔絲在強 迫性冗餘時看起來明顯地被切斷（亦即，對應至一組預定選 擇線的一組熔絲看起來被切斷），並且確認是否任何錯誤存 在於冗餘選擇線中= 最好是，進一步地，在依據本發明基本實施例的半導 體記億體元件中，連接到強迫性冗餘熔絲電路的選擇線被 配置在異於相鄰冗餘選擇線位置之位置。 另一方面，第2圖展示的半導體記憶體元件中移位冗 餘電路1包含一組切換單元2,其包含用以可改變地連接多 數條解碼信號線至多數條選擇線並且至冗餘選擇線之多數 個切換元件，以及一組移位冗餘熔絲電路單元4,其包含分 別地對應至選擇線並且至冗餘選擇線之多數個熔絲配匱， 用以當任何錯誤發生於一組選擇線中時切斷對應至其中錯 誤發生之錯誤選擇線之熔絲，以及對應至冗餘選擇線之冗 餘選擇熔絲。 移位冗餘電路1進一步地包含一組移位冗餘控制電路 單元3，用以依據移位冗餘熔絲電路單元之輸出結果而控制 多數個切換元件之切換操作以至於錯誤選擇線被帶進入不 連接到任何解碼信號線之無選擇狀態，並且多數條解碼信 號線可在被置放於多數條選擇線中一端的冗餘選擇線方向 被移位一組選擇線。換言之，半導體記憶體元件可利用在 第一冗餘選擇線方向或者第二冗餘選擇線方向執行移位操 31 本纸張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公复） I-------裝-------J訂—I---ί·線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 ____Β7__ 五、發明說明（4) 作而執行一位元移位冗餘》 最好是•進一步地，依據本發明基本寊施例的半導體 記憶體元件可利用評估多數個記憶胞塊中移位冗餘熔絲電 路單元4之輸出位準並且利用判斷是否至少一組熔絲被切 斷而檢測冗餘選擇線是否被使用。 最好是，進一步地，依據本發明基本實施例的半導體 記億體元件中，被一組選擇線選擇之記億胞塊週期被帶進 入與記憶胞週期一致以免多數個記憶胞週期改變（亦即，以 免記憶胞拓樸結構改變）。 最好是，進一步地，依據本發明基本實施例的半導體 記憶體元件中，多數條選擇線以及多數個熔絲之選擇線在 半導體晶片中以相同間隙被佈局。 在上面說明依據本發明基本實施例的第一較佳實施例 中，一組半導體記憶體元件包含多數條選擇線供用以依據 供應自外部的位址信號從多數個記憶胞之中選擇一組特定 記億胞而寫入或者讀取資料，其包含具有多數個切換元件 之一組切換單元，用以可改變地連接被置放在該等多數條 選擇線中一端之至少一組第一冗餘選擇線，被置放在另一 端之至少一組第二冗餘選擇線以及將該位址信號解碼成爲 多數條該等選擇線以及該等冗餘選擇線之多數條解碼信號 線：一組熔絲解碼器霉路，當任何錯誤發生於此多數條選 擇線中時，利用指定對應至其中錯誤發生之錯誤選擇線之 熔絲位址而產生熔絲解碼信號；以及一組移位冗餘控制電 路單元，其依據來自熔絲解碼器電路之熔絲解碼信號而控 32 本紙張尺度適用中國國家標準（CNS)A4規格（210 X四7公釐） — ——rllh-lllln - I--I I I I ------* --- (請先閲讀背面之注意事項再令頁) 經濟部智慧財產局員工消費合作社印製 A7 __B7_ 五、發明說明（$c〇 制多數個切換元件以執行在該等第一冗餘選擇線方向移動 至少一組該等解碼信號線之一種第一切換操作，或者在該 等第二冗餘選擇線方向移動至少一組該等解碼信號線之一 種第二切換操作，或者兩種切換操作。 最好是，當錯誤發生於多數條選擇線之中兩組選擇線 時，熔絲解碼器電路利用指定對應至該等兩組錯誤選擇線 之熔絲位址而產生熔絲解碼信號，並且移位冗餘控制電路 單元控制多數個切換元件以至於第一和第二切換操作均可 被執行。 在上面說明的第一較佳實施例中，利用熔絲解碼器電 路對應至各錯誤選擇線之熔絲位址的指定是利用比該等多 數條選擇線之總共數目較少之熔絲數目組合而作用。 在上面說明之第一較佳實施例中，熔絲解碼器電路包 含兩組熔絲解碼器單元，用以分別地將多數個不同的熔絲 組合產生之信號解碼。 當一組錯誤發生於依據本發明的基本實施例之第二較 佳實施例中多數條選擇線之一時，上面說明之熔絲解碼器 電路指定對應至其中錯誤發生之一組錯誤選擇線的熔絲， 並且產生熔絲解碼信號，並且移位冗餘控制電路單元控制 多數個切換元件而執行第一和第二切換操作之一。 在上面說明之第二較佳實施例中，利用熔絲解碼器電 路對應至各錯誤選擇線之熔絲位址的指定是利用比該等多 數條選擇線之總共數目較少之熔絲數目組合而作用》 在上面說明之第二較佳實施例中，熔絲解碼器電路包 33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 — II--1---II--i 111 ---^ ---I--11^ (請先閱讀背面之注意事項再填寫本頁) 4 3 6S:.;' a? ___B7_ 五、發明說明（>丨） 含兩組熔絲解碼器單元，用以分別地將多數個不同的熔絲 組合產生之信號解碼。 在依據本發明基本實施例的第三較佳實施例中，一組 / 半導體記億體元件包含多數條選擇線供用以依據供應自外 部的位址信號從配置於各該等多數個記憶胞陣列中之多數 個記憶胞之中選擇一組特定記憶胞而寫入或者讀取資料， 其包含被置放在該等多數條選擇線中一端之至少一組第一 冗餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線；包含多數個切換元件之一組切換單元，用以可改變地 連接將該位址信號解碼成爲多數條該等選擇線以及該等冗 餘選擇線之多數條解碼信號線：一組熔絲解碼器電路，當 該等多數條選擇線中錯誤發生時，用以指定對應至其中錯 誤發生之一組錯誤選擇線的該熔絲位址，並且依據比選擇 線總共數目較少數目之熔絲組合而產生一組熔絲解碼信 號：以及一組移位冗餘控制電路單元，用以控制該等多數 個切換元件而使得依據從該熔絲解碼電路之熔絲解碼信號 而執行一種第一切換操作以便在該等第一冗餘選擇線方向 移動至少一組該等解碼信號線，或者執行一種第二切換操 作以便在該等第二冗餘選擇線方向移動至少一組該等解碼 信號線，或者執行該第一和第二切換操作兩者；其中移位 冗餘熔絲電路單元具有多數個熔絲被相鄰的記憶胞陣列共 同地分享· 在上面說明之第三較佳實施例中，移位冗餘熔絲電路 單元包含被使用於正常操作之一組正常選擇熔絲電路，被 34 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閲讀背面之注意事項再C.',本頁)
-ID -線· 經濟部智慧財產局員工消費合作社印製 A7 B7 Λ 368 0 6 經濟部智慧財產局員工消費合作杜印製 五、發明說明（>>) 使用於冗餘選擇之一組冗餘選擇熔絲電路以及被.使用於強 迫性冗餘之一組強迫性冗餘熔絲電路，並且正常選擇溶絲 電路和強迫性冗餘熔絲電路被相鄰的記憶胞陣列所分享。 ( 在上面說明的第三較佳實施例中，冗餘選擇熔絲電路 被獨立地提供至相鄰記憶胞陣列。 上面說明的第三較佳實施例可執行，對於任一組相鄰 記憶胞陣列之多數條選擇線，第一切換操作或者第二切換 操作或者第一和第二切換操作兩者，或者可執行，對於相 鄰記憶胞陣列兩者，第一切換操作或者第二切換操作或者 第一和第二切換操作兩者。 在依據本，明基本實施例的第四較佳實施例中，一種 半導體記億體元件包含多數條行選擇線供用以依據供應自 外部的位址信號從構成各該等多數個記憶胞塊的多數個記 憶胞之中選擇一組特定記憶胞而寫入或者讀取資料，其各 被分割成爲多數個列塊之記憶胞塊，並且各該等記憶胞塊 包含，被置放在該等多數條選擇線中一端之至少一組第一 冗餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線；包含多數個切換元件之一組切換單元，用以可改變地 連接將該位址信號解碼成爲多數條該等行選擇線以及該等 冗餘選擇線之多數條解碼信號線；一組移位冗餘熔絲電路 單元1其包含比該等多數條行選擇線之總共數目較小數目 之多數個熔絲以及被配置以分別地對應至該等冗餘選擇線 之多數個冗餘選擇熔絲；一組熔絲解碼器電路，當該等多 數條行選擇線中錯誤發生時，用以指定對應至其中錯誤發 35 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 436806 A7 經濟部智慧財產局員工消費合作社印製 B7______五、發明說明（V)) 生之一組錯誤選擇線的熔絲位址，並且依搛該等多數個熔 絲之組合而產生一組熔絲解碼信號；以及一組移位冗餘控 制電路單元，用以控制該等多數個切換元件而使得依據從 該熔絲解碼電路之熔絲解碼信號而執行一種第一切換操作 以便在該等第一冗餘選擇線方向移動至少一組該等解碼信 號線，或者執行一種第二切換操作以便在該等第二冗餘選 擇線方向移動至少一組該等解碼信號線，或者執行該第一 和第二切換操作兩者；其中對於各該等多數個列塊•依據 該等多數個列塊之邐輯位址•該第一切換操作、或者該第 二切換操作、或者該第一和該第二切換操作兩者，被執行， 或者該第一和該第二切換操作兩者均不被執行。 最好是，熔絲解碼器電路之熔絲解碼信號是依據上面 說明之邏輯位址而產生》 在依據本發明基本實施例的第五較佳實施例中，一種 半導體記億體元件包含多數條行選擇線供用以依據供應自 外部的位址信號從構成各該等多數個記憶胞塊的多數個記 憶胞之中選擇一組特定記憶胞而寫入或者讀取資料，其包 含各被分割成爲多數個列塊之多數個記憶胞塊1並且各該 等多數個記憶胞塊包含1被置放在該等多數條選擇線中一 端之至少一組第一冗餘選擇線以及被置放在另一端之至少 一·組第二冗餘選擇線；包含多數個切換元件之一組切換單 元，用以可改變地連接將該位址信號解碼成爲多數條該等 行選擇線以及多數條該等冗餘選擇線之多數條解碼信號 線：以及一組移位冗餘熔絲電路單元，其具有被配置以分 ----'----------裝——{請先W讀背面之注意事項再，枣頁>
LSJ -線_ 36 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 4368 0 6 ____B7 五、發明說明（#) 別地對應至該等多數條行選擇線以及該等冗餘選擇線之多 數個熔絲，並且當該等多數條行選擇線中錯誤發生時切斷 對應至錯誤選擇線之熔絲，以及對應至該冗餘選擇線之一 組冗餘選擇熔絲：其中依據從該移位冗餘熔絲電路單元之 輸出結果而執行一種第一切換操作以便在該等第一冗餘選 擇線方向移動至少一組該等解碼信號，或者執行一種第二 切換操作以便在該等第二冗餘選擇線方向移動至少一組該 等解碼信號線，或者執行該第一和該第二切換操作兩者, 並且依據該等多數個列塊之邏輯位址，對於各該等多數個 列塊，獨立地執行該第一切換操作或者該第二切換操作或 者該第一和該第二切換操作兩者，或者該第一和該第二切 換操作兩者不被執行。 最好是，移位冗餘熔絲電路單元之輸出結果是依據上 面說明之邏輯位址而產生* 接著，將參考第3圖之分解圖說明本發明之兩位元移 位冗餘操作。在第3圖中，符號cljO和c!j I代表在移位冗 餘操作時被使用的冗餘選擇線（例如，供冗餘選擇之行選擇 線），並且符號clO至cI63代表正常操作時被使用的正常操 作選擇線（例如，行選擇線）。這些選擇線被連接到將經由半 導體晶片中多數個切換元件供應自半導體晶片之外的位址 信號解碼之解碼信號線dO至d3。在移位冗餘處理程序被執 行之前或者當無錯誤存在於選擇線中時，選擇線被切換元 件控制以至於可在ell和dl，cIO和dO，..·，C162和d62， 以及c]63和d63之間建立連接。其中選擇線cl#和解碼信 \ > 3, 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 ：-._B7_ 五、發明說明（、$) 號線d#(# : 0至63)被連接之情況稱爲"NS"(無移位）。 第3圖的分解圖說明其中錯誤存在於兩組選擇線cl2 和C157中並且移位冗.餘針對這些錯誤被執行之情況"解碼 t 信號線dO，dl以及d2分別地連接到冗餘選擇線cljO，選 擇線clO以及選擇線cll(SL(左方移位））》選擇線cl2和cl5 7 不連接到解碼信號線並且永遠在無選擇狀態之下。選擇線 cl3至C15 6在NS狀態之下，並且選擇線CI58至cl63以及 冗餘選擇線cljl分別地連接到解碼信號線d5 7至d63(RS(右 方移位））。 依據本發明具有兩位元移位冗餘功能之移位冗餘切換 電路的基本觀念將參考第4和5a至5c圊加以說明。在第4 圖中，符號fj〇，fi 1以及f〇至f63代表在移位冗餘熔絲電 路單元4之內的熔絲電路。當熔絲被切斷時正常選擇之熔 絲電路f〇至f63輸出低電壓位準（"L”位準）並且當熔絲未被 切斷時輸出高電4壓位準（"H”位準）。另一方面，當熔絲被切 斷時冗餘選擇熔絲電路fj 0輸出”H"位準並且當熔絲未被切 斷時輸出位準。各熔絲電路的熔絲以及多數條選擇線以 相同間隙（例如’3.2μπι)被配置於半導體晶片上面並且以1 : 1基礎彼此對應》 經濟部智慧財產局員工消費合作社印製 移位冗餘控制電路單元3是用以當接收到這些熔絲電 路輸出結果時控制切換卓元2之各切換元件的電路。連接 到各熔絲電路之移位控制電路包含如第4圖中所展示連接 的NAN D閘3-1’ 3-3以及反相器3-2，3-4。在這情況中， NOR閘可被使用以取代NAMD閘3-1和3-3(稍後將詳細被 38 本紙張尺度適用中囤國家標準（CNS)A4規格（2】〇χ 297公爱） A7 ^36806 經濟部智慧財產局員工消費合作社印製 _B7 五、發明說明（>) 說明）。此處，移位冗餘控制電路單元3中多數個移位控制 電路利用連接一組輸入信號uin以及一組輸出信號uout， 並且分別地連接其他的輸入信號丨ίη以及其他的輸出信號 t lout而串列連接如第4圖中所展示。被置放在移位冗餘控 制電路單元3之一端以及另一端的移位控制電路之輸入信 號uin和lin分別地被連接到高位電壓側電源，並且_’H”位 準電壓被輸入至它們》 切換單元2中各切換元件之切換操作是受控制於從移 位冗餘控制電路單元3被輸出之輸出信號uout和lout之”H" 位準和”L”位準組合。當熔絲未被切斷時（參考第5a圖中展 示之原定狀態），所有的輸出信號uout和lout的輸出位準 是在”L”位準。此時，對應至冗餘選擇線之外的選擇線之熔 絲電路輸出是在"H_’位準並且對應至冗餘選擇線之熔絲電路 輸出是在” LM立準。在這情況中，移位冗餘操作被決定爲不 被執行（亦即，NS(無移位））》 如果熔絲fl和冗餘選擇熔絲fj0因而被切斷（亦即，當 任何錯誤存在於選擇線ell中並且冗餘選擇線cljO被使用 時），例如，解碼信號線d0和dl分別地連接到冗餘選擇線 clj〇和選擇線clO(亦即•左方移位（SL))，從第5b圖中展示 的一位元移位冗餘之選擇線狀態可明顯看出=在其他的情 況中狀態成爲NS(無移位）。此時，僅輸出信號uout，在信 號從熔絲f〇和冗餘選擇熔絲fj〇被輸入之位置，是在”H"位 準，並且在其他位置的输出信號全部在”L”位準。因此，輸 出信號lout之狀態被決定爲被輸出信號uout = "H”左方 39 本纸張尺度適用中國國家標準（CNS)A4規格（2〗〇χ 297公釐） ---------- ---裝-------訂------線 (請先閱讀背面之注意事項再填寫本頁) 436806 A7 B7_ 五、發明說明（θ ) 移位SL。進一步地，對應至選擇線c!0之熔絲電路的輸出（熔 絲f〇)在移位冗餘熔絲電路4中此時保持在"H’'位準，但對 應至冗餘選擇線cljO的熔絲電路之輪出（供冗餘選擇之被切 t 斷熔絲之熔絲fjO)改變至位準。 移位冗餘控制電路單元3執行切換單元〗中對應切換 元件之切換控制以建立無選擇狀態，其中無解碼信號線連 接到其中錯誤存在之選擇線cil。此時，在信號從對應至選 擇線ell之熔絲Π被輸入之位置的輸出信號uout是在”L" 位準並且移位冗餘控制電路單元3中输出信號lout是在"L” 位準》進一步地，對應至具有錯誤之選擇線ell的熔絲電路 (被切斷熔絲Π)之輸出此時是在位準》 經濟部智慧財產局員工消費合作社印製 相似地，當供冗餘選擇之熔絲電路fj〇和fj 1之熔絲以 及供正常選擇之熔絲電路Π和f61之熔絲被切斷時，解碼 信號線dO和dl分別地被連接到冗餘選擇線cljO以及選擇 線c〗0(左方移位：SL)，解碼信號線d2至d60分別地被連 接到選擇線cl2至cl60(無移位：NS)，並且解碼信號線d61， d62和<163分別地被連接到選擇線cl62和cl63以及冗餘選 擇線cljl (右方移位；SR)=關於此時之輸出信號uout和lout， 輸出信號lout = ”H”以及輸出信號uout = ”L"之狀態可以被決 定爲右方移位SR，從第5c圖中展示之兩位元移位冗餘之 選擇線狀態明顯可知。此時，進一步地，_應至移位冗餘 熔絲電路4中選擇線clO，C162和C163之熔絲電路輸出保 持在位準，但是對應至冗餘選擇線clj〇和cljl之熔絲 電路（被切斷之冗餘選擇熔絲fjO和ljl)輸出改變至”L”位 40 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 經濟部智慧財產局員工消費合作社印製 • A7 4.3 BBC 6 ___B7__ 五、發明說明（％) 準。 進一步地，移位冗餘控制電路單元3執行切換單元1 中對應切換元件的切換控制以對於錯誤選擇線cl 1和C161 建立其中無解碼信號線被連接之無選擇狀態。在移位冗餘 控制電路單元3之內信號從對應至選擇線ell和C161之熔 絲Π和f61被輸入位置的輸出信號uout是在”LM立準並且 輸出信號lout是”L”。對應至移位冗餘熔絲電路4中錯誤選 擇線ell和C161之熔絲電路（被切斷熔絲Π和f6 1)的輸出 此時是在” L 位準》 摘要言之，本發明的基本實施例可當由於在選擇線’ 等等，之間短路而存在至少兩組錯誤選擇線時，利用在一 組冗餘選擇線方向以及在其他一組冗餘選擇線方向移動解 碼信號線經由兩位元移位冗餘而除去錯誤選擇線。 另一方面，當一組錯誤選擇線發生時，本發明的基本 實施例可利用在兩組冗餘選擇線之任一組方向移動解碼信 號線|如習見的移位冗餘系統之相同方式經由一位元移位 冗餘而除去錯誤選擇線。 依據本發明的基本實施例|進一步地，供正常選擇之 熔絲電路以及供強迫性冗餘之熔絲電路被半導體晶片之內 彼此相鄰的兩組記憶胞陣列所分享，並且供冗餘選擇之熔 絲電路被獨立地配置對應至各記憶胞陣列而使得兩位元或 者一位元移位冗餘可針對兩組相鄰記憶胞陣列之總共數目 選擇線而被執行。 當移位冗餘對於多數個列塊之行選擇線配置被執行 41 本紙張尺中國國家標準（CNSM4規格（2〗0 X 297公釐） ---- --- - -----' -------^ ---I I--I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（4) 時，列方塊之位址邏輯被配合進入行選擇線位址作爲移位 冗餘目的以至於針對多數個列塊被驅動之行選擇線可接收 對應列方塊之位址邏,輯並且冗餘可被執行於列方塊單元
I 中β 因爲本發明~的基本實施例可執行一位元移位冗餘以及 兩位元移位冗餘，其可達成低電力消耗以及高速存取，並 且可有效地除去半導體晶片上面之錯誤。進一步地，基本 的實施例可利用導致兩組相鄰記憶胞陣列共用正常選擇之 熔絲電路以及強迫性冗餘之熔絲電路，或者利用配合列塊 位瓧邏輯而執行列方塊單元中之冗餘，而相對地增加冗餘 自由度。 第6圖是展示本發明第一較佳實施例中選擇線驅動電 路構造之電路圖。這選擇線驅動電路包含對應至第2圖中 切換單元2之切換元件的電路元件，並且也具有驅動選擇 線以及當選擇線負載成爲較大時供應一組預定的輸出電壓 之功能。 在第6圖中，移位冗餘控制電路單元之各移位控制電 路中的輸出信號lout被輸入至scu，並且各移位控制電路 之輸出信號lout被輸入至scl。符號cfs代表熔絲電路（其在 I: 1基礎上對應至熔絲電路之輸出信號cfsz，稍後將參考 第9圖被說明）之輸出信號，並且符號pell、pclm以及pclr 分別地對應至解碼信號線d(#-l) ' d#以及d(#+l)之解碼信 號》符號clzO00代表任意的一組選擇線（例如，一組行選擇 線）並且Vclz是等於高電壓側上面之電源電壓Vii(內部電 42 本纸張尺度適用中國國家標準（CNS)A4規輅（210 X 297公釐） ----裝--- (請先閲讀背面之注意事項再^,.本頁) '-δ --線- A7 B7 436806 五、發明說明（ 壓）°符號Vss代表低電壓側上面，亦即，接地電位之電源 電壓。 第6圖中展示的選擇線驅動電路包含具有N0R閘（不 ί 分離閘）之一組三方向切換元件，其使用反相器10之熔絲 電路的反相輸出信號Cfs以及移位控制電路之輸出信號uout 和】out作爲其三組輸入信號，並且包含三組反相器！2、14 和1 6以及三組傅送閘1 3、1 5和1 7，一組P通道電晶體1 8 以及包含P通道電晶體和N通道電晶體之一組輸出驅動器 (或者選擇線驅動電路單元）19。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 (請先閱讀背面之注意事項再填寫本頁) 接著將進一步地詳細說明。當移位控制電路之輸出信 號uout和lout均在”L"位準並且熔絲電路之輸出信號cfs是 在"HM立準時，不執行移位冗餘操作之模式被選擇並且第二 傳送閘1 5被導通》當移位控制電路之輸出信號uout和lout 是分別地在"Η”位準和”L"位準時，並且當熔絲電路之輸出 信號cfs是在”H"位準時，在一方向執行移位冗餘操作之模 式被選擇並且第一傳送閘13被導通。當移位控制電路之輸 出信號uout和lout分別地在"L”位準和位準時，並且當 熔絲電路之輸出信號cfs是在”H1’位準時，用以在另一方向 執行移位冗餘操作之模式被選擇並且第三傳送閘17被導 通》 此處，解碼信號pell、pclm和pclr分別地經由它們而 傳送至選擇線elzOOO之解碼信號線d(#-l) 、d#和d(#+ij 的通道影響半導體晶片存取時間，但是關於移位冗餘操作 之電路元件僅是第一級傳送閘13、]5和〗7»因此，可了解
I 43 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公釐） 4 3 6 8 0 6 A7 B7_____ 五、發明說明（+1 ) 可達成優越的高速存取。 另一方面’當移位控制電路之輸出信號UOUt和lout均 是在ML”位準並且熔絲電路之輸出信號cfs是在”L"位準時， r 所有的三組傅送閘13、15和17被切斷。此時P通道電晶 體】8導通並且”H"位準電壓被輸入至一組輸出驅動器19。 因爲這輸出驅動器19具有一組反相器構造，輸出驅動器19 之輸出電壓改變至"LM立準=換言之，當連接到這輸出驅動 器19之選擇線是一組錯誤選擇線時，這錯誤選擇線可永遠 被保持在無選擇狀態之下。 第7圖是展示本發明第一較佳實施例中移位控制電路 的構造電路圖。第7圖中之移位控制電路對應至第2圖展 示之移位冗餘控制電路單元3之內的各移位控制電路。 在第7圇中，符號uout代表移位冗餘控制電路單元中 各移位控制電路之一組輸出信號，並且符號lout代表各移 位控制電路中另外的輸出信號。符號cfs代表熔絲電路之輸 出信號，其以1: 1基礎對應至熔絲電路之輸出信號cfSZ， 其將在稍後參考第9圖被說明。移位控制電路是當接收各 熔絲電路輸出結果時控制各切換元件，並且包含如第7圊 中所展示連接之NAND閘30和32以及反相器3 1和33 » 包含串列連接之多數個移位控制電路的移位冗餘控制電路 '單元可利用連接一組輸入信號uin以及一組輸出信號uout， 並且連接另一組输入信號Πιι以及另一組輸出信號lout而 構成，如第4圖中所展示。 第8圖是展示本發明第一較佳實施例中解碼器電路構 44 本紙張尺度適用中國國家標準（CNS)A4規格（210 X297公釐） - -----*------裝 -----ί— 訂----I---線 (請先Μ讀背面之注意事項再h 本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 4 3 6 8 0 6 B7_ 五、發明說明（p) 造的電路圖。第8圊中展示的解碼器電路輸出解碼信號 pclOOOz至pcl007z(亦即，對應至第3圖中d#)。在圖形中’ 符號caa#z、cab#z以及cac#z代表被選擇位灶（亦即，對應 至第2圖中位址信號Add)之預解碼信號。 第一預解碼信號caaOz至caa7z被供應至反相器64至 67並且反相器50至53各包含一組P通道電晶體以及一組 N通道電晶體。被輸入至N通道電晶體62之閘極的第二預 解碼信號cabOz被供應至各P通道電晶體68、70、72和74， 以及54、56、58和60之閛極。被輸入至N通道電晶體63 的閘極第三預解碼信號被供應至各P通道電晶體69'71、73 和75，以及5 5、5 7、5 9和61之閘極。 第9圖是展示本發明第一較佳實施例中供正常選擇之 熔絲電路構造之電路圖。第9圖中展示供正常選擇之熔絲 電路（除了在強迫性冗餘時接受冗餘之選擇線的熔絲電路之 外）對應至在第2圇中展示移位冗餘熔絲電路單元4之內被 使用於選擇線clO、cl2至C161和C163的熔絲電路。 在第9圖中，符號sttx代表一組控制信號，其保持在”Η ” 位準直至電源在導通之後成爲操作並且在電源成爲操作之 後改變至"L”位準，並且符號cfsz代表熔絲電路之輸出信 號。第9圖中展示的熔絲電路包含控制信號sttx被輸入之 —組P通道電晶體41以及一組N通道電晶體42、一組N 通道電晶體44以及兩組反相器43和45 =當熔絲40未被切 斷時，在電源成爲操作之後熔絲電路之輸出信號cfsz到達 "H”位準。當熔絲40被切斷時，熔絲電路之輸出信號Sfsz 45 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） [ I-----裝----I--訂----11---線 (請先閱讀背面之注意事項再填寫本頁) 4368 06 A7 B7 五、發明說明（β) 下降至ML"位準。 (請先閲讀背面之注意事項再填f V頁) 第10圇是展示本發明第一較佳實施例中供冗餘選擇之 熔絲電路的構造電路圓。第10圖中展示供冗餘選擇之熔絲 電路對應至第2圓展示移位冗餘熔絲電路單元4中被使用 於冗餘選擇線cljO和cljl之冗餘選擇熔絲霣路。 在第1〇豳中，符號ftpz代表控制信號|當強迫性冗餘 被執行時其得到"H”位準。第10圖中展示之冗餘選擇熔絲 電路包含控制信號sttx被輸入之一組P通道電晶體4 1 r以 及一組N通道電晶體43r、控制信號ftpz被輸入之一組P 通道電晶體42r以及一組N通道電晶體44r、一組N通道 電晶體45r以及一組反相器46r。當熔絲40r未被切斷並且 強迫性冗餘未被執行時（當控制信號ftpz = ”L”時），冗餘選擇 熔絲電路之輸出信號Cfsjz改變至”L"位準。另一方面，當 熔絲40r實際被切斷時|冗餘選擇熔絲電路之輸出信號Cfsjz 上升至”ΗΠ位準。 經濟部智慧財產局員工消費合作社印製 在第10圖中，進一步地，當熔絲4 0r未被切斷並且強 迫性冗餘被執行時（控制信號ftpz = ”H”），P通道電晶體42r 被切斷而N通道電晶體44r被導通，以至於節點n〇3下降 至”L"位準。結果，冗餘選擇熔絲電路之輸出信號cfsjz上 升至"H"位準。在這情況中，熔絲40r明顯地被切斷，並且 是否任何錯誤存在於冗餘選擇線中可利用強迫性冗餘之熔 絲電路執行強迫性冗餘操作而被確認*如稍後出現的第Π 圖中所展示。 在第9圖中正常選擇熔絲電路以及第10圖中冗餘選擇 46 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
經濟部智慧財產局員工消費合作社印M A7 4 3 68 0 6 _________B7 _ 玉、發明說明（竹） 熔絲電路’對應至選擇線作爲冗餘目的熔絲之熔絲電路以 及對應至冗餘選擇線之冗餘選擇熔絲電路的熔絲被切斷。 第11圖是展示本.發明第一實施例中強迫性冗餘選擇之 熔絲電路的構造電路圖。這電路對應至被使用於第1圖中 移位冗餘熔絲電路單元4之強迫性冗餘選擇線Cll和C162 之強迫性冗餘熔絲電路》 在第11圖中，符號ftpz代表當強迫性冗餘操作被執行 時上升至"H”位準的控制信號。第Π圈中展示的強迫性冗 餘熔絲電路包含控制信號sttx被輸入之一組P通道電晶體 41f以及一組N通道電晶體43f、控制信號ftpz被輸入之一 組P通道電晶體42f以及一組N通道電晶體44f、一組N 通道電晶體45f以及兩組反相器46f和47f »當熔絲40f在 強迫性冗餘被導致看起來明顯地被切斷時，強迫性冗餘熔 絲電路之輸出信號cfsjz下降至"L”位準。在對應至選擇線 作爲移位冗餘目的之熔絲在這狀態之下被切斷之前，可確 認是否任何錯誤存在於冗餘選擇線中。 接著將進一步地詳細說明。當強迫性冗餘操作被執行 時，”H”位準控制信號ftpz被輸入至P通道電晶體42f和N 通道電晶體44f之閘極。以此方式，P通道電晶體42f被切 斷，"N通道電晶體44f被導通，並且反相器46f之輸入位準 下降至”LM立準。結果，反相器47f之輸出位準改變至”LM立 準，並且產生”L”位準之輸出信號cfsjz。 當強迫性冗餘操作未被執行時（控制信號ftpz = "L”），另 —方面，P通道電晶體42f被導通，N通道電晶體44f被切 47 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐〉 1 I I--^ ' I------^--------- (請先閲讀背面之注意事項再填寫本頁) 4 3 6 8 0 6 A7 B7 五、發明說明（β ) 斷並且反相器46f之輸入位準上升至” Η”位準。結果，反相 器47f之輸出位準上升至ΜΗ"位準，並且產生"Η"位準之輸 出信號。進一步地，寄熔絲4〇f寅際地被切斷時，Ν通道電 晶體45f被切斷並且反相器46f之輸入位準連接至"L"位準。 結果，反相器47f之输出位準下降至"L”位準並且產生”L·’位 準之輸出信號cfsjz。 第丨2至17圖是分別地展示在本發明第一較佳實施例 中電路之內連接的電路圖No.1至6 =此處，這些圖形展示 具有64組選擇線clz(l)至clz(64)以及兩組冗餘選擇線cljz(O) 和cljz(l)之一組半導體記憶體元件（雙親電路）是利用互相地 連接多數個孩子電路而形成，其包含第6圖中展示的選擇 線驅動電路，第7圖中展示的移位控制電路，第9圖中展 示的正常選擇熔絲電路，第10圖中展示的冗餘選擇熔絲電 路以及第11圖中展示的強迫性冗餘選擇熔絲電路。 經濟部智慧財產局員工消費合作杜印製 第12和13圖展示此雙親電路之左端部份，第14和15 圖展示雙親電路之中心部份並且第16和17圖展示雙親電 路之右端部份。在第12至17圖中，多數個熔絲電路包含 強迫性冗餘選擇之熔絲電路（例如，第1熔絲電路6〇-1至第 64熔絲電路60-64)分別地被連接到多數個移位控制電路（例 如，第1移位控制電路70·】至第64移位控制電路70-64)。 進一步地，這些移位控制電路被連接到多數條選擇線驅動 電路（例如，第1選擇線驅動電路80-1至第64選擇線驅動 電路80-64)。第8圖中展示之解碼器電路之解碼信號線被 連接到多數條選擇線驅動電路，並且從解碼器電路被輸出 48 良紙張尺度適用中國國家標準（CNS)A4規格（21〇x 297公釐 436806 A7 __ _· B7 五、發明說明（4) 之解碼信號pclOOOz至pcl063z分別地被輸入至多數條選 擇電路（至各選擇線驅動電路中解碼信號點）。同時，這些選 擇線驅動電路各包含對應至切換單元2中各切換元件之電 路元件（參看第2圖）。 在第12圖中，進一步地，被置放在最左方之冗餘選擇 之熔絲電路60r 1被連接到冗餘選擇之移位控制電路70r 1， 並且這冗餘選擇之移位控制電路70rl被連接到冗餘選擇線 驅動電路80rl。在第17圚中，另一方面，被置放在最右方 之冗餘選擇熔絲電路60「2被連接到冗餘選擇之移位控制電 路7 0r2’並且這冗餘選擇之移位控制電路70r2被連接到冗 餘選擇線驅動電路80r2。 從第12至17圖可知當強迫性冗餘系統被執行時，作 爲強迫性冗餘目的之強迫性冗餘選擇線是clz(l)和clz(62) ^ 當移位冗餘操作被執行時必須測試是否任何錯誤存在於冗 餘選擇線中》此時可利用執行強迫性冗餘系統使冗餘選擇 線被電氣式選擇而不需要切斷熔絲，但是有一情況其中對 於冗餘選擇線進行干擾測試，亦即，當相鄰選擇線重複地 被選擇時其中影響被測試之情況》在此情況中，如果相鄰 至冗餘選擇線之選擇線因強迫性冗餘目的而被選擇，則測 試無法進行，並且其他的選擇線必須因強迫性冗餘目的而 被選擇。 因此，本發明之第一較佳實施例使用離開冗餘選擇線 一線之第一相鄰選擇線clz(l)和clz(62)作爲強迫性冗餘目 的。自然地，其他的選擇線clz(2)至clz(61)也可能作爲目 49 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） — It I I— * I ----I I ^ *------t (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 3 68 0 6 a7 _B7 _ 五、發明說明（十"I) 的 > 從電路佈局而言，最好將選擇線配置在靠近具有稍微 不同的熔絲電路之電路構造之冗餘選擇線的位置，因爲強 迫性冗餘選擇之熔絲電路是不同的於正常選擇熔絲電路c參 看第9圖）。 最好是，在本發明之第一較佳寅施例中，被一組選擇 線選擇之記憶胞塊週期被帶進入與記憶胞週期一致以免半 導體晶片記憶胞週期改變（亦即，以免記憶胞拓樸邏輯改 變）。 第18圖是展示本發明第一較佳實施例中移位控制電路 之電路佈局圚 > 並且第19圖是展示第一較佳實施例中熔絲 電路的電路佈局圖'這些圖形放大展示當第一較佳實施例 中的移位控制電路和熔絲電路形成於半導體晶片上面時分 解電路樣型之一部份。 在第18和19圖展示的電路樣型中，形成供第一層N 通道電晶體之多晶矽樣型（此處簡稱爲"n-CH多晶矽樣型 ")2 00，第一層？通道電晶體之多晶矽樣型（此處簡稱爲邛-(：}1 多晶矽樣型”）210，第二層多晶矽樣型220，鋁（A1)，等等 形成之第一層金屬接線樣型300,以及鋁，等等形成之第二 層金屬接線樣型310 " N通道電晶體（n-CH電晶體）230是使 用第一層n-CH多晶矽樣型而形成並且P通道電晶體（p-CH 電晶體）240是使用第二層p-CH多晶矽樣型而形成。另一方 面，不同層樣型的連接是經由大數目穿孔245而形成。 在第19圖中，用以構成多數個行選擇線和多數個熔絲 400之行選擇線樣型被示出具有相同間隙，並且熔絲和行選 50 本紙張尺度適用中國國家標準（CNS)A4規格（2ICU 297公釐） 111Γ 11 ^-----· I I I 訂-----lit (請先閲讀背面之注意事項再ΐίί麥頁) 經濟部智慧財產局員工消費合作社印製 B7 4 3 68 0 6 五、發明說明（+S ) 擇線樣型以〗：I基礎彼此對應。因此’接受移位冗餘處理 之選擇線可一見即知。另—方面’一旦電氣狀態利用切斷 熔絲而決定時，移位控制電路具有僅保持這狀態（DC位準） 1 之功能，並且並不一定需要加速信號處理。因此’在第18 和19圖展示的電路樣型中，具有低電阻之金屬接線，例如 第二層金屬接線樣型3]0’並不需要被使用以傅送移位冗餘 處理之控制信號。因此，被使用於移位冗餘處理之其他的 接線樣型可有效地被配置於第二層金靥接線樣型310之下 區域中，並且半導體晶片上面電路之佔據面積可被減低。 第20圖是展示本發明第二較佳寅施例中選擇線驅動電 路之構造電路圖。這選擇線驅動電路包含對應至第2圖展 示切換單元2之內切換元件之電路元件，並且當選擇線負 載成爲較大時具有利用驅動選擇線而供應一組預定輸出電 壓的功能。 在第20圖中，移位冗餘控制電路單元之各移位控制電 路中（其將在稍後於第21圖中被說明）利用將輸出信號uout 和lout反相鴇到的輸出‘號被輸入至scu和scl。符號cfsx 代表熔絲電路輸出信號，並且符號pmwlbpmwlni以及pmwlr 分別地對應至來自解碼信號線d(#-l) 、d#以及d(#+l)之解 碼信號=符號mwl的X代表任意的一組選擇線（例如一組主 要字組選擇線），並且這線進入在”L”位準之選擇狀態，與 第一實施例情況相反。第I 9圖中符號Vpp代表一組內部電 源電壓（亦即，選擇線之"H”位準），並且Vnwl代表選擇線"L" 位準之電源電壓。一般而言，電源電壓Vpp具有正電壓位 51 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 I---— ----11 ^ *---I--I » ί請先閱讀背面之注意事項再填寫本頁)
五、發明說明（νή) 準而電源電壓Vnw丨具有負電壓位準· 在第20圖中，bwdx是翠擇信號之一部份，並且"L"位 準之信號脈波在操作時被施加。符號bkez也是選擇信號之 一部份。當在操作時"H"位準信號脈波被施加至該處時，這 信號被使用以將解碼信號之解碼結果取樣。符號wbiz代表 用以在測試時無條件地選擇所有的選擇線之控制信號並且 一般在"L”位準。符號wlrsx代表選擇線之重置信號，當被 選擇之選擇線被帶進入無選擇狀態時其上升至"H"位準。 第20圖中展示之選擇線驅動電路包含移位控制電路之 輸出信號scu和scl以及熔絲電路之輸出信號cfSx分別地 被輸入之三組P通道電晶體l〇a、12a和11a以及三組N通 道電晶體〗3a至15a =這些P和N通道電晶體l〇a、12a、lla 和丨3a至15a構成一組3-輸入NOR閘•進一步地，第20 圖展示的選擇線驅動電路中包含用以在其源極（或者吸極）接 收三組解碼信號pmwll、pmvHm和pnawlr作爲輸入之三組 N通道電晶體17a' 16b和16a。利用這些三組N通道電晶 體17a、16b和丨6a構成之傳送閘作用如同一組三方向切換 元件。 經濟部智慧財產局員工消費合作社印製 ----.---ί-------裝—— <請先閱讀背面之注意事項再本頁) -·線· 在第20圖展示的選擇線驅動電路中，選擇信號bkez 供應至N通道電晶體18a之閘極，並且選擇線之重置信號 wlrsx供應至各P和N通道電晶體19a和22a之閘極。從NOR 閘之輸出信號被輸入至N通道電晶體16b之閘極》N通這 電晶體1 6b之吸極連接到N通道電晶體1 8a之源極。N通 道電晶體18a之吸極連接到各P和N通道電晶體2〇3和21a 52 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 436806 _B7 _ 五、發明說明（弘） 之閘極。Ρ通道電晶體19a和Ρ通道電晶體20a，以及Ν通 道電晶體21a和N通道電晶體22a —起構成接收選擇信號 bkez和重置信號wlrsx,作爲其輸入信號之雙輸入NOR閘。 在第20圖展示的選擇線驅動電路中’各P和N通道電 晶體20a和21a之吸極（節點n02)連接到各P和N通道電晶 體23a和24a之閘極。這些P和N通道電晶體23a和24a —起構成一組反相器，並且"L"位準或者”Η”位準之信號從 這反相器被供應至任意的一組選擇線mwlOOx » 在第20圖展示的選擇線驅動電路中，進一步地，控制 信號wbiz被輸入至各P和N通道電晶體25a和27a之閘極。 各P和N通道電晶體20a和21a之吸極（節點n〇2)連接到各 P和N通道電晶體26a和28a之閘極。另一方面，控制信 號bwdx被輸入至各N通道電晶體27a和28a之源極。P通 道電晶體25a和P通道電晶體26a，以及N通道電晶體28a 和N通道電晶體27a構成一組接收控制信號wbiz和bwdx 作爲輸入之2-輸入NOR閘。 在第20圖展示的選擇線驅動電路中•當輸出信號scu 和scl分別地在1'HM立準和位準時，且輸出信號cfs>{在 位準，如第一實施例之選擇線驅動電路（第6圖）的相同方 式，在一方向執行移位冗餘操作之模式被選擇。對照之下， 當移位控制電路之輸出信號scu和scl分別地在'’L”和位 準時，且熔絲電路輸出信號cfsx在"L"位準，在另一方向執 行移位冗餘操作之模式被選擇。 第21圖是展示本發明第二較佳實施例中正常選擇之移 53 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I -裝---- ----訂---------線 (請先閱讀背面之注意事項再填寫本頁) 43 68 0 6 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明（<1) 位控制電路的構造電路圖；第22圚是展示本發明第二較佳 實施例中左端之冗餘移位控制電路之構造電路圖：並且第23 圖是展示本發明第二較佳實施例中右端之冗餘移位控制電 t 路之構造電路圇。換言之，第21圖展示供正常選擇之移位 控制電路；第22圖展示被置放在左端供冗餘選擇之移位控 制電路；並且第23圖展示被置放在右端供冗餘選擇之移位 控制電路。 在第21至23圖中，符號cfsx代表熔絲電路之輸出信 號。上面說明之移位控制電路具有如第一較佳寅施例（第7 圖）大致地相同的功能。移位控制電路之輸入信號Πη連接 到左側上面之相鄰輸出信號lout ·移位控制電路之另一输 入信號uin連接到右側上面之相鄰輸出信號uout·並且 ”L”（電壓Vnwl)位準被输入至左端之輸入信號lin以及右端 之輸入信號niii。不像第一較佳實施例（第7圖），這實施例 中各移位控制電路包含NOR閘和反相器。 尤其是 >第21圖中供正常選擇之移位控制電路的輸入 信號Πη側所配置之NOR閘包含兩組P通道電晶體3 0a和 31a以及兩組N通道電晶體3 2a和33a -進一步地，配置在 輸出信號lout側之反相器34a包含一組P通道電晶體和一 組N通道電晶體》另一方面，第21圖中移位控制電路之輸 入信號uin側所配置之NOR閘包含兩組P逋道電晶體3 8a 和3 9a以及兩組N通道電晶體3 6a和37a。配置輪出信號uout 側之反相器35a包含一組P通道電晶體以及一組N通道電 晶體β ---— Γ---Li!** 裝·-- (請先閱讀背面之注意事項再填G冬頁) il· -線. 54 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 0 p __Β7_ 五、發明說明（πο 從配置在輸入信號Uin側之NOR閘中Ν通道電晶體36a 之吸極被輸出之輸出信號scu被使用作爲第20圖中展示選 擇線驅動電路的另一組輸入信號。另一方面，從配置在輸 入信號Πη側之NOR閛中N通道電晶體33a之吸極被輸出 之輸出信號scl被使用作爲第20圖中選擇線驅動電路之_ 組輸入信號•不像第一實施例（其中輸出信號uout和丨out 控制切換元件之操作），這些输出信號scu和scl被使用以 控制包含第20圖中展示之N通道電晶體17a、16b和16a 之三方向切換元件之操作。 在第22圖中左端之冗餘選擇移位控制電路的構造大致 地相同於第21圖中供正常選擇之移位控制電路的構造’但 不同於未配置用以傳送輸出信號viout之反相器。 尤其是，在第22圖中左端供冗餘選擇之移位控制電路 之輸入信號lin側所配置的NOR閘包含兩組P通道電晶體 70a和7 1a以及兩組N通道電晶體72a和73a。配置在输出 信號lout側之反相器74a包含一組P通道電晶體以及一組 N通道電晶體。另一方面，在第21圖中供冗餘選擇之移位 控制電路输入信號uin側所配B之NOR閘包含兩組P通道 電晶體77a和78a以及兩組N通道電晶體75a和76a。 在第23圖中右端供冗餘選擇之移位控制電路構造大致 地相同於第21圇中供正常選擇之移位控制電路構造，但不 同於未配置用以傳送輸出信號lout之反相器。 尤其是，在第23圖左端供冗餘選擇之移位控制電路之 輸入信號Πη側所配置之NOR閘包含兩組P通道電晶體80a 55 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇 X 297公釐） — IIIIIIIIII1— I ----I I ^ 11111111 (請先閱讀背面之注意事項再填寫本頁) 436806 A7 B7__ 五、發明說明（0) 和8 1 a以及兩組_Ν通道電晶體82a和83a。另一方面，第23 圓中供冗餘選擇之移位控制電路之輸入信號uin側所配置 之NOR閘包含兩組P .通道電晶體85a和86a以及兩組N通 道電晶體84a和87a •進一步地•配置於输出信號uout側 之反相器8Sa包含P通道霄晶體和N通道電晶體。 第24圖是展示本發明第二較佳實施例中供正常選擇之 熔絲電路構造的電路圇；第25圖是第二較佳實施例中展示 供冗餘選擇之溶絲電路的構造電路圖：並且第26圖是展示 第二較佳實施例中供強迫性冗餘之熔絲電路的構造電路 圖。 在第24圖中，熔絲電路之輸出信號Cfsx被輸入至移位 控制電路之NOR閘。因此，當熔絲未被切斷時，供正常選 擇之熔絲電路輸出”L"位準信號而不像第一實施例（第9 圇）。另一方面 > 當熔絲被切斷時，其輸出"Η "位準信號。 在第25圖中，當熔絲未被切斷時並且強迫性冗餘未被 執行時，供冗餘選擇之熔絲電路輸出"Η”位準信號。當熔絲 被切斷時，其輸出位準信號。另一方面，當強迫性冗餘 被執行時，供冗餘選擇之熔絲明顯地被切斷並且"L”位準信 號被輪出》 在第26圖中，當熔絲未被切斷時並且強迫性冗餘未被 執行時’供強迫性冗餘之熔絲電路輸出” L”位準信號》當強 迫性冗餘被執行時’供強迫性冗餘之熔絲明顯地被切斷， 並且"Η ”位準信號被輸出。另一方面’當強迫性冗餘熔絲實 際地被切斷時，"Η”位準信號被輸出。 56 本纸張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公g > I--f I I -r ------裝 i -----—訂-------— ·線 ί靖先閱讀背面之注意事項再I承頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 A7 4 3 6806 〜> --- B7 ^ —---- 五、發明說明（4) 在第24至26圚中，除電壓位準不同之外* sttxb和ftpzb 具有大致地相同於第一較佳實施例（第9圖）中sttx和ftpz 之功能。 尤其是，第24圖中展示供正常選擇之熔絲電路包含用 以在其閘極接收控制信號sttxb作爲輸入之一組P通道電晶 體41a以及一組N通道電晶體42a、兩組N通道電晶體43a 和4 5a以及一組P通道電晶體44a。當熔絲40a未被切斷時， 在電源操作之後熔絲電路之輸出信號cfsx得到”L"位準。當 熔絲40被切斷時，熔絲電路之輸出信號cfsx改變至"H”位 準。 第25圖中展示供冗餘選擇之熔絲電路包含有控制信號 ftpzb被輸入至其閘極的一組P通道電晶體5 lr以及一組N 通道電晶體54r、控制信號ftpzb被輸入至其閘極的一組P 通道電晶體52ι以及一組P通道電晶體53r、兩組N通道電 晶體55r和5 7r、一組P通道電晶體56r以及一組反相器58r。 當強迫性冗餘未被執行時，N通道電晶體55r被導通並且熔 絲電路之輸出信號cfsx得到”Η”位準=當熔絲4Or被切斷時， N通道電晶體55r被切斷並且熔絲電路之輸出信號cfsx改 變至”L”位準。另一方面，當強迫性冗餘被執行時，亦即， 當控制信號ftpzb是在"H"位準時，N通道電晶體53!被導 通並且熔絲電路之輸出信號cfsx改變至”L_’位準= 第2 6圖中展示供強迫性冗餘之熔絲電路包含控制信號 sttxb被輸入至其閛極的一組p通道電晶體5〗f和一組N通 道電晶體5 4f、控制信號ftpzb被輸入至其閘極的一組P通 57 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公楚） 裝--------訂---I -----線 (請先閲讀背面之注意事項再填寫本頁) 436806 A7 B7__ 五、發明說明（Ο 道電晶體52f和一組Ν通道電晶體53、一組Ν通道電晶體 55f、以及一組反相器56f·當熔絲50f未被切斷時並且強 迫性冗餘未被執行時，.P通道電晶體52f被導通而N通道 電晶體55f被切斷，以至於熔絲電路之輸出信號Cfsx改變 至”L”位準。進一步地，當強迫性冗餘被執行時，亦即，當 控制信號ftpzb保持在”H”位準時，N通道電晶體5 3f被導 通並且熔絲電路之輸出信號cfsx改變至"H”位準《在這狀態 之下有可能在對應至選擇線作爲移位冗餘目的之熔絲被切 斷之前檢査是否任何錯誤存在於冗餘選擇線中。另一方面， 當熔絲50f實際地被切斷時，N通道電晶體55f被導通並且 熔絲電路之输出信號cfsx改變至位準》 第27圖是展示本發明第二較佳寅施例中解碼器電路之 構造電路圖=這解碼器電路輸出解碼信號d#(亦即，解碼信 號 pmwlx)。 在該圖形中，符號raaOOz和rabOOz代表位址之預解碼 信號。第一預解碼信號raaOOz被供應至N通道電晶體90a 之閛極《第二預解碼信號rabOOz被供應至N通道電晶體91a 之鬧極。 第28圖是用以說明第20圖中展示之選擇線驅動電路 操作的時序圖。 將假設第一和第二預解碼信號raaOOz和rabOOz在"H” 位準，亦即，僅被位址選擇之解碼信號pmwlx是在"L"位準， 並且選擇線之重置信號wlrsx是在"L"位準且選擇信號bkez 是在"Η”位準，如第28圖所展示。此處，當第一和第二預 58 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） --------r------* i 1-----— - ------ (請先閱讀背面之注意事項再填ί, V頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 4 3 68 Ο 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明（fb) 解碼信號raaOOz和rabOOz均在”H"位準時，亦即，當僅被 位址選擇之解碼信號pmwlx是在"L”位準時，僅連接到解碼 信號pmwlx之信號線旳選擇線驅動電路之節點n01(參看第 ( 19圖）之電壓位準掉落至"L“位準。在這狀態之下，選擇線 mwlOOx被選擇並且"L"位準信號被輸出= 另一方面，當選擇線之重置信號wlrsk上升至”H"位準 時，選擇線mw 11 OOx進入無選擇狀態並且位準信號被 輸出。同時，在這情況中控制信號wbiz和選擇信號bwdx 均在”Ln位準。 第29至34圖是各展示本發明第二較佳實施例中在電 路之內的連接之電路圖No. 1至6-道些圖形一般展示的情 況是其中具有64組選擇線mwl(O)至mwl(63)(例如，主要字 組選擇線）以及雨組冗餘選擇線mwljz(O)和mwljz(l)之半導 體記憶體元件（雙親電路）是利用彼此連接多數個孩子電路而 形成 > 其中各包含第20圖中展示之選擇線驅動電路，第21 至23圖中展示的移位控制電路，第24至26圖中展示的熔 絲電路以及第27圖中展示的解碼器電路》 第29和30圖展示此雙親電路之左端部份，第31和32 圖展示雙親電路之中心部份並且第33和34圖展示雙親電 路之右端部份。在第29至34圖中，多數條解碼器電路（例 如，第1至第64解碼器電路52-1至52-64)分別地連接到 多數條選擇線驅動電路（例如，第1至第64選擇線驅動電 路82-1至82-64)，並且從這些解碼器電路被輸出之解碼信 號pmwlx分別地被施加至選擇線驅動電路β 59 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϊ I I -----裝-----!訂·-------- (請先閱讀背面之注意事項再填寫本頁) 436806 A7 B7_ 五、發明說明U-|) 進一步地，多數個熔絲電路（例如，第1至第64熔絲 電路62-1至62_64)分別地連接到多數個移位控制電路（例 如，第1至第64移位控制電路72-1至72-64)。這些移位 控制電路進一步地分別連接到多數條選擇線驅動電路。 在第29圖中，被置放在左端供冗餘選擇之熔絲電路62rl 連接到供冗餘選擇之移位控制電路72rl，並且這供冗餘選 擇之移位控制電路72rl連接到冗餘選擇線驅動電路82rl。 另一方面，在第34圖中，被置放在右端之冗餘選擇熔絲電 路62r2連接到冗餘選擇移位控制電路72r2 >並且這供冗餘 選擇之移位控制電路72r2連接到冗餘選擇線驅動電路 82r2。 從第29至34圖將可了解當強迫性冗餘操作被執行時 成爲強迫性冗餘目的之強迫性冗餘選擇線是mwl(l)和 mwl(62)。當移位冗餘被執行時，必須首先測試是否任何錯 誤存在於冗餘選擇線中。此時，冗餘選擇線可利用執行強 迫性冗餘操作而被電氣地選擇而不需要切斷熔絲，並且此 強迫性冗餘系統包含對於冗餘選擇線進行干擾測試之情 況，亦即•當相鄰選擇線重複地被選擇時其中影響被測試 之情況》如果相鄰至冗餘選擇線之選擇線在此情況被選擇 作爲強迫性冗餘目的，則上面說明之測試將無法被進行》 因此，其他的選擇線必須被選擇作爲強迫性冗餘目的》 因此，本發明第二較佳實施例中選擇線mWlz( 1 )和 mwl(62)，它們與冗餘選擇線分開一組選擇線，也如同第一 較隹實施例被選擇作爲強迫性冗餘目的。 60 本紙張尺度遇用中國國家標準（CNS)A4規格（210 x 297公釐） I I ΙΪ I I ^------ I ------1 I --I--- I 1^. (請先閱讀背面之注意事項再ϋίτ.丰頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 ^13 6806 五、發明說明（θ) 第35圖是展示本發明第二較佳實施例中移位控制電路 之電路佈局分解圖’並且第36圖是展示本發明第一較隹寅 施例中熔絲電路之電路佈局分解圖。第35和36圖放大展 示當第二較隹實施例之移位控制電路和熔絲電路之電路樣 型形成於半導體晶片上面時分解電路樣型之一部份。 第35和36圖展示之電路樣型中，形成第一層Ν通道 電晶體（此處簡稱爲"n-CH多晶矽樣型）25 0之多晶矽樣型、 第一層P通道電晶體（此處簡稱爲"P-CH多晶矽樣型"）260 之多晶矽樣型、第二層多晶矽樣型27〇、鋁，等等製成第一 層金屬接線樣型3 50,以及鋁，等等製成第二層金屬接線樣 型3 60。N通道電晶體（n-CH電晶體）280是使用第一層n-CH 多晶矽樣型形成’並且P通道電晶體（P-CH電晶體）290是 使用第二層ρ-CH多晶矽樣型形成。另一方面，在不同層樣 型之中的連接是經由大數目穿孔295而達成》 進一步地，在第36圖中，用以構成多數個主要字組選 擇線以及多數個熔絲450之主要字組樣型以相同間隙示出， 並且熔絲和行選擇線樣型彼此以1: 1基礎對應以至於移位 冗餘處理被執行之選擇線可一見即知。另一方面，一旦電 氣狀態是利用切斷熔絲決定則移位控制電路僅具有保持電 氣狀態之功能，而完全不需要提升信號處理速率。因此， 在第35和36圖展示之電路樣型中，具有低電阻之金屬接 線，例如第二層金麗接線樣型360不需要被使用以傅送移 位冗餘處理之控制信號，如第1 8和19圖中展示之相同情 I 況。因此t被使用於移位冗餘處理的其他接線樣型可有效 61 本紙張尺度適用中國國家標準（CNS)A··!規格（2】0=<297公釐） I ----I -HI---—訂- If---— I— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 68 06 A7 _B7_ 五、發明說明（g) 地被配置於在第二層金屬接線樣型之下的區域。 第37圇是展示被應用至本發明實施例之一組冗餘方塊 檢測電路之構造範例電路圖· r 當對於裝設半導體晶片之封裝執行錯誤分析時，移位 冗餘被施加之位置無法被仔細規定|因此，具有其中區塊 接受移位冗餘處理必須被電氣地檢測之情況》因此，最好 採用使用第37圖中展示之冗餘區塊檢測電路以檢測接受移 位冗餘處理之區塊的方法。 在第37圖中，符號tesz代表當進行冗餘方塊檢測測試 時得到”H”位準之信號，並且符號blkz代表當上面說明之 測試被進行時最小單元中區塊之選擇信號。在這情況中， 對應區塊之選擇信號blkz得到"H”位準。當冗餘選擇線被 使用時，在基本的實施例中以及本發明較佳實施例中之移 位冗餘系統切斷對應至冗餘選擇線之熔絲。因此，使用這 熔絲被切斷狀態作爲判斷參考使得冗餘方塊檢測成爲可 能。 例如|當對應熔絲被切斷時，第37圖中展示供冗餘選 擇之熔絲電路之輸出信號cfsjz輸出"H”位準信號（參看第10 圖）=這輸出信號cfsjz經由N通道電晶體102供應至半導 體晶片。當輸出信號如第37圖中所展示被輸入至"cfsjz"端 點時，如果移位冗餘處理被執行於被選擇區塊中則傳送至 經由電晶體103連接到電源之線路的信號pjdcx改變至”L” 位準，並且經由反相器104被輸出之反相信號jdcz改變至"H" 位準。利用輸出這反相信號jdcz至輸出或者導致洩漏電流 62 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ----.----1------裝—— (請先K讀背面之注意事項再填一 4頁) 二5‘ 線· 經濟部智慧財產局員工消費合作杜印製 A7 <d 3 6 8 0 6 B7 五、發明說明（π) 流經輸出資料DQ或者位址信號Add接腳所需的操作可被 達成。 第38至40圇是分別地展示本發明第三較隹實施例之 f 整體電路構造的方塊圊No.l至3。 在已經被說明之第一和第二較佳實施例中，爲執行移 位冗餘操作熔絲必須被配置以1 :〗基礎對應至多數條選擇 線。因此，當選擇線數目增加時，熔絲數目也增加。在其 中配置64組選擇線之半導體記憶體元件，例如，總共66 組熔絲必須被佈局於半導體晶片上面以對應至64組選擇線 和冗餘選擇線。 針對上面說明之問題，第38至40圖中展示之本發明 第三較佳實施例利用將熔絲組合產生之信號解碼而減低必 須的熔絲數目。當分別地對應至64組選擇線之熔絲解碼信 號被產生時，可利用結合六組熔絲產生64組熔絲解碼信號 (26 = 64)。因此，即使當供冗餘選擇之兩組熔絲被考慮時可 以準備十四組熔絲。在這情況中，用以產生供強迫性冗餘 之熔絲之電路（亦即，熔絲電路500-2和500-S)以上面說明 之相同方式被配置。這些強迫性冗餘熔絲電路具有確認是 否任何錯誤存在於冗餘選擇線中而不需要切斷熔絲之功 能。 接著將進一步地詳細說明。上面說明之第三較佳實施 例包含各具有一組熔絲之十組熔絲電路5 00·3至5 00-7以及 5 00-9至5 00-13，供冗餘選擇之兩組熔絲電路500-1和5〇〇-14以及供強迫性冗餘之兩組熔絲電路500-2和5 00-8。第三 63 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇 X 297公楚） -------裝---11---訂---------線 <請先閱讀背面之注意事項再填寫本頁) 4 3 6 8 0 6 五、發明說明) 實施例進一步地包含用以產生互補熔絲信號 cfaOOx/cfaOOz 、 cfaO 1 x/cfaO 1 z 、 cfbOOx/cfbOOz 、 cfbOlx/cfbOlz、cfcOOx/cfcOOz 和 cfcOlx/cfcOlz 之溶絲信號 產生電路510-1至510-6,其依據從一組冗餘選擇熔絲電路 500- 1被输出之信號jfsOz，從一組強迫性冗餘熔絲電路500-2 被輸出之信號fs〇〇x以及從熔絲電路500-3至500-7被輪出 之信號fsO 1 X至fs05x。 在上面說明之第三較佳寅施例中，熔絲預解碼器電路 520- 1至520-12被配置於熔絲信號產生電路510-1至510-6 之輸出側。這些熔絲預解碼器電路利用適當地結合熔絲信 號產生電路產生之互補熔絲信號而輸出十二類熔絲預解碼 信號 faaOOx 至 faa03x、fabOOx 至 fab03x 和 facOOx 至 fac03x。 上面說明之第三較佳實施例進一步地包含用以產生互 補溶絲信號 cfa 1 Ox/cfa 1 0z、cfa 1 1 x/cfa 1 1 z、cfb 1 0x/cfb 1 、 cfbllx/cfbllz、cfclOx/cfclOz 和 cfcllx/cfcllz 之熔絲信號 產生電路51 0·7至510-12，其依據從另一組強迫性冗餘熔 絲電路5 00-8被輸出之信號fs]5x、從熔絲電路500-9至 5 0 0- 1 3被輸出之信號fslOx至fsl4x以及從另一組強迫性冗 餘熔絲電路5 00-14被輸出之信號jfslx。 在上面說明之第三較佳實施例中，熔絲預解碼器電路 520- 1 3至520-24配置於熔絲信號產生電路510-7至510-12 之輸出側。這些熔絲預解碼器電路利用適當地結合從熔絲 信號產生電路產生之互補熔絲信號而輸出另外十二類的熔 絲預解碼信號 fallOx 至 fa].13x'fabl0x 至 fabl3x 以及 faclOx 64 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i I I l· ---.Μ---丨 i·裝，-- (請先閱讀背面之注意事項再填h '頁) -5_ _ -線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 06 B7 五、發明說明（b7 ) 至 fac 1 3χ β 上面說明之第三較佳實施例包含用以產生64組熔絲解 碼信號fa〇〇x至fa63x之熔絲解碼器電路530-1至530-m(其 中m是2或者多於2的任意正整數並且在這情況中是64)， 其對應至選擇線之總共數目，其利用結合從第一族群熔絲 預解碼器電路520- 1至520-12被輸出之十二類熔絲預解碼 信號與從第二族群熔絲預解碼器電路520-13至520-24被輸 出之十二類熔絲預解碼信號。利用這些熔絲解碼器電路產 生之熔絲解碼信號faOOx至fa63x被輸入至具有如第一·和第 二實施例大致相同構造之移位控制電路540-2至540-m + l， 並且當必須時，移位冗餘操作被執行。同時，供冗餘選擇 之熔絲電路500-1和500-14之輸出信號faj Ox和faj lx因此 被輸入至供冗餘選擇之540-1和540-τη + 2移位控制電路》 第41圖是展示本發明第三較佳實施例中洪冗餘選擇之 熔絲電路構造之電路圖；第42圖是展示第三較佳實施例中 供強迫性冗餘之熔絲電路構造之電路圖；以及第43圖是展 示第三較佳實施例中供正常選擇之熔絲電路之構造電路 圖。 第41至43圖中展示的冗餘選擇熔絲電路構造和正常 選擇熔絲電路大致地相同於第一較佳實施例之構造（第9至 1 1 圖）。 在第41圖中，符號sttx代表控制信號，其保持在”H” 位準直至在電源導通之後電源操作爲止並且在電源操作之 後下降至"L”位準。符號ftp2代表控制信號，當強迫性冗餘 65 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公釐〉 1!!裝 -- ---II 訂· ----ί _ 線 <請先閲讀背面之注意事項再填寫本頁) 43 68 0 6 A7 _____________B7____ 五、發明說明 -------J-!i 裝--- 锖先閱讀背面之注意事項再填頁) 被執行時其得到”Η”位準。第41圖中展示之冗餘選擇熔絲 電路包含控制信號sttx被輸入之一組Ρ通道電晶體401r和 一組N通道電晶體40.3r、控制信號ftpz被輸入之一組P通 t 道電晶體402r和一組N通道電晶體404r' -組N通道電 晶體4051·、以及兩組反相器406r和407r □當強迫性冗餘操 作未被執行時，熔絲電路之輸出信號jfsx(對應至第38和40 圖中展示的輸出信號jfsOx和jfslx)是在"H"位準。當強迫 性冗餘操作被執行時（亦即•當熔絲4001•明顯地被切斷時）， 供冗餘選擇之熔絲電路輸出信號jfsx改變至’’L"位準。但 是，針對移位控制電路，當強迫性冗餘處理未被執行時，”L” 位準之輸出信號fajx(對應至第38和40圖中之输出信號 fajOx和fajlx)被供應。 -線- 經濟部智慧財產局員工消費合作社印製 在第42圖中，符號ftpz代表控制信號，當強迫性冗餘 如上面說明被執行時其得到” H"位準。第42圖中展示之強 迫性冗餘熔絲電路包含控制信號sttx被輸入之一組P通道 電晶體401 f和一組N通道電晶體403f、控制信號ftpz被 輸入之一組P通道電晶體402f和一組N通道電晶體404f、 -組N通道電晶體405f，以及兩組反相器406f和407f =此 處，如果熔絲400f被選擇作爲強迫性冗餘操作目的並且這 熔絲400f被允許看起來明顯地被切斷•則強迫性冗餘熔絲 電路之輸出信號fsx(對應至第38和39圖中輸出信號fsOOx 和fsl5x)改變至”L”位準。在這狀態之下有可能確認是否任 何錯誤存在於冗餘選擇線。 第43圇中展示之熔絲電路包含控制信號sttx被輸入之 66 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ 297公釐） 436806 A7 ___B7 五、發明說明（W+) 一袓P通道電晶體41b和一組N通道電晶體42b' —組N 通道電晶體43b和兩組反相器44b和45b »當電源操作並且 控制信號sttx改變至”L"位準時，N通道電晶體43b被切斷 並且如果熔絲40b此時未被切斷則熔絲電路之輸出信號 fsx(fs#x)改變至"H”位準。當熔絲40b被切斷時，N通道電 晶體43b被導通並且熔絲電路之輸出信號fsx改變至《'LMi 準。 第44圖是展示本發明第三較隹實施例中熔絲信號產生 電路之構造電路圖》第44圖中展示之熔絲信號產生電路包 含一組反相器5 1 2以及兩組NOR閘5 1 1和5 1 3。這熔絲信 號產生電路依據正常選擇熔絲電路之輸出信號fs#x以及冗 餘選擇熔絲電路之輸出信號jfsx而產生互補熔絲信號 cfa#x/cfa#z ° 第45圖是展示本發明第三較佳實施例中熔絲預解碼器 電路之構造電路圖=第45圖中展示之熔絲預解碼器電路包 含一組NAND閘521。當利用不同的熔絲信號產生電路產 生的雨組熔絲信號（例如，熔絲信號cfaOOx和cfaOlx)被輸 入時，這NAND閘521產生多數類熔絲預解碼信號（faa#x ' fab#x 或者 fac#X) ° 第46圖是展示本發明第三較佳實施例中熔絲解碼器電 路之構造電路圖。第46圖中展示之熔絲解碼器電路包含三 組NOR閘531、53 2和533。這熔絲解碼器電路利用適當地 結合不同的熔絲預解碼器電路產生之熔絲預解碼信號而產 生用以指定位址之熔絲解碼信號（例如，fa#x)。 67 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） I --------- I----I ί II--I ^ . I------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印5衣 A7 五、發明說明（β) 上面說明之第三較隹實施例可顯著地減少用以執行半 導體記億體元件之多數條選擇線之移位冗餘所必須的熔絲 數目，並且可減低半導體晶片面積· 第47圖是展示當無錯誤存在於選擇線.時第43圚中展 示之熔絲電路模擬操作的電壓波形圓；第48圖是展示當無 錯誤存在於選擇線中時第45圚中展示之一組熔絲預解碼器 電路的模擬操作之電壓波形圖；第49圖是展示當兩種移位 冗餘處理（兩位元移位冗餘操作）被執行時第43圖中展示之 熔絲電路的模擬操作之電壓波形圖；並且第50圇是展示當 兩種移位冗餘操作被執行時第45圖中展示之熔絲預解碼器 電路的模擬操作之電壓波形圖。 如第47圖中所展示，當無錯誤存在於多數條選擇線中 時（在原定狀態之下），所有正常選擇的熔絲電路之輸出信號 fsOOx至fsl5x得到"Η”位準，並且被置放在兩端之冗餘選 擇熔絲電路之輸出信號得到位準|因此，所有的輸出信 號改變至"H"位準。 當無錯誤存在於多數條選擇線中時，所有的選擇線進 入它們可被選擇之狀態，從第47圖明顯可知》在這情況中， 輸出信號fsOOx至fsl5x與在兩組冗餘選擇熔絲電路之輸出 信號jfsOx和jfslx —起得到"H"位準。從第48圖明顯可知， 另一方面，溶絲預解碼器電路之輸出信號fal8x、fal9x、… 和fa43x全部在”H"位準》當無錯誤存在於多數條選擇線中 時，分別地從兩組冗餘選擇熔絲電路被輸出之冗餘選擇信 號faj 〇X和faj 1 X是在_'L”位準，從第圖明顯可知。 68 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------；-------裝--- (請先閱讀背面之注意事項再^.,.本頁) .S'J· -線. hi B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 五、發明說明（uo 另一方面，當任何錯誤發生於至少兩組選擇線中時， 對應至錯誤發生位址的熔絲電路之輸出信號改變至” L·’位 準，如第49圖中所展示。從第50圖明顯可知對應至錯誤 發生位址之輸出信號 > 在熔絲預解碼器電路之輸出信號 fal8x > fal9x，…，fa43x 之中，降至 nL"位準= 接著，將說明當本發明被應用至半導體晶片之移位冗 餘系統時用以達成比第一至第三較佳實施例較高的冗餘自 由度之方法，以及利用上面說明方法構成之本發明第四至 第六實施例。 第51圖是展示應用本發明之移位冗餘系統半導體元件 的半導體晶片之分解構造之分解圖：第52圖是展示當一組 熔絲電路，一組強迫性冗餘熔絲電路以及一組冗餘選擇熔 絲電路獨立地提供至各記憶胞陣列時第51圖中展示的A部 份之放大構造分解圖；並且第53圖是展示當行冗餘選擇線 之移位冗餘對於一組記憶胞塊中多數個列塊一致地被執行 時第51圖中展示的B部份之放大構造分解圇· 第51圖中展示之半導體晶片6包含四組記憶庫（行方 向之兩線記憶庫#〇和# 1以及行方向之兩線記憶庫#2和#3)。 各記憶庫被分半（在此處之後稱爲_’半記憶庫”）並且該等半記 億庫被配置在晶片次要側兩側上面八組位置。各記憶庫中 (例如，記憶庫#〇)之一對半記憶庫被提供各包含多數個記億 胞之一組記億胞陣列No.0(利用參考號碼6-0指示）以及一 組記憶胞陣列No. 1(利用參考號碼6-1指示）。各包含多數 條解碼器信號線之一組行解碼器No. 0(利用參考號碼7-0指 69 +紙張尺度_中國國家標準（CNS)A4規格（210 X 297公笼） ------I ! t ----i I--訂-----I--- (請先閱讀背面之注意事項再填寫本頁) 436806 A7 B7 五、發明說明（1/( 經濟部智慧財產局員工消費合作社印製 示）以及一組行解碼器7-U利用參考號碼7·1指示）分別地被 配置在這些記憶胞陣列No.O和1之兩末端部份。進一步地， —組主要字組解碼器7-2被配置在各對半記憶庫中心。 t 如第52圖中所展示（那是第51圊A部份之放大圖>， 在依據本發明第三較佳賨施例之半導體記億體元件中，記 憶胞陣列No.0側上面供正常選擇之熔絲電路（有時候僅稱 爲"熔絲電路”）以及供強迫性冗餘之熔絲電路8-0被配置而 對應至配置在一對半記億庫中之列選擇線r0至r63。記憶 胞陣列No.O側上面之冗餘選擇熔絲電路進一步地被配 置而對應至冗餘選擇線rjO和rjl。 另一方面，記憶胞陣列No.I側上面之正常選擇熔絲電 路（有時候僅稱爲”熔絲電路"）和強迫性冗餘熔絲電路8-1被 配置而對應至配置在另一對半記憶庫中之列選擇線r0至 r63。進一步地，記憶胞陣列No . 1側上面之冗餘選擇熔絲 電路8j-l被配置而對應至冗餘選擇線rjO和rjl。換言之， 移位冗餘系統之半導體記憶體元件中，例如第52圖中所示 之一組，正常選擇熔絲電路、強迫性冗餘熔絲電路以及冗 餘選擇熔絲電路被獨立地準備而對應至半導體晶片中各記 憶胞陣列。 因此，半導體記憶體元件中，例如第52圖中所示之一 組，兩位元或者一位元之移位冗餘僅可針對一組記憶胞陣 列之總共數目選擇線（此處，列選擇線）被執行。更明確地說， 在第52圖展示之移位冗餘系統半導體記憶體元件中，僅可 確保一組記憶胞陣列之64組選擇線之冗餘自由度，所以， 請 先 閱 讀 背 面 之 注 意 事 項 再 頁 訂 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） A7 436806 ___B7 _ 五、發明說明US) 關於冗餘選擇熔絲之自由度受限制" 另一方面，考慮其中包含多數個記憶胞之一組記億胞 方塊被分割成爲多數個列塊（第53圖中是四組列塊）之情 ( 況。在依據第一至第三較佳賁施例之半導體記億體元件中， 僅行解碼器（例如，行解碼器No. 1)之輸入位址CA#被使用 以執行被配置以覆蓋各半記憶庫內四組列塊，如第53圖中 所展示（第51圖B部份之放大圖），之行選擇線（第53圖中 利用選擇線c 1 0至c 1 63表示）之移位冗餘。在這情況中，對 於所有的列塊相同地決定針對多數個列塊驅動之行選擇線 之移位冗餘操作是否被實施。 因此，如第53圖情況1中行選擇線冗餘未被執行之情 況，切換單元2之切換元件（爲簡化起見此處僅展示第二和 第三列塊6r-l和6r-2之切換單元2-1和2·2)並未執行切換 操作，並且對於所有的列塊6r-0至6r-3並未執行冗餘。另 一方面，在其中兩位元移位冗餘被行選擇線執行之情況2 中，移位冗餘對於所有列塊的相同選擇線被執行。因此， 列塊中之冗餘無法被執行並且冗餘自由度受限制》 第54圖是展示當熔絲電路和強迫性冗餘熔絲電路被相 鄰記憶胞陣列分享時第51圖A部份之構造放大圖。第54 圖中展示之移位冗餘系統被發展出以便解決”因爲冗餘自由 度僅可確保於一組記憶胞暉列，冗餘自由度受限制"之問 題1如參考第52圖之說明。 在第54圖中’共同熔絲電路和強迫性冗餘熔絲電路8c 被提供至兩組相鄰記憶胞陣列（記憶胞陣列No.O和1)以便 71 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ---I---^------11 ^ --------- <猜先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明 A7 B7 經濟部智慧財產局員工消費合作社印製 正常選擇熔絲電路和強迫性冗餘熔絲電路可被分享。另一 方面，冗餘選擇熔絲電路（此處，記憶胞陣列No.O側上面 之冗餘選擇熔絲電路8j-0和記憶胞陣列No.1側上面之冗餘 I 選擇熔絲電路8j · 1)被分別獨立地提供至兩組相鄰記憶胞陣 列。依據這構造，兩位元或者一位元移位冗餘可針對兩組 相鄰記憶胞陣列之總共1 28組選擇線被執行，並且冗餘選 擇熔絲之自由度可較大於第52圓中展示之移位冗餘系統。 同時，在這情況中，兩位元或者一位元移位冗餘可對於兩 組相鄰記憶胞陣列之任一組被執行。 第55圖是展示當記憶胞塊之列塊單元中行選擇線之移 位冗餘被執行時B部份之放大構造圖。第55圖中展示之移 位冗餘系統被發展出以便解決參考第5 3圖說明之問題，亦 即，列塊單元中冗餘無法達成並且冗餘自由度受限制•’之 問題。 當第55圖中行選擇線之移位冗餘被執行時，列塊單元 中之冗餘可被執行，因爲針對多數個列塊6r-0至6r-3驅動 之行選擇線利用結合行解碼器（例如，行解碼器No.〗）之輸 入位址CA#與列塊之位址RA0和RA1之邏輯而接收在對應 列塊位址之邏輯。 更明確地說，當第二列方塊6r-1如第5 5圖中情況1被 選擇時’切換單元2d中切換元件僅被允許利用在列塊之 位址RA0和RA1之邏輯而執行列方塊6r-l中之切換操作， 並且以此方式，一位元移位冗餘可被執行。另一方面，當 第三列方塊6r-2如情況2被選擇時，在切換單元2-2之內 72 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意 事 項 再汽έ 本 . 頁 訂 線 經濟部智慧財產局員工消費合作社印製 A7 泣 3 A 8 ο 6 Β7_ _ 五、發明說明 的切換元件僅被允許利用列塊之位址R0和RAI之邏輯而 執行列方塊6r-2中之切換操作。所以，兩位冗移位冗餘可 被執行。此構造使得可能獨立地對於各多數個列塊執行兩 位元移位冗餘、或者執行一位元移位冗餘、或者不執行移 位冗餘，並且與第53圖中展示之移位冗餘系統比較冗餘自 由度可被增加。 第56至61圖是分別地展示本發明第四較佳實施例之 整體電路構造之方塊圖No.l至6 » 第56至61圖中展示之第四較佳實施例將應用第53屬 中展示之構造，亦即，”正常選擇熔絲電路和強迫性冗餘熔 絲電路被兩組相鄰記憶胞陣列分享，並且冗餘選擇熔絲電 路被獨立地提供至這些記憶胞陣列各組”，至第三較佳實施 例之構造，亦即，”熔絲解碼信號是利用多數個熔絲組合指 定對應至錯誤選擇線之熔絲位址而產生M以相對地改進冗餘 自由度。 這第四較佳實施例之特點如下面所述=第60至63圖 中展示之正常選擇熔絲電路601-3至601-7和601-9至601-13以及強迫性冗餘熔絲電路60]-2和601-8被兩組相鄰記 憶胞陣列No. 0和1分享，並且冗餘選擇熔絲電路被分別獨 立地提供至兩組記憶胞陣列。進一步地，熔絲信號產生電 路被兩組相鄰記憶胞陣列No. 0和1分享。除熔絲電路、強 迫性冗餘熔絲電路和熔絲信號產生電路之外的主要構成元 件，例如熔絲預解碼器電路' 熔絲解碼器電路和移位控制 電路’如第三較佳實施例之相同方式被獨立地提供至各記 73 本纸張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） — III —--裝---I---J 訂---------線 {請先閱讀背面之注意事項再填寫本頁) A7 436806 B7_ 五、發明說明qi) 億胞陣列。 第四較佳實施例也如第三較佳實施例之相同方式利用 將多數個熔絲組合產.生之信號解碼而減少必須的熔絲數 f 目。例如，當分別地對應至64組選擇線之熔絲解碼信號被 產生時，六組熔絲被組合（26=M)以產生64組熔絲解碼信 號β因此，包括兩組冗餘選擇熔絲之十四組熔絲可以被準 備妥《在這情況中*甩以產生強迫性冗餘熔絲之電路（亦即， 強迫性冗餘之熔絲電路601-2和60 1-8)具有確認是否任何 錯誤存在於冗餘選擇線中之功能而不需要實際地切斷熔 絲。 下面將進~步地詳細說明。在上面說明之第四較佳實 施例中，各具有正常選擇熔絲之十組熔絲電路601-3至601-7 和601-9至600-13以及兩組強迫性冗餘熔絲電路601-2和 601-8被提供至相鄰記憶胞陣列No.O和1 »進一步地，兩 組冗餘選擇熔絲電路601-1和601-14被提供至一組相鄰記 憶胞陣列No.O,而兩組冗餘選擇熔絲電路602·1和602-I4 被提供至另一記億胞陣列No. 1 · 第四較隹實施例進一步地包含一組冗餘選擇熔絲信號 放大電路601-1，其將從記憶胞陣列No.O上面一組冗餘選 擇熔絲電路601-1被輸出之信號jrfsrOx之位準反相，並且 放大被反相信號，以及一組冗餘選擇熔絲信號放大電路 610-14,其將從另一組冗餘選擇熔絲電路601-】4被輸出之 信號jrfsr lx之位準反相並且放大這信號。另一方面’第四 實施例進一步地包含一組冗餘選擇熔絲信號放大電路611- 74 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公爱） Γ---------裝--- (請先閲讀背面之注意事項再^ 4頁) 訂. -線_ 經濟部智慧財產局員工消費合作社印製 Ο A7 4 3 6 8 0 6 _B7_ 五、發明說明（·；>) 1，其將從記憶胞陣列No. 1上面一組冗餘選擇熔絲電路602-1 被輸出之信號jrfsiOx之位準反相並且放大這信號，以及一 組熔絲信號放大電路61 1·14，其將從相同記憶胞陣列上面 另一組冗餘選擇熔絲電路602-14被輸出之信號jrfsllx之位 準反相並且放大這信號· 在上面說明之第四較佳實施例中，進一步地配置熔絲 信號產生電路610-2至610-7用以依據從記憶胞陣列No.0 和1同側之一組強迫性冗餘熔絲電路601-2被輸出之信號 rfsOOx以及從熔絲電路601-3至601-7被輸出之信號rfsOlx 至 rfs05x 而產生互補熔絲信號 rfaOOx/rfaOOz、 rfaO 1 x/rfa0 1 z ' rfbOOx/rfbOOz ' rfbO 1 x/rfb0 1 z ' rfcOOx/rfcOOz 和 r fa c 0 1 x/r fc 0 1 z。 在上面說明之第四較佳實施例，進一步地配置熔絲預 解碼器電路620- 1至620-12於記憶胞陣列No.O側以及熔絲 信號產生電路610-2至610-7輸出側。這些熔絲預解碼器電 路利用適當地結合熔絲信號產生電路產生之互補熔絲信號 而輸出記憶胞陣列No.O之十二類熔絲預解碼信號raa〇〇〇x 至 rfaa003x'rfab000x 至 rfab003x、和 rfacOOOx 至 rfac003x。 另一方面，熔絲預解碼器電路621-1至62 1-12被配置在熔 絲信號產生電路6 1 0-2至6 1 0-7輸出側以及記憶胞陣列Mo. 1 側。這些熔絲預解碼器電路利用適當地結合熔絲信號產生 電路產生之互補熔絲信號而輸出十二類熔絲預解碼信號 rfaalOOx 至 rfaal03x ' rfablOOx 至 rabl03x、和 rfaclOOx 至 rfac 1 03x。 75 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） I---- I I I I ---I--11^-.------I 1^. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 A7 B7 五、發明說明 經濟部智慧財產局員工消費合作社印製 在上面說明之第四較佳實施例中，進一步地配置熔絲 信號產生電路610-8至6〗0·13用以依據從記憶胞陣列No.O 和1共同之另一組熔絲電路601-8被輸出之信號rfsl5x以 及從熔絲電路601-9至60卜13被輸出之信號rfsl4x至rfslOx 而產生互補溶絲信號 rfcllx/rfcllz、rfclOx/rfclOz、 rfb 1 1 x/rfb 1 1 z 、 rfblOx/cfblOz ， rfal 1 x/rfal 1 z 、和 rfa10x/rfa1Oz 。 在上面說明之第四較佳實施例中，進一步地配置熔絲 預解碼器電路620-13至620-24於熔絲信號產生電路610-8 至610-13之輸出側以及記憶胞陣列No.0側上面。這些熔 絲預解碼器電路利用適當地結合熔絲信號產生電路產生之 互補熔絲信號而輸出記憶胞陣列No.0之十二類熔絲預解碼 信號 rfacOlOx 至 rfac013x、rfab010x 至 rfab013x、和 rfaaOlOx 至rfaa013x。另一方面，熔絲預解碼器電路621-13至621-24被配置於熔絲信號產生電路610-8至610·13輸出側以及 記憶胞陣列No. 1側上面這些熔絲預解碼器電路利用適當 地結合熔絲信號產生電路產生之互補熔絲信號而輸出記憶 胞陣列 No.〗之十二類熔絲預解碼信號rfaa π 〇x至 rfaall3cx，rfabllOx 至 rfabll3x、和 rfacllOx 至 rfacll3x。 此處，代表記憶胞陣列No .0側上面一組冗餘選擇熔絲 電路601-1中之熔絲是否被切斷之熔絲信號rfajr〇x是從冗 餘選擇之熔絲信號放大電路610-1供應至熔絲預解碼器電 路620-1至62 0-4。進一步地，冗餘選擇之熔絲信號rfajrix， 其代表另一組記憶胞陣列No.O側上面冗餘選擇之熔絲電路 76 本紙ί長尺度適用中國國家標準（CNS)A4規格（210 x 297公g ) 請 先 閱 讀 背 面 之 注 項 頁 裝 訂 線 經濟部智慧財產局員工消費合作社印製 A7 /13^806 __B7__ 五、發明說明（祌） 601-14之熔絲是否被切斷，是從冗餘選擇之熔絲信號放大 電路610-14被供應至熔絲預解碼器電路620-21至62 0-24。 另一方面，冗餘選擇之熔絲信號rfajl Ox，其代表記憶胞陣 列No.〗側上面一組冗餘選擇之熔絲電路602-1的熔絲是否 被切斷1是自冗餘選擇之熔絲信號放大電路611-1供應至 熔絲預解碼器電路62 1-〗至621-4。進一步地，冗餘選擇之 熔絲信號rfaj Π X，其代表記憶胞陣列No. 1側上面另一組冗 餘選擇熔絲電路602-14之熔絲是否被切斷，是自冗餘選擇 熔絲信號放大電路611-14供應至熔絲預解碼器電路62 1-21 至 62 1-24。 上面說明之第四較佳實施例進一步地包含熔絲解碼器 電路63 0-1至63 Ο-m(其中m是2或者多於2的任意正整數， 並且在這情況中是64)，其利用適當地結合從第一族群之熔 絲預解碼器電路62〇-1至620-12被輸出之十二類熔絲預解 碼信號與從第二族群之熔絲預解碼器電路620-13至620-24 被輸出之十二類熔絲預解碼信號而產生記憶胞陣列No.0側 上面之64組溶絲解碼信號rfaOOOx至rfa063x。利用這些溶 絲解碼器電路產生之熔絲解碼信號faOOOx至fa063x被輸入 至大致地具有如第一至第三較隹實施例相同構造之移位控 制電路640-2至6 40-m+l，並且當必須時移位冗餘操作被執 行。同時，記憶胞陣列No.0側上面冗餘選擇之熔絲電路60]-1 和^01-4的輸出信號jrfsrOx和hrfsrlx分別地接受冗餘選 擇熔絲信號放大電路之反相位準，並且接著被輸入至冗餘 選擇移位控制電路640-1和640-m + 2。 77 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1裝---I----訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ; ο 8 Ο 6 A7 ___B7____ 五、發明說明（/《） 另一方面，第四較佳實施例進一步地包含熔絲解碼器電路 63 1-丨至63 1-m(其中m是2或者多於2的任意正整數*並 且在這情況中是64)，.其利用適當地結合從第一族群之熔絲 預解碼器電路621-1至621-12被输出之十二類熔絲預解碼 信號與從第二族群之熔絲預解碼器電路621-13至621-24被 输出之十二類熔絲預解碼信號而產生對應至記億胞陣列 No.〗側上面選擇線總共數目之64組熔絲解碼信號rfal〇〇x 至rfal63x»利用這些熔絲解碼器電路產生之熔絲解碼信號 rfaOOOx至rfal63x被输入至大致地具有如第一至第三較佳 實施例相同構造之移位控制電路641-2至641-m+Ι，並且當 必須時移位冗餘操作被執行。同時，記憶胞陣列No. 1側上 面冗餘選擇之熔絲電路602-1和602-14的輸出信號jrfsrOx 和jrfsr lx接受冗餘選擇之熔絲信號放大電路的反相位準， 並且接著被輸入至冗餘選擇之移位控制電路641-1和64 1-m + 2 · 當需要在第56至61圖中展示的第四較佳實施例中兩 組相鄰記憶胞陣列內執行兩位元移位冗餘操作時，所有的 冗餘選擇熔絲電路之熔絲被切斷並且，多數個熔絲電路之 熔絲被切斷之方式對應至其中錯誤發生之錯誤選擇線。換 言之，利用結合冗餘選擇熔絲電路之熔絲，其被切斷，與 正常選擇熔絲電路之熔絲，其被切斷，使得各記憶胞陣列 中之移位冗餘操作被執行。 進一步地，當僅需要在記憶胞陣列之一執行移位冗餘 操作時，在對應至這記憶胞陣列之冗餘選擇熔絲電路之兩 78 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---『----Ι1ΙΪΙ· -------訂·--I II --- (請先閲讀背面之注意事項再填广冬頁) 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 0 6 ______B7__ ------ — 玉、發明說明（外） 組熔絲均被切斷，而冗餘選擇熔絲電路之熔絲，其對應至 另一組記憶胞陣列，未被切斷。當需要在一組記億胞陣列 中執行一位元移位冗餘操作時，僅對應至這記憶胞陣列之 t —組熔絲電路之熔絲被切斷。依據這移位冗餘系統，兩位 元或者一位元移位冗餘操作可被執行於兩組記憶胞陣列之 128組選擇線，並且冗餘選擇之熔絲的冗餘自由度成爲較高 於其中兩位元或者一位元移位冗餘對於64選擇線被執行之 第三實施例。 第62圖是展示第四較佳實施例中冗餘選擇之熔絲電路 構造的電路圖；第63圖是展示第四較佳實施例中強迫性冗 餘之熔絲電路構造的電路圖；並且第64圖是展未第四較佳 實施例中正常選擇熔絲電路構造的電路圖。在第62至64 圖展示之熔絲電路中，Vii(內部電壓）被使用爲在選擇線之 ”H"位準電源電壓，而Vnwl被使用爲選擇線之"L1'位準的電 源電壓。 一 與第三較佳實施例比較除了輸出信號邏輯被反相之 外，各冗餘選擇熔絲電路1強迫性冗餘熔絲電路以及正常 選擇瑢絲電路之構造大致地相同於第三較佳實施例中之構_ 造。 在第62圖中，符號sttx代表控制信號，其保持在” H’ 位準直至在電源導通之後電源操作爲止，並且在電源操作 之後改變至”L”位準。符號ftpz代表控制信號，當強迫性冗 餘操作被執行時其上升至"H”位準。第62圖中展示之冗餘 選擇熔絲電路包含控制信號sttx被輸入之一組P通道電晶 79 本紙張尺度過用中國國家標準（CNS)A4規格（2]〇χ297公釐） ---------I I I ^---I --------I--—旅 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 6 A7 _B7 ___五、發明說明（η ) 體$04r和一組N通道電晶體606r、控制信號ftpz被输入 之一組P通道電晶體605r和一組N通道電晶體607r、一組 N通道電晶體6〇8r以及一組反相器609r ·當熔絲603r未被 切斷時，N通道電晶體608r被切斷並且冗餘選擇熔絲電路 之輸出信號jrfSX(第59和61圖中記憶胞陣列No.O側上面 之輸出信號jrtsrOx和jrfsrlx以及記憶胞陣列No.l側上面 之輸出信號jrfslOx和jrfsllx)下降至"L”位準。當熔絲603r 被切斷時，N通道電晶體608r被導通並且冗餘選擇熔絲電 路之輸出信號jrfsx上升至"H”位準。但是，因爲這冗餘選 擇熔絲電路之輸出信號jrfsx的位準被稍後出現第65圖中 偎示之$餘選擇,熔絲信號放大電路反相並且接著被輸入至 移位控制電路，如果熔絲603r未被切斷則”H"位準輸出信 號供應至移位控制電路，並且當熔絲603r被切斷時”L"位 準輸出信號供應至移位控制電路。 在第62圖中，當電源操作並且控制信號sttx下降至"L" 位準時，而且，當強迫性冗餘處理未被執行時，N通道電 晶體608r被切斷並且冗餘選擇熔絲電路之輸出信號jrfsx 改變至"L"位準。當強迫性冗餘處理被執行時，N通道電晶 體608r被導通並且冗餘選擇熔絲電路之輸出信號jrfsx改 變至<_H”位準。換言之，當強迫性冗餘處理被執行時，結果 成爲相同於當冗餘選擇熔絲電路之熔絲603r被切斷時之情 況。 在第63圖中，符號ftpz代表當強迫性冗餘操作被執行 時得到位準之控制信號，如上面說明。第62圖中展示 請先閱讀背面之注意事項再填ί. 本頁) 裝 Ή· -線- 80 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 436306
經濟部智慧財產局員工消費合作杜印製 五、發明說明（7g ) 之強迫性冗餘熔絲電路包含控制信號sttx被輸入之一組P 通道電晶體604f和一組N通道電晶體606f、控制信號ftpz 被輸入之一組P通道電晶體605f和一組N通道電晶髅 607f ' —組N通道電晶體608f和一組反相器609f。當熔絲 6〇3f被作爲強迫性冗餘目的並且在這情況中被允許看起來 明顧地被切斷時，強迫性冗餘熔絲電路之輸出信號rfsx(對 應至第59和60圖中之輸出信號rfsOOx和rfsl5x)上升至"H" 位準。可能在這狀態之下確認是否任何錯誤存在於冗餘選 擇線。 第64圖中展示之熔絲電路包含控制信號sttx被輸入之 —組P通道電晶體604和一組N通道電晶605 ' —組N 通道電晶體606和一組反相器607。當電源操作並且控制信 號sttx下降至位準時，如果熔絲603未被切斷則Ν通道 電晶體606被切斷，並且熔絲電路之輸出信號rfsx(rfs#x) 下降至”L"位準。當熔絲603被切斷時，N通道電晶體606 被導通並且熔絲電路之輸出信號rfsx上升至"H"位準。 第65圖是展示本發明第四較佳實施例中冗餘選擇熔絲 信號放大電路之構造電路圖，並且第66圖是展示第四實施 例中熔絲信號產生電路之構造的電路圖。 第65圖展示之冗餘選擇熔絲信號放大電路包含一組反相器 在這冗餘選擇熔絲信號放大電路中，冗_選擇熔絲電 路之輸出信號jrfsx的位準被反相並且被反相器612放大以 便供應具有正確邏輯之冗餘選擇熔絲信號rfajx(對應至記憶 胞陣列No.O側上面之冗餘選擇熔絲信號rfajrOx和.rfajr】x 81 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝·！----I 訂 i —------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明（71 ) 以及記憶胞陣列No. 1側上面之冗餘選擇熔絲信號rfaj 1 Ox 和rfaj 1 1 χ)至移位控制電路以及至熔絲預解碼器電路。 另一方面，第66圖中展示之熔絲信號產生電路包含一組反 相器613。這熔絲信號產生電路输出正常選擇熔絲電路之輸 出信號rfs#x(rfa#x)本身以及利用反相器613將這輸出信號 rfs#x反相所得到之信號（rfa#z>。換言之，這熔絲信號產生 電路產生互補熔絲信號rf#x/rfa#z。 第67圖是展示本發明第四較佳實施例中第一熔絲預解碼器 電路之構造電路圓，並且第68圖是展示第四較佳實施例中 第二熔絲預解碼器電路之構造電路圖= 第67圖中展示之第一熔絲預解碼器電路包含一組NOR閘 622。利用不同的熔絲信號產生電路所產生之兩組熔絲信號 rfaOy和rfaly(例如，對應至從熔絲信號產生電路610-2和 6 10-3被輸出之兩組任意的熔絲信號rfaOOx/rfaOOz和 rfaOlx/rfaOIz)被輸入至這NOR閘622，並且冗餘選擇熔絲 信號，其代表冗餘選擇熔絲電路中熔絲是否被切斷，也被 輸入至這NOR閘。NOR閘622操作在三組輸入信號之中， 亦即，熔絲信號rfaOy和rfaly和冗餘選擇熔絲信號rfajx， 以及輸出熔絲預解碼信號rfaa#x之NOR-分離。 當冗餘選擇熔絲電路中熔絲未被切斷時，冗餘選擇熔絲信 號rfajx，其利用將冗餘選擇熔絲電路之輸出信號jrfsx位 準反相而得到，如上面說明上升至位準。因此，從NOR 閘622被輸出之熔絲預解碼信號rfaa#x下降至"LM立準而不 需要理會兩組熔絲信號rfaOy和]"faly之位準》在這情況中， 82 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐〉 請先閲讀背面之注意事項再填G本頁) 裝 灯· 線 436806 A7 ____B7 五、發明說明（g〇) 移位冗餘未被執行之通知利用熔絲預解碼信號rfaa#x被傳 送至冗餘選擇熔絲電路被配®在記憶胞陣列之內的一側。 另一方面，當冗餘選擇熔絲電路中之熔絲被切斷時•冗餘 選擇熔絲信號rfajx，其利用將冗餘選擇熔絲電路之輸出信 號jrfsx之位準反相而得到，下降至"L"位準。因此，在這 情況中，移位冗餘被執行於其中冗餘選擇熔絲電路被配置 於記憶胞陣列中之一側，並且"H"或者"L”位準之熔絲預解 碼信號rfaa#x依據兩組熔絲信號rfaOy和rfaly之組合被輸 出。 第68圖中展示之熔絲預解碼器電路包含一組NOR閘623。 利用不同的熔絲信號產生電路產生之兩組熔絲信號rfbOy和 rfbly(例如，對應至從熔絲信號產生電路610-4和610-5被 輸出的任意兩組熔絲信號rfbOOx/rfbOOz和rfbOlx/rfbOlz)或 者rfOy和rfcly被輸入至這NOR閛623，並且NOR閘623 產生多數個熔絲預解碼信號（rfab#x或者rfac#X)。 第69圚是展示本發明第四較佳實施例中熔絲解碼器電路之 構造電路圖。這熔絲解碼器電路包含三組NAND閘63 2、63 3 和634 =使用這三組NAND閘，熔絲解碼器電路利用適當 地結合不同的熔絲預解碼器電路產生的熔絲預解碼信號（例 如，rfaa0#x ' rfab0#x、rfacO#x、rfaal #x 和 rfacO#x)而產 生用以指定對應至錯誤選擇線之熔絲位址的一組熔絲解碼 信號（例如，rfa#x)。 第70圖是展示本發明第四較佳實施例中移位控制電路之構 造電路圖。第' 7〇圖中展示之各移位控制電路如第二較佳實 83 本纸張尺度通用中國國家標準（CNS)A4規格（210 X 297公釐） ---— II---I--* 裝 i I ---I 訂----I--- 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 436806 ___B7___ 五、發明說明（g| ) 施例之相同方式包含一組NOR閘和一組炅相器。 在第70圖中1符號rfa#x代表供應自熔絲解碼器電路之熔 絲解碼信號rfaOOOx至rfa〇63x的任意一組》移位控制電路 具有如第二較佳實施例（第21圖）之大致相同功能》移位控 制電路之輸入信號lin連接到左方相鄰側之輸出信號lout 並且移位控制電路之另一输入信號uin連接到右方相鄰側 之輸出信號uout。"L”位準（電壓Viiw〇被输入至在左端之輸 入信號lin以及在右端之輸入信號uin。 接著將進一步地詳細說明。一組NOR閘642被配置於第70 圖中展示供正常選擇之移位控制電路之輸入信號lin側並且 反相器643被配置於輸出信號lout側。另一方面，NOR閘 644被配置於第70圖中移位控制電路之輸入信號iiin側並 且反相器645被配置於輸出信號uout側。 經濟部智慧財產局員工消費合作社印製 從配置於輪入信號uin側之NOR閘644被輸出之輸出信號 scu被使用作爲至選擇線驅動電路之另一組輸入信號（未展 示於第四較佳實施例中；例如，參看關於第二較佳實施例 之第20圖）。另一方面，從配置於输入信號lin側之NOR 閘642被輸出之輸出信號SC1被使用作爲至選擇線驅動電路 之一組輸入信號。這些輸出信號scu和scl被使用以控制切 換單元中三方向切換元件之操作。 第71至73圖是分別地展示本發明第五較佳實施例之整體 電路構造的方塊圖No.l至3。 第五較佳實施例將利用第55圖中展示之構造，亦即其中" 當移位冗餘操作對於多數個列塊中所配置之行選擇線被(執 84 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 436806 _____B7_ 五、發明說明（β) 行時，列塊中冗餘操作可利用結合作爲移位冗餘目的之行 選擇線位址與列塊之位址邐輯而達成_'之構造，至第三較佳 寅施例構造，亦即，"利用多數個熔絲組合指定對應至錯誤 選擇線之熔絲位址而產生熔絲解碼信號"之構造，而相對地 改進冗餘自由度。 第五較佳實施例特點如下面所述*在具有執行多數個列塊 之行選擇線之移位冗餘操作功能的半導體記憶體元件中（第 53圖中已經說明），半導體記憶體元件包含用以決定是否冗 餘將被執行於各列塊之冗餘列塊選擇電路77〇-1至770-4以 及用以依據從這些冗餘列塊選擇電路輸出而產生多數個列 塊位址邏輯之列位址邏輯電路780-1和780-14。除了冗餘 列方塊選擇電路和列位址邏輯電路之外的主要構成元件， 例如熔絲電路，熔絲預解碼器電路，熔絲解碼器電路以及 移位控制電路，大致地相同於第五較佳賨施例，而與第五 較佳寊施例比較僅輸出信號邏輯被反相= 在第五較隹實施例中，以相同於第四實施例之方式利 用將多數個熔絲組合產生之信號解碼而減低所必須的熔絲 數目。例如，當對應至64組行選擇線之熔絲解碼信號被產 生時，64組熔絲解碼信號可利用結合六組熔絲而被產生= 因此，包括兩組冗餘選擇熔絲之十四組熔絲可以被準備妥· 在這情況中，用以產生強迫性冗餘熔絲（亦即，強迫性冗餘 熔絲電路701-2和701-8)之稍後出現的電路具有確認是否 任何錯誤存在於冗餘選擇線而不需要實際切斷熔絲之功 能。 85 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） — — — — — — — — — — — — — ---- I ---^ --------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
五、發明說明） 經濟部智慧財產局員工消費合作社印製 .接著將進一步地詳細說明。上面說明之第五較佳實施 例包含十組熔絲電路701-3至701-7和701-9至701-13，冗 餘選擇之兩組熔絲電咚701-1和701-14以及強迫性冗餘之 r 兩組熔絲電路701-2和701-8。進一步地，這實施例包含一 組冗餘選擇之熔絲信號放大電路710-1，用以將從一組冗餘 選擇熔絲電路701-1被輸出之輸出信號jcfsrOx之位準反相 並且放大該信號以及一組冗餘選擇熔絲信號放大電路7] 0-14,用以將從另一組冗餘選擇熔絲電路701-14被輸出之信 號jcfsrlx之位準反相並且放大該信號。 第五較佳實施例進一步地包含熔絲信號產生電路710-2 至710-7，其用以依據從一組強迫性冗餘熔絲電路701-2被 輸出之信號cfsOOx以及從熔絲電路701-3至701-7被輸出 之信號cfsO〗x至cfs05x產生互補溶絲信號cfaOOx/cfaOOz、 cfaOlx/cfaOlz' cfbOOx/cfbOOz - cfbOlx/cfbOlz' cfcOOx/cfcOOz 以废 cfcOlx/cfcOlz。 在第五較佳實施例中，進一步地在熔絲信號產生電路 710-2至7 10-7之外側配置熔絲預解碼器電路720-1至720-12»這些熔絲預解碼器電路輸出十二類熔絲預解碼信號 cfaaOOOx 至 cfaa003x、cfabOOOx 至 cfab003x、以及 cfacOOOx 至 cfac003x » 上面說明之第五較佳實施例進一步地包含熔絲信號產 生電路7 10-8至710-13，用以依據從另一組強迫性冗餘熔 絲電路7CM-8被輸出之信號cfsl5x以及從熔絲電路701-9 至7〇】-13被輸出之信號cfsl4x至cfslOx產生互補熔絲信 86 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ----.-----------裝--- (請先閱讀背面之注意事項再填一^本頁) * so d368〇6 A7 _B7 五、發明說明（S十） 號 cfcllx/cfcllz ' cfclOx/cfclOz ' cfbllx/cbllz 、 cfblOx/cfblOz、cfallx/cfallz、以及 cfalOx/cfalOz。 在上面說明的第五較佳實施例中，熔絲預解碼器電路 730-13至730-2 4被配置在熔絲信號產生電路710-8至71 Ο-ΐ 3 之输 出側 。這 些熔絲 預解碼 器電路 利用適 當地結 合熔絲 信號產生電路產生之互補熔絲信號而輸出另外十二類熔絲 預解碼信號 cfacOlOx 至 cfac013x、cfabOlOx 至 cfab013x ' 以及 cfaaOlOx 至 cfaa013x。 此處，代表一組冗餘選擇熔絲電路701-1中熔絲是否 被切斷之冗餘選擇熔絲信號cfajrOx是自冗餘選擇熔絲信號 放大電路7〗〇-1供應至熔絲預解碼器電路730·1至730-4。 代表另一組冗餘選擇熔絲電路701-14中熔絲是否被切斷之 冗餘選擇熔絲信號cUjrlx是自冗餘選擇熔絲信號放大電路 710-4供應至熔絲預解碼器電路730-21至73 0·24。 在上面說明之第五較佳實施例中，進一步地配置熔絲 解碼器電路750-1至750-m(其中m是2或者多於2的任意 正整數，和在這情況中是64)，其利用結合從第一族群熔絲 預解碼器電路730-1至730- 12被輸出之十二類熔絲預解碼 信號與從第二族群熔絲預解碼器電路730-13至73 0-2 4被輸 出之十二類熔絲預解碼信號而產生對應至行選擇線總共數 目之64組熔絲解碼信號cfaOOOx至cfa063x=利用這些熔 絲解碼器電路產生之熔絲解碼信號cfaOOOx至Cfa〇63x被輸 入至具有如第一至第四較佳寊施例大致相同構造之移位控 制電路760-2至760-m + l，並且當必須時，移位冗餘操作被 87 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝-----I--訂---------線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 經濟部智慧財產局員工消費合作社印製 4368 06 A? ___B7__ 五、發明說明（# ) 執行。同時，在這兩組冗餘選擇熔絲電路701·1和701-14 之輸出信號jcfsrOx和jcfsrlx之位準分別地被冗餘選擇熔 絲信號放大電路反相之後，這些信號被分別地輸入至冗餘 選擇移位控制電路760-1和760-m + 2。 在第71至73圖展示之第五較佳實施例中，當移位冗 餘操作針對一組記憶胞塊中多數個列塊而配置的行選擇線 被執行時，列塊位址RA 1和RA2之邏輯被配合於作爲移位 冗餘操作目的之行選擇線位址》以此方式，針對多數個列 塊驅動之行選擇線接收對應至列塊的列塊位址邏輯’並且 冗餘操作可被執行於該列塊單元。 第74圖是展示本發明第五較佳實施例中冗餘選擇熔絲 電路構造的電路圖；第75圖是展示本發明第五較佳實施例 中強迫性冗餘熔絲電路構造的電路圖；並且第76圖是展示 本發明第五較隹實施例中正常選擇熔絲電路構造的電路 圖。在第74至76圖展示之熔絲電路中，Vii(內部電壓）被 使用作爲選擇線"H"位準之電源電壓’並且接地電位Vss被 使用作爲選擇線_'1/'位準之電源電壓。 第74至76圖中展示之各冗餘選擇熔絲電路，強迫性 冗餘熔絲電路以及正常選擇熔絲電路的構造大致地相同於 第四較隹實施例中之構造，所不同於第四實施例的是輸出 信號邏輯被反相並且一組冗餘引動信號sftez(對應至稍後出 現第85圖中之sfte)被輸入至兩組冗餘選擇熔絲電路之各 組。 在第74圖中，符號sttx代表控制信號’其保持在
8S 本紙張尺度適用申國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填^本頁) VST_ _ i線· 經濟部智慧財產局員工消費合作社印製 A7 4 3 6 8 0 6 ___B7_____ 五、發明說明（沙） 位準直至在電源被導通之後電源操作爲止並且在電源操作 之後接著改變至"L"位準。符號ftpz代表控制信號，當強迫 性冗餘被執行時其上升至"Η”位準。第74圖中展示之冗餘 I. 選擇熔絲電路包含控制信號sttx被輸入之一組Ρ通道電晶 體7031·和一組N通道電晶體705Γ、控制信號ftpz被輸入 之一組P通道電晶體7 04r和一組N通道電晶體706r、一組 N通道電晶體707r，一組反相器708r以及一組NAND閘 709r。 當熔絲702r未被切斷時，N通道電晶體707r被切斷並 且冗餘選擇熔絲電路之輸出信號jcfsx(對應至第71和73圚 中展示之輸出信號jctsrOx和jctsrlx)上升至"H"位準。當熔 絲702Γ被切斷時，N通道電晶體被導通並且如果冗餘引動 信號sfte是在” H”位準 > 則冗餘選擇熔絲電路之輸出信號 jcfsx連接至”L"位準。同時，這冗餘選擇熔絲電路之輸出信 號jcfsx位準被利用稍後出現之第77圖中展示的冗餘選擇 熔絲信號放大電路所反相並且該信號接著被輸入至移位控 制電路《因此，當熔絲702γ未被切斷時"L"位準輸出信號 被供應至移位控制電路，並且當熔絲702r被切斷時"Η”位 準信號被供應至移位控制電路（而冗餘引動信號sfte保持在 "H”位準）》 第74圖中，當電源操作並且控制信號sttx下降至"L” 位準時，N通道電晶體707r被切斷並且如果強迫性冗餘處 理未被執行，則冗餘選擇熔絲電路之輸出信號jcfsx上升至 "H”位準》當強迫性冗餘處理被執行時，N通道電晶體707r 89 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ------------- -------訂- -----11 C請先閱讀背面之汶意事項再填寫本頁) 4 3 68 0 - a? ____ Β7___ 五、發明說明（S*]) I ---·--------- 請先閱讀背面之注意事項再本頁) 被導通並且反相器708之输出信號上升至”Η”位準·此處， 僅當冗餘引動信號sfte是在”Η"位準時，冗餘選擇熔絲電路 之輸出信號jcfsx下降至"LM位準。換言之，當強迫性冗餘 處理在冗餘引動信號sfte是在HH"位準狀況之下被執行時， 其結果相同於當冗餘選擇熔絲電路之熔絲702r被切斷時之 情況· -線_ 在第75圖中，符號ftpZ代表控制信號，當強迫性冗餘 處理被執行時其上升至”H"位準，那已經被說明。第76圖 中展示之強迫性冗餘熔絲電路包含控制信號sttx被輸入之 —組P通道電晶體703f和一組N通道電晶體705f、控制信 號ftpz被輸入之一組P通道電晶體704f和一組N通道電晶 體706f、一組N通道電晶體707f以及兩組反相器708f和 709卜此處 < 當熔絲702f作爲強迫性冗餘目的並且被導致 看起來明顯地被切斷時，強迫性冗餘熔絲電路之输出信號 cfsx(對應至第71和72圖中輸出信號cfsOOx和cfsl5x)下降 至"L"位準。在這狀態之下有可能確認是否任何錯誤存在於 冗餘選擇線。 經濟部智慧財產局員工消費合作杜印製 第76圖中展示的熔絲電路包含控制信號sttx被輸入之 一組P通道電晶體7 02和一組N通道電晶體704、一組N 通道電晶體705以及兩組反相器706和707。當電源操作並 且控制信號sttx下降至"L"位準時，：N通道電晶體705被切 斷並且如果熔絲7〇2未被切斷則熔絲電路之輸出信號 cfsx(Cfs#x)上升至"H”位準。當熔絲702被切斷時，：N通道 電晶體705被導通並且熔絲電路之輸出信號cfsx下降至"L" 90 本紙張尺度適用中囤國家標準（CNS)A4規格（2】0 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 06 ____B7__ 五、發明說明（热） 位準。 第77圖是展示第五較佳實施例中冗餘選擇熔絲信號放 大電路之構造電路圖，並且第圖是展示第五較佳實施例 中熔絲信號產生電路之構造電路圖。 第77圖中展示之冗餘選擇熔絲信號放大電路包含一組 反相器711。在這冗餘選擇熔絲信號放大電路中，冗餘選擇 熔絲電路之輸出信號jcfsx的位準被反相並且該信號接著被 反相器711放大以便供應具有正確邏輯之熔絲信號cfajx(對 應至第71和73圖中冗餘選擇熔絲信號cfajrOx和cfajrlx) 至移位控制電路和熔絲預解碼器電路。 另一方面，第78圖中展示之熔絲信號產生電路包含一 組反相器712。這熔絲信號產生電路輸出正常選擇熔絲電路 之輸出信號cfs#x(cfa#x)本身以及利用反相器712將這輸出 信號cfs#x反相所得到之信號（cfa#z)。換言之，熔絲信號產 生電路產生互補熔絲信號cfa#x/cfa#2。 第79圖是展示本發明第五較佳實施例中第一熔絲預解 碼器電路之構造電路圖並且第80圖是展示第五較佳實施例 中第二熔絲預解碼器電路之構造電路圖》
第79圖中展示之第一熔絲預解碼器電路包含一組 N AND閘731。利用不同的熔絲信號產生電路所產生之兩組 熔絲信號cfaOy和cfaly (例如，對應至從熔絲信號產生電路 710-2和7丨0-3被輸出的任意兩組熔絲信號cfa〇〇x/cfa〇〇z 和cfaOlx/cfaOlz)，以及一組冗餘選擇熔絲信號Cfajx，其 代表冗餘選擇熔絲電路中熔絲是否被切斷，被輸入至N AND 91 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----—--J — ·— · ---I--fit--------- (請先閱讀背面之注意事項再填寫本頁) 436806 A7 B7___ 五、發明說明（1) 閛731»進一步地，NAND閘731操作在三組输入信號之中， 亦即，供冗餘選擇之熔絲信號cfaOy和cfaly以及熔絲信號 cfajx，以及輸出熔絲預解碼信號Cfaa#x之無連接。 I. 此處，當冗餘選擇熔絲電路中之熔絲未被切斷時，冗 餘選擇熔絲信號Cfajx，那是利用將冗餘選擇熔絲電路之输 出信號jcfsx的位準反相而得到，下降至”L”位準，如上面 說明。因此，從NAND閘622被輸出之熔絲預解碼信號Cfaa#x 上升至"Η"位準而無關於兩組熔絲信號cfaOy和cfaly之位 準。在這情況中，熔絲預解碼信號cfaa#x傳送移位冗餘處 理未被執行之報告於記憶胞塊之內冗餘選擇熔絲電路被配 置之側。 另一方面|當冗餘選擇熔絲電路中的熔絲被切斷時， 冗餘選擇熔絲信號cfajx，那是利用將冗餘選擇熔絲電路之 輸出信號jcfsx的位準反相而得到，上升至"H"位準。在這 情況中，因此，移位冗餘處理被執行於記憶胞陣列中冗餘 選擇熔絲電路被配置之一側上面，並且依據兩組熔絲信號 cfaOy和cfaly之組合而輸出"H"或者"L"位準熔絲預解碼信 號 cfaa#x d 經濟部智慧財產局員工消費合作杜印製 ϋ I» I > i tt (請先閱讀背面之注意事項再填一4頁) 丨線· 第80圖中展示的熔絲預解碼器電路包含一組NAND閘 732。利用不同熔絲信號產生電路產生的兩組熔絲信號cfb〇y 和cfbly(例如，對應至從熔絲信號產生電路710-4和710-5 被輸出的任意兩組熔絲信號cfbOOx/ctbOOz和cfbOlx/cfbOlz) 或者cfcOy和cfcly被输入至這NAND閘732,並且這NAND 閘產生多數類熔絲預解碼信號（cfab#x或者cfac#x)。 92 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） a? 4 3 68 __B7___ 五、發明說明） 第81圖是展示本發明第五較佳實施例中熔絲解碼器電 路之構造電路崮。第81圖展示之熔絲解碼、器電路包含三組 NOR閛751、752和753。使用這三組NOR閘，熔絲解碼 器電路利用適當地結合不同的熔絲預解碼器電路產生之熔 絲預解碼信號（例如，cfaaO#x、cfabO#x、cfacO#x ' cfaal#x 和cfacl#x)而產生用以指定對應至錯誤選擇線之熔絲位址 的溶絲解碼信號（例如1 cfa#x)。 第82圖是展示本發明第五較佳實施例中移位控制電路 之構造電路圓。不像第四較佳實施例，第82圖中展示之各 移位控制電路包含一組NAND閘和一組反相器= 在第82圖中•符號cfa#x代表供應自熔絲解碼器電路 的熔絲解碼信號cfaOOOx至cfa063x之任意一組。移位控制 電路具有如第一較佳寊施例（第7圖）之大致相同功能。移位 控制電路之輸入信號〖in連接到左方相鄰輸出信號lout，並 且移位控制電路之另一組輸入信號uin連接到右方相鄰輸 出信號位準（電壓Vii)被輸入至在左端之輸入信 號lin以及至在右端之輸入信號uin。 接著將進一步地詳細說明》NAND閘76〗被配置於第82 圖中展示正常選擇移位控制電路之輸入信號Πη側，並且反 相器762被配置於輸出信號lout側。另一方面，NAND閘 762被配置於第82圖展示之移位控制電路之輸入信號Uin 側，並且反相器764被配置於輸出信號uout側" 從反相器764被輸出之輸出信號u〇ut被使用作爲選擇 線驅動電路之另一組輸入信號（第6圖中信號scu)(第五較佳 93 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 6 ---I-------if-----訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5取 A7 五、發明說明（气丨） 實施例中未展示出：例如》參考關於至第一較佳實施例之 第6圖）。另一方面1從反相器762被輸出之輸出信號lout 被使用作爲選擇線驅動電路之一組輸入信號（第6圖中信號 scl) □這些輸出信號uout和lout被使用以控制切換單元中 三方向切換元件之操作。 接著，將說明八組冗餘列塊選擇電路770-1至770-4(第 71圚）和770-14至770-17(第73圖），兩組列位址邏輯電路 780-1(第71圖）和780-1 3(第73圖）之構造範例，以及它們 的操作。 第83圖是展示本發明第五較佳實施例中存在於各記憶 胞塊中四組列塊之狀態範例圖；第84圖是展示本發明第五 較佳實施例中一組冗餘列塊選擇電路構造的電路圖；第85 圖是展示本發明第五較隹實施例中一組列位址邏輯電路構 造的電路圖；以及第86圖是使用於說明第85圖中展示之 列位址邏輯罨路之操作的時序圇。 經濟部智慧財產局員工消費合作社印製 此處將說明存在於第83圚中展示之各記憶胞塊中之四 組列塊6r-0至6r-3。當列塊的位址RA0和PA1之邏輯是·’0" 時（例如，位準），第一列塊6r-0被選擇，並且當列塊的 位址RA0和RA1之邏輯分別地是"1”（例如，”H"位準）和··0" 時第二列塊6r-l被選擇。當列塊之位址RA0和RA1的邏輯 分別地是"〇"和”1”時第三列塊6r-2’被選擇，並且當列塊時 的位址RA0和RA1之邏輯分別地是”]"和"Γ第四列塊6γ-3 被選擇。 第84圖中展示之各冗餘列塊選擇電路（770-1至770-4 94 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 436806 A7 B7 五、發明說明) 和770-14至770-1 7之任何一組）包含控制信號sttx被輸入 之一組P通道電晶體772和一組N通道電晶體773' —組 N通道電晶體774以及兩組反相器775和776。當電源操作 並且控制信號sttx下降至"L"位準時，N通道電晶體774被 切斷並且如果熔絲771未被切斷則輸出信號f0至f3上升至 ” H”位準。當熔絲771被切斷時，N通道電晶體774導通並 且輸出信號f〇至〇下降至”L"位準。 第85圖中展示之列位址邏輯電路780-1或者7 80-14包 含四組NOR閘783、785 ' 787和789，其利用分別地從四 組列塊之位址RA0和RA 1之兩類邏輯以及利用反相器7 8 1 和7 82將RA0和RA1邏輯反相所得到之兩類邏輯選擇雨類 邏輯所得到之四組邏輯組合作爲其輸入"在這情況中，四 組NOR閘783，7 8 5、787和789之任何一組輸出信號上升 至位準之方式是依據列塊位址RA0和RA1之邏輯而對 應至被選擇列塊。當列塊之位址RA0和RA 1之邏輯是” 0” 和時，例如，第一 NOR閘783之輸出信號上升至"H"位 準而其他NOR閘之輸出信號全部改變至”L”位準，以至於 第一列塊6r-0被選擇。相似地，第二至第四NOR閘之輸出 信號依據列塊之RA0和RA1之位址邏輯而上升至"H”位準， 並且第二至第四列塊6r-l至6r-3被選擇。 四組NAND閘784、786、788和790被配置於這些NOR 閘 783、785' 787 和 7S9 之输出側。從 NOR 閘 73、7 85、78 7 和789的輸出信號之一組以及從冗餘列方塊選擇電路的輸 出信號f〇至f3之一組被輸入至這些NAND閘784、786、78 8 95 本紙張尺度適用中國國家標準（CNS)A4規格（2】0^297公釐） I I ------ -------^-----I--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 5' A7 B7__ 五、發明說明（P) 和790之各組· NAND閘91被配置於NAND閘784、786、 78 8和790之輸出側。當移位冗餘處理對於被選擇列塊被執 行時|對應至這被選擇列方塊之冗餘列方塊選擇電路中的 i 熔絲未被切斷。因此，冗餘列方塊選擇電路之輸出信號（f〇 至f3之任何一組）上升至"Η"位準。因此，NOR閘輸出信號， 從冗餘列方塊選擇電路之” H11位準輸出信號以及對應至被選 擇列塊之NAND閘的位準輸出信號被施加作爲其輸入信 號，改變至^"位準。這”LM立準輸出信號被輸出經由NAND 閘79而成爲”H”位準輸出信號= 包含用以鎖定關於移位冗餘是否對於被選擇列方塊被 執行之資料之一組資料鎖定單元的冗餘列塊資料鎖定電路 792被配置於NAND閘791之輸出側，如上面說明。這冗 餘列方塊資料鎖定電路792包含用以將NAND閘791之输 出信號位準反相之一組反相器794，用以接收NAND閘791 和反相器794之取樣脈波和輸出信號作爲其輸入信號之兩 組NAND閘793和795，以及包含兩組NAND閘796和797 之一組資料鎖定單元•這資料鎖定單元输出冗餘引動信號 sfte，其引動以執行被選擇列塊之移位冗餘。 當移位冗餘處理程序僅對於第一列方塊6r-0来被執行 而對於其他的列塊被執行時，如第83圓中所展示，冗餘列 方塊選擇電路中之熔絲輸出一組輸出信號fO而使輸出信號 f〇在"L”位準。其他冗餘列方塊選擇電路的熔絲未被切斷（输 出信號Π至f3上升至” H”位準）。 接著，當第一列方塊 6r-0被選擇時（RA0 = ”(T， 96 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---Γ —---I--I I · I------訂--— II---- (請先閱讀背面之注意事項再填^冬頁) 經濟部智慧財產局員工消費合作社印製 B； 4 3 68 0 6 五、發明說明屮） RA〗 = ”0")’第一 NOR閘783之輸出信號上升至”IT位準並 且第一 NAND閛784之輸出信號上升至"Η”位準（而節點η〇〇 上升至”Η"位準其他的NOR閘輪出信號全改變至’’L'，位 t 準。因此，第二至第四NAND閘之輸出信號全上升至"Η”位 準（而節點nOl至η〇3改變至” Η"位準）。結果，因爲NAND 閘791之輸入信號全在"H”位準，NAND閘791輸出”L1’位 準之輸出信號（而節點n04在"L"位準）。節點n〇4之”LM立準 信號傳經由冗餘列方塊資料鎖定電路並且被輸出作爲”L”位 準冗餘引動信號sfte。當冗餘引動信號sfte是在”1^位準時， 冗餘選擇熔絲電路之輸出信號成爲位準而無視於冗餘選 擇熔絲電路之熔絲狀態，並且移位冗餘操作未被執行於被 選擇之第一列方塊6r-0中· 當第三列方塊6r-2被選擇時（RA0 = "0”，RA1 ="]")，第 三NOR閘787之輸出信號改變至"H"位準。所以，第三NAND 閘788之輸出信號改變至"L"位準。另一方面，因爲其他的 NOR閘輸出信號全在"L"位準，第一 NAND閘784,第二NAND 閘786和第四NAND閘790之輸出信號全改變至"H"位準。 換言之，節點n〇2是在”L”位準，節點n00，n01和n03是 在” Η"位準。因此，NAND閘791輸出"Η"位準輸出信號（而 η04在"Η"位準）並且冗餘引動信號sfte改變至"Η”位準。當 冗餘引動信號Sfte是在”Η'·位準時，冗餘選擇熔絲電路之輸 出信號位準依據冗餘選擇熔絲電路之熔絲狀態被決定=因 此，被選擇第三列方塊6r_2之移位冗餘操作可利用切斷冗 餘選擇熔絲電路之熔絲而被執行。 97 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- <請先閱讀背面之注意事項再填寫本頁) 幻· •線_ 經濟部智慧財產局員工消費合作社印製 A7 4 3 6 Β Ο B7 _ 五、發明說明（衫） 相似地’有可能執行第一和第四列塊之移位冗餘操作 而不霖要執行第二和第三列塊之移位冗餘操作。在這情況 中’送出輸出信號fl和f2之冗餘列方塊選擇電路之熔絲被 切斷而使輸出信號fl和f2至”L”位準，並且送出輸出信號 f〇和f3之冗餘列方塊選擇電路之熔絲未被切斷，以至於輸 出信號f〇和f3改變至"Η"位準。 此處，當第二或者第三列方塊被選擇時，第一至第四 NAND閘784、7 86、788和790之輸出信號全改變至位 準（而n00至n03在位準因此，NAND閘791輸出 位準之輸出信號（而n04在”L"位準），並且冗餘引動信號Sfte 也下降至"L"位準，以至於移位冗餘操作未被執行於被選擇 列塊中。 當第一或者第四列方塊被選擇時，第一和第四NAND 閛7 84和7 90之任一組輸出11L"位準輸出信號。因此，n AND 閘791輸出"Η”位準輸出信號（而η〇4在”Η"位準）》所以， 冗餘引動信號sfte也改變至”Η”位準，並且移位冗餘操作可 被執行於被選擇列塊中。 冗餘列方塊選擇電路770-1至770-4和770-14至770-17 之功能以及列位址邏輯電路780-1和760-14之功能可被摘 要如下。 當對應至列方塊之未執行移位冗餘操作之冗餘列方塊 選擇電路中熔絲預先被切斷時，當列塊，其未執行這移位 冗餘操作’被選擇並且移位冗餘操作未被執行於這被選擇 列塊中時，冗餘引動信號sfte改變至"L··位準。對照之下， 98 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ----------------- (請先閱讀背面之注意事項再填P本頁) -5J. 經濟部智慧財產局員工消費合作社印製 ο 經濟部智慧財產局員工消費合作社印*'1^ A7 4 3 6 8 0 6 __-BZ_ 五、發明說明 當對應至執行移位冗餘操作之列方塊的冗餘列方塊選擇電 路中之熔絲不被切斷時，當執行這移位冗餘操作之該列方 塊被選擇並且移位冗餘操作被執行於被選擇列塊時，冗餘 引動信號sfte改變至"H"位準。 接著將參考第86 _之時序臞說明列位址邏輯電路780-Ϊ中冗餘列方塊資料鎖定霉路792之操作· 當需要將節點n04留在”H”位準而節點n01至π03留在 位準（第86圊（b))並且節點η〇〇在.，l"位準（第86圖（a)) 時，亦即，當需要執行移位冗餘操作時，節點n〇4將暫時 地降至至”L”位準，因爲如果節點nOO暫時地上升至"H”位 準其將受節點n00之影響。 冗餘列方塊資料鎖定電路7 92被配置以便防止此問題。 此處，在節點π00暫時地上升至"H”位準之前的狀態被以第 86圖（d)中所展示時序之產生脈波（取樣脈波）之信號上升所 鎖定，並且此鎖定狀態被輸出作爲冗餘引動信號Sfte(第86 圖（e))。冗餘引動信號sfte位準此時相同於節點π〇4之位準， 如上面說明》因此，如果節點η〇4是在”Η"位準，則冗餘引 動信號sfte位準是"Η”位準，並且如果前者是"L，，位準，則 後者也是”L"位準。因此，選擇方式可使得當列塊位址信號， 其選擇一組特定列塊，被施加時，移位冗餘操作被執行並 且當其他的列塊位址信號被施加時，移位冗餘操作未被執 行。以此方式，冗餘自由度可相對地增加》 第87和S8圖分別地是展示本發明第六較佳實施例之 整體構造的方塊圖No.l和2 99 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） 裝-------！訂---------線 {請先閱讀背面之注意事項再填寫本頁) A7 436 _B7_ 五、發明說明（气Ί) --I---* I t i f I I I · I I <請先閱讀背面之注意事項再填本頁) 第87和88圖中展示的第六較隹實施例將應用第5圖 之構造而相對地增加冗餘自由度，亦即，應用•'可能利用當 配置於多數個列塊之行選擇線之移位冗餘時結合作爲移位 I. 冗餘操作目的之行選擇線位址與列塊位址邏輯以執行移位 冗餘操作於列塊單元中之構造”，至第一較佳實施例構造， 亦即，”其中熔絲電路和冗餘選擇熔絲電路被配置而以1: i 基礎對應至多數條選擇線（此處，行選擇線）並且至冗餘選擇 線之構造_'。 -線- 第六較佳實施例之特點如下。在具有執行以第五較佳 實施例相同方式針對配置多數個列塊之行選擇線的移位冗 餘操作功能之半導體記憶體元件中，這第六較佳實施例包 含冗餘列方塊選擇電路850· 1至850-4(第87圖）以及850-64 至850-67(第88圖），其各具有用以決定是否針對各列塊執 行冗餘操作之熔絲，用以依據這些冗餘列方塊選擇電路輸 出產生多數個列塊位址之列位址邏輯電路860-1(第87圖） 和8 60-64(第88圇除冗餘列方塊選擇電路和列位址邏輯 電路之外的主要構成元件，例如冗餘選擇熔絲電路、熔絲 電路和移位控制電路，大致地相同於第一較佳實施例。 經濟部智慧財產局員工消費合作社印製 接著將進一步地詳細說明。在第六較佳實施例中| 62 組熔絲電路810-0、810-2至810-61、和810-63以及兩組強 迫性冗餘熔絲電路810-1和810>62,各具有供正常選擇之 熔絲，其被配置而以1 : 1基礎對應至行選擇線。兩組冗餘 選擇熔絲電路810-rO和810-rl被配置而對應至兩組冗餘選 擇線= 100 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公蓳） 436806 A7 ^~ --B7 五、發明說明（私） 包括強迫性冗餘熔絲電路之多數個（64)熔絲電路以1 : 1基礎被連接至具有大致如第一較隹實施例相同構造之多數 個移位控制電路（總共64組）830-0至830-63。利用正常選 擇熔絲電路產生之輸出信號cfs0 00、cfs002 至cfs0 61、和 cfs〇63以及利用強迫性冗餘熔絲電路產生的輸出信號cfs001 和cfS〇62被分別地輸入至多數個移位控制電路830-0至 830-63。兩組冗餘選擇熔絲電路810-1和8】0-62之輸出信 號cfsrjO和cfsrjl也分別地被輸入至移位控制電路830-rO 和 830-rl» 以第五較佳實施例之相同方式，當移位冗餘操作對於 在一組記億胞塊之內多數個列塊所配置之行選擇線被執行 時，這第六較佳實施例可利用結合列塊位址RA0和RA I之 邏輯進入作爲移位冗餘目的之行選擇線位址而使得針對多 數個列塊被驅動之行選擇線可接收對應列塊位址之邏輯， 而執行冗餘操作於列塊單元中。 第8 9圖是展示本發明第六較佳實施例中冗餘選擇熔絲 電路構造的電路圇：第90圖是展示本發明第六較佳實施例 中強迫性冗餘熔絲電路構造的電路圖；並且第91圖是展示 本發明第六較佳實施例中正常選擇熔絲電路構造的電路 圖。在第89至91圖展示之熔絲電路中，Vii(內部電壓）被 使用作爲選擇線”H"位準之電源電壓，並且接地電位Vss被 使用作爲選擇線”L”位準之電源電壓。 第89至91圖中展示之冗餘選擇熔絲電路，強迫性冗 餘熔絲電路以及正常選擇熔絲電路之構造大致地相同於第 101 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I --------III— ·1111111 ^ —II I I ----- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 6 A7 -______ B7_ 五、發明說明) 五較佳實施例，其不同點是輸出信號邏輯相對於第五較佳 實施例部份地被反相，並且冗餘引動信號sftex(對應至稍後 出現第94圖中之sfte)被輸入至兩組冗餘選擇熔絲電路之各 組。 ’ 在第89圖中，符號sttx代表控制信號，其保持在” tr 位準直至在電源被導通之後電源成爲操作爲止並且在電源 操作之後改變至"L"位準。符號ftpx代表控制信號，當強迫 性冗餘操作被執行時其得到”H”位準。第89圖中展示之冗 餘選擇熔絲電路包含控制信號sttx被輸入之一組P通道電 晶體8 1 2r和一組N通道電晶體8 1 4r、控制信號ftpz被輸 入之一組P通道電晶髅S13r和一組N通道電晶體8151·、一 組N通道電晶體816r、一組反相器8171·、一組NAND閘8 1 8r 以及在輸出側之一組反相器819r=當熔絲811r未被切斷時， N通道電晶體81 6r被切斷並且冗餘選擇熔絲電路之輸出信 號cfsrjx(對應至第87和88圖中之輸出信號cfsrjO和cfsrl) 下降至”L”位準。當熔絲88 lr被切斷時，如果冗餘引動信 號是在"HM立準則N通道電晶體816r被導通並且冗餘選擇 熔絲電路之輸出信號cfsrjx上升至’’Η”位準。這冗餘選擇熔 絲電路之輸出信號cfsrjx之位準被傳送至移位控制電路. 經濟部智慧財產局員Η消費合作社印製 當在第89圇中電源成爲操作並且控制信號sttx下降至 ”L”位準時，如果強迫性冗餘操作未被執行則N通道電晶體 被切斷並且冗餘選擇熔絲電路之輸出信號cfsrjx下降至"L，， 位準。當強迫性冗餘操作被執行時，N通道電晶體8 16r被 導通並且反相器8 17r之輸出信號改變至位準。此處， 102 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公f ) 436806 A7 _____B7 五、發明說明（VW) 僅當冗餘引動信號sfte是在_<H”位準時反相器817r之輸出 信號改變至”H”位準。因此，冗餘選擇熔絲電路之輸出信號 cfsrjx上升至"h__位準》換言之，當強迫性冗餘操作是在冗
I 餘引動信號sfte在”H"位準狀況之下被執行時，結果成爲相 同於當冗餘選擇熔絲電路之熔絲8Hr被切斷時之結果。 在第90圖中，符號ftpz代表控制信號，當強迫性冗餘 操作被執行時其得到_·Η”位準，如上面說明。第90圚展示 之強迫性冗餘熔絲電路中包含控制信號sttx被輸入之一組 P通道電晶體812f和一組N通道電晶體814f、控制信號ftpz 被輸入之一組P通道電晶體813f和一組N通道電晶體 815f、一組N通道電晶體816f以及兩組反相器817f和818f« 此處，當熔絲811f是作爲強迫性冗餘目的並且這熔絲811f 看起來明顯地被切斷時，強迫性冗餘熔絲電路之輸出信號 cfsx(對應至第87和88圖中之輸出信號cfsOOl和cfs062)改 變至位準。有可能在這狀態之下確認是否任何錯誤存在 於冗餘選擇線中。 第91圖展示之熔絲電路中包含控制信號sttx被輸入之 —組P通道電晶體812和一組N通道電晶體813、一組N 通道電晶體814'以及兩組反相器815和816»當電源成爲 操作並且控制信號sttx下降至"L”位準時，如果熔絲81〗未 被切斷則N通道電晶體814被切斷並且熔絲電路之輸出信 號cfsx(對應至第87和88圖中之輸出信號cfsOOO、cfs002 至cfS〇61、和cfs063)上升至"Η”位準。當熔絲811被切斷 時，β通道電晶體816導通並且熔絲電路之輸出信號Cfsx 103 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------ I----I--裝 - ------ 訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7 _ 五、發明說明（β|) 下降至”L”位準。 第92圚是展示本發明第六較佳實施例中移位控制罨路 之構造的電路圖=第92圚展示的各移位控制電路中包含相 同於第五較佳實施例之一組N AND閘和一組反相器》 在第92圖中，符號cfs代表上面說明利用熔絲電路產 生的輸出cfsOOO至cfa0063之任意一組。移位控制電路具 有如第一較佳實施例（第7圖）之大致相同功能》移位控制電 路之輸入信號Πη連接到左方相鄰輸出信號lout並且另一 輸入信號uin連接到右方相鄰輸出信號uout - "H"(電壓Vii) 被輸入至在左方的輸入信號lin並且至在右端的輸入信號 <請先閱讀背面 -------裝.I . 之注意事項再填卜-各頁) 經濟部智慧財產局員工消費合作社印製 接著將進一步地詳細說明=NAND閘83 1配置於第92 圈中展示供正常選擇之移位控制電路之輸入信號Πη側，並 且反相器832配置於輸出信號lout側=另一方面，NAND 聞8 3 3配置於第92圖中展示之移位控制電路之輸入信號uin 側並且反相器834配置於輸出信號uout側。 從反相器834被輸出之輸出信號uout被使用作爲選擇 線驅動電路（未展示出於第六較佳實施例中；關於至第一較 佳實施例參看第6圖）之另一輸入信號（第6圖中信號sen)。 另一方面，從反相器832被輸出之輸出信號lout被使用作 爲選擇線驅動電路的輸入信號之一組（第6圖中信號scl)。 這些輸出信號uout和lout被使用以控制切換單元中三向切 換元件之操作。同時，各冗餘選擇移位控制電路8 3 0-rO和 83 Ο-r丨之構造大致地相同於正常選擇移位控制電路。因此， 104 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 1______Β7_ 五、發明說明 冗餘選擇移位控制電路之詳細說明將因而被省略。 接著，將說明冗餘列方塊選擇電路85 0- 1至850-4(第87 圖）和850-64至850-67(第88圖）以及列位址邏輯電路86〇-1(第87圖）和860-64(第88圊）之構造範例。 第93圖是展示本發明第六較佳實施例中冗餘列塊選擇 電路之構造電路圖·並且第94圚是展示第六較佳實施例中 列位址邏輯電路之構造電路圚。這些冗餘列方塊選擇電路 和列位址邏輯電路之構造大致地相同於第五較佳實施例。 因此，其說明將比第五較佳實施例中情況更簡化。 在第六較佳實施例中 > 也將說明存在於各記憶胞塊中 之四組列塊6r-0至6r-3 "當列塊RA0和RA〗之位址邏輯 分別地是”〇”和時，第一列塊6r-0被選擇，並且當RA0 和RA1之位址邏輯分別地是"Γ和"0”時，第二列方塊6r-l 被選擇。進一步地，當RAO和RA1位址邏輯分別地是 和"1"時，第三列方塊6r-2被選擇並且當列塊RA0和RA1 位址邏輯分別地是N 11’和"1"時，第四列塊6r-3被選擇。 第93圖展示之各冗餘列方塊選擇電路中（850-1至85 Ο-ΐ 850-64 至 850-67 之任何一組） 包含控制信號 sttx 被輸入 之一組P通道,電晶體852和一組N通道電晶體853，一組 N通道電晶體854以及兩組反相器855和856。當電源成爲 操作並且控制信號sttx下降至"L"位準時，如果熔絲851未 被切斷則N通道電晶體854被切斷並且輸出信號f〇至f3 上升至”H"位準。當熔絲851被切斷時，N通道電晶體854 被導通並且輸出信號f〇至f3降至"L"位準。 105 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） ill------—II * I ------ ^ ---I----- (請先閱讀背面之注意事項再填寫本頁) 436806 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明（、A) 列位址邏輯電路860- 1或者860-64包含四組NOR閘 8 63 ' 865、867和869，其使用分別地從四組列塊之兩類位 址邏輯RA0和RA1以及利用反相器861和862將前者反相 得到的兩類邏輯之中選擇兩類邏輯所得到的四組組合作爲 其輸入信號。在這情況中，四組NOR閘863 ' 865、867和 869之任何一組的輸出信號上升至位準之方式對應至依 據歹11塊位址邏輯RA0和RA〗被選擇之列方塊。 四組NAND閘864、866、866和870分別地被配置於 這些NOR閘863、865、867和869之输出側。從NOR閘863、 865、867和869被输出之一組輸出信號以及從冗餘列方塊 選擇電路之一組输出信號f〇至f3被輸入至這些NAND閘 864、866、868和870各組。NAND閘87〗進一步地被配置 於NAND閘8 64、866' 866和870輸出側。當移位冗餘操 作對於被選擇列塊被執行時•對應至這列塊的冗餘列塊選 擇電路中之熔絲未被切斷。因此，這冗餘列塊選擇電路之 輸出信號（f0至f3之任何一組）上升至"Η»位準。因此，NOR 閘輸出信號，其使闬冗餘列方塊選擇電路之"Η”位準輸出信 號和NAND閘"Η”位準輸出信號作爲其輸入信號，下降至|’L” 位準。這”L"位準輸出信號經由NAND閘871被輸出作爲"Η” 位準信號。 NAND閘871輸出側配置冗餘列塊資料鎖定電路872， 其包含用以鎖定關於移位冗餘操作是否針對被選擇列被執 行之資料的一組資料鎖定單元。這冗餘列塊資料鎖定電路 872包含用以將NAND閘871輸出信號位準反相之一組反 (請先閲讀背面之注意事項再填r本頁) 訂： .線. 106 本紙張尺度適用中國國家標準<CNS)A4規格（2】〇χ 297公釐） A7 436806 __B7__ 一 ||_ΜΙ·ΙΙ__"•丨 五、發明說明（ ， 相器874、具有取樣脈波，NAND閘輸出信號和反相器874 輸出信號作爲其輸入信號之兩組NAND閘873和875、以 及包含兩組NAND閘.876和8 77之一組資料鎖定單元。這 資料鎖定單元輸出被引動以執行被選擇列塊之移位冗餘操 作的冗餘引動信號sfte。 首先，當移位冗餘操作僅對於第一列塊6r-0未被執行 而對於其他的列塊被執行時，在送出輸出信號f〇之冗餘列 塊選擇電路之內的熔絲被切斷並且輸出信號f〇被帶至"L” 位準。其他冗餘列塊選擇電路中的熔絲未被切斷（而輸出信 號Π至f3上升至"H”位準）。 接著，當第一列塊 6r-0 被選擇時（RA0 = "0’'和 RAI="〇”），第一 NOR閘863之輸出信號上升至”H"位準並 且第一NAND閘864之輸出信號上升至"H”位準（節點n〇在 ” H1’位準）。因爲其他的NOR閘輸出信號全改變至”1/’位準， 第二至第四NAND閘的輸出信號全改變至"H"位準（節點η0Ι 至η〇3在"Η"位準）。結果，因爲輸入信號改變至"η"位準， NAND閘87〗輸出"L"位準之输出信號（節點η04在·，L”位 準）。節點n04之”L”位準信號傳經由冗餘列方塊資料鎖定 電路並且被輸出作爲具有相同”L”位準之冗餘引動信號 sfte。當冗餘引動信號sfte是在”L”位準時，傳送經由冗餘 選擇熔絲電路之輸出信號改變至"L"位準而無視於冗餘選擇 熔絲電路之熔絲狀態，並且移位冗餘操作未被執行於被選 擇第一列塊6r-0中。 當第三列塊6r-2被選擇時（RA0，”(T , RA1 =，，丨"），第三 107 本紙張尺度適用中國國家標準（CNTS)A4規格（210x 297公釐） ----I----It---------- ^------11 (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製
五、發明說明GO NOR閛867之輸出信號改變至”Η"位準》因此，第三NAND 閘868之輸出信號改變至"L"位準。另一方面，因爲其他的 NOR閘全在”L”位準，第一、第二和第四NAND閘S64、868 和870之输出信號全在”H”位準。換言之，因爲節點n02是 在”L”位準並且節點nOO，n01和n0 3在"H”位準，NAND聞 871輸出位準之輸出信號（n〇4在"H”位準）並且冗餘引動 信號sfte改變至"H"位準。當冗餘引動信號Sfte是在位 準時，冗餘選擇熔絲電路之輸出信號位準是依據冗餘選擇 熔絲電路之熔絲狀態而決定。因此，被選擇第三列方塊6r-2之移位冗餘操作可利用切斷冗餘選擇熔絲電路之熔絲而被 執行。 相似地，有可能對於第一和第四列塊執行移位冗餘操 作而不需要對於第二和第三列塊執行。在這情況中，送出 輸出信號Π和f2之冗餘列塊選擇電路之熔絲分別地被切 斷，而改變輸出信號Π和f2至”L”位準，並且送出輸出信 號f〇和f3之冗餘列塊選擇電路之熔絲未被切斷而將輸出信 號f0和f3帶至”H”位準。 當第二或者第三列塊因而被選擇時，第一至第四N and 閘864、866、86 8和870之輸出信號全上升至”H"位準（πΟΟ 至η03在”Η”位準）。所以，NAND閘871輸出"L”位準輸出（η〇4 在位準），冗餘引動信號Sfte也掉落至"L"位準，並且移 位冗餘操作未被執行於被選擇列塊中。
當第一或者第四列塊被選擇時，第一或者第四NAND 閛8 64或者870之任一組输出”L"位準輸出信號，並且NAND 108 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） P I — ------1111 ^34 --- r (靖先閲讀背面之注意事項再填寫本頁) 訂· -線. 經濟部智慧財產局員工消費合作杜印製 436806
C A7 _B7__ 五、發明說明 閘871輸出”Η"位準輸出信號（n〇4在“Η"位準）。因此，冗餘 引動信號sfte也上升至"Η”位準，並且移位冗餘操作可被執 行於被選擇列塊中。 · 當需要將節點nOl至n〇3留在"H"位準並且將節點n〇4 留在"Η"位準而節點n〇〇是在"L"位準時，亦即，當需要執 行移位冗餘操作時，如果節點nOO暫時地上升至"H"位準， 則節點π04受這節點n〇〇位準上升之影響並且暫時地下降 至位準》 冗餘列方塊資料鎖定電路872之配置可防止此問題。 此處，在節點nOO暫時地上升至"Η”位準之前的狀態被取樣 脈波之上升鎖定，並且此鎖定狀態被輸出作爲冗餘引動信 號sfte。冗餘引動信號sfte之位準此時是相同於上面說明 之節點n04位準。如果節點n〇4是在"H"位準，則冗餘引動 信號sfte也是在"H"位準，並且如果節點n〇4是在"L”位準， 則冗餘引動信號sfte也是在"L”位準。因此，依據這第六實 施例•當用以選擇一組特定列塊的列塊位址信號被輸入時 有可能選擇地執行移位冗餘操作，並且當其他的列塊位址 信號被輸入時不執行移位冗餘操作。結果，冗餘自由度可 如第五較佳實施例相同方式相對地被增加》 當錯誤發生於具有兩位元移位冗餘功能之半導體記憶 體元件中，例如第一至第六實施例表示，多數條選擇線之 兩條時，可利用一組冗餘選擇線之方向以及在另一組冗餘 選擇線方向移動解碼信號線以執行兩位元移位冗餘操作而 除去兩組錯誤選擇線（兩組錯誤）。另一方面，當錯誤發生於 109 本紙張尺度適用申囷國家標準（CNS)A4規格（210 x 297公釐） — II---- -----I ------ - - « — — — In — (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印*'JVJ 436806 A7 ___B7__ 五、發明說明（、叫） 多數條選擇線之一組時，可利用在兩·組冗餘選擇線任一組 ----- —I---— (請先閱讀背面之注意事項再填本頁) 之方向移動解碼信號線以執行一位元移位冗餘操作而除去 這錯誤選擇線（一組錯課）* ， 但是，當半導體晶片被製造而大置產生DRAM、 SDRAM '快閃記憶體、等等時，由於製造程序異常有時候 發生具有大於選擇線間隙尺寸之塵埃，並且附著至半導髏 晶片。在此情況，其中三組或者更多組錯誤選擇線（三組或 者更多組錯誤）之族群錯誤時常集中地發生於半導體晶片上 面某些部份。尤其是，這族群錯誤可能相對地發生在大量 生產之啓始階段。 因此，當由於族群錯誤而有至少三組錯誤發生於半導 體晶片上面時，它們無法利用習見的兩位元移位冗餘系統 被除去•結果•晶片產品之產量可能特別在量產啓始階段 受阻。 線· 本發明之下面第七較隹實施例將解決這問題並且提供 —種移位冗餘系統之半導體記憶體元件|其可利用排除此 等錯誤選擇線而顯著地改進晶片產量》 經濟部智慧財產局員工消費合作社印製 第95圖展示被認爲是第七較佳實施例基礎的基本原理 之構造方塊圖。此處，具有多數條選擇線RO至R(n-l)(在 這情況中，η也是2或者多於2的任意正整數）之半導體記 憶體元件構造將被分解地展示。進一步地，將展示當錯誤 發生於四組選擇線Rl、R3、R(n-4)和R(n-2)中時切換單元 之切換操作。 如第95圖中所展示，依據被認爲是本發明第七較佳實 110 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 436806 A7 B7 五、發明說明（pS) 施例的基本原理之半導體記憶體元件包含依據供應自外部 的位址信號Add用以從多數個記憶胞之中選擇一組特定記 憶胞並且執行寫入或者讀取操作之多數條選擇線R0至R(n-1)(亦即，實選擇線）、被置放在多數條選擇線一端之至少 兩組第一冗餘選擇線（例如，在左端之兩組冗餘選擇線JL0 和JL1)以及被置放在另一端之至少兩組第二冗餘選擇線（例 如，在右端之兩組冗餘選擇線JR0和JR1)以及以至少兩級 配置用以可改變地連接將位址信號解碼成爲選擇線和冗餘 選擇線而得到之多數條解碼信號之第一和第二切換單元2a-1和2a-2。這些第一和第二切換單元2a-l和2a-2構成具有 四位元移位冗餘功能之主要部份的一組移位冗餘電路丨a， 將在稍後被辦明。 當任何錯誤發生於具有第一和第二切換單元2a-1和 2a-2之上述構造中多數條選擇線時（第95圇中展示錯誤發 生於四組選擇線），第一切換單元2a-l執行用以移動至少一 組解碼信號線於第一冗餘選擇線方向之第一切換操作，或 者用以移動至少一組解碼信號線於第二冗餘選擇線方向之 ' 第二切換操作，或者第一和第二切換操作兩者。第二切換 單元2a-2執行用以移動至少一組解碼信號線之第三切換操 作，其受支配於上面說明之第一切換操作’於第一冗餘選 擇線方向，或者用以移動至少一組解碼信號之第四切換操 作，其受支配於上面說明之第二切換操作，於第二冗餘選 擇線方向，或者第三和第四切換操作兩者’或者第三和第 四切換操作均無。 111 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ---------I I I I · I I---— I 訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 436806 A7 436806 A7 經濟部智慧財產局員工消費合作社印製 ----______B7 _ 五、發明說明（叫） 最好是’當錯誤發生於多數條選擇線之中四組選擇線 時，第一和第二切換操作均被第一切換單元執行並且第三 和第四切換操作均被第二切換單元執行。 最好是’進一步地，當錯誤發生於多數條選擇線之中 三組選擇線時’第一和第二切換操作被第一切換單元執行， 並且第三和第四切換操作之任一組被第二切換單元執行， 最好是，進一步地，當錯誤發生於多數條選擇線之中 兩組選擇線時，第一和第二切換操作之任一組被第一切換 單元執行並且第三和第四切換操作之任一組被第二切換單 元執行。 最好是，進一步地，當錯誤發生於多數條選擇線之中 兩組選擇線時，第一和第二切換操作均被第一單元執行並 且第三和第四切換操作均不被第二切換單元執行》 最好是，進一步地，當錯誤發生於多數條選擇線之中 一組選擇線時，第一和第二切換操作之任一組被第一切換 單元執行並且第三和第四切換操作之一組被第二切換單元 執行。 最好是，進一步地，當第一和第二冗餘選擇線之至少 一組利用上面說明之切換操作連接到解碼信號線時，被置 放靠近多數條選擇線之冗餘選擇線（例如，內側上面之冗餘 選擇線JL0和JRO)優先被使用。 接著將進一步地詳細說明》第95圓中展示的半導體記 憶體元件具有用以將供應自外側的位址信號Add解碼之解 碼器電路5a。這解碼器電路5a具有如第2圖中展示之解碼 112 本纸張尺度遶用中國國家標準（CNS)A4規格（210x297公釐） --------I--- -裝 i 丨 —---—訂 -------線 \ (請先閲讀背面之注意事項再填f本頁) Γ 娌濟部智慧財產局員工消費合作社印製 a? 4 3 68 0 6 —____B7__ 五、發明說明（u〇) 器電路大致相同的功能。進一步地 > 第95圖中展示的半導 體記憶體元件包含多數條選擇線R0至R(n-l)(其中η是2 或者多於2的任意正.整數），用以依據從這解碼器電路5a j 被輸出之解碼信號Sdec之位址從多數個記憶胞之中選擇一 組特定記憶胞並且用以執行資料之寫入或者讀取操作》進 —步地，第95圊展示之半導體記憶體元件中，兩組第一冗 餘選擇線JL0和JL1，其未連接到解碼信號Sdec被傳送之 解碼信號線，被置放在多數條選擇線之中一端（例如，在左 端位置），並且兩組第二冗餘選擇線JR0和JR1，其未連接 到多數條解碼信號線，被置放在多數條選擇線之中另一端 (例如，在右端位置）》 第95圖中進一步地配置一組移位冗餘電路U，用以控 制在多數條解碼信號線和多數條選擇線R0至R(n-1)之間的 連接關係以及在多數條解碼信號線和第一和第二冗餘連接 線JL0、JL1、JR0和JR1之間的連接關係。這移位冗餘電 路U包含第一和第二切換單元2a-l和2a-2，其包含用以可 改變地連接多數條解碼信號至第一和第二冗餘選擇線之多 數個切換元件=這些第一和第二切換單元2a· 1和2a-2之各 組最好是具有兩位元移位冗餘功能，並且利用連接這些第 —和第二切換單元2a-l和2a-2之兩級串接的多數個切換元 件可達成最大四組位元之移位冗餘操作。 下面將更明確地說明。其中一末端部份直接地連接到 多數條解碼信號線之切換單元被使用作爲第一切換單元2a-1，並且連接在這第一切換單元另一末端部份和多數條選擇 113 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 1 ------------ ------— —訂-----I-- (請先閱讀背面之注意事翊再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 ci b 8 ----- -- B7_ i、發明說明（U!) 線之間（當錯誤選擇線發生時在多數條選擇線以及第一和第 二冗餘選擇線之間）的切換單元被使用作爲第二切換單元 2a-2，因而構成兩級切換電路。此處，當所有的，或者某 I 些，第一和第二冗餘選擇線連接到對應解碼信號時，被置 放較靠近至多數條選擇線的冗餘選擇線（內部冗餘選擇線 JLO和JRO)首先被使用，並且被放置遠離多數條選擇線之 冗餘選擇線（外方冗餘選擇線JL1和JR1)接著被使用。 移位冗餘電路la包含具有被配置而對應至多數條選擇 線並且至第一和第二冗餘選擇線之多數個熔絲之一組移位 冗餘熔絲電路單元4a。當任何錯誤發生於多數條選擇線時， 這移位冗餘熔絲電路單元4&切斷對應至其中銪誤發生之錯 誤選擇線的熔絲，以及對應至所有的或者一部分第一和第 二冗餘選擇線之冗餘選擇熔絲。這移位冗餘熔絲電路單元4a 具有如第2圖中展示之移位冗餘熔絲電路單元4之大致相 同功能。 此處，從移位冗餘熔絲電路單元4a被輸出之信號被輸 入至稍後出現的第一和第二移位冗餘控制電路單元3a-1和 3a-2。從第一移位冗餘控制電路單元3a-l被输出的信號被 使用作爲用以控制第一切換單元2a-1之第一移位控制信 號。另_方面’從第二移位冗餘控制電路3a-2被輸出之信 號被使用作爲用以控制第二切換單元2a-2之第二移位控制 信號》 爲簡化說明，第95圖中展示之半導體記憶體元件代表 利用配置具有兩位元移位冗餘功能之兩級切換電路而得到 A7 請先閱讀背面之注意事項再填C,本頁) 裝 訂 線· 114 本紙張尺度通用中國國家標準（CNS〉A4規格（2]〇x297公釐） 436806 A7 B7 五、發明說明（u>) 最大四位元移位冗餘之構造（亦即，其中第一和第二切換單 元2a-1和2a-2中多數個切換'元件彼此串列連接之構造）。 應注意到，最大2N位元移位冗餘（移位冗餘〇位元、〗位元、 2位元.....2(Ν·1)位元或者2N位元）可利用配置N級此切 換電路（其中Ν是3或者多於3的任意正整數）而被執行。 第95圖中展示的移位冗餘電路la進一步地包含第一 和第二移位冗餘控制電路單元3a-l和3a-2，用以依據移位 冗餘熔絲電路單元4a輸出結果而控制在第一和第二切換單 元2a-l和2a-2之內多數個切換元件之切換操作。 更明確地說，第一移位冗餘控制電路單元3a-l控制在 具有兩位元移位冗餘功能之第一切換單元2a-1之內多數個 切換元件的切換操作而將多數條解碼信號線在置放於左端 第一冗餘選擇線之中內側位置的第一冗餘選擇線JL0方向 移動一組選擇線（亦即，一組位元），或者將多數條解碼信號 線在置放於右端第二冗餘選擇線之中內側位置的第二冗餘 選擇線JR0方向移動一組選擇線，以便將對應至至少一組 錯誤之錯誤選擇線帶進入無選擇狀態，其中當此錯誤發生 時，其未連接到多數條解碼信號· 另一方面，第二移位冗餘控制電路單元3 a-2利用將多 數條解碼信號線在被置放於左端第一冗餘選擇線中外方位 置的第一冗餘選擇線JL1方向進一步地移動一組選擇線（亦 即，一組位元），或者將多數條解碼信號線在被置放於右端 第二冗餘選擇線中外方位置的第二冗餘選擇線JR1方向進 一步地移動一組選擇線而控制具有兩位元移位冗餘功能之 115 本紙張又度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 6 8 0 6 A7 ___B7_ 五、發明說明（u>) 第二切換單元2a-2中多數個切換元件之切換操作，以便將 對應兩組至四組錯誤之錯誤選擇線帶進入無選擇狀態1其 中當兩組至四組錯誤發生時它們連接到多數條解碼信號線 / 之一。 換言之，第一移位冗餘控制電路單元3a-1利用多數個 第一移位控制®路控制被使用以選擇置放較靠近多數條選 擇線之兩組冗餘選擇線JLO和JR0的第一切換單元2 a-1之 第一和第二切換操作。另一方面，第二移位冗餘控制電路 單元3a-2利用多數個第二移位控制電路控制被使用以選擇 被放置遠離多數條選擇線之兩組冗餘選擇線丨L1和JR丨的 第二切換單元2a-2之第三和第四切換操作。一至四位元之 移位冗餘功能可利用適當地控制這些第一和第二切換單元 2a-1和2a-2之第一至第四切換操作而達成》 同時，作爲此一位元至四位元移位冗餘目的之多數條 選擇線包含半導體記憶體元件中字組選擇線、行選擇線、 資料匯流排選擇線，等等。 摘要言之，本發明配置具有兩級並且串接的至少兩位 元之移位冗餘功能的切換單元，並且導致各切換單元在一 組冗餘選擇線方向，或者另一組冗餘選擇線方向，或者兩 方向執行用以移動解碼信號之切換操作。因此，當三組或 者多於三組錯誤選擇線發生於半導體晶片時1可利用執行 三組或者多於三組位元之移位冗餘操作而除去錯誤選擇 線。另一方面，本發明導致兩級配置之切換單元的至少一 組在一組冗餘選擇線方向，或者另一組冗餘選擇線方向或 116 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------^--------訂---------線 (請先閱讀背面之注意事項再填t本頁) 經濟部智慧財產局員工消費合作社印製 436806
C A7 ____B7_ 五、發明說明（\叫） 者兩冗餘選擇線方向執行切換操作。因此，即使當一組或 者兩組錯誤選擇線發生於半導體晶片時，這些錯誤選擇線 可被除去。 本發明之第七較佳實施例將進一步地參考第96至114 圖而說明。此處將先說明當一組至四組錯誤發生於多數條 選擇線時，第一和第二切換單元2a-1和2a-2之切換操作。 第96圊是展示當任何錯誤發生於四組選擇線中時一組 切換單元之操作分解圖：第97圖是展示當任何錯誤發生於 三組選擇線中時該切換單元之一組操作範例的分解圇：並 且第98圖是展示當任何錯誤發生於三組選擇線中時該切換 單元之第二操作範例的分解圖。 第99圖是展示當任何錯誤發生於兩組選擇線中時該切 換單元之第一操作範例的分解圖；第〗00圖是展示當任何 錯誤發生於兩組選擇線中時該切換單元之第二操作範例的 分解圖：並且第101圖是展示當任何錯誤發生於第二選擇 線中時該切換單元之第三操作範例的分解圖。 進一步地，第102圄是展示當任何錯誤發生於一組選 擇線中時該切換單元之第一操作範例的分解圚*第103圖 是展示當任何錯誤發生於一組選擇線中時該切換單元之第 二操作範例的分解圖，並且第104圖是展示當無錯誤存在 於選擇線中時該切換單元之操作分解圖。但是|第96至104 圖以簡化形式展示切換單元和多數條選擇線之構造以便簡 化切換單元之切換操作說明。 參看第96至104圖，其展示配置供正常選擇之八組選 117 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -------------HI------I------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（Uf)
擇線R0至R7,它們被使用於正常操作，兩組第一冗餘選 擇線；TLO和JL1，以及兩組第二冗餘選擇線JRO和JR1。正 常選擇之選擇線R0至R7,這些選擇線連接到第二切換單 元2a_2之多數個切換元件，如第104圖所展示。這些第二 切換單元2a-2之切換元件連接到第一切換單元2a-l之多數 個切換元件。這些第一切換單元2a· 1之切換元件連接到利 用將供應自半導髏晶片之外的位址信號解碼所得到的八組 解碼信號線（未展示出）。在移位冗餘處理之前•或者當無錯 誤存在於選擇線時，第一和第二切換單元之多數個切換元 件操作方式使得選擇線R0至R7可被連接到對應的解碼信 號線（無移位）。換言之，在第104圖之情況，第一和第二切 換單元2a-l和2a-2並不執行在冗餘選擇線方向移動解碼信 號線之切換操作；因此，四組冗餘選擇線並不連接到解碼 信號線D 經濟部智慧財產局員工消費合作社印製 第96圖是使用於說明其中錯誤存在於四組選擇線R1、 R3、R5和R7之情況的分解圖，並且四位元移位冗餘操作 針對這些錯誤被執行•在第96圖中，第一切換單元2a-1 執行對應至第四解碼信號之四組切換元件之切換操作以至 於左方之四組解碼信號線可向被置放較靠近正常選擇之選 擇線R0的第一冗餘選擇線JL0方向（左方移位）被移位（_位 元移位）。第一切換單元2a-1進一步地執行三組對應切換元 件之切換控制以至於右方三組解碼信號線可向被置放較靠 近正常選擇之選擇線R7的第二冗餘選擇線JR0方向（右方 移位）被移位（一位元移位）。進一步地，第一和第二切換單 118 表紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 ______Β7 五、發明說明（U t?) 元2a-l和2a-2允許切換元件操作使得解碼信號線和選擇線 R4可被連接而不需要執行左方移位和右方移位（無移位）。 在第96圖中，第二切換單元2a-2執行對應三組切換 »· 元件之切換操作而使得左方三組解碼信號線可向被放置遠 離正常選擇之選擇線R0之第一冗餘選擇線JL1方向（左方 移位）進一步地被移位（一位元移位）。第二切換單元2a-2進 一步地執行兩組對應切換元件之切換操作而使得右方兩組 解碼信號線可向被放置遠離正常選擇之選擇線K7的第二冗 餘選擇線：FR1方向（右方移位）進一步地被移位（一位元移 位）。進一步地 > 第二切換單元2a-2操作切換元件而使得第 一切換單元2a-1和選擇線r2之切換元件可被連接而不需要 執行左方移位和右方移位（無移位）》第二切換單元2a-2進 一步地操作切換元件而使得在第一切換單元之切換元件可 被連接到選擇線R6而不需要執行左方移位和右方移位（無 移位）》在這情況中，對應至四組錯誤之錯誤選擇線R1、R3' R5和R7不連接到解碼信號線並且永遠在被選擇狀態之下= 換言之，可使用被置放較靠近正常選擇之選擇線的冗 餘選擇線ILO和iRO而首先執行兩位元移位冗餘操作並且 使用被放置遠離正常選擇之選擇線的冗餘選擇線JL1和JR1 而執行兩位元移位操作，最後使四位元移位冗餘操作可被 執行於第96圖中，。 第97圖是使用於說明第一範例之分解圖，其中錯誤存 在於三組選擇線Rl、R3和R6中並且三位元移位冗餘操作 針對這些錯誤被執行。在第97圖中，第一切換單元2a-l執 119 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公芨）
It-----------_ III---^--------- (請先閱讀背面之注意事項再填寫本頁) 436806 A7 經濟部智慧財產局員工消費合作社印製 _B7_五、發明說明（ul) 行對應四組切換元件之切換操作而使得左方四組解碼信號 線可向被置放較靠近正常選擇之選擇線R0的第一冗餘選擇 線JL0方向（左方移位.）被移位》第一切換單元2a·]進一步 地執行兩組對應冗餘選擇線之切換操作而使得右方兩組解 碼信號線可向被置放較靠近正常選擇之選擇線R7的第二冗 餘選擇線JR0方向被移位（右方移位第一和第二切換單元 2a-〗和2a-2操作切換元件而使得解碼信號線和選擇線R4 和R5可被連接而不需要執行左方移位和右方移位（無移 位）。 進一步地，第97圖中第二切換單元2a-2執行對應三 組切換元件之切換操作而使得左方三組解碼信號線可進一 步地向被放置遠離正常選擇之選擇線R0的第一冗餘選擇線 JL1方向被移位（左方移位）》第二切換單元2a-2操作切換 元件而使得第一切換單元2a-1之切換元件可被連接到選擇 線R2和R7並且連接到第二冗餘選擇線；[R0而不需要執行 左方移位和右方移位（無移位）。在這情況中，對應至三組錯 誤之錯誤選擇線Rl、R3和R6不連接到解碼信號線而永遠 在無選擇狀態之下。進一步地，被放置遠離正常選擇之選 擇線R7的第二冗餘選擇線JR1也不連接到解碼信號線。 第98圖是使用於說明第二範例之分解圖，其中錯誤存 在於三組選擇線Rl、R3和R6中並且三位元移位冗餘操作 針對這些錯誤被執行。在第98園中，第一切換單元2a-1 執行對應兩組切換元件之切換操作而使得左方兩組解碼信 號線可向被置放靠近正常選擇之選擇線R0的第一冗餘選擇 120 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請先閲讀背面之注意事項再填!^ 4頁) —裝 訂· -線. 經濟部智慧財產局員工消費合作社印製 a? 4 3 68 0 6 __B7______ 五、發明說明（US) 線JL0方向被移位（左方移位）》第一切換單元2a-1進一步 地執行五組對應切換元件而使得五組解碼信號線可向被® 放靠近正常選擇之選擇線R7的第二冗餘選擇線方向被 移位（右方移位）。進一步地，第一和第二切換單元2a-1和 2a-2操作切換元件而使得解碼信號線和選擇線R2可被連接 而不需要執行左方移位和右方移位（無移位）。 Γ 在第98圚中，進一步地，第二切換單元2a-2執行三 組對應切換元件之切換操作而使得右方三組解碼信號線可 進一步地向被放置遠離正常選擇之選擇線R7的第二冗餘選 擇線JR1方向被移位（右方移位）》第二切換單元2 a·〗操作 切換元件而使得第一切換單元2a-1之切換元件可被連接到 選擇線R0、R4和R5並且連接到第一冗餘選擇線JLO而不 需要執行左方移位和右方移位（無移位）。在這情況中|對應 至三組錯誤之錯誤選擇線Rl、R3和R6被連接到一組解碼 信號而永遠在無選擇狀態之下=進一步地，被放置遠離正 常選擇之選擇線R〇的第二冗餘選擇線JL1也未連接到解碼 信號線。 換言之'使用被置放靠近正常選擇之選擇線的冗餘選 擇線JL0和JRO執行兩位元移位冗餘操作並且使用被放置 遠離正常選擇之選擇線之冗餘選擇線JL1和JR1之任一組 執行一位元移位冗餘操作，可使三位元移位冗餘操作最後 被執行於第97和98圖中。 第99圖是使用於說明第一範例之分解圖，其中錯誤存 在於兩組選擇線R2和R5並且兩位元移位冗餘操作針對這 121 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------! I 訂-----ί Ϊ I 1 (請先閱讀背面之注f項再填寫本頁) A7 -j ·：> b b 〇 6__B7___ 五、發明說明（id)
些錯誤被執行。在第99圖中，第一切換單元2a-1執行對 應六組切換元件之切換操作而使得左方六組解碼信號線可 向被置放靠近正常選擇之選擇線的第一冗餘選擇線JLO r 方向被移位（左方移位）。第一和第二切換單元2a-l和2a-2 操作切換元件而使得解碼信號線可被連接到選擇線R6和R7 而不需要執行左方移位和右方移位（無移位）。 在第99圇中*第二切換單元2a-2執行四組對應切換 元件而使得左方四組解碼信號線可進一步地向遠離正常選 擇之選擇線R0的第一冗餘選擇線JL1方向被移位（左方移 位）。第二切換單元2a-2操作切換元件而使得第一切換單元 2a-l之切換元件可被連接到選擇線R3和R4而不需要執行 左方移位和右方移位（無移位在這情況中，對應至兩組錯 誤之錯誤選擇線R2和R5未連接到解碼信號線而永遠在無 選擇狀態之下。進一步地，被置放於正常選擇之選擇線R7 之側的冗餘選擇線JRO和JR1未連接到解碼信號線。 經濟部智慧財產局員工消費合作社印製 第100圖是使用於說明第二範例之分解圖|其中錯誤 存在於兩組選擇線R2和R5並且兩位元移位冗餘操作針對 這些錯誤被執行•在第100圚中，第一切換單元2a-l執行 三組對應切換元件之切換操作而使得左方三組解碼信號線 可向被置放靠近正常選擇之選擇線R0的第一冗餘選擇線 JL0方向被移位（左方移位）*第一切換單元2a-：l執行三組 對應切換元件而使得右方三組解碼信號線可向被置放靠近 正常選擇之選擇線R7的第二冗餘選擇線JR0方向被移位（右 方移位）》第一和第二切換單元2a* 1和2a-2操作切換元件 122 本紙張尺度適用中國國家標準（CNS)A4規格（10 x 297公釐） A7 436806 ___B7__ 五、發明說明（t#) 而使得解碼信號線可被連接到選擇線R3和R4而不需要執 行左方移位和右方移位（無移位）。 在第100圇中，第二切換單元2a-2操作切換元件而使 得第一切換單元2a-1之切換元件可被連接到選擇線R〇、
Rl、R6和R7，連接到內部的第一冗餘選擇線JL0，連接到 內部的第一冗餘選擇線JLO並且連接到內部的第二冗餘選 擇線iRO而不需要執行左方移位和右方移位（無移位）。在這 情況中，對應至兩組錯誤之錯誤選擇線R2和R5未連接到 解碼信號線而永遠在無選擇狀態之下。進一步地1外方第 —冗餘選擇線JL1和外方第二冗餘選擇線；FR1未連接到解 碼信號線 第101圖是使用於說明第三範例之分解圖•其中錯誤 存在於兩組選擇線R2和R5並且兩位元移位冗餘操作針對 這些錯誤被執行。在第1〇1圖中，第一切換單元2a-丨執行 對應六組切換元件之切換操作而使得右方六組解碼信號線 可向被置放靠近正常選擇之選擇線R7的第二冗餘選擇線 JR0方向被移位（右方移位）。第一和第二切換單元2a-1和 2a-2操作切換元件而使得解碼信號線和選擇線R0和HI可 被連接而不需要執行左方移位和右方移位（無移位）。 進一步地，在第101圖中，第二切換單元2a-2執行對 應四組切換元件之切換操作而使得右方四組解碼信號線可 向進一步地被放置遠離正常選擇之選擇線R7的第二冗餘選 擇線JR1方向被移位（右方移位）。第二切換單元2a_2操作 切換元件而使得第一切換單元2a-1之切換元件以及選擇線 123 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — ml----!裝-- ------訂--I------線 (請先閱讀背面之注意事項再填窩本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 4 3 6 3 0 6 A7 ______B7____ 五、發明說明（vr丨） R3和R4可被連接而不需要執行左方移位和右方移位（無移 位）。在這情況中，對應至兩組錯誤之錯誤選擇線未連接到 解碼信號線而永遠在無選擇狀態之下=被置放於正常選擇 r t 之選擇線R0之側的冗餘選擇線JL0和JL1未連接到解碼信 號線· 換言之，兩位元移位冗餘操作可使用內部的第一冗餘 選擇線JL0和內部的第二冗餘選擇線IR0而被執行=在這 情況中，僅第一切換單元之切換元件被允許執行在冗餘選 擇線方向移動解碼信號線之切換操作=另一方面，在第99 和101圖中|可使用在左端之兩組冗餘選擇線或者在右端 之兩組冗餘選擇線而執行兩位元移位冗餘操作。在這情況 中，第一切換單元之切換元件執行切換操作而在被置放於 左端或者右端的冗餘選擇線方向移動解碼信號線，並且第 二切換單元之切換元件執行在被置放於相同端之外的冗餘 選擇線方向移動解碼信號線之切換操作· 第102圖是使用於說明第一範例之分解圖，其中錯誤 存在於一組選擇線n2並且一位元移位冗餘操作針對這錯誤 被執行。在第〗02圚中，第一切換單元2a-l執行對應三組 切換元件之切換操作而使得左方三組解碼信號線可向被置 放靠近正常選擇之選擇線R0的第一冗餘選擇線JL0方向被 移位（左方移位第一和第二切換單元2a-l和2a-2操作切 換元件而使得解碼信號線和選擇線R3至R7可被連接而不 需要執行左方移位和右方移位（無移位）。 進一步地，在第102圖中，第二切換單元2a-2操作切 124 本纸張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） (請先閱讀背面之注意事項再填象本頁> - -線· A7 B7 436806 經濟部智慧財產局員工消費合作社印製 五、發明說明 換元件而使得第一切換單元2a-l，選擇線R0和ri以及第 一冗餘選擇線JL0之切換元件珂被連接而不爾要執行左方 移位和右方移位（無移位）。在這情況中，對應至一組錯誤之 錯誤選擇線未連接到解碼信號線而永遠在無選擇狀態之 下。進一步地，被置放於正常選擇之選擇線R0之側的第一 冗餘選#線JL1以及被置放於正常選擇之選擇線R7之側的 第二冗餘選擇線JR0和JfR_l未連接到解碼信號線。 第103圖是使用於說明第二範例之分解圖，其中錯誤 存在於一組選擇線32並且一位元移位冗餘操作針對這錯誤 被執行。在第103圖中，第一切換單元2 a-Ι執行對應六組 切換元件之切換操作而使得右方六組解碼信號線可向被置 放靠近正常選擇之選擇線R7的第二冗餘選擇線JR0方向被 移位（右方移位）。第一和第二切換單元2a-l和2a-2操作切. 換元件而使得解碼信號線和選擇線R0和可被連接而不 需要執行左方移位和右方移位（無移位）。 在第103圖中，第二切換單元2a-2操作切換元件而使 得第一切換單元2a-1，選擇線R3至R7以及第二冗餘選擇 線JR0之切換元件可被連接而不需要執行左方移位和右方 移位（無移位在這情況中，對應至一組錯誤之錯誤選擇線 R2未連接到解碼信號線而永遠在無選擇狀態之下。進一步 地，被置放於正常選擇之選擇線n0之側的第一冗餘選擇線 JL0和JL]以及被置放於正常選擇之選擇線R7之側的第二 冗餘選擇線JR1未連接到解碼信號線。 換言之，使用被置放靠近正常選擇之選擇線的冗餘選 125 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（ντΆ) 擇線JLO和JRO之任一組，一位元移位冗餘操作可被執行 於第102和103圖中。在這情況中，僅第一切換單元之切 換元件執行向任一組冗餘選擇線方向移動解碼信號線之切 換操作。 ， 第105圖是展示當錯誤發生於四組選擇線時由於切換 單元操作之各部份信號位準圖，並且第106圖是展示當錯 1誤發生於三組選擇線時由於切換單冗操作之各部份信號位 準圖。此處，圖形各展示當錯誤發生於包含兩組第一冗餘 選擇線iLO和iLl，兩組第一冗餘選擇線JR0和JR1以及 八組正常選擇之選擇線R0至R7的半導體記憶體元件中四 組或者三組選擇線時，由於第一和第二切換單元之切換操； 作的各部份信號位準。第105圖展示當切換軍元之切換操 作如第96圖中受影響時在各部份之信號位準，並且第106 圖展示當切換單元之切換操作如第97圖中受影響時在各部 份之信號位準。 第95圖中展示之移位冗餘熔絲電路單元4a包含正常 選擇熔絲電路，它們在正常操作時被使用；冗餘選擇熔絲電 路，它們在冗餘選擇時被使用；以及強迫性冗餘熔絲電路> 它們在強迫性冗餘時被使用以便確認是否任何錯誤存在於 冗餘選擇線。當對應熔絲被切斷時正常選擇熔絲電路输出 低電壓位準（"L”位準），並且當熔絲未被切斷時也输出高電 壓位準ΓΗΜ立準）。另一方面，當熔絲（冗餘選擇熔絲）被切 斷時冗餘選擇熔絲電路（以及強迫性冗餘熔絲電路）輸出” H” 位準並且對照之下，當它們未被切斷時輸出” L"位準。在這 126 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） --------------裝.-- ·' {請先閱讀背面之注意事項再填茸本頁) 訂_ _ -線- A7 436806 _B7_ 五、發明說明 情況中，兩組熔絲，亦即，對應至錯誤選擇線之熔絲電路 的熔絲以及冗餘選擇熔絲電路的熔絲，其對應至第一和第 二冗餘選擇線之任一組，針對一位元移位冗餘被切斷。因 此，當四位元移位冗餘操作如第105圈被執行時，八組熔 絲，亦即，對應至四組錯誤選擇線之四組熔絲以及對應至 所有的四組第一和第二冗餘選擇線之冗餘選擇熔絲電路之 熔絲（冗餘選擇熔絲）被切斷。另一方面，當三位元移位冗餘 操作如第1 06圖被執行時，六組熔絲，亦即，對應至三組 錯誤選擇線之三組熔絲|被置放於第一和第二冗餘選擇線 之中內側的兩組熔絲|以及被置放在外側的一組熔絲，被 '切斷= 第一移位冗餘控制電路單元3a-1中多數個移位控制電 路連接一組第一輸入信號uinO以及一組第一輸出信號 loutO，並且也連接另一組第一輸入信號linO至另一組第一 輸出信號loutO，將在稍後參考第110圖被說明，因而構成 如稍後出現第113圚中所展示之兩級串接電路。另一方面， 第二移位冗餘控制電路單元3a-2中多數個移位控制電路也 相同地連接一組第二輸入信號uinl至一組第二輸出信號 uoutl並且連接另一組第二輸入信號iinl至另—組第二輸出 信號lout 1’因而構成如第113圖中所展示之兩級串接電路》 第一切換單元2a-1中各切換元件之切換操作是利用從 第一移位冗餘控制電路單元3a-1被輸出之第一輸出信號 uoutO和第一輸出信號loutO之”H”位準和"L”位準的組合而 被控制。當熔絲未被切斷時，第一輸出信號uoutO和第一 127 本紙張尺度適用令國國家標準（CNS)A4規格（210x297公餐） ---II------ I ----It-----I I--^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 68 0 6 A7 ____B7_ 五、發明說明（V7i) 输出信號louto全在"L"位準。此時，進一步地.對應至除 了冗餘選擇線之外其他選擇線之熔絲電路輸出在移位冗餘 熔絲電路單元4a中改變至"H"位準，並且冗餘選擇熔絲電 f 路之輪出，其對應至冗餘選擇，改變至”L"位準。在這情況 中，移位冗餘操作被決定不存在= 另一方面，第二切換單元2a-2中各切換元件之切換操 作是利用從第二移位冗餘控制電路單元3a-2被輸出之第二 輸出信號uoutl和第二输出信號loutl的"H"位準和"LH位準 組合而被控制。當熔絲未被切斷時，第二輸出信號uoutl 和第二輸出信號loutl全在”L"位準= 考慮其中對應至四組錯誤選擇線Rl、R3、R5和尺7之 熔絲被切斷並且對應至四組，第一和第二冗餘選擇線JL0、 JL1、JR0和JR1之冗餘選擇熔絲電路之四組熔絲（冗餘選擇 熔絲）分別地被切斷之情況，對應至被切斷四組錯誤選擇線 Rl、R3、R5和R7的熔絲電路之輸出改變至”L"位準，而冗 餘選擇熔絲電路之輸出，其對應至被切斷之四組冗餘選擇 線；FLO、IL1 ' JR0 和 JR1，改變至，，H，，位準。 經濟部智慧財產局員工消費合作杜印製 在這情況中，第一移位冗餘控制電路單元3a-1控制第 一切換單元2a-l之切換操作而使得左側之四組解碼信號線 可向被置放靠近正常選擇之選擇線R0的第一冗餘選擇線 JL0方向被移位（左方移位―）。進一步地•第一移位冗餘控 制電路單元3a-l控制第一切換單元2a-l之切換操作而使得 右側之三組解碼信號線可向被置放靠近正常選擇之選擇線 R7的第二冗餘選擇線JR0方向被移位（右方移位―）。第一 128 本纸張尺度適用中國囤家標準（CNS)A4規格（210 X 297公釐） A7 4 3 68 0 6 B7 五、發明說明 (請先閱讀背面之注意事項再填寫本頁) 移位冗餘控制電路單元3a-1和第二移位冗餘控制電路單元 3a-2控制第一和第二切換單元2a-l和2a-2之操作而使得解 碼信號線和選擇線R4可被連接而不需要執行左方移位和右 方移位（無移位丨）。第一移位冗餘控制電路單元3a-1和第 二移位冗餘控制電路單元3 a-2控制第一和第二切換單元 2a-l和2a-2之操作而使得錯誤選擇線R3和R5被帶進入無 選擇狀態，其中它們未連接到解碼信號線（對應至第105圖 中第一和第二移位冗餘控制電路單元3·〗和3 a-2之”χι'行（關 於錯誤選擇線R3和R5之部份除外））》 經濟部智慧財產局員工消費合作社印製 如第105圇中所展示，第二移位冗餘控制電路單元3 a-2控制第二切換單元2a-2之切換操作而使得左方三組解碼 信號線可進一步地向被放置遠離正常選擇之選擇線RO的第 —冗餘選擇線JL1方向被移位（左方方向第二移位冗餘 控制電路3a-2控制第二切換單元2a-2之切換操作而使得右 側之兩組解碼信號線可進一步地向被放置遠離正常選擇之 選擇線R7的第二冗餘選擇線JR1方向被移位（右方移位―）。 第二移位冗餘控制電路單元3a-2控制第二切換單元2a-2之 切換操作而使得解碼信號線以及選擇線R2和R6可被連接 而不需要執行左方移位和右方移位（無移位t)。第二移位冗 餘控制電路單元3a-2控制第二切換單元2a-2之操作而使得 兩組錯誤選擇線R1和R7可被帶進入無選擇狀態，其中它 們未連接到解碼信號線（對應至移位冗餘控制電路單元_3 a-2 之"X”行（相關於錯誤選擇線R1和R7部份除外）。因爲四組 錯誤選擇線Rl、R3、R5和R7被帶進入無選擇狀態，其中 129 本紙張尺度適用中國國家標準（CNS)A4規格（2J0 X 297公釐） A7 _____ 五、發明說明（v>7) 它們未連接到任何解碼信號線，以此方式，這些錯誤選擇 線可被除去。 此時•僅第一輸出信號uout是在”H"位準，其在自正 常選擇熔絲和冗餘選擇熔絲之信號被輸入並且左方移位被 執行於第一移位冗餘控制電路單元3 a-l中之位置，並且在 其他位置的第一輸出信號uoutO全在"L"位準。因此，其中 —組第一輸出信號uoutO = ”H”並且另一組第一輸出信號 loutO = "L”之狀態可以被決定爲左方移位=另一方面，僅第 二輸出信號uoutl保持在'’Η"位準，其在自正常選擇熔絲和 冗餘選擇熔絲之信號被輸入並且左方移位被執行於第二移 位冗餘控制電路單元3 a-2中之位置，並且在其他位置的第 二輸出信號全在”L"位準。因此，其中一組第二输出信號 uoutld’H"並且另一組第二輸出信號loutl = "L”之狀態可以 被決定爲左方移位。 進一步地，僅第一輸出信號uout保持在"HM立準，其 在自正常選擇熔絲和冗餘選擇熔絲之信號被輸入並且右方 移位被執行於第一移位冗餘控制電路單元3a-]中之位置· 並且在其他位置的第一輸出信號uoutO全在'’L"位準。因此， 其中一組第一輸出信號uoutO^L’1並且另一組第一輸出信號 loutO = ”H"之狀態可以被決定爲右方移位。另一方面，僅第 二輸出信號uoutl保持在"H"位準，其在自正常選擇熔絲和 冗餘選擇熔絲之信號被輸入並且右方移位被執行於第二移 位冗餘控制罨路單元3a-2中之位置，並且在其他位置的第 二輸出信號loutl全在”L”位準。因此，其中一組第二輸出 130 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閲讀背面之注意事項再填窝本頁) •5J· -線. 經濟部智慧財產局員Η消費合作社印製 436806 經濟部智慧財產局員工消費合作社印製 1^ 五、發明說明（(冲） 信號uoutl = "L”並且另一組第二輸出信號l〇utl = "H，，之狀態 可以被決定爲右方移位。 另一方面，考慮第106圇中展示之情況，其中分別地 對應至三組錯誤選擇線Rl、R3和R6之熔絲被切斷並且分 別地對應至兩組第一冗餘選擇線iLO和JL1以及一組第二 冗餘選擇線JR0(亦即，三組冗餘選擇線）之三組冗餘選擇熔 絲電路之熔絲（冗餘選擇熔絲）被切斷，對應至被切斷之三組 錯誤選擇線Rl、R3和R6的熔絲電路輸出改變至”L”位準， 並且對應至被切斷三組冗餘選擇線JLO、JL1和JR0之冗餘 選擇熔絲電路輸出改變至位準。 在這情況中，第一移位冗餘控制電路單元3a-l控制第 一切換單元2a-l之切換操作而使得左方四組解碼信號線可 向被置放靠近正常選擇之選擇線R0的第一冗餘選擇線JL0 方向被移位（左方移位―）。第一移位冗餘控制電路單元3a-l 控制第一切換單元2a-1之切換操作而使得右方兩組解碼信 號線可向被置放靠近正常選擇之選擇線R7的第二冗餘選擇 線JR0方向被移位（右方移位— 進一步地，第一移位冗餘控制電路單元3 a-1和第二移 位冗餘控制電路單元3a-2控制第一和第二切換單元2a-1和 2 a-2之操作而使得解碼信號線和選擇線R4和R5可被連接 而不需要執行左方移位和右方移位（無移位t)"第一移位冗 餘控制電路單元3 a-Ι和第二移位冗餘控制電路單元3 a-2控 制第一和第二切換單元2a-1和2a-2之操作而使得錯誤選擇 線R3和R6可被帶進入無選擇狀態，其中它們未連接到解 131 ------i II ----裝-------*~訂---------線 (請先閱讀背面之注意事項再填寫本頁) 用 適 度 尺 張 紙 格 規 A4 s) N (c 準 標 s 國 國 χ 297公釐) 43 68 0 6 A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明（β) 碼信號線（對應至第一和第二移位冗餘控制電路單元3a-l和 3a-2中"X"行（相關於錯誤選擇線R3和R6之部份除外））。 如第106圖中所展示，進一步地，第二移位冗餘控制 電路單元3a-2控制左方三組解碼信號線之切換操作而使得 可進一步地在被放置遠離正常選擇之選擇線R0的第一冗餘 選擇線JL1方向被移位（左方移位第二移位冗餘控制電 路單元3a-2操作切換元件而使得解碼信號線，選擇線R2 和R7以及第二冗餘選擇線JR0可被連接而不需要執行左方 移位和右方移位（無移位進一步地，第二移位冗餘控制 電路單元3a-2控制第二切換單元2a-2之操作而使得一組錯 誤選擇線R1可被带進入無選擇狀態，其中它未連接到任何 一組解碼信號線（對應至第二移位冗餘控制電路單元3a-2中 (相關於錯誤選撣線部份除外）。以此方式，利用將它 們帶進入其中它們未連接到任何解碼信號線之無選擇狀態 可除去三組錯誤選擇線R、R3和R6。 此時，僅第一輸出信號uoutO保持在位準，其在自 正常選擇熔絲和冗餘選擇熔絲之信號被輸入並且左方移位 被執行於第一移位冗餘控制電路單元3a-Ι中之位匱，相同 於第105圖，並且在其他位置的第一輸出信號uoutO全在”H·1 位準。因此，其中一組第一輸出信號u〇UtO = ”H"並且另一組 第一輸出信號l〇utO = ”L"之狀態可以被決定爲左方移位=另 一方面，第二移位冗餘控制電路單元3a-2中，僅第二輸出 信號uoutl保持在”H"位準•其在自正常選擇熔絲和冗餘選 擇熔絲之信號被输入並且左方移位被執行之位置，並且在 132 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） (請先閲讀背面之注意事項再填窝本頁) -.^.. f' ii· -線· 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 0 6 _B7__ 五、發明說明 其他位置的第二輸出信號改變至"L”位準，相同於第105圚。 因此，其中一組第二输出信號uoutl = "H"並且另一組第二輸 出信號l〇utl="L”之狀鞾可以被決定爲左方移位。 接著，將序列地說明具有一位元至四位元移位冗餘功 能之本發明第七較佳實施例之原理部份的構造* 第107圇是展示第七較佳寊施例中正常選擇熔絲電路 的構造之電路圆*正常選擇熔絲電路（在強迫性冗餘時接受 冗餘的供選擇之熔絲電路除外）60a代表移位冗餘熔絲電路 單元4a中多數個熔絲電路之一組，它們被配置而以1:1 基礎對應至選擇線RO至R3、R6至R(n-7)以及R(n-4)至 R(n-l)。 在第107圖中，符號sttxa代表控制信號，其在"H”位 準直至在電源被導通之後電源操作爲止並且在電源操作之 後下降至”LM立準。符號cfsa代表熔絲電路60a之輸出信號。 第1〇7圖中展示的熔絲電路60a包含控制信號sttxa被輸入 之一組P通道電晶體41a和一組N通道電晶體42a、一組N 通道電晶體44a以及兩組反相器43a和45a。當熔絲40a未 被切斷時，在電源操作之後熔絲電路之輸出信號cfsa上升 至” 位準》當熔絲4〇a被切斷時，熔絲電路之輸出信號cfsa 掉落至"L"位準= 第108圖是展示本發明第七較隹實施例中冗餘選擇熔 絲電路之構造電路圖。第108圇中展示的冗餘選擇熔絲電 路60aj對應至被使用於第95圖中展示之移位冗餘熔絲電路 單元4a中第一和第二冗餘選擇線jl〇、JL1 ' JR0和JR〗之 133 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） -----------I I ^ * I------^ 1 I---I--線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（v々l) 各冗餘選擇熔絲電路。 在第108 Μ中，符號ftpza代表控制信號，當強迫性冗 餘操作被執行時其上升至位準以便確認是否任何錯誤存 在於冗餘選擇線。第108圖中展示之冗餘選擇熔絲電路60aj 包含控制信號sttxa被輸入之一組P通道電晶體41 ar和一 組N通道電晶體43ar、控制信號ftpza被輸入之一組P通 道電晶體42ar和一組N通道電晶體44ar、一組N通道電晶 體45ar以及一組反相器46ra·當熔絲（冗餘選擇熔絲）4〇ar 未被切斷時並且，當強迫性冗餘操作未被執行時（控制信號 ftpza = "L")，冗餘選擇熔絲電路之输出信號cfsja掉落至"L" 位準。當熔絲4〇ar實際地被切斷時，另一方面，冗餘選擇 熔絲電路之輸出信號cfsja上升至位準。 在第108圖中，當熔絲40r未被切斷時並且，當強迫 性操作被執行時（控制信號ftpza = l'H”）>P通道電晶體42ra 被切斷並且N通道電晶體44ar導通，而使得節點n〇3連接 至立準。結果，冗餘選擇熔絲電路之輸出信號cfsja上 升至"H·1位準。在這情況中，熔絲40ar明顯地被切斷，並 且可能利用稍後出現於第109圖展示之強迫性冗餘選擇之 熔絲電路執行強迫性冗餘操作而確認是否任何錯誤存在於 冗餘選擇線。 在第107圖中展示之正常選擇熔絲電路以及第1〇8圖 中展示之冗餘選擇熔絲電路中，對應至作爲冗餘目的之選 擇線的熔絲電路之熔絲以及對應至冗餘選擇線之冗餘選擇 熔絲電路之熔絲被切斷》 134 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注f項再填貧本頁) 訂· --線. d36B〇6 A7 B7_ 五、發明說明（νγ) 第109圖是展示本發明第七較隹寅施例中強迫性冗餘 選擇熔絲電路之構造電路圖。第109圖中展示之強迫性冗 餘選擇之熔絲電路60apj對應至被使用於第95圖中展示移 位冗餘熔絲電路單元4a中移位冗餘選擇線內四組強迫性冗 餘選擇線（例如*不相鄰，但靠近，冗餘選擇線之選擇線， 例如選擇線R4 ' R5、R(d-6)和R(n-5))之各強迫性冗餘之熔 絲電路。 在第109圖中•符號ftpza代表控制信號，當強迫性冗 餘操作被執行時，其上升至"H”位準，其已經被說明》第1 09 圖中展示之強迫性冗餘熔絲電路60apj包含控制信號sttxa 被輸入之一組P通道電晶體41fa和一組N通道電晶體43af、 控制信號ftpza被輸入之一組P通道電晶體42af和一組N 通道電晶體44 af、一組N通道電晶體4 5 £if，以及兩組反相 器4Saf和47af。當在強迫性冗餘下熔絲40af看起來明顯地 被切斷時，強迫性冗餘熔絲電路之輸出信號cfsa下降至”L" 位準。有可能在這狀態之下在對應至選擇線作爲移位冗餘 目的之熔絲被切斷之前確認是否任何錯誤存在於冗餘選擇 線。 接著將進一步地詳钿說明》當強迫性冗餘操作被執行 時’ 位準控制信號ftpza被輸入至各P和N通道電晶體 42af和44af之閘極。此時，P通道電晶體42fa被切斷，N 通道電晶體44af被導通並且反相器46af之輸入位準下降至 "L1’位準。結果，反相器47af之輸出位準改變至"L'·位準， 並且”Lh位準輸出信號cfsa被產生。 135 本紙張尺度適用中國國家標準（CNS)A4規辂（2;10 x 297公釐） -------— II---* ----— II ^-------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 68 06 a? ^------B7__ 五、發明說明（\θ) 當強迫性冗餘操作未被執行時（控制信號ftpza = ”L")， (請先閱讀背面之注意事項再填k本頁) 另一方面>P通道電晶體42af導通* N通道電晶體44af被 切斷，並且反相器46a.f之輸入位準上升至"H”位準。結果， 反相器47af之輸出位準上升至"H"位準，並且"Η»位準輸出 信號cfsa被產生。當熔絲4〇af實際地被切斷時，N通道電 晶髏45af被切斷並且反相器46af之输入位準下降至"L"位 準。結果，反相器47af之輸出位準改窠至"L"位準，並且"LH 位準輸出信號cfsa被產生。 第110圖是展示本發明第七較隹實施例中第一和第二 移位控制電路的構造電路圖。該圖形展示構成用以控制第. 一切換單元2a-l之改變操作（參看第95圖）之第一移位冗餘 控制電路篇元3a-l(參看第95圖）之多數個第一移位控制電 路之各組，以及構成用以控制第二切換單元2a-2之改變操 作（參看第95圖）之第二移位冗餘控制電路單元3a-2(參看第 95圖）之多數個第二移位控制電路之各組。 -線 經濟部智慧財產局員工消費合作社印製 在第110圖中，符號uoutO代表第一移位冗餘控制電 路單元3a-l之各第一移位控制電路中的一組輸出信號，並 且符號loutO代表第一移位控制電路中另一組輸出信號。符 號uoutl代表第二移位冗餘控制電路單元3a-2之各第二移 位控制電路中的一組輸出信號•並旦符號loutl代表第二移 位控制電路中另一組输出信號*符號cfsa代表第107和108 圖中展示之熔絲電路60a(也是冗餘選擇熔絲重路60aj)之輸 出信號》 在第110圖中，進一步地，各第一移位控制電路3 〇a-l， 136 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ 297公釐） A7 B7 436806 五、發明說明（I神） 當接收熔絲電路輸出信號Cfsa時，控制第一切換單元2a-l 之各切換元件，並且包含供左方移位之一組第一移位控制 電路3〇a-l-l以及供右方移位之一組第一移位控制電路30a-供左方移位之第一移位控制電路30 a-1-1包含利用連 接兩組NAND閘3 1a-l和32a-l形成之一組電路，如第Π〇 圖中所展示。第一移位控制電路3 0a-1 -r相似地包含利用連 接兩組NAND閘33^1和34ad形成之一組電路，如第110 圖中所展示= 此處，在第一移位冗餘控制電路單元之內多數個 移位控制電路包含利用連接左方移位之第一移位控制電路 3 0a-l-l中一組第一輸入信號uinO至一組第一輸出信號uoutO 並且連接右方移位之第一移位控制電路3 Oa-1中另一組第一 輸入信號linO至另一組第一輸出信號loutO並且以兩級配 置而形成的兩組串接電路。在上面說明之第一移位冗餘控 制電路單元3-1中，左方移位之第一移位控制電路的輸入 信號uinO，其被置放在一端，以及左方移位之第一移位控 制電路的輸入信號uUO，其被置放在一端，被連接到高壓 側電源（電源電壓Vii)，並且”H”位準電壓分別地被輸入至 它們。 在第110圖中，進一步地，各第二移位控制電路3 0a-2， 當接收正常選擇熔絲電路60a(以及冗餘選擇熔絲電路60aj) 之輸出信號cfsa時•控制第二切換單元2a-2之各切換元件· 並且包含供左方移位之一組第二移位控制電路30a-2-丨以及 供右方移位之一組第二移位控制電路3〇a-2-r。供左方移位 137 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） ------------裝-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 α 8 h Ρ ^ ί；:· ' Α7 ____Β7_ 五、發明說明 之第二移位控制電路30a-2-l包含如第110圖中所展示而連 接之一組NAND閛31a-2和一組反相器32a-2。右方移位之 移位控制電路30a-2-r也包含如第110圖中所展示而連接之 / 一組NAND閛3 3a-2和一組反相器34a-2。 此處’在第二移位冗餘控制電路單元3a-2之內各移位 控制電路包含利用連接左方移位之第二移位控制電路30a-2-1中一組第二輸入信號uinl至一組第二輸出信號U0Utl並 且連接右方移位之第二移位控制電路3〇a-2中另一組第二 輸入信號Uni至另一組第二輸出信號丨〇uU並且以兩級配 置而形成的兩組串接電路。左方移位之第二移位控制電路 的輸入信號uUl，其被匱放在一端，並且右端第二移位控 制電路之輸入信號iinl，其被置放在另一端，被連接到高 壓側電源（電源電壓Vii)，並且"H"位準電壓被輸入至它們。 經濟部智慧財產局員工消費合作社印製 在第一切換單X 2a-1之內各切換元件之切換操作是利 用從第一移位冗餘控制電路單元3a·〗被输出之第二輸出信 號uoutl和第二輸出信號loutl之"H”位準和"L"位準的組合 而被控制。進一步地，第二切換單元2a-2之內各切換元件 之切換操作是利用從第二移位冗餘控制電路單元3a-2被輸 出之第一輸出信號uoutO和第一输出信號loutO之"H"位準 和"L"位準的組合而被控制。 在第110圖中，進一步地，左方移位之第二移位控制 電路30a-2-l中N AND閘3 la-2的輸出端點被連接到左方移 位之第一移位控制電路30a-l-l之NAND閘32a-l的一組輸 入端點》相似地，右方移位之第二移位控制電路3 0 a-r-2之 138 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 A7 4 3 6 P p 0 B7_ 五、發明說明 ΝΑΝΙ)閘的第二输出端點連接到右方移位之第一移位 控制電路30a-l-r的NAND閘34a-l之一組輸入端點。當利 用第二移位控制電路之第二切換單元2a-2之切換元件的右 方移位操作或者左方方向移位操作被執行於此電路構造 時•相同方向中第一切換單元2a-l之切換元件的移位操作 永遠第一移位控制電路被執行。因此，利用第一和第二切 換單元2a-1和2a-2之移位冗餘切換操作可被執行而無錯 誤。 第111圊是展示本發明第七較佳實施例中第一切換單 元之構造電路圖，並且第112圖是展示第七較佳實施例中 第二切換單元之構造電路圖。這些圊形展示第一和第二切 換單充2a-l和2a-2中多數個切換元件之各電路構造。在這 情況中，第一和第二切換單元2a-1和2a-2之多數個切換元 件以串接的兩級配置，如前面說明。第一和第二切換單元 2a-1和2a-2包含對應至各切換元件之電路元件，並且當選 擇線負載成爲較大時也具有利用驅動選擇線而供應一組預 定輸出電壓的功能。 如第m圖中所展示，第一移位冗餘控制電路單元3a-1中各第一移位控制電路之第一輸出信號uoutl被輸入至第 —級之第一切換單元2a-1的各切換元件，並且第一移位控 制電路中之第一输出信號loutO同時也被输入。符號Cfsa 代表上述熔絲電路60a之輸出信號（參看第】07圖），並且符 號spcllO，pc丨mO和pclrO分別地對應至多數條解碼信號線 中三組相鄰解碼信號線d(#-l)，d#和d(# + l)。此處，符號# 139 本紙張尺度適用中國國家標準（CNS)A4規格（2〗〇χ297公釐） I I-------ml - I I I----訂--I--II — * (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 4 3 68 0 6 at __B7_ 五、發明說明QV]) 代表一組預定解碼信號線的數目》符號pell代表第一切換 單元2a· 1之一組任意切換元件的輸出信號，並且這信號供 應至第二級之第二切單元2a-2的任何一組切換元件。 最好是，第Π1圖中展示之第一切換單元2a-l的各切 換元件可依據第一移位冗餘控制電路單元3a-1之各第一移 位控制電路中第一輸出信號uoutO和loutO之組合，選擇在 第一冗餘選擇線JL0方向執行移位操作之模式（亦即，左方 移位）|在第二冗餘選擇線JR0方向執行移位操作之模式（亦 即，右方移位）以及不執行移位操作之模式（亦即，無移位）。 第Π1圖中展示之第一切換單元2a-l的各切換元件包 含一組NOR閘（NOR分離閘）21a-l使用，作爲其三組輸入 信號 > 利用反相器20a-1將熔絲電路之輸出信號cfsa反相 得到的信號，第一移位控制電路之一組输出信號uoutl以 及第一移位控制電路之另一組輸出信號louU，以及包含三 組反相器20a-l、24a-l和26a-l以及三組傳送閘23a-l、25a-l 和27a-1之一組三方向切換元件· 接著將進一步地詳細說明。當第一移位控制電路之输 出信號uoiuO和loutO均在”L”位準並且熔絲電路之輸出信 號cfsa是在'’H"位準時，不執行移位冗餘操作之模式被選 擇，並且第二傅送閘25a-1導通。當第一移位控制電路之 輸出信號uoutO和loutO分別地在"H‘’和位準時，並且當 熔絲電路之輸出信號cfsa是在” H”位準時I在一方向執行移 位冗餘操作之模式被選擇，並且第一傳送閘23 a-1導通。 當第一移位控制電路之輪出信號uoutO和loutO分別地在ML·' 140 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇χ297公釐） --I--------1--· -------訂------I-- { 、 (請先閱讀背面之注意事項再填寫本頁) A7 产 436806 B7____ 五、發明說明（㈤） 和”H”位準時，並且當熔絲電路之輸出信號Cfsa是在"H"位 準時，在另一方向執行移位冗餘操作之模式被選擇，並且 第三傅送閘27a-l被導通。 另一方面，如第112圖中所展示，第二冗餘控制電路 單元3a-2之各移位控制電路的第二輸出信號uoutl被輸入 至第二級之第二切換單元2a-2中各切換元件，並且第二移 位控制電路中第二輸出信號lout 1同時也被输入。符號cfsa 代表熔絲電路60a之输出信號（參看第107圖），並且符號 pclll、pclml和pcl41分別地對應至從第一切換單元2a-l之 多數個切換元件之中三組相鄰切換元件的輸出信號（第1Π 圖中pel】）-符號csl代表第二切換單元2a-2之任意切換元 件的輸出信號，其供應至任意的一組選擇線。 第112圖中展示之第二切換單元2a-2之各切換元件最 好是可依據第二移位冗餘控制電路單冗3 a-2之各第二移位 控制電路中第二輸出信號之組合，選擇在第二冗餘選擇線 JL1方向執行移位操作之模式（亦即，左方移位），在第二冗 餘選擇線JL0方向執行移位操作之模式（亦即，右方移位）以 及不執行移位操作之模式（亦即，無移位）。 第112圖中展示之第二切換單元2a-2之各切換元件包 含一組NOR閛（分離閘）使用，作爲其三組輸入信號，利用 反相器20^2將熔絲電路輸出信號cfsa反相所得到的信號， 第二移位控制電路之一組輸出信號uouU以及第二移位控 制電路之另一組輸出信號loutl，以及包含三組反相器22 a-2、24a-2 和 26a-2 以及三組傳送閘 23a-2、25a-2 和 27a-2 141 本纸張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -------1 — — !裝-----丨1—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ^____Β7 _ 五、發明說明（\4) 之三方向切換元件。 接著將進一步地詳細說明•當第二移位控制電路之输 出信號noutl和lout均在”1/1位準並且熔絲電路輸出信號 ( cfsa是在"H__位準時，不執行移位冗餘操作之模式被選擇， 並且第二傳送閘25a-2導通。當第二移位控制電路之输出 信號uoutl和loutl分別地在"H"和"L"位準時，並且當熔絲 電路输出信號cfsa是在"H”位準時，在一方向執行移位冗餘 操作之模式被選擇，並且第一傳送閘23a-2導通。當输出 信號uoutl和loutl分別地在”L”和”H"位準時，並且當熔絲 電路輸出信號cfsa是在” H”位準時，在另一方向執行移位冗 餘操作之模式被選擇*並且第三傅送閘27 a-2導通。 進一步地，當第二移位控制電路之輸出信號uoutl和 loutl均在”LM立準並且熔絲電路輸出信號cfsa是在"L"位準 時，三組傅送闊23a-l、25a-l和27a-l均被切斷。此時，P 通道電晶體28a-2導通並且"H"位準電壓被輸入至反相器 29a-2〇這反相器29a-2作用如同一組输出驅動器，並且這 輪出驅動器之输出電壓改變至"L"位準。換言之，當連接到 這輸出驅動器29^2之選擇線是錯誤選擇線時，這錯誤選 擇線可永遠被帶進入無選擇狀態》 第Π3和114圖分別地展示本發明第七較佳實施例中 各整體電路構造方塊圖No.1和2·這些圖形展示一情況， 其中具有64組選擇線R0至R63以及四組，第一和第二冗 餘選擇線JL0、JLi、JR0和JR1之半導體記憶體元件（雙親 電路）是利用彼此連接多數個孩子電路，例如第107圖中展 142 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） (請先閲讀背面之注意事項再填寫本頁) i]. -線- 經濟部智慧財產局員工消費合作社印製 A7
4 3 68 〇 S _Β7_ 五、發明說明（\ψσ) 示之正常選擇熔絲電路，第108·中展示之冗餘選擇熔絲 電路，第110圖中展示之第一和第二移位控制電路以及第111 和112_中展示之第一和第二切換單元，而構成。 第Π3阖展示此雙親電路之左端部份並且第114圔展 示其右端部份。第113和114圓中，多數個正常選擇熔絲 電路（例如第1至第64熔絲電路60a至63a)被展示分別地 連接到多數個第一移位控制電路》這些第一移位控制電路 包含被S放在最左方供左方移位之第1組第一移位控制電 路30a-l-10至供左方移位之第64組第一移位控制電路 30a-卜163，以及供右方移位之第1組第一移位控制電路 30a-l-r0至供右方移位之第64組第一移位控制電路30a-l-r63 〇 從這些移位控制電路之輸出信號（uoutO和loutO)被使 用以控制第一切換單元2a-1之多數個切換元件的切換操 作。第95圖中展示之解碼器電路之解碼信號線連接到第一 切換單元2a· 1之多數個切換元件，並且從解碼電路被輸出 之解碼信號Sdec供應至第一切換單元2a-1之多數個切換元 件。同時，第一切換單元2 a-1之各切換元件包含對應的電 路元件，如上面說明。 在第Π3至114圖中，多數個正常選擇熔絲電路分別 地連接到多數個第二移位控制電路。這些第二移位控制電 路包含供左方移位之第1組第二移位控制電路30a-2-l0至 供左方移位之第64組第二移位控制電路3 Oa-2-163，以及 供右方移位之第1組第二移位控制電路3 Oa-2-rO至供右方 143 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） ---I -----------------^ --------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 68 0 6 A7 B7__ 五、發明說明（A\) 移位之第64組第二移位控制電路30a-2-r63。 ----------— I-裝 i I ^ (請先閱讀背面之注意事項再填穷本頁) 這些第二移位控制電路之輸出信號（uoutl和loutl)被 使用以控制第二切換單元2a-2之多數個切換元件之切換操 ( 作•第95圖中展示之第一切換單元2a-l的多數個切換元 件連接到第二切換單元2a-2之多數個切換元件’並且從解 碼電路被输出之解碼信號Sdec經由第一切換單元2a-1之多 數個切換元件供應至第二切換單元2a_2之多數個切換元 件。同時，第二切換單元2a-2之這些切換元件各包含對應 的電路元件》 在第113和114圖中，進一步地，被置放靠近最左方 選擇線R0之冗餘選擇熔絲電路60a_M〇連接到供左方移位 之冗餘選擇的第一移位控制電路3〇a-l-jllO·另一方面，被 置放靠近最右方選擇線R6之冗餘選擇熔絲電路60aj.r0連 接到供右方移位之冗餘選擇的第一移位控制電路3 Oa-l-jrrO e -線· 經濟部智慧財產局員工消費合作社印製 在第113和114圖中，進一步地，被置放靠近最左方 選擇線R0之冗餘選擇熔絲電路6〇aj-10連接到左方移位之 第二移位控制電路30-2-jllO並且連接到供右方移位之冗餘 選擇的第二移位控制電路30a-2-jlr〇。進一步地，被放置遠 離最左方選擇線R0之冗餘選擇熔絲電路6〇aj-ll連接到供 左方移位之冗餘選擇的第二移位控制電路30a-2-jlll。另一 方面，被置放靠近最右方選擇線R63之冗餘選擇的熔絲電 路60aj-r0連接到烘左方移位之冗餘選擇的第二移位控制電 路3 0a-2-jrl0並且連接到供右方移位之第二移位控制電路 144 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 436806 436806 經濟部智慧財產局員Η消費合作社印製 五、發明說明) 30a-2-jrr0。進一步地，被放置遠離最右方選擇線R63之冗 餘選擇熔絲電路60aj-rl連接到供右方移位之冗餘選擇第二 移位控制電路30a-2-jrrl。 進一步地，第113和114圆中展示之各移位控制電路 包含串列電路，其利用連接互相左方相鄰的供左方移位第 一移位控制電路之一組第一輸入信號uiiiO至一組第一輸出 信號uoutO並且連接在互相右方相鄰的右方移位第一移位 控制電路之另一組第一输入信號丨inO至另一組第一輸出信 號loutO，並且以兩級配置而形成。來自高壓側甯源之"H" 位準電壓（電源電壓Vii)被輸入至置放在左端之左方移位第 一移位控制電路3 0a-l-jl〗0之输入信號uinO，並且至被置放 在右端供右方移位之沉餘選擇第二移位控制電路30a-l-jrr0 的輸入信號linO。 第113和〗14圖中展示之各移位控制電路包含串列電 路，其利用連接互相相鄰的供左方移位第二移位控制電路 之一組第二輸入信號uinl至一組第二輸出信號uoutl並且 連接供右方移位第二移位控制電路之另一組第二輸入信號 linl中至另一組第二輸出信號loutl，並且以兩級配置而形 成。來自高壓側電源之"H”位準電壓（電源電壓Vii)被输入 至置放在左方之第二移位控制電路30a-2-jUl之輸入信號 uiiil，並且至被置放在最右方供右方移位之冗餘選擇第二 移位控制電路30a-2-jrrl的輸入信號linl。 在第七較佳寅施例中，熔絲必須針對多數條選擇線以 1: 1基礎配置以便執行_位元至四位元移位冗餘處理。因 145 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） ------------裝---I----訂---------線 (锖先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印？^ 五、發明說明（(妗） 此，當選擇線數目增加時，熔絲數目也增加《在具有64組 選擇線之半導體記憶《元件中，例如，總共68組，熔絲必 須被佈局於半導體晶片上面而使得對應至64組選擇線和四 r 組冗餘選揮線。 關於上面說明問題，可能利用將多數個熔絲組合產生 的信號解碼以產生熔絲解碼信號以便使必須的熔絲數目最 少。當對應至64組選擇線的熔絲解碼信號被產生時，例如， 64組熔絲解碼信號可利用結合六組熔絲（2« = 64>而被產生。 因此•十六組熔絲，包括四組冗餘選擇熔絲之熔絲，可以 被準備= 如上面說明，當錯誤發生於多數條選擇線之中兩組選 擇線時|依據本發明一般實施例的半導體記億體元件首先 控制開關之切換操作1而使得多數條解碼信號線可在多數 條選擇線之中被置放在一端的第一冗餘選擇線方向被移位 一位元並且多數條解碼信號線可在多數條選擇線之中被置 放在另一端的第二冗餘選擇線方向被移位一位元。因此， 當由於在多數條選擇線之中互相短路，等等，兩組或者多 於兩組錯誤選擇線發生時|移位操作被執行於一組冗餘選 擇線方向以及另一方向。以此方式I兩位元移位冗餘操作 以低電力消耗和高速存取被執行，並且錯誤選擇線可有效 地被除去。 第二I當錯誤發生於多數條選擇線之中一組選擇線時， 依據本發明一般實施例的半導體記憶體元件控制切換元件 之切換操作而使得多數條解碼信號線可在多數條選擇線之 146 本纸張尺度洎用中國國家標準（CNS)A4規格（210 X 297公釐） I --------裂 i I ! ! I 訂·--------線 (請先閱讀背面之注意事項再填寫本頁) A7 436806 C: 經濟部智慧財產局員工消費合作社印製 ____B7__五、發明說明（丨ψψ) 中被置放在任一端之冗餘選擇線方向被移位一位元。因此， 當一組錯誤選擇線發生時，移位操作以習見的移位冗餘系 統中相同方式被執行於兩組冗餘選擇線中任一組方向•以 此方式•一位元移位冗餘操作被執行並且錯誤選擇線可被 除去。 第三，依據本發明一般實施例的半導髋記憶體元件中， 代表熔絲是否被切斷之直流電廬位準從移位冗餘熔絲電路 單元被輸出。因此，高速信號處理操作並非必須 > 半導體 晶片上面電路佈局可相對地簡化•並且半導體晶片之佔據 面稹可被減低。 第四，依據本發明一般實施例的半導體記憶體元件中， 移位冗餘控制電路單元可利用NAND閘或者NOR閘被構 成，用以當接收熔絲電路和反相器输出結果時输出用以執 行移位冗餘之移位控制信號=因此，移位冗餘控制電路可 利用一種簡單電路構造而構成。 第五，依據本發明一般寅施例的半導體記憶體元件中， 連接到多數條選擇線之各切換元件包含一組三向切換元 件1其能夠選擇用以執行至左方移位冗餘之模式|用以執 行至右方移位冗餘之模式以及不執行移位冗餘之模式。因 此，切換元件可利用簡單電路構造被構成。 第六，依據本發明一般實施例的半導體記憶體元件包 含強迫性冗餘熔絲電路，其導致對應至一組預定選擇線的 熔絲看起來明顯地被切斷。因此，可能在切斷冗餘選擇線 之前確認是否任何錯誤存在於冗餘選擇線中，並且冗餘選 147 本紙張尺度適用中國囤家標準（CNS)A4規格（210x297公釐） --------------裝--- {靖先閱讀背面之注意事項再填寫本頁) -線_ 4 3 68 0 6 A7 __ B7 五、發明說明（丨〆） 擇線上面相鄰選擇線之影響可簡單地被測試。 第七，依據本發明一般實施例的半導體記憶體元件， 在多數個記憶胞塊之内，利用評估冗餘判斷之熔絲電路的 輸出位準判斷是否移位冗餘處理被執行並且判斷是否熔絲 之部份被切斷。因此，即使在封裝製造，等等，之後，其 中移位冗餘處理被執行之記憶胞塊可利用裝設半導體記憶 體元件於晶片上面而容易地被檢測。 第八，依據本發明一般實施例的半導體記億體元件中， 資料寫入或者讀取操作是利用當移位冗餘處理被執行時， 選擇各區塊中記憶胞使得多數個記憶胞塊順序並不改變而 寅施。 第九，依據本發明~般實施例的半導體記憶體元件中， 多數條選擇線和多數個熔絲以相同間隙被佈局於半導體晶 片中《因此，被執行移位冗餘處理之選擇線可容易地被確 認》 第十，當錯誤發生於依據本發明一般實施例的半導體 記憶體元件中多数條選擇線之中兩組選擇線時 > 對應至這 兩組錯誤選擇線之熔絲位址被指定並且熔絲解碼信號利用 比選擇線總共數目較小數目熔絲之組合而產生。因此，裝 設於半専體晶片上面之熔絲數目可被減少，並且半導體晶 片上面之熔絲佔據面積可被節省。 第十一，當錯誤發生於多數條選擇線之一組時I依據 本發明一般實施例的半導體記憶體元件指定對應至這一組 錯誤選擇線之熔絲位址並且比選擇線總共數目較小數目熔 148 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) --------------裝--- (請先閱讀背面之注意事項再填k本頁) I . -線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 4 3 68 0 6 B7_ 五、發明說明（\咖） 絲之組合而產生熔絲解碼信號•因此’半導體記憶體元件 可使用比先前技術元件較小數目之熔絲而執行一位元移位 冗餘操作並且可除去錯誤選擇線· 第十二，依據本發明一般實施例的半導體記憶體元件 允許在半導體晶片之內兩組相鄰記憶胞陣列共用正常選擇 熔絲電路以及強迫性冗餘熔絲電路，並且獨立地配置冗餘 選擇熔絲電路以分別地對應至記憶胞陣列•以此方式，半 導體記憶體元件可對於兩組相鄰記憶胞陣列之總共數目選 擇線執行兩位元或者一位元移位冗餘操作，並且可因此增 加冗餘選擇熔絲之冗餘自由度" 第十三，依據本發明一般實施例的半導體記憶體元件 允許半導體晶片中兩組相鄰記憶咆陣列共用正常選擇熔絲 電路以及強迫性冗餘熔絲電路，並且獨立地配置冗餘選擇 熔絲電路以分別地對應至記憶胞陣列=因此•半導體記憶 體元件可對於兩組相鄰記憶胞之任一組的選擇線執行兩位 元或者一位元移位冗餘操作，同時也可對於兩組記憶胞陣 列之選擇線執行兩位元或者一位元移位冗餘操作，並且與 其中對於各記憶胞陣列執行移位冗餘操作之系統比較可增 加冗餘自由度。 第十四，當移位冗餘操作針對配置於多數個列塊之行 選擇線被執行時，依據本發明一般實施例的半導體記憶體 元件採用列塊位址邏輯於行選擇線位址作爲移位冗餘操作 目的。以此方式，各行選擇線接收對應至其本身列塊之列 塊位址邏輯，並且可利用於列塊單元中執行移位冗餘操作 149 本紙張尺度適用中國國家標準（CNS)A4規格（2]〇x 297公f ) ----I » - ------------I-- <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 3 t- 8 Π A7 _____B7 五、發明說明（ΐψ]) 而相對地增加冗餘自由度》 第十五，依據本發明一般實施例的半導體記億體元件 以兩級串接配置具有至少兩位元之移位冗餘功能之切換單 t 元，並且導致各切換單元執行在被置放於一端之冗餘選擇 線方向或者在另一端之冗餘選擇線方向，或者在兩組冗餘 選擇線方向移動解碼信號線之切換操作。以此方式，當由 於族群缺陷，等等，三組或者多於三組錯誤選擇線發生於 半導體晶片上面時，這些錯誤選擇線可利用執行三位元或 者多於三位元之移位冗餘操作而被除去。因此•晶片產童 可被改進。 第十六，依據本發明一般實施例的半導體記憶體元件 導致以兩級配置之至少一組切換單元在一組冗餘選擇線方 向或者在另一組冗餘選擇線方向或者在兩組冗餘選擇線方 向執行切換操作。因此，即使當一組或者兩組錯誤選擇線 發生於半導體晶片上面時，這些錯誤選擇線可被除去。 50 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 五、發明說明（作s) A7 4 3 68 0 6 B7 Γ 經濟部智慧財產局員工消費合作社印製 元件標號對照表 1……移位冗餘控制電路 la……移位冗餘電路 2、2a-l、2a-2……切換單元 3……移位冗餘控制電路單元 3-1、3-3 ……NAND 閘 3a-l ' 3a-2……移位冗餘控制電路單元 3-2，3-4......反相器 4……移位冗餘熔絲電路單元 4a……冗餘熔絲電路單元 5......解碼器電路 6- 0，6-1……記憶胞陣列 7- 0 ' 7-1……行解碼器 7- 2……主要字組解碼器 8- 0……強迫性冗餘熔絲電路 r0至r63……列選擇線 rj〇 ' rjl……冗餘選擇線 Sj-0 ' 8j-l……冗餘選擇熔絲電路 clO至C163……選擇線 6r-0、6r-3……記憶列塊 2-1 ' 2-2……切換單元 10a ' 11a' 12a......電晶體 13a至15a......電晶體 151 本紙張尺度適用ΐ國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 4 3 68 0 6 A7 _B7__ 五、發明說明 10、12、14，16......反相器 13 > 15、17 _·_‘傳送閘 16a、16b ' 17a……電晶體 / 18……電晶體 19……輸出驅動器 19a、22a……電晶體 20a、2〗a……電晶體 21a-l ' 21a-2 ......NOR 閑 20a-l ' 24a-l ' 26a-l......反相器 22a-2 ' 24a-2 ' 26a-2......反相器 23a-丨、25a-l、27a-l ……傳送閘 23a-2 ' 25a-2 ' 27a-2......傅送閘 23a ' 24a 、25a、26a 、27a、28a......電晶體 28a-2......電晶體 29a-2......反相器 30、32 ......NAND 閘 30a-l-jll0……移位控制電路 30a-l-jrr0……移位控制電路 30-2-jlI0……移位控制電路 30a-2-jlr0……移位控制電路 3〇a-2-jlll……移位控制電路 30a-2-jrr0……移位控制電路 30a-l-10至30a-l-163……移位控制電路 30a-2-10至30a-2-163......移位控制電路 152 本紙張尺度適用中國國家標準（CNS〉A4規格（2]〇χ297公釐） -------------裝！ ----訂·!------線 (請先閱讀背面之注意事項再填穸本頁) A7 436306 %· 4' 經濟部智慧財產局員工消費合作社印製 __B7_ 五、發明說明（Yf) 30a-l-r0至30a-l-r63……移位控制電路 30a-2-10至30a-2-163……移位控制電路 30a-2-r0至30a-2-r63......移位控制電路 30a-l……移位控制電路 31 1 33......反相器 32a-2、34a-2……反相器 31a-l ' 31a-2 ' 32a-l ......NAND 蘭 33a-l、33a-2、34a-l ......NAND 閘 3 1 a- 3 9 a......電晶體 40a、40r，40f......熔絲 41、42、44......電晶體 41a ' 42a ' 44a......電晶體 43a、45a......反相器 41b、42b、43b......電晶體 44b ' 4 5b......反相器 4 1 af、42af、43af、44af、45af......電晶體 4 1 ar、42 ar、4 3 ar、44ar、4 5 ar......電晶體 41f ' 42f、43f、44f、45f ……電晶體 4 1 r ' 42r ' 43r ' 44r、45r......電晶體 43、45、46r、46ar、46af' 47af......反相器 46f、47f……反相器 5 〇、5 1 ' 5 2、5 3……反相器 41a-45a……電晶體 51r-58r……電晶體 -----------! --------訂 * -------- (請先閱讀背面之注意事項再填寫本頁) 153 本纸張尺度適用中國國家標準（CN:S)A4規格（2】〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 /i λ r r ? at _B7_ 五、發明說明（M ) 51f-56f……電晶體 52-1至52-64……解碼器電路 60a至63a……正常選擇熔絲電路 6〇aj……冗餘選擇熔絲電路 6〇aj-10……冗餘選擇熔絲電路 6〇aj-rO……冗餘選擇熔絲髦路 60rl、60r2……冗餘選擇熔絲電路 60apj……強迫性冗餘熔絲電路 60aj-10……冗餘選擇熔絲電路 60aj-ll……冗餘選擇熔絲電路 60aj-r0……冗餘選擇熔絲電路 60aj-rl……冗餘選擇熔絲電路 60-1至60-64......熔絲電路 62-1至62-64......熔絲電路 70rl - 70r2……冗餘選擇移位控制電路 70-1至70-64......移位控制電路 54、 56、58、60、68 ' 70、72、74......電晶體 55、 57、59、61、69、71、73' 75......電晶體 62 、63……電晶體 62rl ' 62r2……冗餘選擇熔絲電路 64至67……反相器 70a-78a......電晶體 72rl - 72r2……冗餘選擇移位控制電路 72-1至72-64......移位控制電路 154 本紙張尺度適用中國®家標準（CNS)A4規格（210 X 297公釐） -----I -----I -霞--------訂-------i (請先閱讀背面之注意事項再先文本頁) 經濟部智慧財產局員Η消費合作社印製 a? 4 3 6 8 0 6 _B7_._ 五、發明說明（(穴） 8 0 & - 8 S a......電晶體 82-1至82-64……選擇線驅動電路 82Π ' 82Γ2……冗餘選擇線驅動電路 90a-9 1 a......電晶體 80rl、80r2……冗餘選擇線驅動踅路 80-1至80-64……選擇線驅動電路 100、101、102、1 03 ……電晶體 104……反相器 200 ' 210 ' 220……多晶矽樣型 23 0 ' 240……電晶體 245……穿孔 250、260、270……多晶矽樣型 280 ' 290……電晶體 295……穿孔 300 ' 3 10……金屬接線樣型 3 50 * 360……金屬接線樣型 400……熔絲 4 0 Or......熔絲 401r-405r......電晶體 400f……熔絲 401f-405f......電晶體 4 0 6 r ' 4 0 7 r......反相器 406f ' 407f......反相器 450……熔絲 155 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） --------I-----------—訂·--I I---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（丨分） 500- 1至500-14......熔絲電路 510-1至5 10-12……熔絲信號產生電路 520-〗至520-24……熔絲預解碼器電路 530-1至530-tn……熔絲解碼器電路 540- 1至540-m……移位控制電路 512……反相器 511 ' 513 ......NOR 聞 53 1、532 ' 533 ......NOR 閘 521 ......NAND 閘 600......記憶胞 603r……熔絲 604r ' 605r ' 606r、607r' 608r......電晶體 6〇9r……反相器 603 f......熔絲 604f' 605f' 606f' 607f' 608f......電晶體 609f……反相器 603……熔絲 604 ' 605 ' 606 ......電晶體 607、612、613……反相器 601-3至601-7、601-9至601-13......正常選擇熔絲電路 601-2 ' 601-8……強迫性冗餘熔絲電路 601- 1 ' 601-14……冗餘選擇熔絲電路 602- 1……冗餘選擇熔絲電路 602-14……冗餘選擇熔絲電路 156 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） n HI n n n I— n V n n n K ^口' I 1^1 n n ^1. I (請先閱讀背面之注意事項再填^本頁) 經濟部智慧財產局員工消費合作社印製 a? 4 3 6 8 0 6 B7_ 五、發明說明（\4) 610-1……冗餘選擇熔絲信號放大電路 610-2至610-7……熔絲信號產生電路 610-8至610-13……熔絲信號產生電路 r 610- 14……冗餘選擇瑢絲信號放大電路 611- 1……冗餘選擇熔絲信號放大電路 611-14……熔絲信號放大電路 620- 1至620-24……熔絲預解碼器電路 621·1至621-24……熔絲預解碼器電路 622 ' 623 ' 642 ' 644 ......NOR 聞 63 1-1至63 1-m......熔絲解碼器電路 632、63 3 ' 634 ......NAND Μ 640- 1 ' 640-m + 2……冗餘選擇移位控制電路 641- 2至64 1-m+1 ”+…移位控制電路 643、645……反相器 700……行解碼器 70U2 ' 701-8…"·強迫性冗餘熔絲電路 701-1、701-14……冗餘選擇熔絲電路 70 1-3至70 1-7，701-9至70卜1 3......熔絲電路 702……熔絲 703、704、705 ......電晶體 702r ' 702f......熔絲 703r、704r ' 705r、706r、707r......電晶體 703f ' 704f ' 705f' 706f、707f……電晶體 7 06 ' 707、711、7 12 ……反相器 157 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 χ 297公发) -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 3 G P n c a? _ B7_ 五、發明說明 708r、708f、709f、762、764......反相器 709r ' 731、732 ' 761，763...... NAND 蘭 710-1……冗餘選擇熔絲信號放大電路 t 710-2至710-13……熔絲信號產生電路 720- 1至72 0- 12……熔絲預解碼器電路 720……延遲電路 73 0- 1至730-4……熔絲預解碼器電路 73 0- 13至730-24……熔絲預解碼器電路 740……冗餘決定電路 75 0-1至750-m......熔絲解碼器電路 75 1 ' 752、753 ...... NOR 閘 760-2至760-m+l......移位控制電路 760-1 ' 760-m + 2……冗餘選擇移位控制電路 770- 1至770-4……冗餘列塊選擇電路 771......熔絲 772、773、774......電晶體 775、776……反相器 780-1 ' 780-14 ......列位址邏輯電路 781 ' 782 ' 794......反相器 783、 785、787、7 89 ...... NOR 閘 792……冗餘列塊資料鎖定電路 784、 786、7 88、790、791 ……NAND 閘 793 ' 795 ' 796、797......NAND 聞 800……列解碼器 158 本紙張尺度適用中國國家標準(CNS)A4規格（2】〇x297公t ) -------------裝.--I----訂---------線 (請先閱讀背面之注意事項再填κ本頁) A7 436806 Γ 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明U» 810-0、810-2 至 810-61、810-63......熔絲電路 810-1 ' 810-62......強迫性冗餘熔絲電路 810-r0、810-rl……冗餘選擇熔絲電路 t 811 ' 85 1……熔絲 812、813，814、852、853、854......電晶體 81 lr、81 If……熔絲 812r ' 813r ' 814r ' 815r ' S16r......電晶體 812f、813f、814f、815f，8l6f ……電晶體 815 ' 8 16、8l7r、817f、818f、819r......反相器 83 2 ' 83 4 ' 8 5 5、856 ' 861 ' 8 62、874……反相器 864、866 · 866、870 ……NAND 閲 871、873 ' 875 ' 876 ' 877 ......NAND 閘 8 1 8r ' 83 1、83 3 ......NAND 聞 820……延遲電路 83 0-0至830-63……移位控制電路 83 0-r0 ' 83 0-rl......移位控制電路 840……冗餘決定電路 850-〗至850-4……冗餘列方塊選擇電路 850-64至850-67……冗餘列方塊選擇電路 860- 1、860-64……列位址邏輯電路 863 ' 865 ' 867、869 ......NOR 閘 159 本紙張尺度適用中國國家標準（Cr\'S)A4規格（210 X 297公釐) ---------I-----------訂·-------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 8 8 8 8 A BCD 436806 六、申請專利範圍 1锖先聞讀背面之注意事項存填寫本頁〕 1. —種半導體記憶體元件，包含多數條選擇線供甩 以依據供應自外部的位址信號（Add)從多數個記憶胞之中 選擇一組特定記憶胞而寫入或者讀取資料，其包含： 被置放在該等多數條選擇線中一端之至少一組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線：以及 用以可改變地連接將該位址信號解碼成爲多數條該等 選擇線以及該等冗餘選擇線之多數條解碼信號線之一組切 換電路； 其中，當任何錯誤發生於該等多數條選擇線中時I用 以在該等第一冗餘選擇線方向移動至少一組該等解碼信號 線之一種第一切換操作被執行，或者在該等第二冗餘選擇 線方向移動至少一組該等解碼信號線之一種第二切換操作 被執行，或者該第一和該第二切換操作均被執行。 2. —種半導體記憶體元件，包含多數條選擇線供用' 以依據供應自外部的位址信號（Add)從多數個記憶胞之中 選擇一組特定記憶胞而寫入或者讀取資料，其包含： 被置放在該等多數條選擇線中一端之至少一組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線， 經濟部智慧財產局員工消費合作社印製 包含多數個切換元件之一組切換單元（2)，用以可改 變地連接將該位址信號解碼成爲多數條該等選擇線以及該 等冗餘選擇線之多數條解碼信號線： —組移位冗餘熔絲電路單元（4)，其具有被配置以對 160 本紙張尺度通用中國國家樓準（CNS ) A4说格（210X297公釐） A8 cs 4 3 6 8 0 6 D8 六、申請專利範圍 應至該等多數條選擇線以及該等冗餘選擇線之多數個熔 絲，並且當該等多數條選擇線中錯誤發生時切斷對應至錯 誤選擇線之該熔絲，以及對應至該等冗餘選擇線而洪冗餘 選擇之熔絲：以及 一組移位冗餘控制電路單元（3)，用以控制該等多數 個切換元件而使得依據從該移位冗餘熔絲電路單元之輸出 結果而執行一種第一切換操作以便在該等第一冗餘選擇線 方向移動至少一組該等解碼信號線，或者執行一種第二切 ) 換操作以便在該等第二冗餘選擇線方向移動至少一組該等 解碼信號線，或者執行該第一和第二切換操作兩者》 3. —種半導體記憶體元件，包含多數條選擇線供用 以依據供應自外部的位址信號從多數個記億胞之中選擇一 組特定記憶胞而寫入或者讀取資料，其包含： 被置放在該等多數條選擇線中一端之至少一組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線； , 包含多數個切換元件之一組切換單元，用以可改變地 連接將該位址信號解碼成爲多數條該等選擇線以及該等冗 J 餘選擇線之多數條解碼信號線： 一組熔絲解碼器電路，當該等多數條選擇線中錯誤發 生時，用以指定對應至其中錯誤發生之一組錯誤選擇線的 該熔絲位址，並且產生一組熔絲解碼信號；以及 一組移位冗餘控制電路單元，用以控制該等多數個切 換元件而使得依據從該熔絲解碼電路之熔絲解碼信號而執 161 本紙張尺度適用中國國家梂準（CNS ) 格（210 X 2〇7公釐） 裝-- {請先閲讀背面之注意事項再填寫本頁) 訂 ,經濟部r慧財產局員工消资合作社印製 經濟部智葸財產局員工消費合作社印製 C8 m 六、申請專利範園 行一種第一切換操作以便在該等第—冗餘選擇線方向移動 至少一組該等解碼信號線’或者執行一種第二切換操作以 便在該等第二冗餘選擇線方向移動至少一組該等解碼信號 線，或者執行該第一和第一切換操作兩者β ..4 一種半導體記憶體元件，包含多數條選擇線供用 以依據供應自外部的位址信遗從提供至各該等多數個胃己憶 胞陣列之多數個記憶胞之中選擇一組特定記憶炮而寫入或 者讀取資料，對於各該等多數個記憶胞陣列’包含有： 被置放在該等多數條選擇線中一端之至少—組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線： 包含多數個切換元件之一組切換單元’用以可改變地 連接將該位址信號解碼成爲多數條該等選擇線以及該等冗 餘選擇線之多數條解碼信號線； —組熔絲解碼器電路，用以指定對應至其中錯誤發生 之一組錯誤選擇線的該熔絲位址，並且依據比該等多數條 選擇線之總共數目較小數目之該等多數個熔絲之組合而產 生一組熔絲解碼信號；以及 一組移位冗餘控制電路單元，用以控制該等多數個切 換元件而使得依據從該熔絲解碼電路之熔絲解碼信號而執 行一種第一切換操作以便在該等第一冗餘選擇線方向移動 至少一組該等解碼信號線，或者執行一種第二切換操作以 便在該等第二冗餘選擇線方向移動至少一組該等解碼信號 線，或者執行該第一和第二切換操作兩者； 162 本紙張尺渡逋用中國國家揉準（CNS ) Α4規格（210Χ297公釐） I— I 3— n 裝 . I I I I 訂—— 線 (請先Μ讀背面之注意事項再填寫本頁) 申請專利範圍 A8 BS C8 D8 4-3 b 逆濟部IPS財產局員工消費合作社印製 I 其中： 具有多數個該等熔絲之該移位冗餘熔絲電路單元被彼 此相鄰之該等記憶胞陣列分享》 .5 . —種半導體記憶體元件ί包含多數條行選擇線供用 以依據供應自外部的位址信號從構成各該等多數個記憶胞 塊的多數個記憶胞之中選擇一組特定記憶胞而寫入或者讀 取資料，其中各該等記憶胞塊被分割成爲多數個列塊並且 各該等記憶胞塊包含： 被置放在該等多數條選擇線中一端之至少一組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線， 包含多數個切換元件之一組切換單元，用以可改變地 連接將該位址信號解碼成爲多數條該等行選擇線以及該等 冗餘選擇線之多數條解碼信號線； 一組冗餘熔絲電路單元，其包含比該等多數條行選擇 線之總共數目較小數目之多數個熔絲以及被配置以分別地 對應至該等冗餘選擇線之多數個冗餘選擇熔絲； ' 一組熔絲解碼器電路，當該等多數條行選擇線中錯誤 發生時，用以指定對應至其中錯誤發生之一組錯誤選擇線 的熔絲位址，並且依據該等多數個熔絲之組合而產生一組 熔絲解碼信號：以及 一組移位冗餘控制電路單元，用以控制該等多數個切 換元件而使得依據從該熔絲解碼電路之熔絲解碼信號而執 行一種第一切換操作以便在該等第一冗餘選擇線方向移動 163 本紙張尺度適用中固國家梯準（CNS ) A4規格（2丨0X297公釐） ---------^------訂------0 (請先閲讀背面之注$項再填寫本頁) ο 8 6 3 4 ABCD 六、申請專利範圍 ---------華i f ·'· (诗先閱讀背面之注意事項再填寫本頁) 至少一組該等解碼信號線，或者執行一種第二切換操作以 便在該等第二冗餘選擇線方向移動至少一組該等解碼信號 線，或者執行該第一和第二切換操作兩者：並且 其中： 對於各該等多數個列塊，依據該等多數個列塊之選緝 位址，該第一切換操作、或者該第二切換操作、或者該第 一和該第二切換操作兩者，被執行，或者該第一和該第二 切換操作兩者均不被執行β 6 .—種半導體記憶體元件，包含多數條行選擇線供用 以依據供應自外部的位址信號從構成各該等多數個記憶胞 塊的多數個記憶胞之中選擇一組特定記憶胞而寫入或者讀 取資料，其中各該等多數個記憶胞塊被分割成爲多數個列 塊並且各該等多數個記憶胞塊包含： 被置放在該等多數條選擇線中一端之至少一組第一冗 餘選擇線以及被置放在另一端之至少一組第二冗餘選擇 線；， 包含多數個切換元件之一組切換單元，用以可改變地 連接將該位址信號解碼成爲多數條該等行選擇線以及多數 條該等冗餘選擇線之多數條解碼信號線' 經濟部智慧財產局員工消費合作社印製 一組移位冗餘熔絲電路單元，其具有被配置以分別地 對應至該等多數條行選擇線以及該等冗餘選擇線之多數個 熔絲，並且當該等多數條行選擇線中錯誤發生時切斷對應 至錯誤選擇線之熔絲，以及對應至該冗餘選擇線之一組冗 餘選擇熔絲；以及 164 本纸張尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） A8 B8 C8 D8 436806 ^、申請專利範圍 (請先閲請背面之注意事項再填寫本頁) 一組移位冗餘控制電路單元，用以控制該等多數個切 換元件而使得依搛從該移位冗餘熔絲電路單元之输出結果 而執行一種第一切換操作以便在該等第一冗餘選擇線方向 移動至少一組該等解碼信號，或者執行一種第二切換操作 以便在該等第二冗餘選擇線方向移動至少一組該等解碼信 號線，或者執行該第一和該第二切換操作兩者；並且 其中： 依據該等多數個列塊之鑷輯位址*該第一切換操作或 者該第二切換操作或者該第一和該第二切換操作兩者被執 行，或者該第一和該第二切換操作兩者不被執行。 7.—種用以執行移位冗餘操作之方法，其包含的步 驟有： 配置多數條選擇線供用以依據供應自外部的位址信號 從多數個記憶胞之中選擇-組特定記憶胞而寫入或者讀取 資料，使用被置放在該等多數條選擇線中一端之該選擇線 作爲至少一組第一冗餘選擇線並且使用被置放在另一端之 該選擇線作爲至少一組第二冗餘選擇線： 可改變地連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線：並且 當錯誤發生於該等多數條選擇線中時，執行在該等第 一冗餘選擇線方向移動至少~組該等解碼信號線之一組第 一切換操作或者在該等第二冗餘選擇線方向移動至少一組 該等解碼信號線之一組第二切換操作或者該第一和該第二 切換操作均被執行。 165 本紙張尺度適用中國國家揉準（CNS ) Α4此格（210X297公釐）
    夂、申請專利範圍 8. 一種用以執行移位冗餘操作之方法，其包含的步 (請先閲讀背面之注意事項再填寫本育) 驟有： 配置多數條選擇線供用以依據供應自外部的位址信號 從多數個記億胞之中選擇一組特定記憶胞而寫入或者讀取 資料*使用被置放在該等多數條選擇線中一端之該選擇線 作爲至少一組第一冗_選擇線並且使用被置放在另一端之 該選擇線作爲至少一組第二冗餘選擇線； 可改變地連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線： 當錯誤發生於該等多數條選擇線中時|在具有多數個 熔絲之一組移位冗餘熔絲電路單元中，切斷對應至其中錯 誤發生之一組錯誤選擇線的熔絲，以及對應至該冗餘選擇 線之冗餘選擇熔絲；並且 依據從該移位冗餘熔絲電路單元之輸出結果，執行在 該等第一冗餘選擇線方向移動至少一組該等解碼信號線之 一組第一切換操作或者在該等第二冗餘選擇線方向移動至 少一組該等解碼信號線之一組第二切換操作或者該第一和 該第二切換操作均被執行· 經濟部智慧財產局員工消費合作社印製 9. —種用以執行移位冗餘操作之方法’其包含的步 驟有： 配置多數條選擇線供用以依據供應自外部的位址信號 從多數個記憶胞之中選擇—組特定記憶胞啤寫入或者讀取 資料，使用被置放在該等多數條選擇線中一端之該選擇線 作爲至少一組第_冗餘選擇線並且使用被置放在另一端之 _ 166 本紙張又度適用中國國家梯準（CNS ) Α4说格（210X297公釐） A8 Bd 4368 0 D8 六、申請專利範圍 該選擇線作爲至少一組第二冗餘選擇線； 可改變地連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線； 指定對應至其中錯誤發生之錯誤選擇線之一組熔絲位 址並且當錯誤發生於該等多數條選擇線中時產生一組熔絲 解碼信號；並且 依據熔絲解碼信號|執行在該等第一冗餘選擇線方向 ; 移動至少一組該等解碼信號線之一組第一切換操作或者在 該等第二冗餘選擇線方向移動至少一組該等解碼信號線之 —組第二切換操作或者該第一和該第二切換操作均被執 行= Λ 0. —種用以執行移位冗餘操作之方法，其包含的步 驟有： 配置多數條選擇線供用以依搛供應自外部的位址信號 從提供至各該等多數個記憶胞陣列之多數個記億胞之中選 擇一組特定記億胞而寫入或者讀取資料，使用被置放在該 等多數條選擇線中一端之一組選擇線作爲至少一組第一冗 餘選擇線並且使用被置放在另一端之一組選擇線作爲至少 —組第二冗餘選擇線： 可改變地連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線； _ 導致該等記憶胞陣列彼此相鄰以共用具有多數個熔絲 之一組移位冗餘電路單元； 指定對應至其中錯誤發生之錯誤選擇線之一組溶絲位 ____167 本紙張尺度適用中國國家榇準（CNS ) Α4規格（210X297公釐） 6 (請先Μ讀背面之注意事項再填寫本I) -裝_ 、1Τ 線 8 888 ABCD 436806 六、申請專利範圍 址並且當錯誤發生於該等多數條選擇線中時產生一組熔絲 解碼信號：並且 依據來自該熔絲解碼器電路之熔絲解碼信號|執行在 該等第一冗餘選擇線方向移動至少一組該等解碼信號線之 —組第一切換操作或者在該等第二冗餘選擇線方向移動至 少一組該等解碼信號線之一組第二切換操作或者該第一和 該第二切換操作均被執行· 11. 一種用以執行移位冗餘操作之方法，其包含的步 驟有： 配置多數條行選擇線供用以依據供應自外部的位址信 號從構成各該等多數個記憶胞塊之多數個記憶胞之中選擇 一組特定記憶胞而寫入或者讚取資料，各該等記憶胞塊被 分割成爲多數個列塊，使用被置放在該等多數條行選擇線 中一端之一組行選擇線作爲至少一組第一冗餘選擇線並且 使用被置放在另一端之一組行選擇線作爲至少一組第二冗 餘選擇線： 可改變地連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線： 指定對應至其中錯誤發生之錯誤選擇線之一組熔絲位 址，並且當任何錯誤發生於該等多數條行選揮線中時依據 具有該等多數個熔絲之一組移位冗餘熔絲電路單元中多數 個熔絲之組合而產生一組熔絲解碼信號；以及 依據該等多數個列塊之邏輯位址，各該等多數個列塊 無關地，執行在該等第一冗餘選擇線方向移動至少—組該 168 本纸張尺度逋用中酉面家搮準（CNS ) Λ4规格（210X297公釐） ----------裝--------1T------0, I (請先M讀背面之注意事項再填寫本貫) 經濟部智慧財產马員工消費合作社印製 ABCD Λ36806 六、申請專利範圍 等解碼信號線之一組第一切換操作或者在該等第二冗餘選 擇線方向移動至少一組該等解碼信號線之一組第二切換操 作或者該第一和該第二切換操作均被執行。 12.—種用以執行移位冗餘操作之方法，其包含的步 驟有： 配置多數條行選擇線供用以依據供應自外部的位址信 號從構成各該等多數個記億胞塊之多數個記憶胞之中選擇 一組特定記憶胞而寫入或者讀取資料，各該等記憶胞塊被 分割成爲多數個列塊，使用被置放在該等多數條行選擇線 中一端之一組行選擇線作爲至少一組第一冗餘選擇線並且 使用被置放在另一端之一組行選擇線作爲至少一組第二冗 餘選擇線； 可改變她連接將該位址信號解碼之多數條解碼信號線 至該等多數條選擇線以及至該等冗餘選擇線； 當任何錯誤發生於該等多數條行選擇線中時，切斷對 應至其中錯誤發生之一組錯誤選擇線之一組熔絲以及具有 該等多數個熔絲之一組移位冗餘熔絲電路單元中對應至該 _ 冗餘選擇線之一組冗餘選擇熔絲：並且 ^ 依據該等多數個列塊之邏輯位址，各該等多數個列塊 無關地，執行在該等第一冗餘選擇線方向移動至少一組該 等解碼信號線之一組第一切換操作或者在該等第二冗餘選 擇線方向移動至少一组該等解碼信號線之一組第二切換操 作或者該第一和該第二.切換操作均被執行。 1 3 .—種半導體記憶體元件，包含多數條選擇線供用 169 本紙法尺'度埴用中國國家梯準（CNS ) Α4见格（2丨〇X29?公釐） I^i SI i ( 11» I— H ϋ ^ (請先閲讀背面之注意事項再填寫本1 ) 絶濟慧財產局員工消費合作社印製 經濟部智慧財產局員工消费合作社印製 λ : Α8 Β8 C8 D8々、申請專利範園 以依據供應自外部的位址信號（Add)從多數個記憶胞之中 選擇一組特定記憶胞而寫入或者讀取資料，其包含： 被置放在該等多數條選擇線中一端之至少兩組第一冗 餘選擇線以及被置放在另一端之至少兩組第二冗餘選擇 線；以及 以至少兩級配置之一組第一切換單元（2a-l)以及一組第 二切換單元（2a-2)，用以可改變地連接將該位址信號解碼 之多數條解碼信號至該等多數條選擇線以及至該等冗餘選 擇線； 其中： 當任何錯誤發生於該等多數條選擇線中時，該第一切 換單元（2a-l)執行在該等第一冗餘選擇線方向移動至少一 組該等解碼信號線之一種第一切換操作或者在該等第二冗 餘選擇線方向移動至少一組該等解碼信號線之一種第二切 換操作或者該第一和該第二切換操作兩者；並且 該第二切換單元（2a-2)在該第一冗餘選擇線方向之該 第一切換操作之後執行用以進一步地移動至少一組該等解 碼信號之一種第三切換操作或者在該第二冗餘選擇線方向 之該第二切換操作之後用以進一步地移動至少一組該等解 碼信號線之一種第四切換操作或者該第三以及該第四切換 操作兩者或該第三以及該第四切換操作均無- ---------<Ν------訂.------^ (請先闖讀背面之注意事項再填寫本頁) 170 本紙浪尺度ΐϊ用中率（CNS ) A4规格（210X297公;ί~)
TW088112468A 1998-07-23 1999-07-22 Semiconductor memory device and method for executing shift redundancy operation TW436806B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20844098 1998-07-23
JP31816498A JP3874556B2 (ja) 1998-07-23 1998-11-09 半導体記憶装置およびシフト冗長方法
JP17130399A JP4603111B2 (ja) 1999-06-17 1999-06-17 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW436806B true TW436806B (en) 2001-05-28

Family

ID=27323471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088112468A TW436806B (en) 1998-07-23 1999-07-22 Semiconductor memory device and method for executing shift redundancy operation

Country Status (4)

Country Link
US (1) US7281155B1 (zh)
KR (1) KR100578316B1 (zh)
DE (1) DE19933894A1 (zh)
TW (1) TW436806B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10026654A1 (de) * 2000-05-29 2001-12-13 Infineon Technologies Ag Digitale Speicherschaltung
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's
DE10130978C2 (de) * 2001-06-27 2003-09-25 Infineon Technologies Ag RAM-Speicherschaltung mit redundanten Wortleitungen
JP5131348B2 (ja) * 2008-03-19 2013-01-30 富士通セミコンダクター株式会社 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
JP5206278B2 (ja) 2008-09-26 2013-06-12 富士通セミコンダクター株式会社 半導体メモリ
JPWO2012140810A1 (ja) 2011-04-13 2014-07-28 パナソニック株式会社 チップ接合部分の冗長救済構造を有する三次元集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538245A (en) * 1982-04-12 1985-08-27 Seeq Technology, Inc. Enabling circuit for redundant word lines in a semiconductor memory array
US5270975A (en) * 1990-03-29 1993-12-14 Texas Instruments Incorporated Memory device having a non-uniform redundancy decoder arrangement
JPH04144000A (ja) 1990-10-03 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置
US5260902A (en) 1991-05-30 1993-11-09 Integrated Device Technology, Inc. Efficient redundancy method for RAM circuit
JPH088344A (ja) 1994-06-22 1996-01-12 Fujitsu Ltd 冗長回路
JP3691113B2 (ja) 1995-06-07 2005-08-31 株式会社ルネサステクノロジ メモリ回路、メモリ回路のデータ制御回路、およびメモリ回路のアドレス指定回路
JP2868159B2 (ja) 1995-06-07 1999-03-10 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン スタティック・ワード線冗長メモリ・デバイス
US5764587A (en) 1995-06-07 1998-06-09 International Business Machines Corporation Static wordline redundancy memory device
JP3501893B2 (ja) 1996-02-23 2004-03-02 株式会社 沖マイクロデザイン 半導体記憶装置
CA2202692C (en) * 1997-04-14 2006-06-13 Mosaid Technologies Incorporated Column redundancy in semiconductor memories

Also Published As

Publication number Publication date
US7281155B1 (en) 2007-10-09
DE19933894A1 (de) 2000-01-27
KR20000011913A (ko) 2000-02-25
KR100578316B1 (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
US5576633A (en) Block specific spare circuit
JP3229260B2 (ja) 行冗長ブロック・アーキテクチャ
EP0110636B1 (en) Improvements in or relating to semiconductor memories
JP3597501B2 (ja) 半導体集積回路
JPH06223594A (ja) 冗長効率を向上させた半導体メモリ装置
US8693270B2 (en) Semiconductor apparatus
CN101430937B (zh) 半导体存储器
JPH07192491A (ja) 半導体メモリ装置のロー冗長方法及びそのための回路
EP1435098B1 (en) Mram bit line word line architecture
JPH10275497A (ja) 可変サイズ冗長置換構成を使用してメモリをフォールト・トレラントにする方法
TW436806B (en) Semiconductor memory device and method for executing shift redundancy operation
JP2006147145A (ja) 半導体メモリ装置の配置方法
JPH06203586A (ja) リードオンリメモリ装置の欠陥救済回路
JP3940730B2 (ja) 半導体記憶装置
JPH1196799A (ja) 可変ドメイン冗長置換構成を使用してメモリ装置をフォールト・トレラントにする方法
TW420805B (en) Semiconductor memory device and method for relieving defective memory cells
JP2003151293A (ja) 半導体メモリ
JP3688443B2 (ja) 半導体記憶装置
JP3874556B2 (ja) 半導体記憶装置およびシフト冗長方法
US20040095836A1 (en) Semiconductor memory device and layout method of the same
US6084815A (en) Semiconductor device
JPH04271099A (ja) スタティック型ｒａｍ
JP3980367B2 (ja) 半導体メモリ装置
TW449686B (en) Integrated circuit memories including fuses between a decoder and a memory array for disabling defective storage cells in the memory array
KR0172352B1 (ko) 반도체 메모리 장치의 컬럼 리던던시 제어회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees