TW434787B - Integrating the high-voltage device and low-voltage device by using trench isolation structure - Google Patents

Description

434787 五、發明說明（1) ' --- 5一1發明領域： 本發明係有關於一種電晶體元件製程之改& jfcf ^. 民。特^別雀十 對利用形成渠溝閘極（trench gate)來增加閉極通道長产 ’藉以改善"短通道效應"所造成的影響。 又 5-2發明背景： 當半導體元件愈來愈縮微，通道的長度亦將隨之縮短 ’因此電晶體操作速度將會加快。但是，金氧半導體（ )電晶體的通道長度並不能無限制的縮減，當其長度縮短 到某一定程度之後，各種因為通道長度變短所衍生的問題 便會發生，這個現象稱為、短通道效應〃 ^假使我們保持 MOS所有的參數設計不變，僅縮短M〇s的通道長度設計，在 MOS操作時於源極/汲極所產生的缺乏層，將與通道產生重 疊，另外，也會造成起始電流Vt的下降，以及閘極電壓v 無法對MOS電晶體的汲極電流Id做控制的問題，甚至#M〇ss 的通道長度愈縮短之後’一種稱為熱電子效應"的現象， 也會影響MOS電晶髏的操作。 ”紐通道效應”所引發的一些問題，將使傳統的M〇s元件 設計，無法滿足需求。因此，必須採用一些新的設計來加 以改良。如輕微的摻雜汲極（LDD)的使用等。但是，這還是 無法解決當積體電路因為積集度增加後所衍生的能量損耗

434787 五、發明說明（2) 及散熱問題。鑑於上述之理由，發展具有低能量耗損及高 積集度優點的MOS設計’已逐漸成為現在的ylsi積艎電路 的重心。因此’必須發展幾種新的隔離設計或底材材質， 來抑制短通道效應所衍生的問題，以提升積體電路的穩定 性。 "

傳統的MOS電晶體的基本結構除了具備電容器外， 還包含兩個位於MOS電容器兩旁，電性與;5夕底材相反的半 導體區，稱為源極/汲極《以第一圖為例，提供一半導體 底材10 ’在此底材上形成一源極/汲極12，而|(〇s電容器通 常稱為閘極1丨，此閘極11是由複晶矽1 6、閘極氧化層1 8、 底材矽質所構成的。接下來，在此閘極上覆蓋二 氧化石夕層’且將其送入乾敍刻機，以非等向性触刻 進行所謂的間隙壁蚀刻，以在閘極侧壁形成間隙壁 間隙壁除了可以用來幫助隔離閘極與其他兩個MOS 之外’最重要的’是要利用它與閘極所構成的結構，來進 行源極/汲極的重摻雜》 另外’在VLSI發展下，電晶體元件的應用上，逐漸著 向多晶片（mul ti-chip)整合功能的發展傳統的高壓元件， 其漂移區域（drift region)結構多為區域氧化法（LOCOS)， 而deep-submicron即長度在0.25/zm以下，大多採用渠溝氧 化層（trench oxide),在整合上有其差異性，故需加以改良 高壓元件，以達到整合之需求。

434737 五、發明說明（3) 5-3發明目的及概述： 鑒於上述之發明背景中，傳統的電晶體元件所產生的 諸多問題，在本發明的目的在於提供一種增加通道長度的 方法，達到減少”短通道效應"的需求。 本發明的另一目的在於省略形成閘極間隙壁的步驟， 以簡化其生產製程，更進一步可，以改善沈積複晶矽介電層 (IPD)後的平坦程度，以減少傳統製程所需用來加強電晶 體元件平坦化的步驟。 本發明的再一目的在於簡化傳統繁雜的生產製程，以 達到降低元件製造成本。 本發明係有關於一種改善渠溝閘極之短通道效應的製 造方法。首先，提供一具有導電型態的半導體底材，並定 義且姓刻此半導體底材，在此半導體底材内形成一渠溝， 緊接著形成閘極氧化層在渠溝的側壁表面和底部表面上， 然後首先局部填入複晶矽層於渠溝中，接著在無填入複晶 石夕的渠溝内再填入金屬矽化物層，此複晶矽和金屬矽化物 會將渠溝適當的填滿。接下來，形成源極/汲極在半導體 底材内’且此源極/汲極是位在渠溝閘極的兩側，接下來 覆蓋絕緣層在已填入複晶矽層和金屬矽化物層的此渠溝上

4347 87 五、發明說明（4) 方。最後，進行一輕摻雜沒極。 5-4圖式簡單說明： 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 第一圖是一傳統典型的金氧半導體電晶體的剖面結構 圖形。 第二A圖至第二E圖是說明本發明之最佳實施例，形成 電晶體元件過程的剖面圖。 主要部分之代表符號： 10 矽底材 12 源極/汲極 14 間隙壁 16 閘極 18 氧化層 100 矽底材 110 閘極氧化層 112 渠溝 114 複晶矽層

434787

116 金屬矽化物層 118 源極/汲極 120 絕緣層 122 輕微摻雜汲極 5-5發明詳細說明： 第二A圖至第二E囷是說明本發明的一較佳實施例中， 形成渠溝閘極之電晶體元件製程的剖面圖。 首先’ h供一石夕底材100，且在此珍底材上進行非等向 性蝕刻法來挖出一道渠溝11 2。接著，利用傳統的爐管（°

Furnace)形成閘極氧化層110在渠溝的侧壁以及底部表面， 此閘極氧化層的厚度大約在100埃至5〇〇埃，如第二a圖所示 〇 在第二B圖中顯示，首先，利用爐管高溫沈積一層均 覆性較佳的複晶石夕層11 4在渠溝11 2内，此複晶矽會與二氧 化石夕層有極佳的附著性，故可用來取代早期金屬氧化半導 體（MOS )中的金屬層，但是複晶矽層即使經過摻雜仍會衍 生出電阻還是太高的問題，因此在複晶矽層上在多沈積一 層金屬矽化物層11 6，此金屬矽化物通常採用鎢（W)、矽化 鎢（WSix)、鈦（Ti)、矽化鈦（TiSix)、鈷（Co) '矽化鈷

4347S? 五、發明說明（6) (CoS ix)等導體材料，這些導體材料大多是用來作為降低 金屬層與M0S電晶體元件各電極進行接觸時的接觸電阻， 或導線的阻值之用’藉以提高半導體元件間傳導的能力。 在完成複晶石夕與金屬矽化物的填溝之後，對其高低起 伏不定的沈積表面，進行化學機械研磨法（CMP)或回蝕刻 ，來提高其表面之平坦程度，藉以助益後續製程的完成。 接著’將雜質以離子的型態進行離子植入方式，或者進行 高皿擴散方式來形成源極/汲極118，源極/纟及極是位於渠 溝閘極兩旁，其電性必須與矽底材相反的半導鱧區，如第 二C圖所示。緊接著’利用傳統薄膜沈積方法，覆蓋一層 絕緣層1 2 0在已經先後填入複晶矽層和金屬矽化物層的渠 溝上方’如第二D圖中所顯示，此絕緣層可以採用三氧化 二，（ai2o3)、氮化矽（SiN)、氮氧化矽（Si〇N)等絕緣材料 ’疋用來做為後續連接製程的隔離，且此絕緣層須與閘極 氧化層的性質有所不同’以提供為蝕刻製程中的蝕刻終止 層之用。由於此絕緣層的隔離作用，可以增加形成接觸窗 的接觸面積’因此提供了類似自行對準接觸窗（SAC)的作 用°此外’在本發明中此絕緣層除了可以省掉形成閘極間 隙壁的步驟外’更進-步，可將後續元件製程中，所需形 成的複晶石夕介電層UDP1)直接沈積覆蓋在此絕緣層120上 ，此傳統M0S元件製程的所產生的高低起伏差異 丄可以獲伸極大的改善，因此，在本實施例中可以捨去許 多的平坦#制& 一 m種’以稍加簡化繁複的半導體元件製程。

第9頁 43478t 五、發明說明（7) 最後，進行一輕微的摻雜汲極（LDD) 122，如第二E圖 所示，這將使使MOS的電場分佈往汲極區域移動，甚至m〇s 電場大小也將較無進行輕微的摻雜汲極的’MOS為低，因此 ’短通道MOS的”熱電子效應”的影響力便可以被減輕。

在本發明的實施例中，提供是增加形成渠溝（trench) 的側壁（side wel 1)長度，做為高電壓CM〇s元件的漂移區域 長度，藉此提高其操作電壓，以達到減少"短通道效應"的需 求。在此實施例中可省掉形成閘極間隙壁的步驟，而簡化 原本較複雜的半導體元件製程’更進一步的改善沈積複晶 矽介電層（IPD1)後的平坦程度，因此減少傳統製程中所需 用以平坦化電晶體元件的步驟。整個傳統MOS製程將更加 的精簡，且製造成本也將被降低》

以上所述僅為本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍内。

第10頁

Claims (1)

1. 434787 六、申請專利範圍

   1 · 一種改善電晶體元件之短通道效應的製造方〆 定義且蝕刻該半導體底材，且在該半導體底材内形成 一渠溝； 形成一閘極氧化層在該渠溝的側壁表面和底部表面； 填入一第一導電層和一第二導電層在該渠溝内； 形成一源極/汲極在該半導體底材内，且該源極/汲極 是以該渠溝來隔離； 覆蓋一絕緣層在已填入該第一導電層和該第二導電層 的該渠溝上方；及 進行一輕微摻雜源極/汲極。 至少包含石夕。 2.如申請專利範圍第丄項之方法，其中上述之半導體底材 3·如申請專利範圍第χ項之方法，其中上述之第一導電層 是形成一凹槽形狀在該渠溝側壁内。 其中上述之第二導電層 4.如申請專利範圍第3項之方法 填滿該第一導電層的凹槽形狀。 5.如申請專利範圍第3項之方法 係利用複晶石夕。 其中上述之第一導電層

   $ 11頁 43471， ----- 六、申蹐專利範圍 6係：= :第4項之方法，其中上述之第二導電層 用t:請專利範圍第1項之方法，其中上述之絕緣層係利 用氧化鋁。 8田ί申蚺專利範圍第1項之方法’其中上述之絕緣層係利 用氮矽化物。 9. 一種改善渠溝閘極之短通道效應的製造方^^括： 提供一具有導電型態的一半導體底材；’ ^^^ 定義且蝕刻該半導體底材，且在該半導體底材内形成 一渠溝； 形成閘極氧化層在該渠溝的側壁表面和底部表面； 先局部填入一複晶矽層後，再局部填入一金屬矽化物 層於該渠溝内’且該複晶矽和該金屬石夕化物會將該渠溝填 滿； ' 形成一源極/汲極在該半導體底材内，且該源極/汲極 分別位於該渠溝閘極兩側； 覆蓋一絕緣層在已填入該複晶矽層和該金屬矽化物層 的該渠溝上方；及 進行一輕微摻雜汲極於該源極/汲極。 導體底材 10.如申請專利範圍第9項之方法，其中上述之半 第12頁 434717 六、申請專利範圍 至少包含矽。 11.如申請專利範圍第9項之方法，其中上述之複晶矽電層 是形成一凹槽形狀在該渠溝侧壁内。 1 2.如申請專利範圍第11項之方法，其中上述之金屬矽化物 層填滿該複晶矽層的凹槽形狀。 1 3.如申請專利範圍第1 2項之方法，其中上述之金屬矽化物 層為低電阻材料。 V 14.如申請專利範圍第9項之方法，其中上述之絕緣層係利 用氧化銘。 1 5.如申請專利範圍第9項之方法，其中上述之絕緣層係利 用氮矽化物。

   第13頁