TW434703B - Method for manufacturing self-align contact (SAC) - Google Patents
Method for manufacturing self-align contact (SAC) Download PDFInfo
- Publication number
- TW434703B TW434703B TW88107953A TW88107953A TW434703B TW 434703 B TW434703 B TW 434703B TW 88107953 A TW88107953 A TW 88107953A TW 88107953 A TW88107953 A TW 88107953A TW 434703 B TW434703 B TW 434703B
- Authority
- TW
- Taiwan
- Prior art keywords
- dielectric layer
- layer
- patent application
- item
- scope
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
43^^^d〇c/〇°6 五、發明説明(f ) 本發明是包關於…種半導體製程,且特別是有關於一 種自動對準接觸窗(Self-Align Contact,SAC )的製造方法。 習知一種自動對準接觸窗的製造方法,其氮化矽間隙 壁與乎元線閛彳趣間存在一層氧化砂層,若定義自動對準接 觸窗步驟時產生對偏,則蝕刻以形成自動對準接觸窗時, 將會蝕刻到間隙壁與字元線閘極間的氧化矽層,而產生溝 渠,如第1圖所示。 第1圖爲習知一種自動對準接觸窗的剖面圖,半導體 基底100上形成有閘極氧化層102、多晶砂層104、砂化鎢 層106、與氮化矽頂蓋層1〇8所構成的字元線閘極1丨〇,氮 化矽間隙壁112與字元線閘極11〇間形成一層氧化矽層 114,以增加氮化矽間隙壁1丨2與字元線閘極104間的附著 力°接著沈積一層氧化矽層116覆蓋字元線閘極110,以 隔絕字元線閘極110與後續形成的位元線。續定義氧化矽 層116以形成自動對準接觸窗118。然而,若氮化矽間隙 壁112與字元線閘極11〇間所形成的氧化矽層114太厚, 則進行自動對準接觸窗118的蝕刻製程時,便很容易沿著 此氧化矽層蝕刻而形成溝渠120,嚴重時將暴露出矽化鎢 層106。而且於位元線形成之前,還會進行一道RCA溶液 的淸洗步驟,在此淸洗步驟中又會損失掉一些氧化矽層 114,而更容易暴露出砂化鎢層106。如此,在後續形成與 源/汲極區114電性相接的位元線時,將導致字元線閘極102 與位元線電性相接,產生短路。 習知解決上述問題的方法之一爲減少氧化矽層114的 本紙張尺度適用中國國家標準(CNS } A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁)
I 4° 經濟部智慧財產局負工消費合作社印製 A7 B7 4 5^9i\vi doc/〇()6 434703_ 五、發明説明(之) 厚度,使氮化矽間隙壁U2與字元線閘極104間的氧化矽 層114較不易被蝕刻而形成溝渠120,然而,此方法仍有 些問題存在。由於氧化矽層114的厚度降低,致使氮化矽 間隙壁Π2與基底1〇〇的距離變小,且於整個半導體元件 的製造過程中,時常遭遇高溫製程,導致氮化矽間隙壁112 與氧化矽層114間或與基底1〇〇間產生應力,而造成單晶 結構的基底100產生差排(dislocation) ° 另一解決方法爲利用熱氧化法(thermal oxidation),使 矽、多晶矽及矽化鎢所裸露出的表面反應生成氧化矽,以 避免氮化矽間隙壁112的應力問題,以及避免溝渠120暴 露出矽化鎢層106而造成字元線閘極110與位元線電性相 接產生短路的問題。然而,氮化矽不會反應生成氧化矽。 再者,進行熱氧化法會使元件多經歷一道高溫製程,使元 件特性大受影響,且亦容易造成單晶結構的基底1〇〇產生 差排現象ΰ 因此本發明提出一種自動對準接觸窗的製造方法,其 方法包括:於已形成閘極和輕摻雜區的基底上形成具有...-厚度至少約爲300-500埃的第一介電層,其中第一介電層 的上表面低於該些閘極的上表面,且完全暴露出閘極的頂 蓋層;之後,於暴露出的閘極之側壁,形成間隙壁;再以 閘極和間隙壁爲罩幕,軸刻第一介電層,直至暴露出部分 的輕摻雜區;續以閘極和間隙壁爲罩幕,於輕摻雜區與基 底中形成重摻雜區;接著,於閘極上覆蓋第二介電層,再 定義第二介電層,並以所形成之閘隙壁和閘極的頂蓋層爲 4 巧^尺度適用中國國家標準(〇剛六4規格(210\297公董) ''-- -------·----農-----f 訂-------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 43 4 74〇^uf-doc/()()6 經濟部智慧財產局R工消費合作社印製 五、發明説明(g ) 罩幕’以形成.-自動對準接觸窗。 在氮化矽間隙壁與基底間仍有氧化矽層阻隔,使得氮 化矽間隙壁並無直接接觸基底,如此,可避免習知因氮化 矽間隙壁應力問題而造成基底的差排。 此外,本發明無須於間隙壁與閛極間形成一層氧化砂 層,如此,當蝕刻形成自動對準接觸窗時,便不會沿著此 氧化矽層而形成溝渠,亦可以避免後續形成的位元線與字 元線閘極電性相接而產生短路的情形。 再者,本發明之氮化矽間隙壁並無直接接觸基底,因 此亦解決了習知利用熱氧化法生成氧化矽時,由於高溫製 程而造成基底產生差排的問題。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉-較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1圖繪示習知一種自動對準接觸窗的剖面圖;以及 第2A圖至第2G圖繪示依照本發明之較佳實施例,一 種自動對準接觸窗的製造流程剖面圖。 圖式之標記說明: 100、200 :半導體基底 102、204 :閘極氧化層 104、206、226 :多晶砂層 106 :矽化鎢層 108、210 :頂蓋層 (請先閱讀背面之注意事項再填寫本頁) 丁 *ya 線 本紙張尺度適用中國國家標準(CNS > A4規格(210 X 297公釐) 4347fi^ t\v f.ctoc/006 A7 B7 五、發明説明(午) 110、 202 : 閘極 112' 216 : 間隙壁 1 14、 116: 氧化砂層 118、 224 : 接觸窗 120 : 溝渠 208、 228 : 金屬矽化物層 212 : 輕摻雜區 214 ' 214a ' 222 :介電層 218 : 重摻雜區 220 : 源極ί /汲極區 實施例 第2A圖至第2G圖繪示依照本發明之較佳實施例,一 種自動對準接觸窗的製造流程剖面圖。 請參照第2A圖,首先,提供一基底200,例如是半導 體矽基底,並於基底200上形成閘極202以作爲字元線。 此閘極202的形成方法包括於基底200上形成一閘極氧化 層204,並於閘極氧化層204上形成一摻雜多晶矽層206 , 續於摻雜多晶矽層206上形成一金屬矽化物層208,再於 矽化金屬層208上形成一頂蓋層210,之後,將其定義以 形成閘極202 °其屮頂蓋層210之材質包括氮化砂層,其 形成方ί去包括化學氣相沈積法(chemical vapor deposition) ° 其後,以顶蓋層210爲罩幕,進行離子植入步驟,以於閘 極202兩側的基底200中形成輕摻雜區212,其所摻雜的 離子端看欲形成之金氧半電晶體爲N型或P型而定。 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局Βί工消費合作社印製
經濟部智慧財產局員工消費合作社印製 434Ydl 4 f.d oc/()06 A7 ____B7 五、發明説明(<) 請參照第2B圖,之後,於基底200上形成-層已平 坦化的介電層214以覆蓋閘極202,其平坦化的方法例如 足-化學機械硏磨法(chemical mechanical polishing,CMP), 其材質例如足氧化矽。 請參照第2C圖,剝除部份介電層214,至其剩餘的厚 度h至少約爲300埃至500埃,將頂蓋層210完全暴露出, 以形成如圖所示之介電層214a,其剝除的方法例如是溼蝕 刻法。由於蝕刻後,介電層21½的上表面低於閘極202的 上表面,因此暴露出部分閘極202的側壁。 請參照第2D圖,於閘極202暴露出的側壁上形成間 隙壁216,間隙壁216的材質比如是氮化矽,其形成方法 例如以化學氣相沈積法,於閘極202與基底200上形成一 氮化矽層,接著,回蝕刻此氮化矽層而形成間隙壁216。 請參照第2E圖,以閘極202和間隙壁216爲罩幕, 非等向性蝕刻介電層214a,直至暴露出部分的輕摻雜區 212。由於氮化矽間隙壁216與基底200間有剩餘的介電層 阻隔,因此氮化矽間隙壁216並無直接接觸基底200,如 此,習知因氮化矽間隙壁216應力問題而造成基底200的 差排(dislocation)即司避免。 續以閘極202和間隙壁216爲罩幕,進行離子植入步 驟,而於輕摻雜區2丨2與基底200中形成重摻雜區218。 輕摻雜區_212與重摻雜區218形成了具有輕摻雜汲極 (lightly doped di.ain,LDD)結構的源極/汲極區 220 ° 請參照第2F圖,形成另一介電層222全面覆蓋基底 7 本紙張尺度通用中國國家標率(CNS ) A4規格(210X297公釐) ---:------/------訂------^ (請先聞讀背面之注意事項再填寫本頁) w i.doc/0()6 A7 B7 五、發明説明(έ) 200,其材質比如足氧化矽,其形成方法例如是化學氣相 沈積法。介電層222係用來隔絕字元線閘極202與後續欲 形成的位几線》 請參照第2G圖,接著,以微影蝕刻製程定義介電層 222,以形成…自動對準接觸窗224,暴露出源極/汲極區 220。之後,於基底200上形成一多晶矽層226,且塡入接 觸窗224中與源極/汲極區220電性相接。接著,可進一步 於多晶砂層226上形成金屬砂化物層228,以降低阻値, 之後,圖案化多晶矽層226與金屬矽化物層228而形成了 位元線。 在此實施例中,係以具有輕摻雜汲極結構的源極/汲極 區爲例,然本發明並不限於此,其他中度摻雜汲極(MDD) 結構的源極/汲極、高度摻雜汲極(HDD)結構的源極/汲極或 類似此性質者,均可適用於本發明。 本發明之自動對準接觸窗製造方法中,不需要於間隙 壁與閘極間形成一層氧化矽層,以增加氮化矽間隙壁與閘 極間的附著力。如此,當進行自動對準接觸窗的蝕刻製程 時,便不會有因沿著此氧化矽層而形成溝渠的問題發生, 也因此避免了由於溝渠暴露出閘極的金屬矽化物層或多晶 矽層等導電層,而導致位元線形成後,與字元線閘極電性 相接產生的短路。 綜上所述,本發明的優點在於氮化矽間隙壁與基底間 仍有氧化矽層阻隔,因此氮化矽間隙壁並無直接接觸基 底,如此,吋避免習知因氮化矽間隙壁應力問題而造成基
S 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
11T 經濟部智慧財產局員工消費合作社印製 A7 B7 4 34 7^3 u f.doc/〇〇6 五、發明説明(’]) 底的差排。 此外,本發明無須於間隙壁與閘極間形成一層氧化砂 層’如此,當蝕刻形成自動對準接觸窗時,便不會沿著此 氧化矽罾而形成溝渠,如此避免了位元線塡入溝渠中,造 .成位疋線與字元線閘極電性相接而產生短路的情形。 再者,本發明之氮化矽間隙壁並無直接接觸基底,因 此亦解決了習知利用熱氧化法生成氧化矽時,由於高溫製 程而造成基底產生差排的問題。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局g〔工消費合作社印製 本紙張尺度適用中國國家標準(CNS〉八4規格(2丨OX297公釐)
Claims (1)
- 4347 Ο 3 4 5 99i\\ t\doc/006 8 8 8 8 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種自動對準接觸窗的製造方法,該方法包括: 提供一半導體基底,該基底上已形成複數個閘極,該 些聞極兩側之該基底中已形成複數個輕摻雜區,其中該些 間極包括·閘極氣化層、一摻雜之多晶砂層、一金屬砍化 物層、與一頂蓋層; 於該基底h形成具有一厚度的一第一介電層,該第一 介電層的上表面低於該些閘極的上表面,且完全暴露出該 些閘極之該頂蓋層; 於暴露出的該些閘極之側壁,形成複數個間隙壁; 以該些閘極和該些間隙壁爲罩幕,非等向性蝕刻該第 一介電層,直至暴露出部分該些輕摻雜區; 以該些閘極和該些間隙壁爲罩幕,形成複數個重摻雜 區於該些輕摻雜區與該基底中; 形成一第二介電層覆蓋該些閘極;以及 定義該第二介電層,以形成一自動對準接觸窗。 2. 如申請專利範圍第丨項所述之方法,其中該厚度至 少約爲300-500埃。 3. 如申請專利範圍第1項所述之方法,其中形成該第 一介電層步驟包括: 於該基底上形成-已平坦化之第三介電層,覆蓋該些 閘極;以及 去除部分該第二介電層至剩餘該厚度之第一介電層= 4. 如申請專利範圍第3項所述之方法,其中去除部分 該第5介電層的方法包括溼蝕刻法。 ---------』·-_______* 丁______t, i (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS > Α4規格(2Ι0Χ 297公釐) 434703 4 5 c)9j \\ t'. doc/0 0 6 A8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 5. 如申請專利範圍第3項所述之方法,其中該第三介 電層平坦化的方法包括化學機械硏磨法。 6. 如申請專利範圍第3項所述之方法,其中該第三介 電層之材質包括氣化矽。 7. 如申請專利範圍第3項所述之方法,其中該厚度約 爲 300-500 埃。 8. 如申請專利範圍第1項所述之方法,其中該第一介 電層之材質包括氧化石夕。 9. 如申請專利範圍第1項所述之方法,其中該些間隙 壁之材質包括氮化矽。 10. 如申請專利範圍第9項所述之方法,其中形成該 間隙壁步驟包括: 形成一氮化矽層於該基底上;以及 回蝕刻該氮化矽層以於該些閘極側壁形成該些間隙壁, 11. 如申請專利範圍第1項所述之方法,該自動對準 接觸窗的製造方法更包括於該第二介電層上與該自動對準 接觸窗中,形成-位元線。 12. 如申請專利範圍第1項所述之方法,該位元線包 括一多晶矽層與一金屬矽化物層。 13. 如申請專利範圍第1項所述之方法,其中該頂蓋 層之材質包括氮化矽。 14. 一種自動對準接觸窗的製造方法,該方法包括: 提供一基底,該基底上已形成一閘極,其中該閘極至 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > A4規格(2!〇Χ297公釐) 4347 4 5 99t\\ Γ. doc '0 0 6 AS B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 少包括一頂蓋層; 於該基底上形成具有一厚度的一第一介電層,該第一 介電層的上表面低於該閘極的上表面,且暴露出該閘極之 該頂蓋層; 於暴露出的該閘極之側壁,形成一間隙壁; 以該閘極和該間隙壁爲罩幕,定義該第一介電層,直 至暴露出部份該基底; 形成一第二介電層覆蓋該閘極;以及 定義該第二介電層,以形成一自動對準接觸窗。 15. 如申請專利範圍第14項所述之方法,其中該厚度 至少約爲300-500埃。 16. 如申請專利範圍第14項所述之方法,其中形成該 第一介電層步驟包括: 於該基底h形成一已平坦化之第三介電層,覆蓋該園 極;以及 去除部分該第三介電層至剩餘該厚度之第一介電層。 Π.如申請專利範圍第16項所述之方法,其中去除部 分該第Η介電層的方法包括溼蝕刻法。 18.如申請專利範圍第14項所述之方法,其中該間隙 壁之材質包括氮化矽。 12 ---------.入------_訂------il (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88107953A TW434703B (en) | 1999-05-17 | 1999-05-17 | Method for manufacturing self-align contact (SAC) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88107953A TW434703B (en) | 1999-05-17 | 1999-05-17 | Method for manufacturing self-align contact (SAC) |
Publications (1)
Publication Number | Publication Date |
---|---|
TW434703B true TW434703B (en) | 2001-05-16 |
Family
ID=21640700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88107953A TW434703B (en) | 1999-05-17 | 1999-05-17 | Method for manufacturing self-align contact (SAC) |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW434703B (zh) |
-
1999
- 1999-05-17 TW TW88107953A patent/TW434703B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903313B2 (ja) | ダマシンゲート工程で自己整合コンタクトパッド形成方法 | |
TW400614B (en) | The manufacture method of Shallow Trench Isolation(STI) | |
TW538495B (en) | Semiconductor device and method therefor | |
US6190971B1 (en) | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region | |
KR100498476B1 (ko) | 리세스 채널 mosfet 및 그 제조방법 | |
TW392308B (en) | Method of making metal oxide semiconductor (MOS) in IC | |
TW436998B (en) | Method of manufacturing self-aligned contact | |
KR100349364B1 (ko) | 반도체 소자의 게이트 제조방법 | |
KR100307651B1 (ko) | 반도체장치의제조방법 | |
TW454300B (en) | Method for making a MOSFET with self-aligned source and drain contacts | |
US6107140A (en) | Method of patterning gate electrode conductor with ultra-thin gate oxide | |
US6093627A (en) | Self-aligned contact process using silicon spacers | |
US6306741B1 (en) | Method of patterning gate electrodes with high K gate dielectrics | |
TW432505B (en) | Manufacturing method of gate | |
TW434703B (en) | Method for manufacturing self-align contact (SAC) | |
US6291355B1 (en) | Method of fabricating a self-aligned contact opening | |
US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
TW400612B (en) | The manufacturing method of a transistor | |
KR20040069515A (ko) | 리세스 채널 mosfet 및 그 제조방법 | |
JPH1187490A (ja) | 半導体装置およびその製造方法 | |
TW434908B (en) | Manufacturing method of metal oxide semiconductor transistor | |
TW445648B (en) | Manufacturing method of trench type power MOSFET | |
TW432507B (en) | Gate structure | |
KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
TW439205B (en) | Manufacturing method of self-aligned contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |