TW432611B - Method for producing inter-polysilicon oxide layer - Google Patents

Description

經漓部中失標5?-扃負工消开合作社印裝 ^ »4 32 6 1 1 3 543twf,d〇c/006 A 7 ______ B7 五、發明説明（/ ) 本發明是有關於一種內多晶砂氧化層（Inter-：poly Oxide) 之製造方法，且特別是有關於一種混合電路（Mixed-Mode) 中電容器（Capacitor)之內多晶矽氧化層的製造方法。 電容器，係由兩個電極中間夾著一介電層所組成，具 有儲存電荷的能力，電路上常被利用作爲靜電保護、穩壓、 消除雜訊或其他用途上。在積集度高的半導體元件中，電 谷益的設rf*隨處可見，例如混合電路中的靜電保護裝置、 邏輯運算元件以及記憶體（如DRAM, EPROM, E2PR〇M， Flash Memory等）中的記憶胞(Memory Cell)等，都必須應用 到電容器的設計。電容器儲存電荷的能力取決於其介電層 的材質、厚度及面積。介電常數愈大，介電層愈薄，面積 愈大，則電容愈大。 混合電路，係指在半導體晶的邏輯區中，同時具有數 位（Digital)元件（比如正反向器、加法器等）及類比（Anal〇g) 元件（例如放大器、類比數位轉換器等）之電路。在混合電 路中包含了構成元件的MOS電晶體，以及電容器。以下 列舉一混合電路電晶體與電容器之結構，用以說明習知內 多晶矽氧化層之製作流程。 請參照第1圖，其所繪示的是混合電路製程電晶體及 與電容器的剖面示意圖，包含一閘極（Gate)lil及一電容 101。閘極111係位於一閘氧化層(Gate Oxide)105上 > 而電 容101則位於場氧層(Field Oxide)103上。此電容101通常 是以多晶砍（PolysiHcon)爲下電極（Bottom Plate)107及上電 極(Top Plate)I09，中間以二氧化矽(Si02)爲介電層1Π所組 ---------iti衣------II------.^ , k (对先間讀背面之注意事項4-4¾本頁) 適;ί]中國國家標準（CNS )。规格(210X297/^^ ) ' 1 - ·^ ' 1 - ·^ 經濟部中央榇準局貝Η消费合作枉印繁 1 P43261 Ί J543twf.doc/0〇6 A 7 H7 五、發明説明（之） 成，故此介電層113又稱爲內多晶矽氧化層113。 請參照第2A圖至第2E圖，其繪示的是習知一種混合 電路電晶體與電容器之內多晶矽氧化層的製造方法。首 先，請參照第2A圖’提供一基底201 ’包括一主動區（Active Area)201a及一場氧化層203 °然後，在主動區201a中形 成一閘氧化層205，形成的方法例如以熱氧化法。 接著，請參照第2B圖’形成一多晶矽層207於整個 矽基底201上。形成的方法比如是化學氣相沈積法(CVD)。 此多晶矽層207係作爲電容之下電極以及電晶體之閘極◊ 接著，請參照第2C圖，定義多晶矽層207 ’例如以非 等向性蝕刻法，以在閘氧化層205上形成閘極207b，以及 在場氧化層203上形成電容器的下電極207a ° 然後，請參照第2D圖，在下電極207a上形成內多晶 矽氧化層209a，同時在閘極207b上亦形成一氧化層209b。 其中，內多晶矽氧化層209a的厚度與氧化層209b的厚度 相等。形成氧化層209a，209b之方法比如是熱氧化法。此 處生成之內多晶矽氧化層，係作爲電容器之介電層’故其 厚薄及均勻度將影響電容之品質。 接著，請參照第2E圖所示，形成另一多晶矽層(圖中 未顯示），形成的方法比如是低壓化學氣相沈積法 (LPCVD)。之後，定義第二多晶矽層，以在內多晶矽氧化 層209a上形成上電極211，完成一混合電路之電容器。 上述之製程中，在生成閘氧化層205時進行一次氧化 步驟，在形成內多晶矽氧化層209a時，又進行了一次氧 4 冬紙伕尺度適用中國國家標準（CNS ) ( 2ΐ〇χ20Τ>>^ 1 11~ I · .~~1111 ~. I^私 11. ~11 訂 I n n In ·- , ' -(請先閱讀背而之注意事項孙填巧本頁) 經濟部中央標準局只工消资合作.社印製 β432 61 ] 3543twf.d〇c/(J〇6 A7 ---- -137 五、發明説明（g ) 化步驟’而氧化步驟往往是最耗時的(生成丨〇〇〇 A之二氧 化砂’約需2〜8小時），故需要消耗較長的時間，且在多 晶石夕表面形成之氧化層’在均勻度上不甚理想，以其作爲 電谷器之介電層’也不易得到較薄之氧化介電層來增加電 容値。 有鑑於此，本發明的目的就是在提供一種內多晶矽氧 化層的製造方法，其係在欲形成內多晶矽氧化層之多晶矽 層的表層’先以一重離子將其表層破壌，形成—非晶 (Amorphous)矽表層，再以一回火步驟，使表層形成磊晶矽 (Epitaxial Siiicon)薄層，可以形成較均勻之氧化矽層。並 利用在磊晶矽薄層摻雜雜質的方式，來降低氧化速率，可 b到厚度較薄之氧化砂層。且利用本發明，可在製程中減 少一次氧化之步驟，節省氧化製程所消耗的時間，使製程 有較佳的時效性。 根據本發明之上述及其他目的，提出一種多晶砂氧化 層的製造方法，其步驟包括：提供一基底，先在基底上形 成一多晶砂層，然後，處理此多晶砂層表層，使其表層形 成晶晶砂薄層。接著，將一雜質植入此磊晶砂薄層。然後， 進行氧化步驟，將此磊晶矽薄層氧化，形成一內多晶砂氧 化層。此內多晶矽氧化層，具有薄且均勻之特性，可應、$ 於混合電路之內多晶矽氧化層之製作(或可應用於DRAM、 EPROM以及E2PR〇M等記憶胞之製作）’增進元件品質， 改善良率。 爲讓本發明之上述和其他目的、特徵、和優點能更曰月 5 尺度適用中國國家標準（CNS ) Λ4规祐(2i0X 297公兑1 ~~~ —--- 1 I 訂 n 1» H 線 --' i < (誚先閱讀背面之注意事項再填·Λ?本頁) ,4 32 6 Μ 3543lwf.doc/〇〇6 A 7 H7 五、發明説明（¥ ) 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖是一個混合電路製程電晶體與電容器的剖面 圖； 第2A圖到第2E圖是習知混合電路電晶體與電容器內 多晶矽氧化層之製造流程的剖面圖；以及 第3A圖到第3F圖繪示本發明一較佳實施例，一種混 合電路電晶體與電容器之內多晶矽氧化層之製造流程的剖 面圖。 圖式之標記說明： 100，201，301 :半導體基底 101 :電容 i03，203，303 :場氧化層 105，205，315a :閘氧化層 107，207a，307a :下電極 109 :上電極 111，207b，317a :閘極 經濟部中央標準局貝工消贽合作社印製 - I ' (誚先閱讀背而之注意事項祚填寫本頁) 113，209a，315b :內多晶砂氧化層 201a 1 301a 主動區 207，307 ‘·第一多晶ί夕層 209b :氧化層 211，317b :上電極 308 :磊晶矽薄層 ά

本紙張尺度適用中國國家標隼（CNS ) AODM 21〇X29DiM 經漓部中央標準局另工消费合作社印奴 ^4 32 6 1 1 3543twl'.d〇c/006 A7 — B7 ________ 五、發明説明（夕） 3〇8a，308b :摻雜磊晶矽薄層 309 :氬離子電漿 313 :氮離子電漿 317 :第二多晶層 實施例 請參照第3A圖至第3F圖，其繪示依照本發明一較佳 實施例，一種混合電路電晶體與電容器之內多晶砂氧彳匕層 之製造流程的剖面圖。 請參照第3A圖，首先提供一基底301，基底30丨上包 括一場氧化層區303和一主動區301a。接著，形成第一多 晶矽層307於整個基底301上，沈積的方法例如是以低壓 化學氣相沈積法(LPCVD)的方式，利用SiH4爲反應物’來 進行沈積。然後，處理第一多晶矽層307，使其表層形成 一晶晶砂薄層308。例如先以一重離子電漿步驟（如弟3A 圖中之箭號309)處理第一多晶矽層307之表層，使其表層 形成非晶（Amorphous)砂。例如是以功率約50〜lOOOWat， 流速約100〜2000sccm，進行約5〜100秒的氬離子電漿處 理°然後，再利用回火的方式，使其表層生成一磊晶矽薄 層308。例如以熱爐管或是快速加熱製程（Rapid Thermal Processing)的方式，於約800〜l〇〇(TC進行回火。形成磊晶 矽薄層308的目的是爲了在其表層得到較薄且均勻的氧化 砂層。 然後，請參照第3B圖，進行一摻雜步驟，在磊晶矽 薄層308內，摻雜一可降低矽氧化速度之雜質，形成一摻 7 本紙張尺;ΐϊϊϊη 中國國家榡皁（CNS > ( 210x?97^^ ") ..... "" 一~ —-------办衣------ΐτ------線 .- ·. ' - {誚先閒讳背而之注意事項存填寫本S ) Λ1 Β7 ^4 32 6 1 3 5 43 twi',d〇e/〇〇6 五、發明説明（6) 雜石e日日砂薄層3 0 8 a ’摻雜的方式比如是離子植’久法，摻雜 的成份比如是氮。藉氮元素的植入，可以降低矽的氧化速 率’在同樣的氧化時間下，可得到較薄的氧化矽層。値得 一提的’此處可藉由控制摻雜元素的劑量，來控制氧化矽 層的厚度。 接著，請參照第3C圖，定義第一多晶矽層307及摻 雜磊晶矽薄層308a，在場氧化層303上形成一下電極307a 和摻雜磊晶矽薄層308b，例如以微影、蝕刻的方式來進行， 去除第一多晶矽層307的方法比如是利用非等向性式蝕刻 法。 然後，請參照第3D圖，進行一氧化步驟氧化摻雜磊 晶矽薄層308b以在下電極307b表面生成一內多晶矽氧化 層315b，在此同一氧化步驟中，可同時在主動區30U上 形成一閘氧化層315a。形成氧化層315a，315b的方法例 如是熱氧化法。由於下電極307b表面已植入雜質（例如 氮），而主動區301a沒有，故形成氧化層的速率是不一樣 的，內多晶矽氧化層315b會比閘氧化層315a薄。且下電 極307b表面爲摻雜磊晶矽薄層308b，故形成內多晶矽氧 化層315b之表面將很均勻。 然後，請參照第3E圖’在整個基底301上形成一第 •二多晶矽層317 ’並覆蓋於閘氧化層315a及內多晶矽氧化 層315b上，形成的方式比如是化學氣相沈積法(CVD)。 接著，請參照第3F圖’定義第二多晶砂層317，以形 成上電極317b及閘極317a ’完成一混合電路電晶體與電

S 本紙張尺度適用中囡國家標车（<^5>/\4圯格（210><297公泣） :---J·-----裝------IT------線 (請先閱讀背面之注念事項孙填朽本哀) 經濟部中央標準局負工消费合作社印裝 經滅部中央標卑局只工消费合作社印51 Γ *4 32 61 1 3543twi',d〇c/006 五、發明説明（9 ) 容器之結構。 由於在快閃記憶體、EPROM和E2PR〇M的閘極是由多 晶石夕所製作的浮置閘（Floating gate)及控制閘（Control gate) 中間夾一層介電層所構成的，類似混合電路中之電容器， 而在DRAM記憶胞中亦有一電容器結構。故本發明之內多 晶矽氧化層之製造方法，也可應用於DRAM、快閃記憶體、 EPROM和E2PR〇M之介電層的製作。 比較習知的製程與本實施例可知，本發明的特徵之一 是利用一婁_離子轟擊及回火處理多晶砍表面，使多晶砂表 面形成磊晶矽薄層，氧化之後可生成較薄且均勻之氧化矽 層。以此氧化矽層作爲電容器之介電層，可增加單位面積 之電容値，並避免電容漏電之問題。 本發明的另一特徵是，利用雜質植入磊晶避薄置兹， 來降低其磊晶矽薄層..中嚴拉氣业^率。故雖在同一氧化步 驟生成閘氧化層與內多晶矽氧化層，得到之內多晶矽氧化 層卻較閘氧化層薄得多，且藉由雜質植入之劑量多寡，可 控制內多晶矽氧化層之厚薄。 本發明的再一特徵是，同時生成閘氧化層及內多晶矽 氧化層，較傳統製程少一次氧化層生成之步驟’而氧化層 之生成往往是製程中最耗時的。故可縮短製程所需時間’ 增加時效性。 本發明的又一特徵是，可以應用於製作快閃(Flash )記 憶體、EPROM、E2PROM以及DRAM之內多晶矽氧化層的 製作，得到品質較好的內多晶矽氧化層。 ί. ~-^衣 I I "訂 H ϋ II ~I 旅， 厂」 * - - {"先閱讀背而之注意事項存填."本负) 用 ¥ 國國家標準（CNS >，\4吡抬(210Χ297.;.>ίί ) rP4 32 6 1 1 3^43twJ· d〇c/006 A7 B7 五、發明説明（沒） 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (誚先間讀背而之注意事項洱填寫本頁) 經"部中央標準局貝工消费合作.社印製 本紙乐尺度適用中囷國家標準（CNS ) Λ4iUtf ( 210X 297*'fl

Claims (1)

1. P4 32 6 1 3 543twf.d〇c/006 Λ8 B8 C8 D8 申請專利範圍 1. 一種內多晶矽氧化層的製造方法，包括下列步驟： 提供一基底； 形成一多晶矽層於該基底上； 處理該多晶矽層之表層使形成一磊晶矽薄層； 在該磊晶矽薄層，進行一摻雜步驟；以及 進行一氧化步驟，氧化該磊晶矽薄層，.以形成一內多 晶矽氧化層於該多晶矽層上。 2. 如申請專利範圍第1項所述之內多晶矽氧化層的製 造方法，其中形成該磊晶層之方法包括： 使用一重離子電漿處理該多晶矽層表層J以及 進行一回火步驟處理該多晶矽層#區1 經濟部中央標準局員工消費合作社印¾ 3. 如申請專利範圍第2項所述e其甲·» _ ’手也括氬。 4. 如申請專利範圍第2項所^其中該步驟之溫 度約爲 800〜1000°C。 2 5. 如申請專利範圍第1項所述之內多晶矽氧化層的製 造方法，其中該摻雜步驟包括離子植入法。 6. 如申請專利範圍第1項所述之內多晶矽氧化層的製 造方法，其中該摻雜步驟植入之雜質包括氮。 7. 如申請專利範圍第1項所述之內多晶矽氧化層的製 造方法，其中該氧化步驟包括熱氧化法。 8. —種內多晶矽氧化層的製造方法，適用於電容器之 製程，包括下列步驟：

   提供一基底，該基底至少包括一場氧化層和一主動 --..---T----1¾.---,--—ΐτ------ (請先閱讀背面之注意事項再填寫本頁) 區； II 本紙張尺度逍用中國國家標準（CNS ) Α4ϋ格（210X2的公釐） 酽4 32 6 1 1 3543twf.d〇c/006 A8 B8 CS D8 申請專利範圍 形成一第一多晶矽層於該基底上； 處理該第一多晶砂層之表層使形成一嘉晶砂薄層； 在該磊晶矽薄層，進行一摻雜步驟； 定義該磊晶矽薄層及該多晶矽層，以形成一下電極於 該埸氧化層上； 進行一氧化步驟，氧化該磊晶矽薄層，以形成一內多 晶矽氧化層於該下電極上； 形成一第二多晶層覆蓋該內多晶矽氧化層；以及 定義該第二多晶矽層，形成一上電極於該內多晶矽氧 化層上。 9.如申請專利範圍第8項所述之內多晶矽氧化層的製 造方法，其中形成該磊晶層之方法包括： 使用一重離子電漿處理該第一多晶_表層；以及 以一回火步驟處理該多晶矽層表層 \4 10.如申請專利範圍第9項所述\寡1中重離子包括 氬

   火步驟之溫

   ‘ , 1¾.---:--—.W------^ (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員Η消費合作社印策 11. 如申請專利範圍第9項所述，其中 度約爲800〜lOOOt。 12. 如申請專利範圍第8項所述之內多晶矽氧化層的製 造方法，其中該摻雜步驟包括離子植入法。 13. 如申請專利範圍第8項所述之內多晶矽氧化層的製 造方法，其中該接雜步驟植入之成份包括氮。 14. 如申請專利範圍第S項所述之內多晶矽氧化層的製 造方法，其中該氧化步驟包括熱氧化法。 12 本紙張尺度適用中國国家標準（CNS )厶4洗格（210Χ297公釐） 經濟部中央梂隼局員工消費合作社印裝 酽4 32 6 11 AS 3 543twf.d〇c/006 _ m 六、申請專利範圍 15.如申請專利範圍弟8項所述之內多晶砂氧化層的 製造方法，其中該氧化步驟，更包括同時在該主動區形成 一閘氧化層，且該閘氧化層厚於該內多晶矽氧化層。 16 ·如申請專利範圍第8項所述之內多晶较氧化層的製 造方法’其中形成該上電極之步驟，更包括同時在該主動 區上形成一閘極。 17· —種電容器之內多晶矽氧化層的製造方法，適用於 電容器之製程，包括下列步驟： 提供一基底，該基底至少包括一場氧化層和一主動 區； 形成一第一多晶矽層於該基底上； 以一重離子電漿處理該第一多晶矽層表層； 進行一回火步驟使該第一多晶矽層表層形成一磊晶砂 薄層； 對該磊晶矽薄層，進行一摻雜步驟； 定義該磊晶矽薄層及第一該多晶矽層，以形成一下電 極於該埸氧化層上； 進行一氧化步驟，氧化該磊晶矽薄層以形成一內多晶 矽氧化層於該下電極上； 形成一第二多晶層覆蓋該內多晶矽氧化層；以及 定義該第二多晶矽層，形成一上電極於該內多晶矽氧 化層上。 Ιδ.如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該摻雜步驟包括離子植入法。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家捸準（CNS ) Α4说格（210X297公釐） r f4 32 6 1 1 Ag B8 3543twt'.doc/006 C8 D8 六、申請專利範圍 19. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該摻雜步驟植入之成份包括氮。 20. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該重離子包括氬。 21. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該氧化步驟包括熱氧化法。 22. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該氧化步驟更包括同時在該主動區形成一 閘氧化層，且該閘氧化層厚於該內多晶矽氧化層。 23. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中形成該上電極之步驟，更包括同時在該主 動區上形成一閘極。 24. 如申請專利範圍第17項所述之內多晶矽氧化層的 製造方法，其中該回火步驟之溫度約爲800〜1000°C。 --:--:---------—ΪΤ----,——^ (請先閲讀背面之注意事項再填寫本頁) 經濟部t央禚準局負工消費合作社印製 本紙張尺度適用中國國家揉準（CNS ) A4規格（2IOX297公釐了