TW424271B - Method to grow self-aligned silicon on a gate, drain and source region - Google Patents

Method to grow self-aligned silicon on a gate, drain and source region Download PDF

Info

Publication number
TW424271B
TW424271B TW87102367A TW87102367A TW424271B TW 424271 B TW424271 B TW 424271B TW 87102367 A TW87102367 A TW 87102367A TW 87102367 A TW87102367 A TW 87102367A TW 424271 B TW424271 B TW 424271B
Authority
TW
Taiwan
Prior art keywords
silicon
layer
rich
silicide
heat treatment
Prior art date
Application number
TW87102367A
Other languages
English (en)
Inventor
Shu-Ren Chen
Yung-Jie Guo
Jiun-Shian Lin
Jr-Ching Shiu
Original Assignee
United Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semiconductor Corp filed Critical United Semiconductor Corp
Priority to TW87102367A priority Critical patent/TW424271B/zh
Application granted granted Critical
Publication of TW424271B publication Critical patent/TW424271B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

五、發明説明( A7 B7 發明領域: 本發明係有關於一種半導體製程有關,特别是一種 形成自行對準矽層(Self_aligned』iHc〇n)於複晶矽閘 極、没極與源極上之方法以應用 發明背景 積體電路包含數百萬元件形成於特定之區域内, 利用電性傳導之結將這些元件聯繫以執行一特殊之功 说。爲了達到高性能之積體電路或提高晶圓之裝構 度,半導體之尺寸則越做越小。隨著元件尺度越來 小,連接半導體元件間的電性連接結構(例如内連線) 變得越來越锖密。 密 (請先閲讀背面之注意事項再填寫本頁j .-CX 裝. 訂- 經濟部中央標準局員工消費合作社印製 金氧半場效電晶體(MOSFET)爲一種在積體電路 中被廣泛使用的元件之一。如眾人所熟知MOSFET包 含有閘極、汲極與源極。同理,爲達到高性能之金氧 半場效電晶體,其尺寸也被持續地縮小以符合趨勢之 要求》目前要求元件必須具備較高之搡作速度以及較 低之操作功率。再者,元件性能易受RC延遲以及汲 極與源極電阻之影響。 於深次微米之MOSFET製程中,自行對準之石夕 化製程經常被用來降低電阻用以增快元件之操作速 本紙張尺度適用中國國家標準(CNS > A4規格(2!0X297公釐) 經濟部中央標準局員工消費合作杜印製 五、發明説明() 度。習知之技術中曾經提出可以利用c 〇 S i 2以及N i S i 作爲矽化金屬用以提昇元件之操作速度。此外,自行 對準之矽化鈦(Ti silicide)也被用來做爲降低電阻値 以提昇元件之性能。 傳統之矽化製程簡述如下,通常,先行沈積一金 屬層於基板之表面,例如,鈦、钴、鎢以及鉑利用濺 度方式形成於基板以及閘極之表面。然後,對基板施 以一熱處理製程於溫度350至700度c之間,使金 屬與基板起反應產生矽化金屬。然後再將未反應之金 屬去除》上述之製程便是熟知的自行對準矽化金屬製 程。 然而,在此種傳统矽化金屬製程t,汲極與源極 區域之矽基板將參產與反應形成矽化金屬,而導致汲 極與源極中梦之消耗,造成汲極與源極深度變淺。此 種效應易造成接面之漏電流(junction leakage)。尤 其在深次微米之製程中,此種問題益形嚴重。 發明目的及概述: 本發明之目的主要防止電晶體接面漏電流之產生° 本發明之另一目的爲形成一自行對準梦層,應用於 深次微米矽化金屬製程之方法。 本紙張尺度逋用肀國國家標準(匚泌)人4規格(210父297公釐) (請先閲讀背面之注意事項再填寫本頁) .-o-装· 訂 ^1^41274 "r" A7 ____B7_ 五、發明説明() 本發明先行製作一電晶體於基板之上,利用化學氣 相沈積法沈積一富矽-矽化金屬於上述之閘極結構以及基 板之上,做爲一矽源。可以利用富矽之矽化鎢(WSix)以 及富矽之矽化鈦(TiSix)做爲此富矽-矽化金屬,其中上述 之X g 2。隨後,對基板施以一熱處理之製程,目的主 要是將存在於富矽-矽化金屬中之矽析出,使其形成於閘 極、汲極與源極之上方以做爲後績矽化製程時與金屬反 應之矽層,此製程之熱處理在溫度.約爲 1 0 0 0 至 1 1 0 0 度C中進行约爲3 0至6 0秒。利用化學溶液將富矽-矽 化金屬層去除。一複晶梦化金屬(polycide)以及一自行 對準石夕化金屬(self-aligned silicide)分别形成於閘極、 汲極與源極之上方。然後將未產生反應之金屬去除。因 此,所形成之矽化金屬將不會消耗到基板,因此可以避 免漏電流之產生。 圖式簡單説明: 第一圖爲本發明之形成電晶體之截面圖。 第二圖爲本發明之形成富*5夕-砂化金屬於基板極 電晶體上之截面圖β 第三圖爲本發明之施以熱處理以形成一矽層之截面 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖。 第四圖爲本發明之去除富矽-矽化金屬之截面圖。 第五圖爲本發明之形成自行對準矽化金屬之截面 圖0 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明() 發明詳細説明: 本發明爲一種形成自行對準矽層於閘極、汲極與 源極之上方。在利用一金屬層形成於上述之自行對準 矽層之上,利用熱處理將自行對準矽與金屬反應產生 自行對準矽化金屬。利用本發明之方法可以增加元件 .之操作速度並且可以避免傳統方法造成接面漏電流之 產生。 參閱第一圖,依據本發明之一較佳實施,以一結 晶面爲<100>之半導體基板 2做爲説明。首先,先 在基板2之上形成場氧化區域4做爲元件之間絶緣區 域。然後,利用氮化砂以及氧化石夕之複合層經由敍刻 以及氧化製程可以形成上述場氧化區域 4。上述爲習 知之製程,在此不加以繁述。以習知技術而言,上述 之場氧化區域4可以利用溝渠'隔離區域技術達到相同 之目的。 下一步驟爲製作一電晶體於基板2之上,一墊氧 化層6先沈積於基板之上,氧化5夕一般可以利用熱氧 化法,溫度於800至1 1 00度C之間氡化形成》此外, 也可以利用化學氣相沈積法形成。 接著’形成一複晶妙層8做爲閉極>·—般》可以 本紙張尺度適用f國國家標準(CNS ) Α4規格(2Ι0Χ297公釐) II------------?τ (請先閲讀背面之注意事項再填窝本頁) A7 B7 挪..r, 五、發明説明() ::------— (請先閱讀背面之注意事項再填寫本頁) 利用低壓化學氣相沈積法形成上述之複晶矽層8。閘 極厚度约爲1000至4000埃之間。隨後,利用微影 製程定義閘極之結構於矽基板之上。下面的步驟爲用 來製作没極與源極。例如,欲形成一 N通道之電晶體 可以摻雜一低濃度之磷離子以形成一輕微摻雜之汲極 結構10於基板2之中。摻雜劑量約爲丄至 atoms/cm2,植入之能量約爲30至8〇 KeV。 一介電層义.4袭形成於閘極結構與基板2之上,一 般可以利用低壓化學氣相沈積之氧化 層。同理,利爲反應物形成之氧化層也可 以做爲此介電層。一非等向性触刻將上述之介電層独 刻以形成間隙璧(side wall spacers) 12於閘極之侧壁 之上。然後,以閘極以及間隙壁做爲著罩幕對基板2 施以離子植入用以形成汲極與源極14之摻雜區域。 參閲第二圖’利用化學氣相沈積法沈積一富矽-矽化金 屬層16於上述之閘極結構以及基板2之上,做爲— 矽源。可以利用富矽之矽化鎢(wsy以及富矽之發化 鈦(TiSix)做爲此富矽-矽化金屬16,其中上述之χ > 2。矽化鎢(WSy以及矽化鈦(TiSi:2)之化學反應式可以 經濟部中央標準扃貝工消费合作社印製 由下面方程式加以表<示~^
" ' WSi2 + 6HF + H2 4 -> TiSi2 + 4HC1 + 2H2 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 經濟部中央標隼局員工消費合作社印製 Α7 Β7 五、發明説明() 隨後請參閲第三圖,對基板2施以一熱處理之製 程,主要目的是將存在於富發-矽化金屬中之_5夕析出, 使其形成於閘極8、汲極與源極14之上方以做爲後續 矽化製程時與金屬反應之矽層18,以避免基板2之被 消耗所導致之漏電流。而此步驟所形成之矽層可以自 行對準所要形成之區域,因此稱做自行對準梦層 (self-aligned silicon) 18。以一實施例而言,此製 程之熱處理在溫度約爲1 〇〇〇至1 100度C中進行约 爲30至60秒,製程於氮氣或氬氣環境中進行。在複 晶矽閘極上之自行對準矽層(self-aligned silicon) is 之厚度約爲300至600埃,而位於汲極與源極14上 之自行對準梦層(self-aligned silicon) 18之厚度則 約爲200至400度C。於複晶發上之形成速率大於没 極與源極上之速率。 參閲第四圖’利用化學溶液.將富矽-矽化金屬層1 6 去除。參閲第五圖,一複晶矽化金屬(p〇lyCide)22以 及一自行對準矽化金屬(self-aligned siiicide)20分 别形成於閘極、;及極與源極之.上方β此複晶發化金屬 (polycide)22、自行對準矽化金屬(self_aligned silicide) 20可以利用下述之方法形成。首先,形成 —金屬層,如鈦、韵、鈷、鎢、鎳,於上述之基板2、 閘極以及自行對準矽層i 8之上。然後對基板2在氮 氣體中施以一快速熱處理製程,使金屬層與自行對準 本紙張尺度逋用中國國家揉準(CNS ) Α4規格(2丨0Χ297公釐) (請先閱讀背面之注意事項再填寫本I) 訂 A7 B7 五、發明説明() 矽層 18反應以形成複晶砍化金屬(polycide)22與自 行對準5夕化金屬(self~aligned silicide) 20分别位於 閘極8、汲極與源極1 4之上。然後將未產生反應之金 屬去除。因此’所形成之矽化金屬將不會消耗到基板, 因此可以避免漏電流之J:生。 當然,應用本方法之精神可以形成一自行對準石夕 層於一矽層之上。利用沈積一矽化金屬於一矽層之上, 然後利用上述之熱處理條件便可以達到此目的。 本發明僅以較佳實施例説明如上,並非用以限定衣 發明之申請範圍;凡熟習該項技藝人士,在未脱離本發 明之精神下,當可作些許改變或修飾,其專利保護範圍 均應包含在下述之申請專利範圍内。 (請先閲讀背面之注意事項再填寫本頁} -Ο裝. -
經濟部中央標準局I工消費合作社印製 8 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局貝工消費合作社印製 A8 ^24'27f - "I D8 々、申請專利範圍 1 · 一種形成一自行對準矽層於閘極、汲極與源極 上之方法,該方法至少包含: 形成一電晶體於一基板之上,該電晶體具有間隙 壁形成於該閘極之侧壁上; 利用化學氣相沈積法形成一富矽-矽化金屬層於 該基板、該電晶體之上做爲一矽源; 施以一熱處理製程將矽從該富矽-矽化金屬層析 出,用以形成一自行對準矽層於該汲極與源極以及該 閘極之上;及 去除該富矽-矽化金屬層。 2. 如申請專利範圍第1項之方法,其中上述之富 矽-矽化金屬層包含富矽-矽化鎢(WSix)。 3. 如申請專利範圍第1項之方法,其中上述之富 矽-矽化金屬層包含富矽-矽化鈦(TiSix)。 4. 如申請專利範圍第2項之方法,其中上述之其 中上述之X g 2。 5 .如申請專利範圍第3項之方法,其中上述之其 中上述之X g 2 ® 6.如申請專利範圍第1項之方法,其中上述之熱 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 處理溫度约爲1000 至 1100 °(〇。 7·如申請專利範圍第1項之方法,其中上述之熱 處理時間約爲3 0 至6 0秒。 8 如申請專利範圍第1項之方法,其中上述之熱 處理於包含氮氣之環境下施行。 9,如申請專利範圍第1項之方法,其中上述之熱 處理於包含氬氣之環境下施行。 1 0 . —種利用自行對準矽層形成複晶矽化金屬、 自行對準矽化金屬於一電晶體之閘極、汲極與源極上 之方法,該方法至少包含: 形成一電晶體於一基板之上,該電晶體具有間隙 壁形成於該閘極之侧壁上; 利用化學氣相沈積法形成一富矽-矽化金屬層於 遠基板、該電晶體之上做爲一 夕源; 施以一熱處理製程將矽從該富矽-矽化金屬層析 出,用以形成該自行對準矽層於該汲極與源極以及該 閘極之上; 去除該富·δ夕-·δ夕化金屬層; 形成一金屬層於該自行對準矽層、該電晶體之 上; 施以一熱處理製程用以將該金屬層與該自行對準 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公漦) l·— - - n - - [ —H - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中夬標準局員工消费合作社印製 4^42 7 t r, B8 C8 D8 六、申請專利範圍 矽層起反應’以形成該複晶矽化金屬、該自行對準矽 化金屬於該閑極、該汲極與源極上之;及 去除未與該自行對準發層起反應之該金屬層。 11. 如申請專利範圍第10項之方法,其中上述之 富矽-矽化金屬層包含富矽-矽化鎢(WSix)。 12. 如申請專利範圍第1〇項之方法,其中上述之 富矽-矽化金屬層包含富矽-矽化鈦(TiSiJ。 13. 如申請專利範圍第11項之方法,其中上述之 其中上述之Xg 2。 14. 如申請專利範圍第12項之方法,其中上述之 其中上述之Xg2。 15. 如申請專利範圍第12項之方法,其中上述之 熱處理溫度約爲1000 至 11001;。 1 6 .如申請專利範圍第1 2項之方法,其中上述之 熱處理時間約爲30 至60秒= 17·如申請專利範圍第12項之方法,其中上述之 熱處理於包含氮氣之環境下施行。 本紙張尺度適用中國國家標準(CNS ) Α4規格(21 ΟΧ 297公釐) nn Hi nn 1- - ^ i (請先閱讀背面之注意事項再填寫本頁) 訂 ABCD Λ2^Ι7:71Ψ 六、申請專利範圍 18.如申請專利範圍第12項之方法,其中上述之 熱處理於包含氬氣之環境下施行。 19· 一種形成一自行對準·δ夕層於一 夕層上之方 法,該方法至少包含: 形成一梦層於一基板之上; 利用化學氣相沈積法形成一富矽-矽化金屬層於 該矽層之上做爲一矽源; 施以一熱處理製程將矽從該富矽,矽化金屬層析 出,用以形成該自行對準矽層於該矽層之上及 去除該富矽-矽化金屬層。 20. 如申請專利範圍第19項之方法,其中上述之 富矽-矽化金屬層包含富矽-矽化鎢(WSix)。 21. 如申請專利範圍第19項之方法,其中上述之 富矽-矽化金屬層包含富矽-矽化鈦(TiSix)。 22. 如申請專利範圍第20項之方法,其中上述之 其中上述之X g 2。 23. 如申請專利範圍第21項之方法,其中上述之 其中上述之X g 2。 24. 如申請專利範圍第19項之方法,其中上述之 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本貫) 訂 經濟部中夬檑準局員工消費合作社印製 卿' A8 B8 C8 D8 六、申請專利範圍 熱處理溫度约爲1 0 0 0 至 1 1 0 0 t:。 25. 如申請專利範圍第19項之方法,其中上述之 熱處理時間约爲3 0 至6 0秒。 26. 如申請專利範圍第19項之方法,其中上述之 熱處理於包含氮氣之環境下施行。 27. 如申請專利範圍第19項之方法,其中上述之 熱處理於包含氬氣之環境下施行。 —^1 —^1 - - - - 1^1 In HI ^<1da, - - - -- K_ ΓνΊ § (請先M讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐)
TW87102367A 1998-02-19 1998-02-19 Method to grow self-aligned silicon on a gate, drain and source region TW424271B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87102367A TW424271B (en) 1998-02-19 1998-02-19 Method to grow self-aligned silicon on a gate, drain and source region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87102367A TW424271B (en) 1998-02-19 1998-02-19 Method to grow self-aligned silicon on a gate, drain and source region

Publications (1)

Publication Number Publication Date
TW424271B true TW424271B (en) 2001-03-01

Family

ID=21629530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87102367A TW424271B (en) 1998-02-19 1998-02-19 Method to grow self-aligned silicon on a gate, drain and source region

Country Status (1)

Country Link
TW (1) TW424271B (zh)

Similar Documents

Publication Publication Date Title
US6015752A (en) Elevated salicide technology
TW386255B (en) Method for self-aligned silicide process
CN101499475B (zh) 半导体装置及其制造方法
US6165857A (en) Method for forming a transistor with selective epitaxial growth film
TW477004B (en) Method to prevent dopant diffusion in dual-gate
TW424271B (en) Method to grow self-aligned silicon on a gate, drain and source region
TW466700B (en) Manufacturing method of salicide
US5998286A (en) Method to grow self-aligned silicon on a poly-gate, source and drain region
TW503586B (en) MOSFET structure with low junction capacitance
TW400579B (en) Method for manufacturing semiconductor device with titanium nitride
JP3639009B2 (ja) Tiシリサイド層を有する半導体装置の製造方法
TW200524141A (en) Semiconductor device and manufacturing method thereof
TW530342B (en) Formation method of self-aligned silicide using dual spacer
KR20070013743A (ko) 반도체 소자의 제조방법
JP2882352B2 (ja) 半導体装置の製造方法
TW451319B (en) Method of manufacturing self-aligned metal silicide
TW451313B (en) Manufacturing method of gate electrode sidewall silicide
JP3094914B2 (ja) 半導体装置の製造方法
TW544859B (en) Method for forming MOSFETs with recessed self-aligned silicide joint and extended source/drain junction
TW447017B (en) Method of forming MOSFET with indented silicide contact and extended source/drain junction
TW399243B (en) The process of forming the n type metal oxide semi field effect transistor (nMOSFET) short channel having self-aligned silicide contact
TW466705B (en) Deep sub-micron CMOS
TW463303B (en) Method for forming contact hole in self-aligned silicide process
TW301798B (en) Manufacturing method of transistor with local channel doping and titanium silicide gate
TW548791B (en) Salicide process forming silicide of two different thicknesses concurrently

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees