TW423127B - Package structure and method - Google Patents
Package structure and method Download PDFInfo
- Publication number
- TW423127B TW423127B TW088117853A TW88117853A TW423127B TW 423127 B TW423127 B TW 423127B TW 088117853 A TW088117853 A TW 088117853A TW 88117853 A TW88117853 A TW 88117853A TW 423127 B TW423127 B TW 423127B
- Authority
- TW
- Taiwan
- Prior art keywords
- scope
- patent application
- item
- transparent
- encapsulation process
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
A7 B7 423127 5332twf.doc/008 五、發明說明(I ) 本發明是有關於一種封裝結構與方法,且特別是有關 於一種封膠材料。 在現今資訊爆炸的世界,積體電路已與日常生活有密 不可分的關係,無論在食衣住行育樂方面,都常會用到積 體電路元件所組成之產品。隨著電子科技的不斷演進,更 人性化、功能性更複雜之電子產品不斷推陳佈新,然而各 種產品無不朝向輕、薄、短、小的趨勢設計,以提供更便 利舒適的使用。 在半導體製程上,已邁入0.18微米積體電路的量產時 代,積極度更高的半導體產品已垂手可得。至於後段的封 裝技術,也有諸多的精密封裝結構開發成功,比如晶片尺 寸封裝(Chip Scale Package,CSP),晶片級封裝(Wafer Level Package)或多晶片封裝模組(Multi Chip Module, MCM) 等。 然而,在元件組裝技術(assembly)方面,也有密度更 高之多層印刷電路板(multi-level PCB),使得積體電路封裝 (IC package)可以更緊密地排列在印刷電路板上。 請參照第1圖,其繪示習知覆晶封裝的剖面圖。習知 的覆晶封裝結構,係在晶片100主動表面102a的焊墊104 上,分別形成凸塊l〇6(bump)。一般覆晶結構封裝常採用 具有較高積集度的積層板108(laminate substrate)作爲承載 器,積層板108係由絕緣芯層110,其表面上具有圖案之 銅箔線路層H2a、112b,以及連通線路層112a、112b的 通孔lM(via)所組成。 3 本紙張&度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------Vi.· I I I I I I I 訂-1111111- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 423127 A7 5332t^f,d〇c/〇Qg B7 五、發明說明(v ) 曰曰片l〇〇以主動表面l〇2a面向積層板lio配置,並以 凸塊106與線路層llh電性連接。晶片100與積層板1〇8 之間會墳充—塡充物質116(imderfill),以保護凸塊1〇6, 避免因晶片100與積層板108間熱膨脹係數不同,而承受 熱應力造成疲勞破壞(fatigue collapse)。在晶片1〇〇背面 1〇2b以及檳層板1〇8上方,以封膠製程(encapsulation^ 成封膨材料118,以保護晶片100不受外在環境破壞。一 般而言’封膠材料HS係爲不透明之黑色絕緣材質。 在曰曰片100封膠之後,會以X光來檢視晶片i 〇〇與積 層板108之間的凸塊106與線路層112a的電性連接是否正 常。然而,使用X光來檢測凸塊106與線路層112a之間 的電性連接會提高晶片封裝之成本,且使用X光進行檢 測’必須考量X光對人體造成生理上之損害。 此外,製造廠商通常會將商標商品名稱,印製或是刻 製於封膠材料11S的上表面U8a上,以作爲產品銷售 之用,然而不肯業者常將印製或是刻製於封膠材料u8i 的製造商標磨除’再於其上印製其他商標出售, 廠商之虧損。 因此本發明的目的,就是在提供一種封裝結構,宜結 構包括一覆晶組裝以及一透明封膠材料,其中,覆晶組^ 具有一晶片,且透明封膠材料包覆該放置有該晶=琴 晶組裝之一面。 乙以復 本發明提供一種封裝製程,其方法簡述如下.首先 進行—覆職裝難,其傾片技_面上_數個焊 4 本紙張d適用中國國g^(.CNS)A4規格mQ χ 297公梦)-----— _ (請先閱讀背面之注意事項再填寫本頁〕 裝---- 訂---------專 A7 B7 423127
5 332twf.doc/00B 五、發明說明(>) 墊,分別經由凸塊與積層板上之複數個圖案化線路層相對 應電性連接,且晶片之主動表面與積層板之間形成有塡充 物質。之後,進行一封膠製程,在晶片之背面與積層板上 包覆透明封膠材料。 依照本發明的一較佳實施例,透明封膠材料包括聚甲 基丙烯酸甲酯系列或是聚碳酸酯類或是其他絕緣材質。此 外透明封膠材料亦可以是摻雜有染料之封膠材料且具有 防止紫外光穿透之能力。而封膠製程包括鑄模法、網版印 刷法以及點膠法。 由於封膠材料爲透明或是半透明之材質,因此可以直 接以光學顯微鏡,代替習知之X光,來檢測凸塊與圖案化 線路層之間的電性連接,因此可降低檢測成本,以及免除 因爲X光對人體的損害。此外,對於不同之封裝產品,可 以利用不同顏色之封膠材料,輕易地分類不同封裝產品。 再者,在進行晶片之覆晶組裝製程前,可先將製造廠商之 名稱或是產品商標刻至於晶片的背面,故可防止不肯業者 磨除產品商標或是製造商名,再於其上印製其他商標出 售,導致製造廠商之虧損。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1圖,其繪示爲習知覆晶封裝的剖面圖《 第2圖所示’爲根據本發明一較佳實施例之一種覆晶 5 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 震-------Γ —訂----- ♦ 經濟部智慧財產局員工消費合作社印製 A7 A7 經濟部智慧財產局員工消費合作社印製 __^32twf,doc/0Q8_ qj 五、發明說明(V?) 封裝的剖面圖。 其中,各圖標號與構件名稱之關係如下: 100 ' 200 :晶片 102a、202a :主動表面 102b、202b :晶片背面 104、204 :焊墊 106、206 :凸塊 108、208 :積層板 110、210 :絕緣芯層 112a、112b、212a、212b :銅箔線路層 114、214 :通孔 116、216 :塡充物質 118、218 :封膠材料 118a :封膠材料上表面 ΜΜΜ- 第2圖所示,爲根據本發明一較佳實施例之一種覆晶 封裝的剖面圖。首先,進行一覆晶組裝(assembly)製程, 包括將形成有電路元件之晶片200的主動表面202a,經由 主動表面202a上形成有之焊墊204,分別形成凸塊2〇6, 再與作爲承載器,且具有較高積集度的積層板208的銅范 線路層212a電性連接。而積層板208之表面上具有圖案之 銅箔線路層212a、212b,以及連通線路層212a、212b的 通孔214所組成。之後,晶片200與積層板208之間,塡 6 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) - ----I---— I — ---J I Ί I 訂·!----- (請先間讀背面之注意事項再填寫本頁) i 2 1 5332twf.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 - . … --- ,丨-η五、發明說明(^ ) 充一塡充物質216,以保護凸塊206,並完成一覆晶組裝。 其中’在進行晶片2〇〇的覆晶組裝製程之前,晶片200之 背面202b已經刻有製造廠商名稱或是產品商標。 繼之’在晶片2〇〇背面以及積層板208上方,以封膨 製程形成封膠材料218,以保護晶片200不受外在環境破 壞。此封膠材料218係爲透明或是半透明,且可以防止紫 外光穿透之絕緣材質,例如是聚甲基丙烯酸甲酯 (polymethylmethacrylate,PMMA)系列或是聚碳酸酯 (polycarbonate)類等材質。此外,封膠材料218以可以是 摻雜有染料之透明或是半透明的絕緣材質。另外,封膠製 程例如是以鑄模法(molding)、網版印刷法(printing)或是點 膠法(dispensing或可稱爲gl〇bt〇p)等。 由於封滕材料218係爲透明或是半透明之材質,因此 可以直接以光學顯微鏡,代替習知之X光,來檢測凸塊2〇6 與線路層212a之間的電性連接,因此檢測之成本大爲降 低’且可以免除因爲以乂光作爲檢測工具,導致對人體的 損害。 此外’對於不同之封裝產品,利用將不同染料摻加入 封朦材料218中’可以經由顔色之不同,輕易地將封裝產 品加以分類。 再者’由於在進行晶片2〇〇之覆晶組裝製程前,先將 製造廠商之名稱或是產品商標刻至於晶片2〇〇之背面 202b,因此可以防止不肖業者磨除產品商標或是製造商名 稱,再於其上印製其他商標出售,導致製造廠商之虧損。 f靖先閱讀背面之注意事項再填寫本頁) -裝 ----訂---- n n 1 4 本紙浪尺&通用〒國國豕標準(QSiS)A4規格(210 X 297公釐了1
Claims (1)
- A8 B8 C8 D8 5332twf-H〇c/QQ_8_ 六、申請專利範圍 1,一種封裝製程,其包括: 進行一覆晶組裝製程,其中一晶片之一主動表面上的 複數個焊塾,分別經由一凸塊與一積層板上之複數個圖案 化線路層相對應電性連接,且該晶片之該主動表面與該積 層板之間形成有〜填充物質;以及 進行一封膠製程,以在該晶片之一背面與該積層板上 包覆一透明封膠材料。 2.如申請專利範圍第1項所述之封裝製程,其中該透 明封膠材料包括聚甲基丙烯酸甲酯系列之一絕緣材質。 3‘如申請專利範圍第1項所述之封裝製程,其中該透 明封膠材料包括聚碳酸酯類之一絕緣材質。 4, 如申請專利範圍第1項所述之封裝製程,其中該封 膠製程包括一鑄模法。 5. 如申請專利範圍第丨項所述之封裝製程,其中該封 膠製程包括一網版印刷法。 6·如申請專利範圍第1項所述之封裝製程,其中該封 膠製程包括一點膠法。 7.如申請專利範圍第1項所述之封裝製程,其中該透 明封膠材料可以是摻雜有染料之封膠材料。 8·如申請專利範圍第1項所述之封裝製程,其中該透 明封膠材料具有防止紫外光穿透之能力。 9.如申請專利範圍第1項所述之封裝製程,其中該晶 片之該背面刻製有一製造商商標。 ^ 一種封裝結構,其包括: 9 本紙張义度適用中國國家標準(CNS)A<1規格(2】〇x297公釐) -----------":裝 i ! — — f 訂---------碌' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印*1^5332twf.doc/008 A8B8C8D8 六、申請專利範圍 17.如申請專利範圍第16項所述之封裝結構,其中該 透明封膠材料包括聚甲基丙烯酸甲酯系列之—絕緣材 質。 如申請專利範圍第16項所述之封裝結構,其中該 透明封膠材料包括聚碳酸酯類之一絕緣材質。 19. 如申請專利範圍第16項所述之封裝結構,其中該 透明封膠材料可以是摻雜有染料之封膠材料。 20. 如申請專利範圍第16項所述之封裝結構,其中該 透明封膠材料具有防止紫外光穿透之能力。 (請先閱讀背面之注意事項再填寫本頁) -1 --------訂---------線 經濟部智慧財產局具工消費合作社印製 本紙張反度適用中國Θ家標準(CNS)A4規*格(210*297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088117853A TW423127B (en) | 1999-10-15 | 1999-10-15 | Package structure and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088117853A TW423127B (en) | 1999-10-15 | 1999-10-15 | Package structure and method |
Publications (1)
Publication Number | Publication Date |
---|---|
TW423127B true TW423127B (en) | 2001-02-21 |
Family
ID=21642638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088117853A TW423127B (en) | 1999-10-15 | 1999-10-15 | Package structure and method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW423127B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898058B2 (en) | 2001-12-31 | 2011-03-01 | Megica Corporation | Integrated chip package structure using organic substrate and method of manufacturing the same |
US8492870B2 (en) | 2002-01-19 | 2013-07-23 | Megica Corporation | Semiconductor package with interconnect layers |
US8535976B2 (en) | 2001-12-31 | 2013-09-17 | Megica Corporation | Method for fabricating chip package with die and substrate |
US9030029B2 (en) | 2001-12-31 | 2015-05-12 | Qualcomm Incorporated | Chip package with die and substrate |
-
1999
- 1999-10-15 TW TW088117853A patent/TW423127B/zh not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898058B2 (en) | 2001-12-31 | 2011-03-01 | Megica Corporation | Integrated chip package structure using organic substrate and method of manufacturing the same |
US8471361B2 (en) | 2001-12-31 | 2013-06-25 | Megica Corporation | Integrated chip package structure using organic substrate and method of manufacturing the same |
US8535976B2 (en) | 2001-12-31 | 2013-09-17 | Megica Corporation | Method for fabricating chip package with die and substrate |
US8835221B2 (en) | 2001-12-31 | 2014-09-16 | Qualcomm Incorporated | Integrated chip package structure using ceramic substrate and method of manufacturing the same |
US9030029B2 (en) | 2001-12-31 | 2015-05-12 | Qualcomm Incorporated | Chip package with die and substrate |
US9136246B2 (en) | 2001-12-31 | 2015-09-15 | Qualcomm Incorporated | Integrated chip package structure using silicon substrate and method of manufacturing the same |
US8492870B2 (en) | 2002-01-19 | 2013-07-23 | Megica Corporation | Semiconductor package with interconnect layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW462121B (en) | Heat sink type ball grid array package | |
TW459361B (en) | Three-dimensional multiple stacked-die packaging structure | |
TW488042B (en) | Quad flat non-leaded package and its leadframe | |
US9665122B2 (en) | Semiconductor device having markings and package on package including the same | |
JPH1167799A (ja) | 電子部品の製造方法 | |
TWI463578B (zh) | 用於積體電路晶粒的角結構 | |
TW200822336A (en) | Stacked type chip package, chip package and process thereof | |
US20130271924A1 (en) | System in package assembly | |
TW201427506A (zh) | 電子裝置及其製法 | |
JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
US7755083B2 (en) | Package module with alignment structure and electronic device with the same | |
TW423127B (en) | Package structure and method | |
TW507502B (en) | Semiconductor module | |
TWM281293U (en) | Optoelectronic chip array package structure | |
TWI364821B (en) | Package structures | |
TW469610B (en) | Package structure having testing pads on chip | |
TW459315B (en) | Stack-up chip packaging | |
TW516201B (en) | Tape carrier package | |
TW454277B (en) | Direct heat dissipating type structure of BGA substrate | |
TW563212B (en) | Semiconductor package and manufacturing method thereof | |
TW447064B (en) | Substrate and recognition method capable of identifying defective units in the array molding | |
TW457836B (en) | High heat dissipation type integrated circuit substrate structure and fabrication process | |
TW399276B (en) | Semiconductor device and process of producing the same | |
JP2005347470A (ja) | 半導体パッケージ用中継基板、半導体サブパッケージおよび半導体装置 | |
TW457659B (en) | Semiconductor packaging unit and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |