TW416145B - Non-volatile memory and the manufacturing method thereof - Google Patents

Description

6145(,2 a? ---______ B7 '發明説明（，/ ) 發明背景 h發明領域 本發明是有關於一種半導體記憶體，並且特別是一種 非揮發性（nonvolatile)記憶體及其製作方法。 2.習知技藝 有鑒於在非揮發性記憶體的技術製程中，浮置閘族與 金屬絕緣半導體族(MIS group)廣泛是以兩個或三個介電層 堆疊而成。以下將參考所附圖式對習知非揮發記憶體進行 說明。第1圖是繪示了習知非揮發性記憶體之第一範例的 截面視圖。繪示於第1圖之浮置閘族的非揮發記憶體使用 與現今廣泛應用在快閃EEPROMs的ETOX(EPROM)相同 之電位井（potential well)來實行記憶過程。浮置閘族的非 揮發性記憶體運用兩層或三層的多晶矽製程。在三層多晶 砂製程中，提供只使用在抹除（erasure)的抹除閘極多晶矽 層，其中能單獨控制抹除。繪示於第1圖的習知非揮發性 記憶體具有兩層多晶矽，其中該揮發性記憶體包括半導體 基底Π、形成於該半導體基底11上方的第一氧化薄膜13、 形成於該第.一氧化薄膜13上方的浮置閘15、形成於該浮 置閘15上方的第二氧化薄膜π、形成於該第二氧化薄膜 1 7上方的控制閛19、以及形成於該控制閛19兩側的該基 底11表面之上方的源極/汲極雜質擴散區21與21a。第一 氧化薄膜13稱爲穿隧氧化薄膜，而第二氧化薄膜π稱爲 介層多晶矽介電質（IPD)。 浮置閘族的非揮發記憶體之寫入與抹除操作如下° 4 (請先閱讀背面之注意事項再填寫本頁) 訂 線！ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 416145 50.>7|urdoc002 ^ B7____ 五、發明説明（2) 在寫入時，對控制閘19提供足夠的正電壓（+ )，而使 正電壓經由IPD層之第二氧化薄膜17與浮置閘15連接以 提昇浮置閘15的電位。於是增加穿隧氧化層之第一氧化 薄膜13上的電場強度（electric Held intensity)，而造成在 源極混雜擴散區域21與汲極混雜擴散區域21a之間電場 所產生的熱電子經由穿隧氧化薄膜射入浮置閘15。最終， 在浮置閘15內的穿隧電子是由形成電位井的穿隧氧化層 以及IPD層所補陷。抹除過程就是從浮置閘15移除陷於 電位井的熱電子，其中對控制閘提供負電壓（-)並對源極混 雜擴散區域21提供正電壓（ + )，而使陷於浮置閘I5的熱電 子在穿隨氧化薄膜內產生Fowler Nordheim穿隧而進入半 導體基底Π。 另一方面，第2a圖是繪示了習知MIS族非揮發性記 憶體之第二範例的截面視圖。MIS族之非揮發性記憶體是 利用在介電薄膜-主體、介電薄膜-介電薄膜、介電薄膜-半 導體之介面的陷阱實行記憶，其中較具代表性的是金氧_ 氮氧半導體/多晶矽-氧氮氧半導體(MONOS/SONOS)具有足 以應用在現存CMOS製程的簡單結構，因爲其使用單一多 晶砂製程並具有舄入/抹除的最佳耐久性（endurance)。 請參照第2a圖，具有MNOS/SNOS結構的MIS族之 非揮發性記憶體提供了半導體基底11、形成於半導體基底 Π上方的第一氧化薄膜13、形成於第一氧化薄膜上方的 氮化薄膜14、形成於氮化薄膜14上方的閘極電極23、以 及形成於閘極電極23兩側之半導體基底11表面的源極/ 5 本紙張尺度適用中國國家標準（CNS > A4规格（2Η)Χ297公嫠) ~ --------It------、訂------^ (請先閱讀背面之注意事項再填寫本頁) 416145 經濟部智慧財產局員工消費合作社印製 五、發明説明（> ) 汲極混雜擴散區域21與21a。爲縮小其比例，應該縮減具 有MNOS/SNOS結構的MIS族之非揮發性記憶體氮化薄膜 之厚度。然而，如同之前所報導，有鑒於氮化薄膜14 中的電子中心（center of electrons)爲9〇A，氮化薄膜14的 .厚度無法低於兩倍90A電子中心的180A。MONOS/SONOS 結構的發展是用來克服MNOS/SNOS結構之縮小比例限制 的一種技藝。也就是說，如第2b圖所繪示，MONOS/SONOS 結構提供了半導體基底11、形成於半導體基底11上方的 第一氧化薄膜13、形成於第一氧化薄膜上方的氮化薄膜 14、形成於氮化薄膜14上方的第二氧化薄膜17、以及形 成於第二氧化薄膜17上方的閘極電極23。如圖所繪示， 在閘極電極23與半導體基底11之間提供O-N-O結構的介 電薄膜。 以下將對非揮發性記憶體MONOS/SONOS結構的寫 入以及抹除操作進行說明。 在寫入時，對閘極電極23提供足夠的正電壓(+)，以 使電子從半導體基底η穿隧通過半導體基底11上的第一 氧化薄膜Π而射向氮化薄膜]4。在此情況，氮化薄膜14 上的第二氧化薄膜17阻擋了射向氮化薄膜14的電子漏往 _極電極23以及從閘極電極23射入氮化薄膜14的電洞= 在此’第一氧化薄膜13稱爲穿隧氧化物，而在氮化薄膜14 上的第二氧化薄膜17稱爲阻擋氧化薄膜。射透穿隧氧化 薄膜之第一氧化薄膜13的電子以啓始電壓陷入氮化薄膜 14的主體陷阱（bulk trap)以及在氮化薄膜14兩端的介面陷 __ 6 本紙張尺度適^1中^家榡準（(：奶}八4規格（2丨0><297公釐> (請先閱讀背面之注意事項再填寫本頁)

Α7 ?(ΐ3 7ρίΓ.ιΙ oc/00： ____Β7_ 五、發明説明（¥ ) 阱（interface trap)。因此，爲要進行抹除，對閘極電極23 提供負電壓（-），而使受陷電子向半導體基底Π排出，造 成啓始電壓落至寫入前的數値。前述非揮發性記憶體 MONOS/SONOS結構的優點來自於具有電位阻擋功能的阻 擋氧化薄膜。也就是說，甚至減低氮化薄膜的厚度，阻擋 氧化薄膜仍然能阻擋射入氮化薄膜電子的遺漏，並且因爲 在氮化薄膜-阻擋氧化薄膜之介面所形成的高濃度陷阱而 具有較大的記憶窗口（memory window)。記憶窗口是寫入 與抹除之間的啓始電壓差異。由於阻擋氧化薄膜阻擋了閘 極電極23射出降低元件實行的電洞，因此MONOS/SONOS 結構的非揮發性記憶體具有高可靠性。 然而，習知的非揮發性記憶體具有下列問題。 首先，使用兩層或三層多晶矽的浮置閘族之非揮發性 記憶體將形成大約5〇〇〇A或更高的階梯，而產生繁瑣的製 作過程。 除了 MIS族之非揮發性記憶體的前述優點 > 爲要產生 低寫入電壓以及快速寫入，MIS族之非揮發性記憶體需要 生長（grow)低於20 A的超薄穿隧氧化薄膜。然而，生長具 有確實可再生性（assured reproducibility)以及可靠性 (reliabinty)的超薄穿隧氧化薄膜需要非常困難以及繁瑣的 製程。也就是說，爲要避免生長天然氧化薄膜，在生長氧 化薄膜之前必須進行高溫以及超高真空淸洗過程，或是需 要分離熔爐（separate furnace)以同時進行氧化砂薄膜生長 以及氮化矽薄膜沉積。 7 本紙張尺度適用ϋ國家^率（CNS > A4規格（2丨0X29*7公釐) ~ ---------Ί1------訂------線 (請先閱讀背面之注意事項戽填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局具工消費合作杜印製 416145 MJ_；7pir t| 〇,· ΐ)；)2 Μ Β7 五、發明説明（t) 發明槪要 於是本發明是導向一種非揮發性記憶體及其製作方 法，其顯著的排除由於習知技藝之限制以及缺點所產生的 許多問題。 因此本發明的目的是要提供一種非揮發性記憶體及 其製作方法，其具有簡易的製作過程、低寫入電壓、高實 行、以及高可靠性。 本發明的額外特徵與優點將在以下說明書中提出， 部分將在說明書中顯而易見或藉由實施本發明所了解，而 本發明的目的以及其他優點將根據說明書以及專利申請範 圍所提出結構以及所附圖示使其更顯而易見。 爲達到本發明的上述與其他優點，根據本發明的目 的所包括並廣泛形容，能夠寫入並抹除的非揮發性記憶體 包括第一傳導型半導體基底、形成於基底上方的閘極介電 薄膜疊層具有補陷電子的部分、形成於閘極介電薄膜上方 的閘極電極、以及形成於閘極電極兩側之基底表面上的第 傳導型源極與汲極混雜擴散區域。 本發明的另一方面提供了一種能寫入以及抹除的非 揮發性記憶體之製作方法，其中包括（1)在第一傳導型半導 體基底上形成氧化薄膜；（2)在NO或N20環境下進行一回 火，以將該氧化薄膜轉換成由含氮的第一氮氧化矽區域以 及比該第·氮氧化矽區域含較少氮的第二氮氧化矽區域所 疊合形成的垂直疊層在基底上方；（3)在第二氮氧化矽區域 8 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） ---------.It------訂------線 (請先聞讀背面之注意事項再填寫本頁) 416145 >0-'7pil docMIO： A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明説明（ί，） 上圖案化閘極電極；以及（4)在閘極電極兩側之基底表面上 形成第二傳導型源極與汲極雜質擴散區域。 需瞭解，前述之槪略說明及下列之詳細說明爲用以例 示及解釋’且爲欲對申請專利之本發明提供進一步之解 .釋。 圖式之簡單說明： 所附圖式’用以提供本發明之進一步瞭解且倂入爲構 成本說明書之一部份，係用以說明本發明之實施例並與詳 細說明共同用以解釋本發明，其中 第】圖是繪示了習知非揮發性記憶體之第一範例的截 面視圖； 第2a圖是繪示了習知非揮發性記憶體之第二範例的 截面視圖； 第2b圖是繪示了習知MONOS/SONOS結構非揮發性 記憶體之第三範例的截面視圖； 第3圖是根據本發明的第一實施例繪示了非揮發性記 憶體的截面視圖； 第4a圖至桌4d圖是根據本發明的第.一實施例繪示了 製作非揮發性記憶體之步驟的截面視圖； 第5a圖與第5b圖是根據本發明的第一實施例分別繪 示了非揮發性記憶體之寫入與抹除特性的曲線圖； 第6圖是根據本發明的第一實施例繪示了非揮發性記 億體之寫入與抹除耐久性的曲線圖； 第7圖是根據本發明的第二實施例繪示了非揮發性記 y ----------f ^ ------訂------, (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準{ CNS ) A4現格（210X297公釐） 416145 > Ο ' 7 ρ I I U ο c Ο!) 2 五、發明説明（ Α7 Β7 經濟部智慧財產局員工消費合作社印製 億體的截面視圖；以及 第8a圖至第8d圖是根據本發明的第二實施例繪示了 製作非揮發性記憶體之步驟的截面視圖。 圖式之標記說明： II、31 :半導體基底 13 :第一氧化薄膜 14 :氮化薄膜 - 15 :浮置閘 17 :第二氧化薄膜 19 :控制閘 21、21a :源極/汲極混雜擴散區域 _ 23 :閘極電極 33 :氧化砂薄膜 33a、33b :絕緣薄膜 35 :多晶矽層 35a :閘極電極 37 :源極混雜擴散區域 37a :汲極混雜擴散區域 A:中央氧氮化矽區域 B1 :覆蓋氧氮化矽區域 B2 :底部氧氮化矽區域 實施例 ---------*—^ -------訂------線' - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2i〇X297公釐）

五、發明説明（y ) 經濟部智慧財產局員工消費合作社印奴 本發明將參考實施例進行說明，而其範例將繪示於所 附圖式。本發明是運用CMOS製程製作非揮發性記憶體。 也就是說’在形成基底、閘極氧化薄膜、閘極電極、以及 源極與汲極混雜擴散區域的CMOS製程中，閘極氧化薄膜 只是用來隔離閘極電極與基底。根據本發明運用前述 CMOS製程所製作的非揮發性記憶體，使非揮發性記憶體 的特徵，如寫入與抹除成爲可能。第3圖是根據本發明的 第一實施例繪示了非揮發性記億體的截面視圖。· 請參照第3圖，本發明第一實施例的非揮發性記憶體 包括第一傳導型半導體基底31、由含高濃度氮的氧氮化矽 區域A以及由氮濃度比氧氮化矽區域A更低的氧氮化矽 區域B所疊合並形成於半導體基底31上方的絕緣薄膜 33a、形成於絕緣薄膜33a上方的閘極電極35a、以及形成 於閘極電極35a兩側之半導體基底31表面上的第二傳導 型源極與汲極混雜擴散區域37與37a。在絕緣薄膜33a含 高濃度氮的氧氮化矽區域A是配置在半導體基底31的一 側，而氮濃度比氧氮化矽區域A更低的氧氮化矽區域B 是配置在閘極電極35a的一側。由於氮的高濃度低於3重 量比，其較低濃度將非常低。 h述非揮發性記憶體的製作方法將根據本發明的第一 實施例在以下進行說明。第4a圖至第4d圖是根據本發明 的第一實施例繪示了製作非揮發性記憶體之步驟的截面視 圖s 請參照第4a圖，在氧氣環境下的半導體基底31上生 ---------------訂------線’, I . (請先閲讀背面之注意事項再填寫本頁) 本紙张尺度適用中國國家榡率（CNS 規格（2丨0><2们公釐） A7 B7 416145 ^ 03 7p i f d {]〇： 五、發明説明（g ) 長氧化矽薄膜33。如第4b圖所繪示，在NO或N20氣體 環境下進行回火以形成絕緣薄膜33a,其疊合包括由含高 濃度氮的氧氮化矽區域A配置在半導體基底31的一側以 及由氮濃度比氧氮化矽區域A更低的氧氮化矽區域b配 .置在其上方。在NO氣體環境下的回火是在溫度範圍 800〜l〇〇〇°C並最有可能在大約900°C下進行20〜30分鐘。 在N20氣體環境下的回火是在溫度範圍850〜U00°C並最 有可能在大約950°C下進行相同於NO環境下的回火時 間。如第4c圖所繪示，然後在絕緣薄膜的上方形成多晶 矽層33a，例如，閘極電極材質。而如第4d圖所繪示，選 擇性的去除多晶矽層35以及絕緣薄膜33a以形成閘極電 極35a並選擇性的暴露半導體基底31表面。注射第二傳 導型混雜離子（second conduction type impurity ions)，以在 半導體基底31的暴露表面形成源極與汲極混雜擴散區域 37 與 37a。 第5a圖是根據本發明的第一實施例繪示非揮發性記 憶體之寫入特性的曲線圖，其藉由在800°C溫度生長厚度 4〇A的氧化矽薄膜33並在1500°C的NO或N20氣體環境 下進行回火所產生。也就是說，將源極混雜擴散區域37、 汲極混雜擴散區域37a、以及半導體基底31共同接地，並 對閘極電極35a提供與半導體基底31具正極(+)的電壓以 寫入資料。在此情況下，啓始電壓是以正向（+)增加。 第5b圖是根據本發明的第一實施例繪示非揮發性記 憶體之抹除特性的曲線圖°將源極混雜擴散區域37、汲極 本紙張尺度適用中國國家標準（CNS ) A4C格（210X297公釐） — I—--- - Γ— t n It n - l> TN--I I I -泉 < -·-& is* (請先閲讀背面之泣意事項存填寫本頁) 經濟部智慧財產局員工消費合作社印製 416145 5〇.Wpir.ti Oc/,：〇2 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（/l7 ) 混雜擴散區域37a、以及半導體基底31共同接地，並對閘 極電極35a提供與半導體基底31具負極㈠的電壓以抹除 寫入的資料。在此情況下，啓始電壓是以負向㈠增加。由 第5a圖與第5b圖可見，藉由對閘極電極3k提供比讀取 操作電壓更高並相反的足夠電壓’記憶狀態可以由抹除狀 態轉成寫入狀態（從低啓始電壓到高啓始電壓）而反之亦 然。在此情況下，定義爲寫入狀態與抹除狀態之啓始電壓 差異的記憶窗口爲1.85V。 - 第6圖是根據本發明的第一實施例繪示了非揮發性記 憶體之寫入與抹除耐久性的曲線圖，其中可見存在大約1〇〇 倍的重複寫入以及抹除。 第7圖是根據本發明的第二實施例繪示了非揮發性記 憶體的截面視圖。 請參照第7圖，本發明第二實施例的非揮發性記憶體 包括第一傳導型半導體基底31、由高氮濃度的中央氧氮化 矽區域A以及由較低氮濃度的覆蓋與底部氧氮化矽區域 與B2所疊合的絕緣薄膜33b、形成於絕緣薄膜33b上方 的閘極電極35a、以及形成於閘極電極35a兩側之半導體 基底31表面上的第二傳導型源極與汲極混雜擴散區域37 與37a。低氮濃度-高氮濃度-低氮濃度的氧氮化矽B2-A-B1 的疊合包括在NO或N20氣體環境下進行氧化矽薄膜的回 火以形成高氮濃度-低氮濃度的氧氮化矽疊合A_B1 ’以及 隨後對氧氮化砂疊合A-B1的重新氧化。 上述非揮發性記憶體的製作方法將根據本發明的第二 ---------ΓΗ-.------訂------線 V * · (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣牟（CNS ) A4規格（210X297公釐） 416145 A7 50^7(>it' Ooc ----------- ~ 一 五、發明説明（丨丨） 實施例參考第8a圖至第8d圖在以下進行說明° 經濟部智慧財產局員工消費合作社印製 請參照第8a圖，在氧氣環境下的半導體基底3丨上生 長氧化砂薄膜33。如第8b圖所繪示，在NO或N20氣體 環境下進行回火以形成絕緣薄膜33a具有含高濃度氮的氧 氮化砂區域A配置在半導體基底31的一側以及較低氮濃 度的氧氮化砂區域B1配置在其上方。在N 0氣體環境下 的回火是在溫度範圍800〜1000°C並最有可能在大約900°C 下進行20〜30分鐘。在N2〇氣體環境下的回火是在溫度範 圍850〜ll〇〇°C並最有可能在大約950°C下以相同於NO 氣體環境下的時間進行。如第8c圖所繪示，在氧氣的環 境下進行重新氧化’以在高濃度氮的氧氮化矽區域A的下 方形成較低氮濃度的氧氮化矽區域。最終形成由低氮 濃度的氧氮化矽區域B1_高氮濃度的氧氮化矽區域A-低氮 濃度的氧氮化矽區域B2所疊合的絕緣薄膜33b。然後， 如第8d圖所繪示’在絕緣薄膜33b上形成閘極電極材質 層，例如多晶矽層，並且選擇性的去除多晶矽層35與絕 緣薄膜33b以形成閘極電極35a。利用閘極電極35a爲罩 幕，將混雜離子射入半導體基底31的表面，以在其中形 成源極與汲極混雜擴散區域37與37a，因此根據本發明的 第二實施例完成非揮發性記憶體的製作。 非揮發性記億體極其製作方法具有優點如下。首先利 用CMOS製程形成能進行寫入與抹除的非揮發性記憶體將 加速簡易的製程。而既然不必進行超薄穿隧氧化薄膜的生 長步驟’便可能形成作爲記憶體的閘極介電薄膜。根據本 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} a7 B7 五、發明説明（广-） 發明’簡易的局出與抹除產利用電子裝置進行°而由於本 發明是使用單…多晶矽層，因此可以降低高階梯的產生。 任何熟習此技藝者可顯見在本發明之非揮發性記憶體 及其製造方法中，在不脫離本發明之精神和範圍內所進行 之各種更動與潤飾。因此本發明之保護範圍包括在後附之 申請專利範圍內之各種更動與潤飾。 ---------— y 一------IT------$ r (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

1. — -- ——-----—--——. ---——-——j 六、申請專利範κ r 1. 一種能夠寫入並抹除的非揮發性記憶體，包括： | -第一傳導型半導體基底； | I 形成於該基底上方的一閘極介電薄膜疊層具有捕陷電j4 子的一部份； 4 I 形成於該閘極介電薄膜上方的一閘極電極；以及 ||; 形成於該閘極電極兩側之基底表面上方的第二傳導型ii 源極與汲極雜質擴散區域。 | 2. 如申請專利範圍第1項所述的非揮發性記憶體，其 | 中在寫入時同時將該源極與汲極雜質擴散區域以及該基底 f 接地，並根據該基底對該閘極電極提供一正極(+)電壓。 3. 如申請專利範圍第1項所述的非揮發性記憶體，其 中在寫入時同時將該源極與汲極雜質擴散區域以及該基底 接地，並根據該基底對該閘極電極提供一負極(-)電壓。 4. 一種能夠寫入並抹除的非揮發性記憶體，包括： 一第一傳導型半導體基底； 形成於該基底上方的一閘極介電薄膜包括一垂直疊層 由含氮的一第一氮氧化矽區域以及比該第一氮氧化矽區域 含較少氮的一第二氮氧化矽區域所組成爲捕陷電子； 形成於該閘極介電薄膜上方的一聞極電極；以及 經濟部智慧財產局員工消費合作杜印製 形成於該閘極電極兩側之基底表面上方的第二傳導型 源極與汲極雜質擴散區域。 5. 如申請專利範圍第4項所述的非揮發性記憶體1其 中在寫入時同時將該源極與汲極雜質擴散區域以及該基底 接地，並根據該基底對該閘極電極提供一正極(+ )電壓。 本纸張尺度適用中國國家標率（rNS ) Λ4味格（2丨0x297公嫠） 416145 C 5{>37pir.doc/()02 I六、申請專利範園 i 6.如申請專利範圍第4項所述的非揮發性記憶體，其 I | 中在寫入時同時將該源極與汲極雜質擴散區域以及該基底 接地，並根據該基底對該閘極電極提供一負極（-)電壓。 7. 如申請專利範圍第5項所述的非揮發性記憶體，其 中爲將該非揮發性記憶體從一寫入狀態轉換到一抹除狀· 態，對該閘極電極提供比在寫入時更高或相反的一電壓。 8. —種能夠寫入並抹除的非揮發性記憶體，包括： 一第一傳導型半導體基底； __ 形成於該基底上方的一聞極介電薄膜由一疊層包括含 氮的一第一氮氧化矽區域以及分別比該第一氮氧化矽區域 含較少氮並分別配置在該第一氮氧化矽區域上方與下方， 爲捕陷在該第一氮氧化矽區域內之電子的一第二、與一第 三氮氧化矽區域所組成； 形成於該閘極介電薄膜上方的一閘極電極；以及 形成於該閘極電極兩側之基底表面上方的第二傳導型 源極與汲極雜質擴散區域。 9. 如申請專利範圍第8項所述的非揮發性記憶體，其 中在寫入時同時將該源極與汲極雜質擴散區域以及該基底 接地，並根據該基底對該閘極電極提供一正極（+)電壓。 1〇.如申請專利範圍第8項所述的非揮發性記憶體，其 中在寫人時同時將該源極與汲極雜質擴散區域以及該基底 接地，並根據該基底對該閘極電極提供一負極（-)電壓。 11.如申請專利範圍第8項所述的非揮發性記憶體，其 中爲將該非揮發性記憶體從一寫入狀態轉換到一抹除狀 態，對該閘極電極提供比在寫入時更高或相反的一電壓。 本紙張疋度適用中國國家標隼（CNS ) Λ4規格（210XW7公釐） MU)； L)V 申請專利範園 1 2. —種能寫入並抹除之非揮發性記憶體的製作方法， 包括： 在一第一傳導型半導體基底上形成一氧化薄膜； 在一 NO或N20氣體環境下進行一回火1以將該氧化 薄膜轉換成形成於該基底上方的一垂直疊層包括含氮的一 第一氮氧化矽區域以及比該第一氮氧化矽區域含較少氮的 一第二氮氧化矽區域； 在該第二氮氧化矽區域上圖案化一閘極電極.；以及 在該閘極電極兩側之基底表面上形成第二傳導型源極 與汲極雜質擴散區域。 13. 如申請專利範圍第12項所述的方法，其中該基底 是P傳導型而該源極與汲極雜質擴散區域是N傳導型，或 該基底是N傳導型而該源極與汲極雜質擴散區域是P傳導 型。 14. 如申請專利範圍第12項所述的方法，其中在該NO 氣體環境下的該回火是在一溫度範圍800〜1200°C，而最有 可能是在大約900°C下進行。 經濟部智.1財產局員工消費合作社印製 15. 如申請專利範圍第12項所述的方法，其中在該N20 氣體環纟莧下的該回火是在一溫度範圍850〜Π 00°C ’而最有 可能是在大約950°C下進行。 16. 如申請專利範圍第14項或第15項所述的方法’其 中該回火的時間是20〜30分鐘。 17. —種能寫入並抹除之非揮發性記憶體的製作方法’ 包括= 在一第一傳導型半導體基底上形成一氧化薄膜： 18 本紙張尺度適用中國國家標嗥（CNS ) Λ4規格（2IOXB7公釐） 416145 ，申讀專利1色圍 (请夂閱凟片而之'·'··"*^、-^,4.¾ 衣 S : 在一 NO或N20氣體環境下進行一回火，以將該氧化 薄膜轉換成一疊層包括含氮的一第一氮氧化矽區域爲捕陷 電子以及在該第一氮氧化矽區域上方比該第一氮氧化矽區 域含較少氮的一第二氮氧化矽區域； 對該疊層進行重新氧化以在該第一氮氧化砂區域下方 形成比該第一氮氧化矽區域含較少氮的一第三氮氧化矽區 域； 在該第一氮氧化矽區域上圖案化一閘極電極.；以及 在該閘極電極兩側之基底表面上形成第二傳導型源極 與汲極雜質擴散區域。 18. 如申請專利範圍第17項所述的方法，其中該基底 是P傳導型而該源極與汲極雜質擴散區域是N傳導型，或 該基底是N傳導型而該源極與汲極雜質擴散區域是P傳導 型。 19. 如申請專利範圍第17項所述的方法，其中在該NO 氣體環境下的該回火是在一溫度範圍8〇〇〜1200°C，而最有 可能是在大約900°C下進行。 經濟部智慧財產局員工消費合作钍印製 20. 如申請專利範圍第17項所述的方法’其中在該N20 氣體環境下的該回火是在一溫度範圔850〜1100°C，而最有 可能是在大約950°C下進行。 19 本紙張尺度適用中國國家標隼（CMS ) A4规格（210 v川7公嫠）