TW415047B - The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate - Google Patents

The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate Download PDF

Info

Publication number
TW415047B
TW415047B TW088101747A TW88101747A TW415047B TW 415047 B TW415047 B TW 415047B TW 088101747 A TW088101747 A TW 088101747A TW 88101747 A TW88101747 A TW 88101747A TW 415047 B TW415047 B TW 415047B
Authority
TW
Taiwan
Prior art keywords
solder
scope
patent application
item
block
Prior art date
Application number
TW088101747A
Other languages
English (en)
Inventor
Su Tao
Wei-Chung Wang
Jen-Kuang Fang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW088101747A priority Critical patent/TW415047B/zh
Application granted granted Critical
Publication of TW415047B publication Critical patent/TW415047B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys

Landscapes

  • Wire Bonding (AREA)

Description

415047 五、發明說明(1) ;-- 【發明背景] ' : 一、 發明領域 r·» 本發明係關於一在封裝製程中,於基板(Substrate)上^ ' 製作翻面晶片(fl ip-chip)之方法。特別地,本發明係關 於一在封襄製程中,於聚合物基板上製作翻面晶片之方法 ’其中該該翻面晶月具有可控制坍塌(contr〇1 led collapse)之焊料塊(s〇ider bump)。 二、 相關先前技術: 一般在封裝製程中,製造翻面晶片所採用之焊料主要考 ^ 慮其鍵結特性與坍塌控制之特性。目前兼具較佳鍵結特性γ 與可控制坍塌特性之C4焊料,其熔點較高( 300。C以上), 因而製作上主要採用耐高溫之陶瓷材料作為基板。而對於 目前廣為業界所歡迎、以有機材料形成之聚合物基板,由 於該基板無法承受C4焊料之高溫熱處理而無法採用以焊料$,:· 作為晶片與基板結合之焊料。是以聚合物基板所採用之每.: 料以低熔點並兼具鍵結性加為主要考量。 對於以聚合物基板所製作之翻面晶片’目前以錫/鉛比 例為63/37之合金焊料最為廣泛採用,然該焊料在進行熱 處理後’會有嚴重之坍塌問題。如第丨0a及1 〇b圖中所示,,丄) 經回焊處理後之焊料塊8,由於坍塌而造成晶片與基板間 之站立距離(stand-off)縮小/該站立距離對翻面晶片封 裝之壽命有絕對之影響’此係由於晶片與基板之熱膨脹係 數(Coefficient Thermal Expantion, CTE)不同,晶片之 電子操作又無可避面會遇到連續之開/關轉換而會產生連
第4頁
五、發明說明(2) 續不斷地兩/低溫變換,較小之站立距離會使晶月與基板 門之因熱膨脹差(thermal mismatch)產生之應力更大,而 使該晶片封裝之壽命降低。 ’ ,於加入低熔點焊料之方式,習用之技術主要係將低熔 點谭料加於基板上之焊墊,再將已濺鍍有焊料塊(s〇lder bump)之晶片利用濺鍍焊料塊與焊墊上之低熔點焊料鍵結 而與基板結合。對於該低熔點焊料位置之控制,則利用將 一焊料遮罩(solder mask)設於基板最上層,並在遮罩上 將低熔點焊料製成之錫膏刮上,由於遮罩之孔位與焊墊之 位置相對應,而可將錫膏塗佈於焊墊上。然此方法中所採 用之焊料遮罩須以製版印刷之技術製作,對於不同之積體 電路晶片封裝均須重新製作一遮罩,此將花費較大之製版 費用□此外,利用刮上錫膏之方式所塗佈之嬋料,無法 免錫膏與遮罩接觸產生之污染問題。 【發明目的】 ( 針對前述先前技術之缺失,本發明之主要目的是在積體」 電路之封裝製程中,提供一將可控制坍塌之翻面晶片製作, 於聚合物基板上之方法,其係將具有C4焊料塊之晶片鍍 一第二焊料以形成第二焊料塊,利用第二焊料之較低溶 及C4焊料塊不易坍塌之特性,而得到兼具有可在聚合物: 板可承受之較低溫度下進行熱處理、有較佳鍵結特二及ς 較佳坍塌控制特性之焊料塊。 ’ 制:發明之另-目的,係提供一將可控制坍塌之 製作於聚合物基板上之方法,其鍍上第二煌 ^ 平垾枓塊之製程不
415047 五、發明説明(3) 須因積體電路晶片之不同而重新製版,且不會產生焊料與、 遮罩接觸之污染。為達成此等目的,本發明中將製作焊料: 遮罩以提供焊料定位之方式改為以喷射(jet)方式將熔融 之焊料以微液滴(droplet)之形態噴射於晶片之C4焊料塊 上,利用含微電腦定位控制及自動移動座(auto-stage)之 喷射設備,將晶片上C4焊料塊之位置輸入微電腦中,即可 將喷頭(printhead)之位置精確定位於C4焊料塊之位置進 行嗔射。 為了讓本創作其上述和其他之目的、特徵與優點能更明、 顯被揭示’下文特舉本創作之較佳實施例,並配合所附圖 示,作詳細說明如下 【圖示說明】 第1圖:本發明中製作翻面晶片之處理步驟流程; 第2圖:具有C 4焊料塊之晶片剖面圖; 第3圖:具有焊墊之基板剖面圖; 反 第4圈:在晶片之C4烊料塊上喷射熔融之第二焊料微^ 滴之剖面圖; " 第5a圖:利用一含遮罩之喷設頭,在晶片之C4焊料塊上 喷射熔融之第二焊料微液滴之剖面圖; 〔 第5b圖.第5a圖中,一具有4χ4喷孔(orifice)之遮罩 仰視圖; 第6a、6b圖:本發明中,經回焊處理步驟前後之烊料塊 剖面圖; 第7a、7b圖:本發明中,經壓平處理步驟前後之焊料塊
第6頁 五、發明說明(ο 剖面圖; 第8a、8b圖:晶片與基板結合完成之剖面圖; 第9圖:未經壓平處理之焊料塊剖面圖,圖中所示之焊 料塊與焊墊接觸不良; 第10a、10b圖:採用非C4焊料造成回焊處理後坍塌結果 之剖視圖。 【圖號說明】 1 晶片 2 C4焊料塊 3 第二焊料塊 31 第一焊料微液滴 32 熔融第二焊料 4 基板 5 焊墊 6 喷頭 61 孔 7 含遮罩喷頭 71 子L 8 整體焊料塊 【發明之詳細說明】 本發明為一種用於積體電路封裝製造之方法,其係利( 翻面晶片封裝(flip chip package)方式,將晶片(die)直 接結合(bonding)於含有印刷電路之聚合物基板上,該結 合之焊料塊(solder bump)可在較低之回焊(ref 1〇w)及加 熱處理溫度下熔融鍵結,且不會因回焊(refl〇w)或加熱處 理而產生坍塌(collapse)現象。本發明將可控制坍塌之晶 片結合(Controlled collapse chip connection, C4) 禪料塊(solder bump)先鍍於晶片上,而後再將第二焊料 塊藉嗔射(jet)方式鍍於該C4焊料塊上,藉C4焊料塊不易 将塌之特性及第一焊料塊較低之溶點,即可達成本發明將
第7頁 415047__ 五、發明卿⑸ --- 晶片(die)直接鍵結結合於聚合物基板而不產生烊料塊将 ^ 塌之目的。 請參造第一圖所示,此為本發明之封裝製造流程圖。圖' 中顯示本發明之製造流程包含下列步驟: (1) 提供一鑛有C4烊料塊(solder bump )2之晶片(chip)i ; (2) 提供一具有金屬焊墊(pad)5之基板(substra1:e)4 ; (3) 在該C4焊料塊2上’喷射(jet)熔融之第二烊料(2nd solder)微液滴((11'(^161;)31以形成第二焊料塊(21^ solder bump)3 ; (4) 將該鐘有第二焊料境3之晶片1加以迴焊(reflow)處理 〈 ,而使該第二焊料塊3與該C4焊料塊2鍵結結合 (bonded)為一整體焊料塊(entire solder bump)8 ; (5) 將整體焊料塊8加以壓平(leveling)處理。 (6) 將該晶片(die)l翻面並將該整體焊料塊8與該金屬焊 5黏合;及 (7) 將該黏合之晶片(die)l與基板4進行加熱處理,使該整 體焊料塊8與金屬焊墊5鍵結結合(bonded)。 請參考第3至8圖,其揭示一系列的剖面圖,用以說明本 發明之一般具體實施例,其係在翻面晶片(flip-chip)封 裝製程中進行各步驟之結果。 第2圖中所示為本發明之第(1)步騍中,一已鍍有C4焊料 塊2之晶片1,該晶片1係由積體電路製造商所提供。其中 將C4焊料塊2鍍於晶片1可採用多種不同之方式,如濺鍍 (sputtering)、蒸著(evaporatiog)或其他積體電路製程
415047 五、發明說明(6) 中2習知之方式。C4焊料塊2之材料主要係以特定比例之 特定合金製成,其具有不易坍塌之特性。習用作為Μ焊料 塊2之合金主要採用比例為9〇/1〇及95/5之鉛(pb)/錫(s〇 合金或比例為20/8 0之锡(Sn)/金(Au)合金,亦可採用其他 具不易将塌特性之合金。 /、 第3,令所示為本發明之第(2)步驟中,一已鍍有金屬焊 墊之基板4 β習用之基板材料有多種選擇,為印刷電路製 作容易及成本較低之理由,本發明採用聚合物材料製作之 基板4。於第2圖中,該基板4與晶片丨上之焊料塊結合之一 2上鍍有與焊料塊位置相對應之焊墊5,可使該基板^能與 s曰片1之烊料塊能有效鍵結結合。本發明中採用以銅(C u ) 為材料製成之焊墊5,亦可採用其他可有效產生鍵結結合 之焊塾材料。 ° 第4圖中所示為本發明之第(3)步驟,在C4焊料塊2上喷 射(]*et)溶融之第二焊料32產生微液滴(dr〇piet)3i ,以< ,第二焊料塊3 ^由於C4焊料塊2之熔點通常較高(超過 而有機材料形成之基板4無法承受該高溫,是 =2與基板4之焊㈣’須加上一中介之低溶點在鍵f 作為第二焊料3。該鍵結材料可選用與焊墊5及C4焊料 鬼2鍵結力佳且熔點較低之材料,本發明中選用一 例之锡鉛合金,其中錫/鉛之比例為63/37作為第二焊料 ,該焊料之成分及比例係已為業界所認定鍵結能力較佳 域^ f融之第二焊料32以微液滴之方式嗔射,係封裝領 ^知之技術’目前有多種已商業化之設備可直接採
415047 五 、發明說明(7) 用’可將溫度加熱至待噴射焊料之熔點以上使其形成液態 32後’再由噴孔61喷射出該焊料之微液滴31。該噴射設備 除可藉由壓電材料(piezoelectric material)之精密線性 控制以控制.喷射頭(printhead)6喷射微液滴之體積外,亦 可精確控制焊料喷射位置。其中焊料喷射之位置控制,可 選用一具有微電腦(microprocessor)(圖中未示出)控制且 噴射頭6設於一自動移動座(圖中未示出)上之喷射設備, 將焊料嘴射位置(及本創作中之以焊料塊位置)輸入該微電 腦中’藉自動移動座之精密定位功能及可程式控制 (programming controlled)方式’可將焊料微液滴多段式 移動地喷射在各已輪入之位置上。此外,焊料微液滴喷射 之位置控制方式亦可選用一具有遮照^以^)之喷射頭7, 該噴射頭7之喷孔71 (orifice)位置與晶片上之C4焊料塊之 位置對應,將該喷孔位置對準晶片i上之C4焊料塊2位置, 以將熔融之第二焊料微液滴31精確喷射於C4焊料塊2 , 上(如第5a及5b圖中所示)。 ' 請參考第6a及6b圖,圖中所示為經噴射鍍上第二焊料3ι 之晶片1,經回焊(ref low)處理前後之刮面圖。喷射於以 焊料塊2上之第二焊料塊31在喷射完成後並未奐以焊料塊2 充分鍵結’須經一加熱處理之步驟以使兩不同材料成分 焊料塊可充分鍵結結合,此即本發明中步驟4之回焊處理 步驟。將已喷射產生第二焊料塊31之晶片1送入一氣氛 (atmosphere)保護之回焊爐(refl〇w 〇ven)(圖中未^ 後,以特定之升(降)溫對時間之曲線進行回焊。其$該 415047 五、發明說明(8)
定之溫度須到達第二焊料之熔點而不可超過以焊料塊2之 熔點。本發明中針對錫/鉛合金比例為63/37之第二焊料塊 與鉛/錫合金比例為9〇/1〇或95/5之以焊料塊2之回焊 溫度須在183。(:以上、235 twT,其特定之升(降)溫對時 間之曲線為先升溫至15〇t:預熱,而後再生溫至183充〜 c間使第二焊料塊熔融並與C4焊料塊2充分鍵結。為避 回焊處理之過程中,焊料塊會在高溫下產生氧化現象,回 f爐令須加入氣氛保護,本發明中係採用氮氣作為保護氣 氛。經回焊處理後,第二焊料塊即完全附著於C4焊料塊之 表面而使兩者結合為一整體焊料塊8,如第6b圖中所示。 請參考第7a及7b圖,圖中所示為經回焊處理後之晶片工 ,再其經壓平(leveling)處理前後之剖面圖。回焊處理 ^整體焊料塊8高度受第二烊料喷射設備之控制精確度所 影響,,若採用之喷射設備喷所控制之第二焊料喷射量及位 ,有,量誤差,在回焊處理後將產生高度不一致之情形, 若該高度差極小,則晶片1翻面後利用最後之加熱處理^ 可與蛑墊充分結合,若高度差過大,則整體焊料塊8與焊 墊5 一之結合即可能產生接觸不良之狀況,如第仏及讣圖中 =不。,壓平處理後’各整體焊料塊8之高度即可一致, 若第二焊料噴射設備可提供極高之控制精確度,亦可不須 經壓平之步驟即得到高度一致之整體焊料塊8。 請參考第9圖,將具有高度一致整體焊料塊8之晶片1翻 面並將具有與該整體焊料塊8位置相對應焊墊5之基板4其 具焊墊5之一面朝上,將整體焊料塊8之位置對準基板4上
415047 五、發明說弭(9) *------- ==5、之位置後將兩者結合’此時整體焊料塊8與焊墊5並 未充为鍵結,而僅是靠輕壓之力量暫時黏合。 2該暫時黏合之晶片丨與基板4再進行最後之加熱處理, ”焊塾充分鍵結之焊料塊經加熱處理之步驟(7 )後,即 可使兩不同材料成分之焊料塊與焊墊5充分鍵結結合。步 驟(J)之加熱處理方式與回焊之方式相同,將該暫時黏合 之B日片1與基板4送入一氣氛(atm〇sphere)保護之回焊爐 (reflow oven)後,以特定之升(降)溫對時間之曲線進行 加熱處理。其中該特定之溫度須到達第二焊料之熔點而不 可超過C4焊料塊2之熔點。該加熱處理之升(降)溫對時間 之曲線亦與回焊處理相同β先升溫至15〇。〇預熱,而後再 生溫至183 t〜235。0間使第二焊料瑰熔融並與焊墊充分鍵 結。該回焊爐中亦同樣以氮氣作為保護氣氛。經回焊處理 後’整體焊料塊8即完全附著於焊墊5之表面而使兩者結 合,而完成一翻面晶片(flip-chip)之製作。 本發明經前述之說明’揭示其具有可將焊料塊不會将塌:) 之翻面晶片製於聚合物基板上之功效。雖然本發明已以前 述之較佳實施例揭示,然其並非用以限定本創作,任何熟 悉此技藝者’在不脫離本創作之精神和範圍内,當可作各 種之更動與修改’因此本創作之保護範圍當視後^之申請 專利範圍所界定者為準。

Claims (1)

  1. A8 B8 C8 D8
    緩濟部智韃財產局員X消費合作祍印製 6289twfl.doc/002 -第讎而號卿六、申請專利範圍 1 '+¾將具有坍場控制焊料塊之翻面晶片製作於聚合 物基板上之錢,係包含下述步驟: ()fei’、鑛有 C4 焊料塊(s〇lder bump)之晶片(chip); ()提ί、 具有金屬焊墊(pad)之基板(substrate); (3) 在@ C4焊料塊上,噴射(jet)熔融之第二焊料(2nd solder) 微液滴(dr〇plet)以形成第二焊料塊(2nd solder bump); (4) 將該鍍有第^焊料塊之晶片加以迴焊(reflow)處理,而使 S亥第一焊料塊與該C4焊料塊鍵結結合(bonded)爲一整體焊料 塊(entlres〇kierbump); (5) 將·該晶片(die)翻面並將該整體焊料塊與該金屬焊墊黏合; 及 .(6)將该黏合之晶片(die)與基板進行加熱處理,使該整體焊料 塊與金屬焊塾键結結合(bonded)。 2 ' &申請專利範圍第I項所述之方法,其中基板之材 料爲聚合物材料。 3'依申請專利範圍第2項所述之方法,其中該基板係 〜含印刷電路之基板。 4 '丨衣申請專利範圍第1項所述之方法:其中該C4焊料 塊之材料爲給錫合金,該鉛錫合金之組成比例係在爲90 : 10 至95 : 5之範圍中。 ' 5'依申請專利範圍第1項所述之方法,其中該第二焊 料之材料爲錫鉛合金,該錫鉛合金之組成比例爲63 : 37 = 6 '依申請專利範圍第5項所述之方法,其中該回焊處 埋之溫度係在,183,至235。之範圍內。 13 (請先閱讀背面之注意事項再填寫本頁) 裝 . -線- k代張尺度適用中關家 (CNS)A4規格⑵0 X 297公釐〉 415047 六、申請專利範圍 --- 1、 一種將具有坍塌控制焊料塊之翻面晶片製作於聚合物 基板上之方法,係包含下述步驟: (1) 提供一鐘有C4焊料塊(s〇ider bump)之晶片(chip) , (2) 提供一具有金屬焊墊(pad)之基板(substrate); (3) 在該C4焊料塊上’嘖射(jet)熔融之第二焊料(2nd solder)微液滴(droplet)以形成第二焊料塊(2nd solder bump); (4) 將該鑛有第一焊料塊之晶片加以迴焊(reflow)處 理’而使該第二焊料塊與該C4焊料塊鍵結結合 (bonded)為一整體焊料塊(entire solder bump); (5) 將該晶片(die)翻面並將該整體焊料塊與該金屬焊 墊黏合;及 , (6) 將該黏合之晶片(die)與基板進行加熱處理,使該 整體焊料塊與金屬焊塾鍵結結合(bonded)。 2、 依申請專利範圍第1項所述之方法,其中基板之材料. 為聚合物材料。 3、 依申請專利範圍第2項所述之方法,其中該基板係一 含印刷電路之基板》 4、 依申請專利範圍第1項所述之方法:其中該C4焊料塊 之材料為錯錫合金,該錯錫合金之組成比例係在為 90 : 10至95 : 5之範圍中。. 5、 依申請專利範圍第1項所述之方法,其中該第二焊料 之材料為錫鉛合金,該錫鉛合金之組成比例為6 3 : 3 7
    415047 六、申請專利範圍 6、 依申請專利範圍第5項所述之方法,其中該回焊處理 之溫度係在183°至235。之範圍内。 7、 依申請專利範圍第5項所述之方法,其中該加熱處理 之溫度係在183。至235。之範圍内。 8、 依申請專利範圍第}項所述之方法,其中該回焊處理 係在一具氣氛保護之回焊爐中進行。 9、 依申請專利範圍第8項所述之方法,其中該氣氛保護 所選用之氣氛為氮氣。 10、依申請專利範圍第1項所述之方法,其中該喷射(jet) 之步驟(2)另藉一遮罩(mask)以控制該喷射出之焊料 微液滴(dropl et)之定位,該控制方法係包含下列步
    (a) 選用一有遮罩之喷設頭(printhead),該遮罩之喷 孔(orif ice)位置與晶片上C4焊料塊位置相對應; (b) 將喷孔之位置對準晶片上C4烊料塊之位置,以& 制焊料微液滴(solder dr op let)喷設出之位置; (c)將焊料微液滴定位喷射(jet)至C4焊料塊上。 11 依申請專利範圍第1項所述之方法,其中該喷射之夕 〇 驟(3)另藉一微電腦控制之自動移動座以控制該喷射 出之焊料微液滴之定位,該控制方法係包含下列步雜 (a)選用一含微電腦控制且噴射頭設於一自動移勳座 上之喷射設備,
    第14頁 415047 六 12 13 14 15 16 申請專利範圍 (b) 在該喷射設備之微電腦 位置; τ锎八曰日片上C4焊料塊之 (c) 藉微電腦之可程式控制 晶片上C 4烊料塊之位置二將喷射頭,^ 位置; 控制焊料微液滴喷設出之 (d) 將燁料微液滴定位嘴射至C4焊料。 、依辛請專利範圍第]項所述之方法,1 後、步驟(5)之前另加上一壓 ^中以乂驟(4)之 料塊壓平》 步驟,以將整體焊 ‘一種於聚合物基板上形成具料 晶片封裝結構,係包含: 〕役刺焊科塊之翻面 f複數個C4焊料塊之晶片,該C4焊料塊之外側另 形成有第二焊料塊且該第二焊料塊與以焊料塊結卜合2 一整體焊料塊,該晶片含有焊料塊之一面朝下;2… 一聚合物基板,設有癉數個焊墊,其含有烊墊之一 ^ 朝上且各焊墊之位置與各整體焊料塊之位置相對應 該聚合物基板係藉焊墊與整體焊料塊之結合而盥琴f 片結合成一翻面晶片封裝β ^ β曰 依申請專利範圍第13項所述之翻面晶片封裝結構,I 中形成有第一焊料塊之方式係藉在該C4焊料塊上喷^ 熔融之第二焊料微液滴而形成。 依申凊專利範圍第13項所述之翻面晶片封敦結構,其 中該C4焊料塊之材料為特定比例之鉛錫合金。 〜 依申請專利範圍第15項所遴之翻面晶片封裝結構,其
    4U047 、 六、申請專利範圍 中該特定之鉛錫合金比例係在為90 : 1 0至9 5 : 5之範 圍中。 1 7、依申請專利範圍第1 3項所述之翻面晶片封裝結構,其 中該第二焊料塊之材料為特定比例之錫鉛合金。 1 8、依申請專利範圍第1 7項所述之翻面晶片封裝結構,其 中該特定之鉛錫合金比例為6 3 : 3 7。 1 9、依申請專利範圍第1 3項所述之翻面晶片封裝結構,其 中該焊墊之材料為鋼。
    第16頁 A8 B8 C8 D8
    緩濟部智韃財產局員X消費合作祍印製 6289twfl.doc/002 -第讎而號卿六、申請專利範圍 1 '+¾將具有坍場控制焊料塊之翻面晶片製作於聚合 物基板上之錢,係包含下述步驟: ()fei’、鑛有 C4 焊料塊(s〇lder bump)之晶片(chip); ()提ί、 具有金屬焊墊(pad)之基板(substrate); (3) 在@ C4焊料塊上,噴射(jet)熔融之第二焊料(2nd solder) 微液滴(dr〇plet)以形成第二焊料塊(2nd solder bump); (4) 將該鍍有第^焊料塊之晶片加以迴焊(reflow)處理,而使 S亥第一焊料塊與該C4焊料塊鍵結結合(bonded)爲一整體焊料 塊(entlres〇kierbump); (5) 將·該晶片(die)翻面並將該整體焊料塊與該金屬焊墊黏合; 及 .(6)將该黏合之晶片(die)與基板進行加熱處理,使該整體焊料 塊與金屬焊塾键結結合(bonded)。 2 ' &申請專利範圍第I項所述之方法,其中基板之材 料爲聚合物材料。 3'依申請專利範圍第2項所述之方法,其中該基板係 〜含印刷電路之基板。 4 '丨衣申請專利範圍第1項所述之方法:其中該C4焊料 塊之材料爲給錫合金,該鉛錫合金之組成比例係在爲90 : 10 至95 : 5之範圍中。 ' 5'依申請專利範圍第1項所述之方法,其中該第二焊 料之材料爲錫鉛合金,該錫鉛合金之組成比例爲63 : 37 = 6 '依申請專利範圍第5項所述之方法,其中該回焊處 埋之溫度係在,183,至235。之範圍內。 13 (請先閱讀背面之注意事項再填寫本頁) 裝 . -線- k代張尺度適用中關家 (CNS)A4規格⑵0 X 297公釐〉 6289twfl.doc/002 A8 B8 C8 D8 六、申請專利範圍 7、依申請專利範圍第5項所述之方法,其中該加熱處 理之溫度係在1S3°至235°之範圍內。 8 '依申請專利範圍第1項所述之方法,其中該回焊處 理係在一具氣氛保護之回焊爐中進行。 9、 依申請專利範圍第8項所述之方法,其中該氣氛保 護所選用之氣氛爲氮氣。 10、 依申請專利範圍第1項所述之方法,其中該噴射 (jet)之步驟(2)另藉一遮罩(mask)以控制該噴射出之焊料微液 滴(droplet)之定位,該控制方法係包含下列步驟: ⑷選用一有遮罩之噴設頭(printhead),該遮罩之噴孔(orifice) 位置與晶片上C4焊料塊位置相對應; (b) 將噴孔之位置對準晶片上C4焊料塊之位置,以控制焊料 微液滴(solder droplet)噴設出之位置; (c) 將焊料微液滴定位噴射(jet)至C4焊料塊上。 11、 依申請專利範圍第1項所述之方法*其中該噴射之 步驟(3)另藉一微電腦控制之自動移動座以控制該噴射出之焊 料微液滴之定位,該控制方法係包含下列步驟: (a) 選用一含微電腦控制且噴射頭設於一自動移動座上之噴射 設備; (b) 在該噴射設備之微電腦中輸入晶片上C4焊料塊之位置; (c) 藉微電腦之可程式控制將噴射頭之噴孔位置對準晶片上 C4焊料塊之位置,以控制焊料微液滴噴設出之位置; (d) 將焊料微液滴定位噴射至C4焊料塊上。 12、 依申請專利範圍第1項所述之方法’其中該步驟(4) 14 ίΐι/o^ii; in am 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --,1 --------ί 裂--------訂--------線 (淆先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 6289twfl.docy〇〇2 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之後、步驟⑺之前另加上1平之步驟,以將整體焊料塊壓 平0 13 -種於聚彡成具有±觸_谓料塊之翻 面晶片封裝結構,係包含: -鍍有複數個C4焊料塊之晶片,該C4焊料塊之外側另形成 有第二焊_腫第二焊料塊與C4焊料塊結合爲—整體焊 料塊’該晶片含有焊料塊之〜面朝下,其中形麵 埋^藉在該上嘻射熔融之第二焊料微液脑 而形成;及 一聚合物基板,設有複數個焊墊,其含有焊墊之一面朝上且 各焊墊之位置與各整體焊料塊之位置相對應,該聚合物基板 係藉焊墊與整體焊料塊之結合而與該晶片結合成一翻面晶片 封裝。 14、 依申請專利範圍第13項所述之翻面晶片封裝結構 ,其中該C4焊料塊之材料爲特定比例之鉛錫合金。 15、 依申請專利範圍第w項所述之翻面晶片封裝結構 ,其中該^疋之齡錫合金比例係在爲9〇 : 10至95 : 5之範圍 中。 16、 依申請專利範圍第Π項所述之翻面晶片封裝結構 ,其中該第二焊料塊之材料爲特定比例之錫鉛合金。 17、 依申請專利範圍第16項所述之翻面晶片封裝結構 ,其中該特定之鉛錫合金比例爲Μ : 37 ° 18、 依申請專利範圍第B項所述之翻面晶片封裝結構 ,其中該焊墊之材料爲銅。 〇ι/〇?Λ7 |Μ9«·Ι 15 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇 X 297公发) --I.i 1 ---I---- I _ Η-- (請先閱讀背面之注意事項再填寫本頁) 訂‘ 線-
TW088101747A 1999-02-03 1999-02-03 The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate TW415047B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW088101747A TW415047B (en) 1999-02-03 1999-02-03 The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088101747A TW415047B (en) 1999-02-03 1999-02-03 The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate

Publications (1)

Publication Number Publication Date
TW415047B true TW415047B (en) 2000-12-11

Family

ID=21639625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101747A TW415047B (en) 1999-02-03 1999-02-03 The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate

Country Status (1)

Country Link
TW (1) TW415047B (zh)

Similar Documents

Publication Publication Date Title
US4950623A (en) Method of building solder bumps
JP4605155B2 (ja) 半導体装置及びその製造方法
US5415679A (en) Methods and apparatus for forming microdroplets of liquids at elevated temperatures
KR101027179B1 (ko) 회로 기판 상에의 반도체 부품의 탑재 방법
JP4892340B2 (ja) はんだ組成物及びこれを用いたバンプ形成方法
US5597110A (en) Method for forming a solder bump by solder-jetting or the like
US20090057378A1 (en) In-situ chip attachment using self-organizing solder
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
WO2006025387A1 (ja) バンプ形成方法及びはんだバンプ
JP2008510620A (ja) 半田組成物および半田接合方法ならびに半田接合構造
JPH03166739A (ja) 半田付け方法
KR20050063689A (ko) 전자부품상에 솔더부를 형성하는 방법 및 솔더부를 가진전자 부품
JP4631851B2 (ja) はんだプリコート方法および電子機器用ワーク
US6070788A (en) Method of soldering terminal faces, as well as a method of manufacturing a solder alloy
US7506794B1 (en) High-temperature alloy standoffs for injection molding of solder
TW415047B (en) The packaging structure and method for manufacturing the flip-chip having controlled collapse solder bumps on a polymer substrate
US6342443B1 (en) Method and structure for forming flip chip with collapse-controlled solder bumps on a substrate
JP5147723B2 (ja) 電極構造体
US6708871B2 (en) Method for forming solder connections on a circuitized substrate
JP4259445B2 (ja) 半田ペーストおよび半田接合方法
JP5652689B2 (ja) 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
KR100865780B1 (ko) 플립칩 어셈블리의 제조방법
JP2001230537A (ja) ハンダバンプの形成方法
TW200916252A (en) Solder transfer sheet and solder transfer method
JP3150602B2 (ja) はんだバンプの形成方法