TW413904B - Method for forming a dual damascene structure on the surface of a semiconductor chip - Google Patents

Description

413904 五、發明說明（1) 本發明提供一種於一半導體晶片表面形成一雙鑲嵌結 構的方法’尤指一種於一半導體晶片表面形成一無孔洞 (void)之雙鑲嵌結構的方法。 (Γ 雙鎮嵌製程（dual damascene process)是一種能同時 形成一金屬導線以及一插塞（plug)之上下堆疊結構的方 法’雙鑲嵌結構是用來連接半導體晶片中各層間的不同元 件與導線’並利用其周圍的内層介電材料（inter-layer dielectrics)與其他元件相隔離。由於在製備雙鑲嵌結構 時’最後均會進行一道化學機械研磨製程（chemical mechanical polish，CMP)，使半導體晶片表面變的很平 坦’非常利於後續各種沉積及微影（photo-lithography) 等製程的進行，以製備結構良好的多重金屬内連線 (multilevel interconnects)，因此雙鑲嵌結構被廣泛地 應用在積體電路的製程上。隨著積體電路的發展日趨精密 與複雜’如何提昇雙鑲嵌結構的良率，是目前積體電路製 程中重要的課題β 請參考囷一至圖六，圖一至圖六為習知形成雙鑲嵌結 構42的製程示意圖。如圖一所示，半導體晶片10包含有一 基底（substrate)12，一導電層14設於基底10表層之一預 定區域内’ 一氧化矽層設於基底12以及導電層14的上方， 用來當作第一内層介電層（inter layer dielectric,

ILD) 16，一氣化石夕（siHcon nitride，SiN)層 18 設於ILD

第4頁 413904 五、發明說明（2) 16的上方，以及一氧化^夕層設於氮化石夕層Η的上方，用來 當作第二内層介電層（ILD ) 20。其中，ILI) 16、氮化矽-層1 8以及I LD 20均可以利用加強型電漿化學氣相沈積法 (plasma-enhanced chemical vapor deposition, PECVD) 由下而上依序沈積製成》 習知形成雙鐵嵌結構42的方法是先利用黃光 (lithography)製程，於ILD 20上方均勻地塗佈（coating) 一層光阻（photoresist)層22，並於導電層14正上方的光 阻層22中形成一通達至ilD 20表面的開口 24，用來作為定 義介層插塞的圖案（via pattern)。如圖二所示，接著進 行一非等向性（anisotropic)的乾蝕刻（dry etch)製程， 透過開口 24垂直向下去除未被第一光阻層22覆蓋的ILD 2〇 以及氮化石夕層18，形成一通達至ild 16表面的孔洞26。 隨後再進行一光阻制除製程（resist shipping)，以完全 去除第一光阻層22。 如圖三所示’然後再次利用一黃光製程，以於ILD 20 上方均勻塗佈一層光阻層28，並在光阻層28上製作二線形 開口 30以定義連接各元件間之金屬導線的圖案（wiring 1 ine pattern) »如圖四所示，隨後進行一乾蝕刻製程， 沿著線形開口 30與孔洞26垂直向下蝕刻ILI) 20以及ILD 16 ’以形成二通達至氮化矽18表面的線形凹槽32以及一通 達至基底層1 2表面的介層洞（via h〇le) 34。

五、發明說明（3) $圓五所示，接著完全去除光阻層28。再 片1〇表面覆蓋一金屬層36，以填滿線形凹槽以以： 34，以形成金屬導線38以及介層插塞4(^如囷山所^^ = 學機械研磨製程’將位於UD 2〇:面二的金 屬層36元全磨除，使得金屬導線38之表面約略與ild別之 表面相切齊，以完成雙鑲嵌結構42的製作。 習知在形成雙鑲嵌結構42的製程中，介層洞34底部的 寬度（w)遠小於其深度（H)，因而介層洞34具有一較高 的高寬比（high aspect ratio)。當於介層洞34内填入金 屬層36時，金屬層36會在介層洞34之上方角落處發生突懸 (overhang)的現象，進而將介層洞34之開口密合，而於介 層洞34内形成空隙（v〇id) 44。介層插塞40因有空隙44的 存在而增加其電阻值，使得通過雙鑲嵌結構42的電流不穩 定’而影響整個半導體積體電路的電性表現。甚至可能會 因為空隙44的存在而導致雙鑲嵌結構42的結構本身變得十 分脆弱’進而在後續的製程或操作中造成損壞。 因此本發明之主要目的在於提供一種於半導體晶片表 面形成雙鑲嵌結構的方法，以避免在雙鑲嵌結構的介層插 塞中產生空隙。 圖示之簡單說明

第6頁 413904 五、發明說明（4) 圖一至圖六為習知形成雙鑲嵌結構的製程示意圖。 圖七為本發明方法所形成的雙鑲嵌結構的示意圖^ 圖八至圖十三為本發明於半導體晶片表面形成雙鑲嵌結構 的製程示意圖。 圖十四為本發明另一實施例於半導體晶片表面進行濕蝕刻 的不意圖。 圖示之符號說明 50雙鑲嵌結構 54金屬導線 58基底 62、66介電層 68第一光阻 72、74孔洞 78線型開口 84介層洞 52半導體晶片 56介層插塞 60導電層 6 6氮化矽層 76第二光阻層 8 2線形凹槽 請參考圖七’圖七為本發明於半導體晶片52上所形成 之雙鎮嵌結構50的結構示意囷。本發明為一種於一半導體 晶片52表面形成一雙鑲嵌結構50的方法。雙鑲嵌結構5〇包 含有一上下堆疊的金屬導線54以及一介層插塞56。半導趙 晶片52包含有一基底58，一導電層60設於基底52表層上的 一預定區域内，一以氧化矽所構成的ILD 62水平地覆蓋於 基底5〗以及導電層60的上方，一氮化矽層μ覆蓋於ILD 62

413904 五、發明說明（5) 的上方，以及一以氧化矽所構成的ILD 66覆蓋在氮化矽層 64的上方。構成ILD 62及ILD 66的氧化矽是利用PECVD沈 積碟矽玻璃（phosphosilicate glass，PSG)所製成，沉積 厚度均約為4000〜8000埃（angstrom， A)。氮化石夕層64也 是一層ILD，是利用PECVD或是低壓化學氣相沈積法（i〇w pressure chemical vapor deposition, LPCVD)所製成 的，厚度約為200〜1 500厶。 請參閱圖八至圖十三，圈八至圓十三為本發明於半導 趙晶片52表面形成雙鑲嵌結構50的製程示意圖。如圖八所 示’半導體晶片52包含有三層介電層：ild 62、氮化矽層 64、及ILD 66 »形成雙鑲嵌結構50之前，先利用一黃光製 程’於ILD 66表面上方均勻地塗佈一層第一光阻層μ，並 於導電廣60正上方的光阻層68中形成一通達至11]) 66表面 的孔形開口 70，用來以定義介層插塞56的囷案位置。 如圖九所示，進行本發明形成雙鑲嵌結構5〇的方法 時，先對半導體晶片52表面進行一第一乾蝕刻製程，利用 氮化矽層64來當作第一乾蝕刻製程的中止層（st〇 二^由孔形開口 7°垂直向下去除未被光阻層68所覆 =二66至氛化石夕層“表面，以於ILD 66中形成- 孔洞72 ^然後完全去除光阻層68。 如圖十所示，去除光阻層68 德 π 〇 〇 4便，隨即利用磷酸

第8頁 五、發明說明（6) -- (HaPO4)溶液來做為蝕刻溶液，以對氮化矽層64進行一濕蝕 刻（wet etch)製程’去除位於孔洞72底部之一特定範^内 之氮化矽層64，直至ILD 62表面。圖十中的箭頭71、73表 示钱刻進行的方向。由於磷酸並不會侵蝕構成ILD 66與 ILD 62的氧化矽，因此該濕蝕刻製程不但可以垂直向下 (箭頭71)姓刻氮化矽層64，也會同時沿著水平方向（箭 頭73)來等向性（isotropic)地蝕刻氮化矽層64，以於孔 洞72之下形成一孔洞74 ’而孔洞74的孔徑W2大於孔洞72的 孔徑W1的。 如圖十一所示，然後再次進行一黃光製程以定義連接 各元件間之金屬導線的圖案。於ILD 66表面均勻塗佈一 層第一光阻層76 ’並在光阻層76上形成二線形開口μ、 79，，其中線形開口78的線寬W3大於孔洞72及74的孔徑ψι 及W2，而且有線形開口 78位於孔洞74及孔洞72的上方。 如圖十二及圖十三所示，在完成塗佈第二光阻層76之 後’進行一第二乾蝕刻製程，圖八中箭頭80所指即為第二 乾钱刻的方向。第二乾蝕刻製程可利用反應性離子蝕刻 (reactive ion etching, RIE)，以一含有氟化礙 (fluorocarbon plasma)的電漿來蝕刻 ILD 66 以及 ILD 62 中的氧化矽，並且以氮化矽層64來當作遮蔽障礙層 (shielding-barrier layer)，來控制 RIE 的蝕刻深度，以 線形開口 78、79垂直向下蝕刻ILD 66直到氮化矽層64表面

第9頁 413904 五，發明說明（7) 以形成二通達至氮化矽層64表面的線形凹槽82 ,以及沿著 孔洞72及74垂直向下蝕刻ILD62直到基底層58表面，以形 成一通達至基底層58表面的介層洞84。然後完全去除光阻 層 76。 ’、 由於RIE會沿著線形開口78、79垂直向下蝕刻ILD 66 至氮化矽層64表面，而透過孔洞72的氟化碳電漿則會一直 向下姓刻ILD 62直到基底層58表面，因此當線形開口 78下 方之ILD 66被去除殆盡時，氟化碳電漿將會穿過氮化矽層 64表面之孔洞72向下蝕刻ILD 62，使得形成於ILD 62中的 介層洞84具有一上寬下窄的漏斗狀結構β 然後於半導體晶片表面52形成一金屬層（未顯示），以 填滿線形凹槽82以及介層洞84，並利用一化學機械研磨製 程’以將位於ILD 66表面上的金屬層完全去除，並使得金 屬導線5 4的表面約略與ILD 66的表面切齊，以同時形成金 屬導線54以及介層插塞56，便完成雙鑲嵌結構5〇的製作， 如圖七所示。上下堆疊的金屬導線54及介層插塞56即 鑲嵌結構50。 請參閱圖八及十四所示。囷十四為本發明另一實施例 於半導艘晶片52表面形成孔洞72的示意圖。在進行第— 製程時’也可利用ILD 62來當作第一乾蝕刻製程的中止 層’以同時垂直向下去除未被光阻層68所覆蓋的ILD 66以

413904 五、發明說明（8) 及氮化矽層64，直至ILD 62表面，然後才進行以磷酸溶液 為蝕刻溶液的濕蝕刻製程，以沿水平方向7 3對氮化矽層6 4 進行等向性的蚀刻。。在氮化梦層6 4中形成一孔徑W 3大於 孔洞72之孔徑W1的孔洞之後，再利用同上述之圖十一至圖 十三的製程，繼續完成雙鑲嵌結構50的製作《 此外，本發明之形成雙鑲嵌結搆5〇的方法，也可以將 ILD 62以及ILD 66利用氮化矽來形成，而原來形成於ild 62與ILD 66間之氮化矽層64則就改由氧化矽層來取代。因 此使半導體晶片包含二層由氮化矽所構成的ILD62、66以 及一層由氧化矽所構成的ILD位於二層氮化矽之ILD62、66 之間。而在進行濕蝕刻製程時，必須將原來使用的磷酸更 換為具有#刻氧化石夕能力的化學溶液，例如氫氣酸 (hydrofluoric acid, HF)或是緩衝式氧化層蝕刻液 (buffered oxide etcher，B0E)。而以£也必須相對地改 成為以氟化氮（nitrogen triflU0ride，NF3)為主的電讓來 執行對氮化矽的蝕刻，使得第二乾蝕刻製程對氮化矽有較 高的餘刻選擇性（selectivity)，避免蝕刻到以氧化妙所 構成的ILD。如此，只需針對不同材質調整蝕刻溶液或氣 體，便可在不更改製程步驟的情形之下，在包含有以氮化 矽所構成的ILD 62、66,及氧化矽所構成的ILD的半導體 晶片52上’完成雙鎮嵌結構5G的製作β 本發明於半導體晶叩表面形成雙鎮嵌結構5〇的方 413904 五、發明說明（9) 法’其特點在兩次對ILD66、62的乾蝕刻製程之間坤 ,-m刻製程’以於I化石夕層64中形成_孔經大於9 R ;φ66:Λ洞72的孔洞74。因此可以利用兔切層64當作 中的遮蔽阻障層，使得該RIE的蝕刻電漿得以於ILD 62 一，形成ί有漏斗狀結構的介層洞84。進而利用介層洞84 :上寬下窄的結構，來減少介層洞84的高寬比使得在於 半導體晶片52表面形成金屬層時，可以使該金屬層完全填 入介層洞84内，避免產生空隙以降低介層插塞56的電阻、 值，進而改善雙鑲嵌結搆50的電性表現，並大幅 嵌製程的良率。 相較於S知於半導體晶片表面形成雙鑲嵌結構的方 法，本發明方法在兩次對ILD的乾蝕刻製程之間，多增加 一道濕蝕刻製程’以形成一孔徑較大之孔洞74，然後藉由 孔洞74以形成上寬下窄的的介層洞84，進而減少介層洞84 高寬比，使得後續製成介層插塞56不會產生有任何空陈， 以形成一良好的雙鑲嵌結構。 以上所述僅本發明之較佳實施例，凡依本發明申請專 利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋 ： 範圍8

第12頁

Claims (1)

1. 413904 六、申請專利範圍 1. 一種於一半導體晶片表面形成一雙銀嵌（dual damascene)結構的方法’該半導體晶片包含有一基底 (substrate) ’一導電層設於該基底表層之一預定區域 内，一第一介電層水平地覆蓋於該基底以及該導電層之 上’ 一第一介電層設於该第一介電層之上，一第三介電層 設於該第二介電層之上，以及一第一光阻層設於該第三介 電廣表面，其包含有一通達至該第三介電層表面且位於該 導電層上方之孔形開口，該方法包含有： 進行一第一乾蝕刻（dry etch)製程，經由該第一光阻 層^孔形開口垂直向下來去除未被該第一光阻層所覆蓋之（ 第二介電層，直至該第二介電層表面，以形成一第一孔 洞； 完全去除該第一光阻層； 進行一濕蝕刻（wet etch)製程，去除位於該第一孔洞 底部之一特定範圍内之該第二介電層，直至第一介電層表 面’以形成一第二孔洞於該第一孔洞之下，該第二孔洞之 孔控係大於該第一孔洞之孔徑； 以及進行一黃光（lithography)製程，於該第三介電 層表面形成一第二光阻層，其包含有一線形開口位於該第「 一及第二孔洞之上，該線形開口之線寬係大於該第一及第 k 二孔洞之孔徑； 進行一第二乾蝕刻製程，沿著該線形開口垂直向下來 触刻該第三介電層直到該第二介電層表面，以形成一通達 至該第二介電層表面之線形凹槽，以及沿著該第一及第二

   第13頁 413904 六、申請專利範圍 孔洞垂直向下蝕 成一通達至該基 完全去除該 於該半導體 該線形凹槽以及 槽内，以及形成 該上下堆疊之金 以及進行一化學 polish, CMP) > 全去除以使得該 切齊，以完成該 刻該第一 底層表面 第二光阻 晶片表面 該第三孔 一介層插 屬導線以 機械研磨 將位於該 金屬導線 雙鑲嵌結 介電層直到該基底層表面，以形 且上寬下窄之第三孔洞； 層； 形成一金屬層，該金屬層會填滿 洞而形成一金屬導線於該線形凹 塞（via plug)於該第三孔洞内， 及介層插塞即為一雙鑲嵌結構； 製程（chemical mechanical 第三介電層表面上之該金屬層完 之表面約略與該第三介電層表面 構之製作。 蹲樂範與之方法’其中該第一介電層以及該 2. 如 第三介電層係由氧化矽所構成，且該二層之厚度約為4〇〇〇 8000 埃（angstrom, & )。 虽4之方法，其中該氧化矽係利用加強 '-j 型電衆化學氣相沉積法（plasma-enhanced chemie&l vapor deposition, PECVD)沈積磷矽玻璃 (phosphos i 1 icate glass, PSG)所製成的。 4.如專利申之方法，其中該第二介電層係由氮 化矽（silicon nitride, SiN)所構成，且其厚度約為2〇〇 〜1 500 & ，用來當做該第一乾蝕刻製程之中止層（st〇p

   第14頁

   413904 六、申請專利範圍 layer )，以及該第二乾蝕刻製程之遮蔽障礙層 (shielding-barrier layer)。 5. 如範圍1-之方法，其中該濕蝕刻製程係利用 磷酸（H3P04) 來做為蝕刻溶液》 n 砟蘿美纪毅動1备 6. 如名之方法，其中該第二乾蝕刻製程係 為一反應性離子姓刻（re active ion etching, RIE)。 7· 如雾-圍1之方法，其中該第一介電層以及該 第三介電層係由氮化矽所構成。 。 ^ % ¢,-11¾ 8 · 如專之方法，其中該第二介電層係由氧 化矽所構成’用來當做該第一乾蝕刻製程之中止層以及該 第二乾蝕刻製程之遮蔽障礙層。 9· 如專利卞雙舞毋8~之方法，其中該濕蝕刻製程係利用 氫氟酸（hydrofluoric acid, HF)來做為蝕刻溶液。

   、取w 乂 乳化層蝕刻液（buffered oxide etcher, Β0Ε)來做 為蝕刻溶液。 ’

   第15頁