TW410476B - Method for manufacturing one time programmable read only memory - Google Patents

Method for manufacturing one time programmable read only memory Download PDF

Info

Publication number
TW410476B
TW410476B TW087105526A TW87105526A TW410476B TW 410476 B TW410476 B TW 410476B TW 087105526 A TW087105526 A TW 087105526A TW 87105526 A TW87105526 A TW 87105526A TW 410476 B TW410476 B TW 410476B
Authority
TW
Taiwan
Prior art keywords
memory
polycrystalline silicon
manufacturing
silicon layer
programmable read
Prior art date
Application number
TW087105526A
Other languages
English (en)
Inventor
Guang-Ye Jang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087105526A priority Critical patent/TW410476B/zh
Priority to US09/094,003 priority patent/US6043121A/en
Application granted granted Critical
Publication of TW410476B publication Critical patent/TW410476B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • H10B20/20Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)

Description

2759twf.doc/005 A7 -410476-----
Ji、發明説明(I ) 本發明是有關於一種記憶體之製造方法,且特別是有 關於一種一次可程式唯讀記憶體(One Time Programmable Read Only Memory ; QXP-ROM)之製造方法。 當電腦微處理器(Microprocessor)的功能越來越強,軟體 所進行的程式與運算越來越龐大時,記憶體的需求也就越 來越高。因此,如何製造容量大且庳宜的記憶.體以滿足這 種需求,便成了半導體製造崩的一大課題。依據讀/寫功 能的差異,記憶體可以簡單的區分爲兩類:唯a記憶體 (Read Only Memory ; 1101^)與_機存取記憶體。其中,唯 讀記憶體是只能做“的動作,而隨徵査取記憶體則具備 了“霞r與“寫”的雙重功能。依照資料存入的方式,唯讀記 憶體一般可以細分爲罩幕式唯JI記憶體(Mask ROM)、可 程式唯讀記憶體(Programmable ROM ; PROM)、可抹除可 程式唯讀記憶體(Erasable Programmable ROM ; EPROM)、 電子式可抹除可程式唯讀記憶|l (Electrically Erasable Programmable ROM ; EEPROM)等,而睛機存取記憶體則 依照資料在記憶體內的處理方式可以細分爲靜態隨機存取 記憶體與動態隨機存取記憶體(Dynamic RAM; DRAM)兩 種。 唯讀記憶體已廣泛應用於迷你電腦,微處理器系統等 一類的數位設備中,其可用來儲存一些系統資料,例如 BIOS等常駐程式。由於唯讀記憶體(簡稱ROM)的製程非 常複雜,而且需要很多耗費時間的步驟及材料的處理’因 此,客戶通常是先將程孟直料交給^億麗製造工廠’再由 3 本紙張尺度適用中國國家標率(CNS > Α4規格(2丨0Χ 297公釐) (资充阶讀背面之注意事項再填寫本頁) •訂 線 經濟部中央標率局貝工消费合作社印掣 -- - T( 27S9twf.doc/005 ^7 410476_ b7 五、發明説明(z) 工廠將其編碼在唯讀記憶體由以製成成品。 大部分的唯讀記憶體元件除了在程式化階段所存入的 資料不同之外’其餘的結構均相同,因此,唯讀記憶體可 先製作到程式化之前的步驟,並將此未程式化的半成品庫 存起來,待客戶送來特定程式的訂單之後,即可迅速製作 光罩以進行程式化’再出貨給客戶,故上述的後程式化光 罩式唯讀記憶體已成爲業界慣用的方法。 一般常用的唯讀記憶體係利用通道電晶體當作記憶單 元(memory cell),並於程式化階段,選擇性地植入雜質到 指定通道區,以藉改變起始電壓(threshold voltage)而達到 控制記憶單元導通(〇N)或關閉(〇FF)的目的。其中唯讀記 憶體的結構部份,多晶矽字元線WL(Word Line)跨過位元 線BL(Bit Line),記憶單元的通道則彤成於字元線WL所 覆蓋的下方,及位元線BL之間的區域。而唯讀記憶體即 以通道的離子植入與否,來儲存二階式位元數據"0〃 , 、丫 〇 經濟部中央標準局貝工消費合作社印繁 (.請先閲讀背面之注意事項再填寫本頁) 線._ 第1圖係繪示習知可程式唯讀記憶體之版局(Lay Out) 圖。第2圖係繪示從第1圖I-Ι剖面方向所得之剖面圖, 而第3圖係繪示從第1圖II-II剖面方向所得之剖面圖。此 習知可程式唯讀記憶體之製造方法則如下所述。 請同時參照第1、2與3圖,首先,提供一基底1〇, 接著例如使用熱氧化法在此基底10上形成一蟄氧化層(未 顯示)。然後例如使用區域氧化法在基底10上形成場氧化 層 14(Field OxiHe Laver)以定義出元件區(Active Area)。然 :/005 A7 B7 五、發明説明(今) 後,例如使用濕_飩刻法淸除墊氧化層。接著,例如使用熱 氧化法’使兀件區的表面形成一層氧化層12。然後例如使 用低壓化學氣相沉積法在此氧化層12上形成一層多晶砂 物質。然後利用微影餓刻技術定義多晶砂物質,以形成多 晶石夕層16。 接著例如使用低歐iil學氣ϋ沉徵法沉積一層內多晶矽 介電物質(Inter-poly Dielectric layer),覆蓋多是矽層 16。 然後,使用低壓化學氣相沉積法在此內多晶矽介電物質上 形成另一層多晶矽物質。接著,利用微影蝕刻技術定義此 層多晶矽物質並往下蝕刻內多晶矽介電物質,藉以形成多 晶矽層20與內多晶矽介電層1S。 經濟部中央標準局負工消费合作社印製 {讀先閲讀背面之注意事項再填寫本頁) 線 然後,利用微影蝕刻技術並且以多i砂層20爲罩幕, 進行蝕刻步驟,進一步定義多晶矽層16。接著,同樣以多 晶矽層20爲罩幕進行離子植入步驟,植入濃度較濃的離 子,以形成離子佈値區22。然後例如使用低壓化學氣相沉 積法沉積一層介電層24覆蓋整個基底結構。並且使用微 影飩刻技術在介電層24上形成接觸窗口 26。並且例如使 用低壓化學氣相沉積法沉積一層金屬層28 ’於接觸窗口 26 中,且接觸離子佈質區22。其中,金屬層28係作爲位元 線之用。然後進行後續的製程以完成可程式唯讀記憶體之 製造。然而,此後續製程爲熟習此技藝者所能輕易達成, 故此處不再贅述。 然而此習知胞受限於接觸窗口之尺寸’因此無法有突 破性的縮小化。並且因爲形成有場氧化層’所以縮小幅度 本紙張尺度適用中國國家標準{ CNS ) A4规格(210X297公釐) A7 B7 2759twf.d 〇.〇/ 0 0 5 410476 五、發明説明() (讀先閲讀背面之注意事項再填寫本頁) .有限,且平坦度不佳。若是要在此結構上定義圖案,例如 當進行乾式數刻法時,因所欲蝕亥iL的垂直厚度不同,有的 區域會過厚而有的區域會過薄,在蝕刻時會造成蝕刻不均 勻的情形,導致不易控制藏當_的蝕刻_時間長短。再者,因 爲接觸窗口中需塡入金屬層以作爲位元線之用,因此無法 避免金屬層反射_的干擾。 另一種習知可程式唯讀記憶體,則是形成埋入式位元 線(Buried Bit Line)於場氧化層下方,用以縮小尺寸。但是 這種可程式唯讀記憶體因爲存在有摄氧化層,所以尺寸縮 小的幅度也有限且平坦度不佳。並且其位元線係形成於場 氧化層下方’因此阻値較高。再者,在這種可程式唯讀記 憶體的製造方法中,因爲場氧化層係形成於埋入式位元線 上方,因此無法以自行對準的方式來形成位元線。 因此本發明的主要目的就是在提洪一種一次可程式唯 讀記憶體之製造方法,用以改善習知可程式唯讀記憶體之 缺點。 象 經濟部中央摞準局貝工消費合作社印製 根據本發明的目的’提出一種〜次可程_^唯讀記憶體 之製造方法,包括使用一離子植入歩驟,於第二多晶砍層 兩側下方之基底中形成一離壬」祖質區,以作爲位元線之 用。接著,形成介電層與第二多晶矽靥覆藎第—多晶砂層。 然後,進行定義第二多晶矽層的#燦,用以使得第二多晶 矽層形成控制閘且往下定義進一步使得第一多晶矽層形成 一浮置閘。 本發明的特徵爲利用自行對準的方式形成埋入式位元 6 , 用- 適 尺 張 紙 本 率 標 公 7 9 2 經濟部中央標準局員工消費合作社印黎 2759twf* doc / 005 A7
AiQAl&____iZ_ 五、發明说明(夕) .線,所以不需額外的光罩’也不需形成接觸窗及塡入金 屬層。因此不會有金屬層反射的干擾。並且,在製程中不 需形成場氧化層,因此依據本發明之方法所獲得之—次可 程式唯讀記憶體胞,具有較佳的平坦度,並且可以大幅縮 小尺寸。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 圖式之簡單說明: 第1圖係繪示習知可程式唯讀記憶體之佈局圖; 第2圖係繪示從第1圖1_1剖面方向所得之剖面圖; 第3圖係繪示從第1圖II-II剖面方向所得之剖面圖; 第4A至4C圖繪示依照本發明一較佳實施例之一種一 次可程式唯讀記憶體之製造流程剖面圖,其中第4A與4B 圖是沿著第5圖中ΙΙΙ-ΙΙΪ方向所得之剖面圖,而第4C圖 是沿著第5圖中IV-IV方向所得之剖面圖;以及 第5圖係繪示依據本發明之一較佳實施例之一種一次 可程式唯讀記憶體之佈局圖。 10、50 :基底 12、52 :氧化層 14:場氧化層 16、20、54、60 :多晶砂層 22、56 :離子佈植區 26 :接觸窗口 7 本紙張尺度適用中國國家標準(CNS > A4規格(2!〇Χ297公釐) (讀先叫讀背面之注意事項再填寫本頁)
2759twf- doc/005410476 A7 B7 經濟部中央標率局員工消費合作社印裂 五、發明説明(t ) 28 :金屬層 18、58 :內多晶砂介電層 實施例 請參照第4A至4C圖,其繪示依照本發明一較佳實施 例的一種一次可程式唯讀記憶體之製造流程剖面圖。 請參照第4A圖,提供一基底50 ’接著例如使用熱氧 化法在此基底50上形成一氧化層52。然後例如使用低壓 化學氣相沉積法在此氧化層52上形成一層多晶矽物質。 接著利用微影蝕刻技術定義此層多晶砂物質’以形成多晶 砂層54。 然後使用此已定義之多晶矽層54爲罩幕進行自行對準 離子植入步驟,使摻質穿透氧化層52並且植入於多晶砂 層54兩側下方的基底50中。隨後使用回火(Anneal)步驟’ 藉以使得摻質形成離子佈植區56,此離子佈植區56即是 作爲埋入式位元線之用。 而本發明之特徵之一即是以自行對準的方式進行離子 植入步驟,以形成離子佈植區56。 請參照第4B圖,接著例如使用低壓化學氣相沉積法 沉積內多晶矽介電層58,覆蓋多晶矽層54與氧化層52的 表面’例如氧化層/氮化層/串1化層 (Oxide/Nitride/Oxide ; 0N0)之多層結構。然後例如使用 低壓化學氣相沉積法在此內多晶矽介電層58上形成一層 多晶砂層60。 請參照第4C圖,使用一光罩與蝕刻技術定義多晶矽 8 (#先閲讀背面之注意事項再填寫本頁) # 訂 線- 本紙張尺度適用中國國家;f票準(CNS ) A4規格(2i〇x297公釐} 410476 27S.9twf.doc/005 A7 B7 經濟部中央榡牟局員工消費合作社印製 五、發明説明(7) 層60 ,藉以使得多晶矽層6〇成爲字元線。接著,使用定 義多晶矽層60之相同光罩與蝕刻技術,繼續往下蝕刻多 晶矽層54與內多晶矽介電層58,藉以使得多晶矽層54形 成一浮置閘,此蝕刻多晶矽層54的步驟爲自行對準蝕刻 步驟。然後進行後續的製程以完成可程式唯讀記憶體之製 造。然而’此後續製程爲熟習此技藝者所能輕易達成,故 此處不再賛述。 請參照第5圖,第5圖係繪示依據本發明之一較佳實 施例之一種一次可程式唯讀記憶體之佈局圖。其中,第4A 與4B圖即是沿著第5圖中in-in方向所得之剖面圖。而 第4C圖即是沿著第5圖中ίν_ιν方向所得之剖面圖。 因此’本發明的特徵爲利用離子植入法且爲自行對準 多晶砂層54的方式形成埋入式位元線,所以不需形成接 觸窗口也不需塡入金屬層。因此不會有金屬層反射的干 擾。 並且,在本發明之製程中不需形成場氧化層,因此依 »本發明之方法所獲得之一次可程式唯讀記憶體,具有較 平坦度,並且可以大幅縮小尺寸。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以_定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 9 (請先盹讀背面之注意事項再填寫本頁) -# ΪΤ .紙 本紙張尺度朗(CNS) (21&297公楚)

Claims (1)

  1. 754XQ4?<j5 005 A8 B8 C8 D8 六、申請專利範圍 1.一種一次可程式唯讀記憶體之製造方法,包括下列 步驟: 提供一基底,該基底上形成有一氧化層; 形成一第一多晶矽層,於該氧化層上; 定義該第一多晶矽層,以暴露出該氧化層: 進行一離子植入步驟,於該暴露出之氧化層所覆蓋的 基底中形成一離子佈質區; 形成一介電層覆蓋該第一多晶矽層與該氧化層;
    ,(諳先閱讀背面之注意事項再填寫本頁) 第二多晶矽層覆蓋該介電層;以及 第二多晶矽層,用以使得該第二多晶矽層形成 一控制閘且進一步定義該第一多晶砂層,用以使得該第一 多晶矽層形成一浮置閘。 2. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中該離子佈質區爲一埋入式位元線。 錦_ 3. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中形成該第一多晶矽層的方法包括使用 一低壓化學氣相沉積法。 經濟部中央橾準局貝工消費合作社印製 4. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法’其中定義該第一多晶矽層的方法包括使用 1 微影触刻法。 5 ·如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中該離子植入步驟中更包括以該第一多 晶係層爲一罩幕。 6,如申請專利範圍第1項所述之一次可程式唯讀記憶 10 私紙張尺度適用中國國家標準⑺阳以扣兄格“⑴〆]??·^^ 經濟部中央標準局貝工消費合作社印裝 27^^0^.^/ 0 0 5 B8 , D8 六、申請專利範圍 體之製造方法,其中該離子植入步驟係一自行對準離子植 入步驟。 .7.如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中形成該介電層的方法包括使用一低壓 化學氣相沉積法。 8. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中形成該第二多晶矽層的方法包括使用 一低壓化學氣相沉積法。 9. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中定義該第二多晶矽層的方法包括使用 一微影蝕刻法。 10. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中定義該第二多晶矽層的步驟中,更包 括定義該介電層。 11. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中進一步定義該第一多晶矽層的步驟 中,更包括以該第二多晶矽層爲一罩幕,藉以自行對準蝕 刻該第一多晶矽層。 12. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中進一步定義該第一多晶矽層的方法包 括使用一微影蝕刻法。 13. 如申請專利範圍第1項所述之一次可程式唯讀記憶 體之製造方法,其中進一步定義該第一多晶矽層的步驟 中,更包括使用一自行對準蝕刻步驟。 (贫先閲讀背面之注意事項再填寫本頁)
    本紙浪尺度逍用中國國家標率(CNS > A4規格(210X297公釐)
TW087105526A 1998-04-13 1998-04-13 Method for manufacturing one time programmable read only memory TW410476B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087105526A TW410476B (en) 1998-04-13 1998-04-13 Method for manufacturing one time programmable read only memory
US09/094,003 US6043121A (en) 1998-04-13 1998-06-09 Method for fabricating an one-time programmable read only memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087105526A TW410476B (en) 1998-04-13 1998-04-13 Method for manufacturing one time programmable read only memory

Publications (1)

Publication Number Publication Date
TW410476B true TW410476B (en) 2000-11-01

Family

ID=21629852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105526A TW410476B (en) 1998-04-13 1998-04-13 Method for manufacturing one time programmable read only memory

Country Status (2)

Country Link
US (1) US6043121A (zh)
TW (1) TW410476B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1476684A1 (en) 2002-02-20 2004-11-17 Garlock Sealing Technologies LLC Metal seal and retainer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293893B2 (ja) * 1991-12-09 2002-06-17 株式会社東芝 半導体不揮発性記憶装置の製造方法
JP3431198B2 (ja) * 1993-02-26 2003-07-28 株式会社東芝 半導体記憶装置およびその製造方法
JP3519583B2 (ja) * 1997-09-19 2004-04-19 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
TW375813B (en) * 1998-04-14 1999-12-01 United Microelectronics Corp Process for fabricating one time programmable ROM

Also Published As

Publication number Publication date
US6043121A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
KR100603694B1 (ko) 반도체 소자의 제조방법
TW552705B (en) Flash EEPROM cell and method of manufacturing the same
TW497223B (en) Non-volatile memory device and fabrication method thereof
TW381344B (en) Manufacturing method for flash memory
TWI232499B (en) A semiconductor memory device having a memory region and a peripheral region, and a manufacturing method thereof
TW478115B (en) Method of manufacturing a flash EEPROM cell
TW419730B (en) Mehgod for fabricating a semiconductor device having different gate oxide layers
TW410476B (en) Method for manufacturing one time programmable read only memory
TW312851B (en) Manufacturing method of read only memory by silicon on insulator process
TW396549B (en) The flash memory's manufacturing methods
TW406424B (en) Manufacture of the flash memory
TW557497B (en) Method for fabricating a silicide layer of flat cell memory
TW399327B (en) The manufacturing method of DRAM capacitor
TW304281B (en) Manufacturing method of memory global planarization
TW391055B (en) Method for switching OTP-ROM process to ROM process
TW502451B (en) Semiconductor memory and method for fabrication the same
TW396623B (en) One-time programmable read-only memory
TW521403B (en) Method for producing nitride ROM (NROM)
TW406341B (en) Improved nitride etch stop layer
TW399286B (en) Method for manufacturing flash memory
TW396638B (en) Manufacturing method of OTP-ROM
TW399306B (en) One time programmable read only memory
TW392344B (en) One time programmable read only memory
TW471058B (en) Planarization method of flash memory
TW399331B (en) Flash memory

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent