TW409253B - Associative memory and its operation method - Google Patents
Associative memory and its operation method Download PDFInfo
- Publication number
- TW409253B TW409253B TW087114539A TW87114539A TW409253B TW 409253 B TW409253 B TW 409253B TW 087114539 A TW087114539 A TW 087114539A TW 87114539 A TW87114539 A TW 87114539A TW 409253 B TW409253 B TW 409253B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- pm0s
- gate
- contact
- vector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Description
409253 Λ7 五、發明説明(f ) 本發明偽關於一種神經元(neuron)之關聯式記憶體, 其在一指定之快速資料處理条統中相對於傳統之同等级 之糸統而言由於髙级之平行處理方式而具有很大之優點 。特別是在快速之資料分配(就像對感測器資料之回答) 時(例如,在圖像處理時或智慧型感測器中之資料處理時) ,則需要一種適當之具有小面積和能量消耗很小之V L S I 電路。 關聯式記億體就像傳統之記憶體一樣是由矩陣形式配 置之記億體單胞集(set)所構成,但另外具有某種程度之 其它功能。在目前具有學習功能之神經元關連式記憶體 中,記憶體單胞都是一種處理器元件或自動機(Automat) 之形式,其是由本地(local)記億體及本地之順序控制器 所組成。 由palm所寫之論文名稱為"On Associative Memory " in Biological Cybernetics 36, 1 9 8 0,第 19-31頁中已 知有一種所謂”關聯式矩陣”原理,其是與二進位(binary) 之記億體矩陣有關,其中同樣是二進位之輪入向量X以 列(row)方式讀入而輸出向量Y則以行(column)方式讀出 。此種關聯式記億體因此是藉由所謂HeblTschen學習規 則之已簡化之形式來實現,此種Hebb'chen學習規則在 施加一種可相闊聯(associative)之圖樣對(pattern pair) X/Y至矩陣時是局部性地(locally)在毎一矩陣元件mij 中決定該元件iei;j之狀態即將以何種方式來改變。在特 殊情況時這顯示:記憶體矩陣首先設定在完全具有’暹輯 本紙張尺度適用中國國家標準(CNS ) Λ4现辂(2】ΟΧ2〔)7公犮) ^ 裝"線 (請先閱讀背面之注意事項再nt頁) 經濟部中央標準局貝工消资合作社印製 働253 Λ7 Η 7 經濟部中央標準局員Η消f合作社印製 五、發明説明( > ) 1 1 0 '之初始化狀態中〇 在讀取過程期間每- -記憶體單胞m ij 1 1 符 合 下 述 情 況 : 若 xi Y j , 邏 輯 1 r 1 則記憶體單胞Π ij 1 | 之 狀 態 正 確 地 由 邏輯0 1 改 變 成 '邏輯1 1 〇 當 '邏輯1 1 •*·**'^ 請 1 I 已 寫 入 相 關 之 記 憶 qntr 體 DD 単 胞 時 9 則 這 DO 早 胞 之 狀 態 會 保 持 間 -ίΛ. 1 1 著 0 在 讀 出 —~- 値 已 存 入 之 資 料 字 時 » 則 會 出 現 該 矩 陣 之 背 而 1 1 之 1 相 關 的 输 入 向 量 X 且 形 成 —- 値 輸 出 值 Y ' 9 其 中 記 億 Pttta 體 注 意 1 各 οσ 早 胞 之 ”活化性(a c t i v i t y )" 是 以 行 之 方 式 相 加 且 臨 界 m 1 I 再 1 I 值 之 決 定 可 pfer 應 用 在 所 得 之 和 (S UIB )中。 因此若X = ® ij 填 .)裝 '1 1 > 則記億體單胞是” 活 性 的 (a c t i v e ) 11 0 頁 ^___- 1 由 P r 0 C e e di ng S 0 f I EE E Co nf e r e η c e 0 Π Hi C Γ 0 N e U Γ 0 1 1 1 9 6 , 第6 8 - 7 9 頁 中 已 知 有 一 些 類 bb ( a η a 1 0 g )計算陣列 I, { a Γ Γ a y )之原理, 優點和限制。 1 1 本 發 明 之 困 的 曰 λΕ 提 供 —* 種 關 聯 式 記 億 體 及 其 操 作 方 法 i 1 其 中 此 關 聯 式 記 憶 體 之 早 胞 具 有 盡 可 能 少 之 組 件 且 幾 ί 1 乎 可 達 到 傳 統 唯 讀 記 億 體 (E EPROM, EP RO Μ ) 之 積 體 密 度 以 ! 1 及 具 有 一 種 盡 可 能 小 之 功 率 損 耗 ο 1 ! 上 述 目 的 是 由 申 請 專 利 範 圍 第 1 項 之 關 聯 式 記 億 體 Π 以 線 )ι 及 甲 請 專 利 範 圍 第 3 項 之 特 徽 中 所 述 之 方 法 來 達 成 〇 Φ J j 1 請 專 利 範 圍 第 2 項 之 特 徴 則 和 本 發 明 有 利 之 其 它 形 式 有 1 I 關 〇 1 1 本 發 明 以 下 將 依 據 — 顯 示 在 圖 式 中 之 實 施 例 作 詳 細 描 1 1 述 〇 1 I m 由 本 發 明 則 可 藉 助 於 二 個 串 聯 之 ΡΜ 0 S 電 晶 體 來 達 1 1 成 上 述 之 學 習 功 能 和 記 -4 億 功 能 之 功 能 上 之 整 合 〇 圖 式 簡 1 1 1 1 1 1 本紙乐尺度滷用中國阀家標準(CNS ) Λ4规掊(UOX297公双) 40^253 ;;; ___ 五、發明説明(夕) 單説明如下: 第1圖偽一種關聯式記億體之一部份的圖解,其具有 6個以相同方式構成之單胞1.. 5,Z 。 單胞Z例如具有一痼由正規(regular}之PM0S電晶體T1 和另一 PM0S電晶體T2(其具有浮動閛極FG)所構成之串聯 電路,其中此串聯電路經由電晶體τι而與電源電壓(νάά 相連接且經由電晶體Τ2而與輸出向量Υ之位元信號所用 之接點Yj相連接以及亦與電流計算器IBj之輸入端相連 接··電晶體T1之蘭極G1是與輸入向量X之位元信號所用 之接點Χκ相連接。電晶體T2之閘極G2是與學習佶號用之 接點L E A R N相連接。與記億體單胞Z直接相鄰之單胞1和 4不和接點X κ相連接而只和輸入向量之相鄰-位元信號 用之接點Xk - i和Χκ + 1相連接且與單胞Z共同形成
I
第一行(column)。相鄰之行是由單胞2,3和5所構成,單 胞2,3和5不舆接點Yj相建接,而是和輸出向量之相鄰 -位元信號所用之接點Y 以及另一電流計算器I B j十丄 相連接。 一個行(coliiEn)由複數個記億體單胞所構成,其電晶 體T2之汲極節點經由一條共同之汲極導線而與接點Yj 經濟部中央標华局員工消资合作社印製 相連接。依據讀取相位(Phase)中導通之記億體單胞之數 目,刖有一確定之電流在該共同之汲極導線中流動。連 接在汲極導線之電流計算器ΙΒή ,ΙΒ.ί ,於是分別 J 3 + 1 測得一行(c ο 1 U m η )中受驅動之記憶體單胞之數目且進行 臨界值之決定。 本紙張尺度適用中國國家標準(CNS ) ΛΊ規枋(210X297公錄) 五、發明説明(车 409253 Λ7 R7 轵始化戒整體抻(g〗oha丨)去除: 在可以原來之學習過程開始之前,必須對記億體矩陣 進行起始化,其中在所有記億體單胞中須寫入H邏輯〇 u 且具有浮動閘極之所有電晶體須成為”常閉(ϋΟΓΠ^ΙΙγ-ο f f ) 1' 電晶體 ,其中 ”常閉 ”之意 義是: 電晶體 在閛極 -源極-電壓是0V時截止的(off)。 常閉(normally off)例如能以下逑方式達成:在已製 成之電路上使用紫外(UV)光(UV-去除)或更好之方式是 施加一種較基體(整體,bulk)還高之正電壓至所有學習 輪入端LEARN,這樣可使浮動閘極由於Fowler-Nordheim -隧道效應(其傺經由閘極-氧化物)而充正電》 關臌忒記榼體: 在關聯式記憶體中例如須符合下逑協定:在”邏輯1 時施加0 V之電壓位準至接點X k而在”邏輯0 ”時施加V DD =+5V之電壓位準至接點Xk;在邏輯1 ”時施加一種負 電位(例如, 5V )至接點而在”邏輯 prog DD — H時同樣地施加VDD = +5V之電壓位準至接點Yj 。學 請 先 閱 背 1¾ 之 注 意 事 項 再 頁 線 經濟部中央標隼局員工消f合作社印製 位 相 式 。 聯果 關結 示之 顯生 表産 下所 R 』 A 〇 合 LE接組 端建同 入相不 輸端種 習地各 接之 與值 地入 定輸 固間 是期 都 e 言as 而ph ^ ( 單 體 憶 記 之 有 所 對 本紙張尺度適用中國國家標卑(CNS ) Λ4^ ( 2〗〇X2^7公焯) 409253 A 7 H7 五、發明説明( r X Y X X {LEARN= 0V) '(Γ 1 0 F v v DD VDD T1截止,沒有電流流動 1 0 1 '1 ' V DD V prog T1截止,没有電流流動 '1 ' r 0 1 0 V V DD Τ 1 導通,但 Y = V DD = 5 V 投有電流流動 '1 1 '1.' 0 V V prog T1,T2導通,HE注入浮 動閛極中,浮動閘極充 負電,ut下降 由此表可看出,只有在時由於較高之汲極 -源極-電壓而會有電流流動且因此會由於熱電子注入 (Η E - I π j e k t i ο η )至浮動-閘掻(F G )中而使浮動-閘搔-PM0S-電晶體進行一種熱電子-程式化。額外之電子於 是抵達浮動-閘極,這樣會使電晶體Τ 2之臨界電壓在正 值之方向中變化,直至Τ2最後是一種常開(normally on) 電晶體為止,其中常開之意義是:電晶體在閘極-源極 -電壓為GV時是導通的^ 讅取(取冋) 在讀取相位中例如符合以下之協定:在接點Χκ時GV之 讀 先 間 背 1¾ 之 注 意 事 項 再 I 頁 線 經濟部中央標準局員工消费合作社印製 且 = e 6 1 Γ I f ( 邏箸 K空 浐時 應Ξ 對 m. 位點 壓接 電。 電 於且 應號 對信 準何 位任 之加 施 不 或
DD 輯 邏 體 晶 胞 單 體 憶 記 為 作 點 節 R 極AR E 汲 L 之端 端 出 輸 流 電 之 V 與 地 定 固 是 言 而 胞 單 體 憶 記 之 有 所 對
入連 輸相 習 D 學 D 本紙張尺度適用中國國家棉準(CNS )以规枋(2]0X2y7公浼) A7 B7 409253 五、發明説明U ) 接。T1和T2所構成之串聯電路在此情況中是作及(ANB)-閘用;只有在X= '1'且單胞狀態='1'時及-閘才有電流 流動,此種電流可由一些經由共同之汲極導線而連接至 電晶體T 2之汲極節點之電流計算器I B 4 , I B ,... 所偵測到,只有在此情況中此二個電晶體才同時導通。 參考符號說明 X.....輸入向量 y.....輸出向量 FG.....浮動-閘極 T 1 , T 2.....PH0S-電晶體 1 B j , 1 B j+1 .…電流計算器 1,2,3,4,5,2.....記憶體單胞 G 1 , G 2.....閘極 V DD .....電源電壓 誚先閱讀背而之注意事項再楨寫本頁 丁 、-口 線 好-c 部屮 1-,;"^而'-]'-"消於"竹"卬5>; 一 8 - 本紙张尺及瑀州十囤國家掠卑(CNS ) Λ4规格(210X297公;ί )
Claims (1)
- 3?1 14 5 3S' 40925a A8 B8 C8 D8 申請專利範圍 1. 一種關聯式記憶體,其具有許多相同形式之記億體單 胞(Z),其待徴為: 請 先 閱 背 面 之 注 意 事 項 再 寫厂、 本、 頁 -各別之記億體單胞只由一宿正規(regular)之第一 PM0S 電晶體(T1)和一第二PM0S電晶體(T2)(其具有一個浮 動-閘搔(FG))所形成之串聯電路所構成,其中第一 PM0S電晶體之第一接點是與電源電壓(VDD )相連接 旦第一 PH0S電晶體之第二接點經由上述至關聯式記 億體之第二PM0S電晶體而與輪出向量(Y)之位元信號 用之各別接點(Υ β >相連接以及為了可進行讀出過程 J 而與電流計算器(It)4 )相連接, -在各別單胞中和輸入向量(X)之位元信號所用之接點 (JU )是與各第一 PM0S電晶體之閛極(G1)相連接且學 習信號(LEARN)用之接點是與第二PM0S電晶體之閘極 (G2)相連接。 線 2. 如申請專利範圍第1項之關聯式記億體,其中記億體 單胞配置成矩陣形式,輸入向量之位元信號用之各接 點(Xr )是與共同之列(row)之記億體單胞(3)相連接且 輸出向量之位元信號用之各接點(Yj )是與共同之行 (column}之單胞(1,4)相連接。 經濟部中央標隼局員工消費合作社印製 3. —種關聯式記億體之操作方法,此處關聯式記億體是 指申饋專利範圍第1項中所述者,本方法之特徴為: -藉肋於較基體還高之正電壓施加至學習信號用之接 點而以紫外(UV>光或藉由浮動-閘極(FG)之充正電 來達成一種整體性(global)之去除作用,其中所有 -9- 本紙張尺度適用中國國家摞準(CNS ) Α4規格(210Χ297公釐) ABCD 409253 六、申請專利範圍 之第二PM0S電晶體(T2)將成為常閉(noraaliy off) 電晶體, -在各單胞中須製成一種關聯式記億體,使得只要熱 電子一注入各第二PM0S電晶體之浮動-閘極中時, 若輸入向量之位元信號以及輪出向量之位元信號用 之各接點分別施加邏輯1之位準,則第二PM0S電晶 體會成為常開(normally on)電晶體, -各單胞之讓出過程是以下述方式進行,即,若在輸 入向量之各別位元信號用之接點上施加邏輯1之位 準且第二PM0S電晶體是常開電晶體(只有恰巧在此種 情況時此二個PM0S電晶體是導通的),則學習信號 (LEARN)會接收到上逑之電源電壓(VDD )且電流只 會流經當時之串聯電路及輸出向量之位元信號用之 接點。 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS ) A4C格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19742961 | 1997-09-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW409253B true TW409253B (en) | 2000-10-21 |
Family
ID=7843990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087114539A TW409253B (en) | 1997-09-29 | 1998-09-02 | Associative memory and its operation method |
Country Status (7)
Country | Link |
---|---|
US (1) | US6160729A (zh) |
EP (1) | EP0905707B1 (zh) |
JP (1) | JPH11176170A (zh) |
KR (1) | KR100306958B1 (zh) |
CN (1) | CN1124614C (zh) |
DE (1) | DE59811228D1 (zh) |
TW (1) | TW409253B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8478081B2 (en) | 2005-06-30 | 2013-07-02 | Agc Flat Glass North America, Inc. | Monolithic image perception device and method |
CN101253515B (zh) * | 2005-06-30 | 2012-09-26 | 北美Agc平板玻璃公司 | 单片图像感知器件和方法 |
US7782646B2 (en) * | 2008-06-30 | 2010-08-24 | International Business Machines Corporation | High density content addressable memory using phase change devices |
US20120019284A1 (en) * | 2010-07-26 | 2012-01-26 | Infineon Technologies Austria Ag | Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor |
US11055607B2 (en) | 2016-06-20 | 2021-07-06 | International Business Machines Corporation | Neural network using floating gate transistor |
US10761749B2 (en) * | 2018-10-31 | 2020-09-01 | Micron Technology, Inc. | Vectorized processing level calibration in a memory component |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014235A (en) * | 1987-12-15 | 1991-05-07 | Steven G. Morton | Convolution memory |
JP2662559B2 (ja) * | 1989-06-02 | 1997-10-15 | 直 柴田 | 半導体装置 |
US5353382A (en) * | 1990-10-15 | 1994-10-04 | California Institute Of Technology | Programmable synapse for neural network applications |
-
1998
- 1998-09-02 TW TW087114539A patent/TW409253B/zh not_active IP Right Cessation
- 1998-09-10 DE DE59811228T patent/DE59811228D1/de not_active Expired - Fee Related
- 1998-09-10 EP EP98117136A patent/EP0905707B1/de not_active Expired - Lifetime
- 1998-09-28 CN CN98120797A patent/CN1124614C/zh not_active Expired - Fee Related
- 1998-09-28 JP JP10273953A patent/JPH11176170A/ja active Pending
- 1998-09-29 US US09/162,608 patent/US6160729A/en not_active Expired - Lifetime
- 1998-09-29 KR KR1019980040458A patent/KR100306958B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0905707A2 (de) | 1999-03-31 |
CN1213144A (zh) | 1999-04-07 |
US6160729A (en) | 2000-12-12 |
EP0905707A3 (de) | 1999-08-04 |
JPH11176170A (ja) | 1999-07-02 |
CN1124614C (zh) | 2003-10-15 |
DE59811228D1 (de) | 2004-05-27 |
KR100306958B1 (ko) | 2001-10-19 |
KR19990030233A (ko) | 1999-04-26 |
EP0905707B1 (de) | 2004-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998046B2 (en) | FeRAM-DRAM hybrid memory | |
TW410343B (en) | Non-volatile semiconductor storage | |
TW448623B (en) | Semiconductor memory device | |
TW486632B (en) | Data transmission circuit | |
CN107424642A (zh) | 用于使用感测电路执行逻辑运算的设备及方法 | |
US20040004880A1 (en) | Bit line control and sense amplification for tcct-based memory cells | |
TW407234B (en) | Semiconductor memory device, non-volatile semiconductor memory device and data reading method thereof | |
KR100203724B1 (ko) | 계층승압 전원선 구성을 갖는 반도체 기억장치 | |
JPH04119597A (ja) | 不揮発性半導体記憶装置のセンスアンプ | |
JPH01138687A (ja) | 半導体記憶装置 | |
CN112885386B (zh) | 存储器控制方法、装置及铁电存储器 | |
JP2005182978A (ja) | 強誘電体メモリ装置及びその駆動方法 | |
TW425553B (en) | Memory circuit with faster reset operation | |
US5444652A (en) | Semiconductor memory device having a memory cell unit including a plurality of transistors connected in series | |
TW409253B (en) | Associative memory and its operation method | |
US7317647B2 (en) | Noise suppression in memory device sensing | |
TW385451B (en) | Multi-bits storage memory IC and method for accessing its storage data | |
TW442952B (en) | Flash memory device having mask ROM cells for self-test | |
US9305649B1 (en) | Page buffer circuit for NAND flash memory | |
US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
JP3717097B2 (ja) | 強誘電体メモリ | |
US20230395142A1 (en) | Low-power static random access memory | |
KR100275336B1 (ko) | 강유전체 메모리 장치의 기준전압발생기 | |
JPH11238387A (ja) | 強誘電体メモリ | |
JP2000040378A (ja) | 多値強誘電体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |