CN1213144A - 相联存储器及对其运行的方法 - Google Patents
相联存储器及对其运行的方法 Download PDFInfo
- Publication number
- CN1213144A CN1213144A CN98120797A CN98120797A CN1213144A CN 1213144 A CN1213144 A CN 1213144A CN 98120797 A CN98120797 A CN 98120797A CN 98120797 A CN98120797 A CN 98120797A CN 1213144 A CN1213144 A CN 1213144A
- Authority
- CN
- China
- Prior art keywords
- relevant
- lead end
- pmos
- position signal
- cam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 210000002569 neuron Anatomy 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 240000002627 Cordeauxia edulis Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
此相联存储器含有若干单元,这些单元仅仅由一个常规PMOS晶体管(T1)的,与一个带有浮栅极的PMOS晶体管(T2)的一种串联电路组成,在此该常规PMOS晶体管的栅极获得输入矢量的一个位信号,并且第二PMOS晶体管的栅极是与一个学习输入端相连接的,并且在此,在用于相联存取的第二PMOS晶体管的漏极接口上是可加上一个第二矢量的,并且在读出时,由各电流计值器电路(Ibj,Ibj+1)以列的方式分析流过当时串联电路的电流。
Description
本发明涉及一种神经元相联存储器，该相联存储器在一定的各快速数据处理系统中，相对于常规可比较的各系统来说，由于高度的平行处理而具有巨大优点。尤其在快速分配数据作为对例如在各智能传感器的图象处理和数据处理中的各传感器数据的应答时，需要具有微小面积和微小能量消耗的，相应的VLSI(超大规模集成)电路。
相联存储器也象常规存储器那样含有一个矩阵形布置的存储单元数量，它们却拥有一定外加范围的功能性。在以往可学习的神经元相联存储器上，这些存储单元总是表现为一种类型的处理器元素或自动装置，此自动装置各自含有一个局部存储器和一个局部定序控制。
从Biological Cybernetics(生物控制论)36中，1980,19至31页的，Palm的题目为“关于相联存储器”的文章中，公开了所谓“相联矩阵”的原理。在此涉及一种二进制存储器矩阵，同样为二进制的输入矢量X以行的方式，而输出矢量Y以列的方式对此存储器矩阵读入或读出。在此通过所谓黑布学习法(Hebh’sche Lernregel)的一种简化形式实现此相联存储，此学习法在将一个应该相联的标准副X/Y布设到矩阵上时，局部地在每个矩阵元素mij上决择，可用何种方式改变此矩阵元素mij的状态。具体地这显得是这样的，存储矩阵首先在初始状态下完全是用“逻辑零”占用的。在学习过程中，然后对每个存储单元mij适用以下情况，当适用Xi=Yi=‘逻辑1’时，则此存储单元的状态准确地从‘逻辑0’改变到‘逻辑1’上。当在有关的存储单元中已写了一个‘逻辑1’时，则应保持此状态。在读出一个存入的数据字时，呈献出矩阵的有关输入矢量X，并且形成输出量Y＇，其办法是以列的方式叠加各存储单元的活动，并且对此和值应用一种阈值决择。在此当Xi=mij=‘1’时，一个存储单元看作为激活的。
从IEEE(国际电气与电子工程师协会)微神经会议96＇的会议录，68-79页中公开了模拟计算项(Rechenfelder)的各原理，优点和界限。
于是基于本发明的任务在于，说明一种相联存储器和对其运行的方法，在此相联存储器上相联存储器的一个单元具有尽可能少的构件，并可实现一种接近常规只读存储器(EEPROM EPROM)的集成密度，以及该相联存储器具有尽可能小的损耗功率。
有关相联存储器方面的任务是如下解决的：在带有大量同类存储单元的相联存储器中，一个有关的存储单元仅由一个正规的第一PMOS晶体管的和一个带有一个浮栅极的第二PMOS晶体管的串联电路组成，在此第一PMOS晶体管的一个第一引线端是与一个电源电压相连接的，并且在此，第一PMOS晶体管的一个第二引线端是经第二PMOS晶体管为了相联存储而与用于输出矢量位信号的一个有关的引线端相连接的，并且为了读取与一个电流计值器相连接，以及在一个有关的单元中，用于有关输入矢量(X)位信号的一个引线端是与当时第一PMOS晶体管的一个栅极相连接的，并且用于学习信号(LEARN)的一个引线端是与第二PMOS晶体管的一个栅极相连接的。
在运行方法方面的任务是如下解决的：要么通过紫外线进行全局清除，要么通过浮栅极的充正电荷进行全局清除，此充电是借助于一种相对于基片的高正电压，在用于学习信号的引线端上进行的在此所有的第二PMOS晶体管变成常开晶体管，在一个有关的单元中如此来进行相联存储，当用于输入大量位信号的和用于输出矢量位信号的这些引线端各自用一种用于逻辑1的电平加电压时，只有这么久地进行着热电子注入到有关的第二PMOS晶体管的浮栅极之中，直到第二PMOS晶体管变成常闭晶体管时为止，并且其中，如此来进行一个有关单元的读取，学习信号(LEARN)获得电源电压，并且当在用于输入矢量有关位信号的引线端加上一个逻辑1的电平时和第二PMOS晶体管是一个常闭晶体管时，才通过有关的串联电路和通过用于输出矢量位信号的一个引线端10流动电流，在此只有准确地在此情况下，两个PMOS晶体管才是导电的。
权利要求2的各特征涉及本发明的一种有利的进一步发展。
以下用在图中表示的一个实施例详细叙述本发明。
通过本发明，借助两个串联连接的PMOS(P沟道金属氧化物半导体)晶体管实现不仅学习功能还有存储功能的功能集成。
在图中示范地表示了具有一个相联存储器的六个相同方式构造的单元1…5,E的一个局部图。例如此单元E当时具有一种由一个正规的PMOS晶体管T1和一个带有浮栅极的PMOS晶体管T2组成的串联电路，其中，此串联电路是经晶体管T1与电源电压Vdd相连接的，并且经晶体管T2是与用于一个输出矢量Y位信号的引线端Yj和与电流计值器Ibj的一个输入端相连接的。晶体管T1的栅极G1是与一个用于输入矢量X位信号的引线端Xk接通的。晶体管T2的栅极G2是与用于学习信号的一个引线端LEARN(学习)相连接的。存储单元E的各直接相邻单元1和4是仅仅替代引线端Xk地与用于输入矢量各相邻位信号的各引线端Xk-1和Xk+1相连接的，并共同与Z形成一个第一列。相邻的列包含有单元2，3，和5，它们不是与引线端Yj，而是与用于输出矢量相邻位信号的引线端Yj+1和与一个其它的电流计值器IBj+1相连接的。
一个列由多个存储单元组成，晶体管T2的这些存储单元的漏极节点是各自经一个共同的漏极导线与引线端Yj相连接的。按在读取阶段导电存储单元的数目不同，在此共同的漏极导线中流动着一个一定的电流。连接在各漏极导线上的这些电流计值器IBj,IBj+1,…则各自求出在一个列中已激活的存储单元的数目，并进行一次阈值判断。
初始化或全局清除：
在可以开始本身的学习过程之前，必须初始化存储器矩阵，其办法是将一个逻辑0写入所有的存储单元中，所有带有浮栅极的晶体管变成常开晶体管，在此“常开”意味着，在栅源极电压为0V时晶体管阻断。这例如可通过应用紫外线到制成的电路上(紫外线清除)，或者但是更好地通过加一个高的、相对与基片(Bulk)为正的电压到所有的学习输入端LEARN上来实现，这通过穿过栅极氧化物的Fowler-Nordheim隧道贯通而导致浮栅充正电荷。
相联的存储
在相联存储时例如适用这些协议，在引线端Xk上在‘逻辑1’时加有一个0V的电平和在‘逻辑0’时加有一个Vdd=+5V的电平，并且在引线端Yj上，在‘逻辑1’时加有一个负电位，例如Vprog=-VDD=-5V，并且在‘逻辑0’时同样加有一个后VDD=+5V的电平。对于所有的存储单元将学习8输入端LEARN与基体恒定地连接。下表以一种概览方式展示在相联阶段各输入值不同组合的影响。
| X | Y | X | X | (LEARN=0V) |
| ‘0’ | ‘0’ | VDD | VDD | T1阻断，没有电流 |
| ‘0’ | ‘1’ | VDD | Vprog | T1阻断，没有电流 |
| ‘1’ | ‘0’ | 0V | VDD | T1导电，但是Y=VDD=5V→没有电流 |
| ‘1’ | ‘1’ | 0V | Vprog | T1,T2导电，HE热电子注入FG,FG充负电荷，Ut下降 |
如所见，仅在Xk=Yj=‘1’时，由于高的漏源极电压产生一个电流，并且由此通过热电子注入(HE注入)浮栅极而进行浮栅极HMOS晶体管的一种热电子编程。在此，额外的电子到达浮栅极上，这些电子导致，T2的阈电压向正值方向改变，直到T2最终是一个常闭晶体管时为止，在此“常闭”意味着，在一个为0V的栅源极电压时此晶体管是导电的。
读取(检索)
在检索阶段例如适用此协议，在引线端Xk上，一个为0V的电平相应于一个‘逻辑1’和一个为VDD的电平相应于一个‘逻辑0’。在此，引线端Yj不导通，或者不加放信号，并且晶体管T2的漏极节点在此用作为存储单元Z的电流输出端。对所有的存储单元将学习输入端LEARN恒定地与VDD连接。T1和T2的串联电路在此情况下，象一个与门起作用；只有当X=‘1’和单元状态=‘1’时，才产生电流，由经共同漏极导线连接在晶体管T2的漏极节点上的电流计值器Ibj,Ibj+1,…可以探测此电流，因为只有在此情况下，两个晶体管同时导电。
Claims (3)
1．带有大量同类存储单元(E)的相联存储器，
-其中，相联存储器上，一个有关的存储单元仅由一个正规的第一PMOS晶体管(T1)的和一个带有一个浮栅极(FG)的第二PMOS晶体管(T2)的串联电路组成，在此第一PMOS晶体管的一个第一引线端是与一个电源电压(Vdd)相连接的，并且在此，第一PMOS晶体管的一个第二引线端为了相联存储经第二PMOS晶体管与用于输出矢量(Y)位信号的一个有关的引线端(Yj)相连接的，并且为了读取与一个电流计值器(Ibj)相连接，以及
-其中，相联存储器上在一个有关的单元中，用于有关输入矢量(X)位信号的一个引线端(Xk)是与当时第一PMOS晶体管的一个栅极(G1)相连接的，并且用于学习信号(LEARN)的一个引线端是与第二PMOS晶体管的一个栅极(G2)相连接的。
2．按权利要求1的相联存储器，其中，相联存储器上这些存储单元是矩阵形布置的，在此用于输入矢量位信号的一个有关的引线端(Xk)是与一个共同行的存储单元(3)相连接的，而用于输出矢量位信号的一个有关的引线端(Yj)是与一个共同列的各单元(1,4)相连接的。
3．按权利要求1用于运行相联存储器的方法，
-其中，要么通过紫外线进行全局清除，要么通过浮栅极(FG)的充正电荷进行全局清除，此充电是借助于一种相对于基片的高正电压，在用于学习信号的引线端上进行的在此所有的第二PMOS晶体管(T2)变成常开晶体管，
-其中，在一个有关的单元中如此来进行相联存储，当用于输入矢量位信号的和用于输出矢量位信号的这些引线端各自用一种用于逻辑1的电平加电压时，只有这么久地进行着热电子注入到有关的第二PMOS晶体管的浮栅极之中，直到第二PMOS晶体管变成常闭晶体管时为止，并且
-其中，如此来进行一个有关单元的读取，学习信号(LEARN)获得电源电压(Vdd)，并且当在用于输入矢量有关位信号的引线端加上一个逻辑1的电平时，和第二PMOS晶体管是一个常闭晶体管时，才通过有关的串联电路和通过用于输出矢量位信号的一个引线端流动电流，在此只有准确地在此情况下，两个PMOS晶体管才是导电的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742961.0 | 1997-09-29 | ||
| DE19742961 | 1997-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1213144A true CN1213144A (zh) | 1999-04-07 |
| CN1124614C CN1124614C (zh) | 2003-10-15 |
Family
ID=7843990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98120797A Expired - Fee Related CN1124614C (zh) | 1997-09-29 | 1998-09-28 | 相联存储器及对其运行的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6160729A (zh) |
| EP (1) | EP0905707B1 (zh) |
| JP (1) | JPH11176170A (zh) |
| KR (1) | KR100306958B1 (zh) |
| CN (1) | CN1124614C (zh) |
| DE (1) | DE59811228D1 (zh) |
| TW (1) | TW409253B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101253515B (zh) * | 2005-06-30 | 2012-09-26 | 北美Agc平板玻璃公司 | 单片图像感知器件和方法 |
| US8478081B2 (en) | 2005-06-30 | 2013-07-02 | Agc Flat Glass North America, Inc. | Monolithic image perception device and method |
| CN112889112A (zh) * | 2018-10-31 | 2021-06-01 | 美光科技公司 | 存储器组件中的矢量化处理电平校准 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7782646B2 (en) * | 2008-06-30 | 2010-08-24 | International Business Machines Corporation | High density content addressable memory using phase change devices |
| US20120019284A1 (en) * | 2010-07-26 | 2012-01-26 | Infineon Technologies Austria Ag | Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor |
| US11055607B2 (en) | 2016-06-20 | 2021-07-06 | International Business Machines Corporation | Neural network using floating gate transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5014235A (en) * | 1987-12-15 | 1991-05-07 | Steven G. Morton | Convolution memory |
| JP2662559B2 (ja) * | 1989-06-02 | 1997-10-15 | 直 柴田 | 半導体装置 |
| US5353382A (en) * | 1990-10-15 | 1994-10-04 | California Institute Of Technology | Programmable synapse for neural network applications |
-
1998
- 1998-09-02 TW TW087114539A patent/TW409253B/zh not_active IP Right Cessation
- 1998-09-10 DE DE59811228T patent/DE59811228D1/de not_active Expired - Fee Related
- 1998-09-10 EP EP98117136A patent/EP0905707B1/de not_active Expired - Lifetime
- 1998-09-28 CN CN98120797A patent/CN1124614C/zh not_active Expired - Fee Related
- 1998-09-28 JP JP10273953A patent/JPH11176170A/ja active Pending
- 1998-09-29 US US09/162,608 patent/US6160729A/en not_active Expired - Lifetime
- 1998-09-29 KR KR1019980040458A patent/KR100306958B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101253515B (zh) * | 2005-06-30 | 2012-09-26 | 北美Agc平板玻璃公司 | 单片图像感知器件和方法 |
| US8478081B2 (en) | 2005-06-30 | 2013-07-02 | Agc Flat Glass North America, Inc. | Monolithic image perception device and method |
| US9092689B2 (en) | 2005-06-30 | 2015-07-28 | Agc Flat Glass North America, Inc. | Monolithic image perception device and method |
| CN112889112A (zh) * | 2018-10-31 | 2021-06-01 | 美光科技公司 | 存储器组件中的矢量化处理电平校准 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0905707A2 (de) | 1999-03-31 |
| US6160729A (en) | 2000-12-12 |
| EP0905707A3 (de) | 1999-08-04 |
| JPH11176170A (ja) | 1999-07-02 |
| TW409253B (en) | 2000-10-21 |
| CN1124614C (zh) | 2003-10-15 |
| DE59811228D1 (de) | 2004-05-27 |
| KR100306958B1 (ko) | 2001-10-19 |
| KR19990030233A (ko) | 1999-04-26 |
| EP0905707B1 (de) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111542840B (zh) | 用于深度学习人工神经网络中的模拟非易失性存储器的可编程神经元 | |
| CN110414677B (zh) | 一种适用于全连接二值化神经网络的存内计算电路 | |
| US5028810A (en) | Four quadrant synapse cell employing single column summing line | |
| EP3506084B1 (en) | System and method for tunable precision of dot-product engine | |
| CN112567391A (zh) | 包括多个矢量-矩阵乘法阵列和共享部件的用于深度学习神经网络的模拟神经存储器系统 | |
| KR102675657B1 (ko) | 딥 러닝 인공 신경망에서의 아날로그 신경 메모리를 프로그래밍하기 위한 방법 및 장치 | |
| CN117292731A (zh) | 模拟神经形态存储器的高精度和高效调谐机制和算法 | |
| US8275728B2 (en) | Neuromorphic computer | |
| KR102351423B1 (ko) | 딥 러닝 신경 네트워크에 대한 구성가능 아날로그 신경 메모리 시스템 | |
| US4999525A (en) | Exclusive-or cell for pattern matching employing floating gate devices | |
| CN111581141B (zh) | 存储器装置及其操作方法 | |
| CN111837189A (zh) | 用于深度学习神经网络中的模拟非易失性存储器的数据刷新的方法和设备 | |
| GB2221343A (en) | Semiconductor cell for neural network and the like | |
| GB2233799A (en) | Adaptive synapse cell providing both excitatory and inhibitory connections in an associative network | |
| Farkhani et al. | A low-power high-speed spintronics-based neuromorphic computing system using real-time tracking method | |
| US20220108736A1 (en) | Timing-based computer architecture systems and methods | |
| CN101369459A (zh) | 应用于源极端感应存储器的偏压及屏蔽电路与操作方法 | |
| CN1124614C (zh) | 相联存储器及对其运行的方法 | |
| KR102550428B1 (ko) | 딥 러닝 인공 신경 네트워크에서 아날로그 신경 메모리 내의 결함이 있는 메모리 셀들을 포함하는 로우들 또는 컬럼들에 대한 리던던트 메모리 액세스 | |
| Borgstrom et al. | Programmable current-mode neural network for implementation in analogue MOS VLSI | |
| JPH10134033A (ja) | コンボリューション操作を行うための電子装置 | |
| WO2006046237A2 (en) | Coded binary content addressable memory | |
| US7512910B2 (en) | Integrated circuit design using charge pump modeling | |
| JPH03174679A (ja) | シナプスセル | |
| Ohmi et al. | Intelligence implementation on silicon based on four-terminal device electronics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130225 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130225 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130225 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160111 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031015 Termination date: 20160928 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |