TW408334B - Semiconductor memory device - Google Patents

Description

鎊濟部中央標準局®::!消fr合作社印製 408S34 A7 B7 __ 五、發明説明（) 發明背景 發明之頜域. 本發明係有關於一種半導體記憶裝置’特別關於用以 修正一記憶單元之機構。· 相關技術之描述 圖12顯示習知技術之方塊圖，圖13(a)及圖13(b)爲其時 序圖。其中，圖13(a)顯示選擇一冗餘記1意單元的情況’圖 13(b)貝頓示非選擇一冗餘記憶單元的情況。 接下來描述的應用中，儲存體(bank)數爲2(ARRAY0及 ARKAY1)，組成每個儲存體的次陣歹[1共4個(SABOO到 SAB03, SAB10到SAB13)，包含於裝置中的次字元線有512 條，含有數個次字元線之次陣列數目於此並未顯示。 本描述將採用階層式的字元線架構。一個主字元線 (MWL)相應之次字元線的數目定爲8 〇 因此，每一儲存體之列位址有11個位元(X0至X10)，其 中.，X9至X10爲次陣列，X3至X8爲次陣列中的主字元線。, X0至X2區分每個主字元所對應的8個次字元線。 以一個冗餘記憶單元來替代不良記憶單元之方法可用 兩條列位址線來達成，此兩條列位址現由X0來區分。每一 個次陣列有一個冗餘主字元線RMWL及8個冗餘次字元線 連接於其上的次冗餘字元線。 ' 電路的操作描述如下，參考圖13(a)及圖13(b)中的電路 圖與時序圖，ACT信號表示其對應之儲存體係致能狀態， 而一個命令解碼器或類似之機構(未示於圖中)則是用來因 2 本紙張尺度適化中國囤家標啤(_CNS ) Μ規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁> 訂 J' 408334 A 7 — B7 五、發明説明（） 應電路之外部施加命令而操作。 圖12中，由11個位元所組成的XADD爲列位址信號， * 此乃根據ACT信號，由位址緩衝器或類似的機構(未示於圖 中)輸入。 . XABF是一個列位址信號緩衝電路，其根據XADD信號 之XI至X10，產生互補信號X1N至X10N與X1T至X10T。 XRED爲一不良單元儲存及比較電路，亦即，SB憶及比較 機構(XRED)。每一個XRED電路記憶了需置換之不良位 址。 圖14是表示冗餘解碼器XRED之一例的電路，XRED之 作用乃是將列位址信號XADD及儲存於XRED內部之不良 位址做一比較。 ^於此例中，由於係以兩個次字元線爲一單位進行置 換，故需儲存構成XADD信號之XI〜XI〇。由X0所區分之次 字元線，如列位址0及列位址1無法於XRED中區別出來， 因而無論輸入爲何，皆會被視爲不良的位址。 、 於本電路中，位址的置換係藉由熔斷保險絲F1N〜F10N 及FIT〜F10T來記憶。保險絲的溶斷方式不拘，唯一般是使 用雷射熔斷的方式。 進行一位元之儲存，其指示置換位址FnN及FnT中之哪 —保險絲被熔斷。舉例而言，若置換1 位址是〇和1 ’則 F1N〜F10N被熔斷，而FIT〜Π0Τ則沒被熔斷。 接著，說明本電路的操作情形。首先，所有的XA0D 皆是低位準，PXR變換爲低位準，節點1〇〇變換爲高位準。 3 _____ ί請先間讀背面之注項爲填寫本頁) ¥

*tT __r 本紙張尺度適用中國國家標缚（CNS > Λ4規格（210X297公釐） 鯉-部中央標準扃兵T;消贽含作社印¾ 40833d A7 ______B7__ 五、發明説明（） 接著.，依據由外部輸入的位址信號，構成XADD信號 的互挿式11位元位址信號中，X1N〜；X10N及X1T〜XI0T被設 定(set)。 此時，因爲ΧηΝ及XnT(n=l〜10)爲彼此互補的信號丨其 中的一個爲高位準時，另一個即爲低位準。例如，當士位 址爲0或1時，Χ1Ν〜Χ10Ν爲高位準，Χ1Τ〜Χ10Τ爲低位準。 因而，除非儲存於保險絲FnN及FnT中之置換位址和 XADD—致，否則節點100和節點101是相接的。 如果PXR信號變換至高位準，當置換位址和XADD不 一致時，節點100變換爲低位準，而當一致時，貝[1變換爲高 位準。藉由閂鎖信號XLAT這個狀態被固定於節ΙΪ102，且 被輸出作爲XREBL信號。當ACT信號轉變成低位準時，所 有的XREBL信號皆不會被XPRE信號選擇，結果被選擇的 冗餘記憶單元不會被選擇。 圖15爲XRDN電路之一圖例，此電路會選擇一冗餘記 憶單元，且這些XRDN電路一對一的對應到冗餘列解碼器、 RXDC。 由於每兩個次字元線有一個XRED電路，而每四個 XRED電路又有一 XRDN電路。此比例即爲主字元線與次字 元線數目之比。 當連接至XRDN之XREBL信號中，有一條變換至高位 準，藉由預充電電路XRDN(未示於圖中），XRDN會將一個 高位準的XRDNS信號拉下。XRDNS信號是一個指示冗餘 記憶單元被選擇的信號。當RXDS信號爲高位準時，和其一 _ 4___ 冢紙張尺度Ut]中國國家梯i(rNS)A4規格（2丨0X297公漦) " (諳先閱讀背面之注意事項再填寫本頁) ¥ 訂 1)^ 糙濟部中央標準局負工消汝合竹社印來 408334 Λ7 Β7 五、發明説明（） 對一連接的列解碼器RXDC會被觸發。 _外，由於預充電電路(未示於圖中)而成爲高位準的 RRAIS1及RRAIS2信號，被XREBL信號選擇性地拉下。 4個連接的XREBL信號中，雖然當XREBLO.信號變爲高 位準時，信號並未被拉下；當XREBL1信號變爲高位準時， 僅RRAIS1被拉下；當XREBL2信號變爲高位準時，僅 RRAIS2被拉下；而當XREBL3信號變爲高位準時，RRAIS1 及RRAIS2皆被拉下。 … 因此，當RRAAIS信號狀態與每一個XRED電路之比較’ 結果一致時，其相互間的關係亦固定。 XRED及XRDN電路各有其所屬之儲存體，且僅於其儲 存體被選擇時才會作用。 此外，PXR、XLAT、XPRE、RXDS及XRDNS亦各有 其獨立的儲存體，且各自獨立運作。 圖12中，XPR爲一列位址解碼器，由列位址信號XADD 產生列位址解碼信號PXADD。此處之PXADD是由X3-X5, 預解碼而成之八個信號X3N4N5N〜X3T4T5T，由X6〜X8預 -碼而成·之八個信號 解碼而成之四個信號Χ9Ν10Ν-Χ9Τ10Τ所構成。 該八個信號Χ3Ν4Ν5Ν〜Χ3Τ4Τ5Τ及該八個信號 Χ6Ν7Ν8Ν〜Χ6Τ7Τ8Τ乃用於在各次陣列内選擇XDEC，而 四個信號Χ9Ν10Ν〜Χ9Τ10Τ則用於在SXC電路中選擇次陣 列。 爲了選擇或非選擇冗餘記憶單元之目的，PXADD會於 5 (請先聞讀背面之注意事項再填寫本頁) .裝. •1Τ 玉紙張尺度^中國國家^(。唂）八4規格（2】(^297公漦) ~ 經濟部中央標準局tac-T.消费合作社印$;?- 408334 A7 B7 ._ 五、發明説明（） 中被延遲，並被XLAT信號閂鎖住。當ACT信號變爲低 位準彳寺，XPRE信號會使所有的PXADD信號變成非選擇狀 態，結果使所有已被選擇的記憶單元成爲非選擇狀態。 圖16爲SXC電路之一例，其爲一個次陣列選擇電路。 當XADD和儲存於XRED中之不良置換位址不一致，且 RXDS信號爲高位準時，依據PXADD信號(X9及X10)，一感 測放大器列及次陣列選擇信號BSEL則被觸發。前述之感測 放大器列包含於對應的次陣列中，但於圖中並未淸楚的描 繪出。 ' 當XADD和儲存於XRED中之不良置換位址一致，且 RXDS信號爲低位準時’依據XRDNS信號，感測放大器列 及次陣列選擇信號BSEL被觸發。 當XADD所示之次陣列和XRED所示之次陣列不一致 時，PXADD指定之陣列中的冗餘主字元線及感測放大器列 的作動則被抑制。此處之被觸發之感測放大器列乃包含於 含觸發字元線之次陣列中。 、 1圖17爲XDEC電路之一例，XDEC電路是一列解碼器， 其依據PXADD(X3及X8)信號及BSEL信號，觸發一主字元 線MWL。此時，當XADD和儲存於XRED中之不良置換位 址一致，且RXDS信號爲低位準時，觸發不被執行。 圖18爲RXDC電路之一例，RXDC電齒是一冗餘歹[J解碼 器，當XADD和儲存於XRED中之不良置換位址一致時，依 據XRDNS信號’對應之冗餘主字元線MWL被觸發。由此， 包含不良位址之主位元線即被冗餘主字元線所取代。 6 本紙张尺度適/fl中國國家標埤（（:NS > Λ4規格（210X297公釐> ^ (祷先閲讀背面之注意事項再填寫本頁)

V 訂 ό 4Q8 ρ d4A7 ____B?__ 五、發明説明（.） .圖19爲RAIS電路之一例，其爲一次字元線選擇電路。 當XADD和儲存於任何XRED中之不良置換位址不一致，且 RXDS信號爲高位準時，RAIS依據XADD(X0~X2)，僅觸發 RAI0~RAI17中的一條線。 然而，當XADD和儲存於XRED中之不良置換位址一 致，且RXDS信號爲低位準時，選擇爲PRAIS1信號置換 XADD之XI，PRAIS2信號置換XADD之X2，RAIO〜RAI17 置換XADD之X0 〇 將主字元線MWL及次陣列線選擇信號RAI輸入至一次 字元驅動電路，AND閘即選擇了次字元線SWL。次字元線 直接連接至一個記憶單元，並因而將其觸發。' 如上所述，於習知技術中，冗餘解碼器XRJED，主字 元線及被觸發之RAI信號間的關係是固定的。其結果是， 每一個XRED及次字元線間的關係亦固定。 再者，由單一的冗餘解碼器XRED來處理置換之次字 元線的線數亦固定。 .. 此處，每個儲存體有4個冗餘之主字元線，且對應之次 字元線、.字元線共有32條。因爲1個儲存體有16個XRED， 於每個XRED中的置邊，以2個除X0外共用位址之次字元線 爲單位來操作，除非所有的不僅有一個列位址或位於2 個共用非X0位址之位址中，每個儲存體才有可能修復最多 的16處。 然而，很多的不,良位址無法以X0外的兩個位址來控 制，如，主字元I®對應到8個字元線，這些字元線共用 7 ϋ張尺度i㈣中囷围家標埤(CNS ) ( 210X297^^ ) ^ — _,——：——；——QII (請先閲讀背面之注意事項再填寫本頁) 訂_ d 408334 Α7 Β7 五、發明説明（） χ〇~Χ2以外之位址)發生不良時，電路則用以取代 8個$字元線。 此情況中’ 16個XRED電路乃使用於每一個儲存體 中，用以觸發4條主字元線之修復。 於任一情況中’用以取代不良之XRED電路及冗餘次 字元線僅使用於每一個儲存體中，且獨立於其他儲存體之 置換條件。. 一個同步的DRAM電路或是類似之電路通常被分割爲 許多的內部記憶單元陣歹JU且每一個彼此獨立操作。每一 個分區稱爲一個儲存體。於gg儲存體中，當一個記憶單. 元群組被一個外_加的位址信號所指定時，記憶單元群 組會被觸發。 此時’可將許多儲存體同時觸發，且每個儲存體間， 被觸發之記憶群組位址相互獨5> 因而’以儲存體A內之冗餘記憶單元置_儲存體b內之 不良記憶單元時，當A、B兩個儲存體會被觸發，則儲存體< A內2個之記憶單元群組將被觸發。 當這些群組共用—個感測放大器及資料線時，可能會 t * 影響到正常的操作°由於兩個記憶群組的位址相互獨立， 且可Μ由外界設定’對於所有的位址組合，此問題將無 法避免。 '因而，被多個儲存體共用之冗餘記憶單元無法用於修 復ϋ!儲存體內之記憶單冗僅能由同一儲存體中之冗餘 記1 意單元來置換。 8 1 -β (請先閲绩背面之注意Ϋ項再填寫本頁)

本紙张时麵家料((:NS ) Λ4規格（210乂297公嫠> 趔滅部中决標準局員3消贽合作社印" 40S334 A7 ___B7 五、發明説明（） ^所以’在一個晶片中’若於一些特別的儲存體中有一 群不與記憶單元存在時’即使於同一儲存體中，不良記憶 單元仍無法被冗餘記憶單元所置換。並使得修復整個晶片 變成不可能，而導致良率的下降。 於半導體記憶裝置中 > 存在一些供作不良位元之位址 模式’這些位址模式和半導體記憶裝置的架構及製造有 關。 例如，不良狀況可分爲由單一列位址可置換者及必須 由複數列位址置換者。其中，可由單一列位址置換者包括 如製成記憶單元之電晶體中的單一位元缺陷，及記憶單元 陣列中因開路接線所造成之單一線缺陷。而必須由複數列 位址置換的缺陷，則如列解碼電路的缺陷及記憶單元陣列 中因短路接線所造成之鄰接線之線缺陷。 考慮到需由複數個列所取代的缺陷時，由於在製程中 附著而造成線路短路的不純物尺寸有大有小，.需置換之鄰 接列位址數無法決定。 . 因而，習知技術中，使用一個冗餘解碼器以固定的線 數來完成修復，當需置換之鄰接不良列位址數超過了置換 單位時，必須要以複數個冗餘解碼器來做置換。而當鄰接 不良列位址數少於置換單位時，則此置換含有鄰接於不良 歹ίΚ立址之正常列位址，因而降低了冗餘言色憶單元的使用效 率。 圖式之簡單說明 圖1顯示本發明之第一實施例之方塊圖。 _________ 9 本紙張尺度適扣中國國家標绛U'NS ) AUJIM ( 21 Ox 297^¾ ) (請先閱讀背面之注意事項再填寫本頁) 訂 d. 經濟部中央標卑局Μ工消货合作社印裝 4〇S334 A7 B7 五、發明説明（） .圖2⑻顯示第一實施例中，不良位址被選擇時之時序 圖’雨圖2(b)則爲第一實施例中，不良位址未被選擇時之時 序圖。 . 圖3顯示圖1中XRED電路之一例。 圖4顯示圖1中XRDN電路之一例。 圖5顯示圖1中SXC電路之一例。 圖6顯示圖1中XDEC電路之一例。， 圖7顯示圖1中RXDC電路之一例。 圖8顯示圖1中RAIS電路之一例。 圖9顯示本發明之第二實施例中，XRDN電路之一例。 圖10顯示本發明之第二實施例中，RXDC電路之一 例。 圖11顯示本發明之第二實施例中，RAIS電路之一例。. 圖12顯示習知技術之方塊圖。 圖13⑻顯示習知技術中，不良位址被選擇時之時序 圖，而圖13(b)則爲習知技術中，不良位址未被選擇時之時 序圖。 圖14顯示圖9中XRED電路之一例。 > ： 圖15顯示圖9中XRDN電路之一例。 圖16顯示圖9中SXC電路之一例。 圖17顯示圖9中XDEC電路之一例。' 圖18顯示圖9中RXDC電路之一例。 圖19顯示圖9中RAIS電路之一例。 本發明之上述及其他目的、優點和特色由以下較佳實 (請先閲讀背面之注意事項再填寫本頁)

本紙張尺度適用中國囤家標(、NS ) Λ4规格（210x297公犮) 經消部中决標準局月工消贽合竹71印纪 408334 A7 B7 五、發明説明（） 施例之詳細說明中並參考圖式當可更加明白，其中： 符號說明 MWL 主字元線 RMWL 冗餘字元線 RSWL 冗餘次字元線 XADD 列位址信號 ACT 運作指示信號 XABF 列位址信號緩衝電路 XRED 冗餘解碼器，記憶及比較機構 F1N-F10 ' F1T-F10T 保險絲 X1N〜X10、及X1T〜X10T 11位元互補之位址信號 XLAT 閂鎖信號 XREBL閂鎖輸出信號 RXDC 冗餘列解纟層器，冗餘記憶單元觸發機構 XRDN 冗餘記憶體選擇機構 XPR 列位址解碼器 SXC 次陣列選擇電路 XDEC 列解碼器，記憶單元觸發機構 RAIS 次字元線選擇電路 CBS 儲存體選擇信號 發明槪要 ' 本發明之半導體記憶裝置於每個冗餘解碼器中，提供 了 一種可規畫將哪一冗餘解碼器置換哪一儲存體中之不良 記憶單元之機構；並提供另一機構，用以規晝有多少的位 _____Π____ 本紙张尺度適ifl中國國家標肀（CNS ) Λ4規格（210X 297公漦） (#先S4讀背面之注意事項再填寫本頁) W衣 _ 訂 408334 Α7 B? 經濟部中央#绛局兵工消费合竹社印Μ 五、發明説明（） 址需被冗餘解碼器置換。半導體記憶裝置包括：複數個正 常記憶單元；可因應外部施加信號將前述記憶單元觸發之 ； . · 機構，·複數個冗餘記憶單元；儲存前述複數正常記憶單元 內不良位址之第一記憶機構；比較外部輸入位址及前述不 良記憶位址之機構；因應於前述比較機構之輸出，而將前 述冗餘記憶單元觸發之機構；抑制前述記憶單元觸發之機 構；比較前述外部施加位址及前述已儲存之不良記憶單元 位址之機構。 前述之半導體記憶裝置，另外可有一個第二記憶機 構，此記憶機構儲存了.比較位元及非比較位元的數目，且 比較位元數是可變的。並有一傳送機構，其依據比較機構 之輸出將第二記憶機構的內容傳至冗餘記憶罩元觸發機 構。半導體記憶裝置亦可有分離之記憶單元陣列架構，如 獨立操作之儲存體，每一個儲存體，亦即記憶單元次陣列， 有複數個前述之冗餘記憶單元。 此外，依據本發明之半導體記憶裝置，有第三記憶機、 構，此機構儲存了前述分割之記憶單元次陣列中需置換之 不良記憶單元。前述冬比較機構，比較第三記憶機構的內 容及從外部施加之記憶單元P専列選擇信號。對應於前述各 比較機構的結果，複數個第四記憶機構，儲存了每個儲存 體中之哪一冗餘記憶單元用以置換儲存虐中的哪一個不良 單元。而第二傳送機構，依據前述之比較機構的輸出，將 第四記憶機構的內容傳至前述之記憶單元觸發機構。_ . 此外，前述之第四記憶機構可由N位元二進位記憶機 12

--;--------- (請先閱讀背面之注意事項再填寫本頁) *·* V

本紙張尺度適用中®國家標缚（rNS ) Λ4規格（210X 297公釐） 408334 at Β7 五、發明説明（） (#先閱讀. 構組成，並可儲存2N種組合。第二傳送機構連接到複數個 第四億機構，而此機構可由傳送N位元之二進位數値的 wire-OR節點來實現。 u ί七兄会丨奋蹈f網益碰描右一 πτ验笛一德^金爐播 408334 Α7 Β7 經消部中决標準局另J-消贤合作.=f.i印？表 五、發明説明（） 餘記憶單元比較機構(XDEC)，包括：儲存前述複數個正常 記憶單元中不良位址之第一記憶機構，及比較外部施加位 置及不良位址之機構；因應於前述記憶比較機構(XRED) 輸出之冗餘記憶單元選擇機構(XRDN);因應於前述記憶比 較機構(XRED)輸出之冗餘記憶單元觸發機構(RXDC)。 本發明之半導體記憶裝置中，複數個正常記憶單元來 自於主要記憶單元陣列，且主要記憶陣列被分成複數個次 記憶陣列，每一個次記憶陣列包括複數個正常記憶單元。 再者，每一個次記憶陣列包含：複數個記憶體；因應於每 個記憶單元之比較機構(XRED);至少一個冗餘記憶單元選 擇機構(XRDN)及至少一個冗餘記憶單元(BOCDC)觸發機 構。 >另一方面，本發明之半導體記憶裝置中，其中每一該.. 冗餘記憶單元觸發機構(XRDN)連接至該複數個冗餘記憶 單元選擇機構(XRDN)之任一，且每一冗餘記憶單元觸發機 構存在於構成主記憶陣列之複數個次記憶陣列的每一個.. 中。每一該冗餘記憶單元選擇機構(XRDN)連接至該複數個 冗餘記憶單元觸發機構(RXDC)之任一，且每一冗餘記憶單 元選擇機構存在於構成主記憶陣列之複數個次記憶陣列的 每一個中。. 本發明之半導體記憶裝置中，存在於一個次記憶陣列 的一個冗餘記憶單元觸發機構(RXDC)可連接至存在於另 一個次記憶陣列之一個冗餘記憶單元選擇機構(XRDN)。存 在於一個次記憶陣列之一個冗餘記憶單元選擇機構(XRDN) __14_ 4、紙张I度"ϊΐ州中國囤家標爭((:NS )八4规格（2丨0X 297公漦） ^^^^1 ί A^in »n^i n·^— ·ϋι (谇先閱讀背面之注意事項再填寫本頁)

-1T 408334 經滴部中决#.準局另Η消贽合竹社印ΐ表 Α7 Β7 五、發明説明（） 可連接至存在於另一個次記憶陣列之一個冗餘記憶單元觸 發機膂(RXDC) 〇 接著，於本發明中，作爲一冗餘解碼機構之冗餘記憶 單元選擇機構(XRDN)，包括：規畫哪一冗餘記憶單元應取 代不良記憶單元之機構及有多少的不良記憶單元應被取代 之機構。 . 本發明之半導體記憶裝置中，冗餘記憶體選擇機構 (XRDN)，可以選擇一些需被冗餘記憶單元取代之不良記憶 單元，可被取代的數目有1，2及4。因而比較機構可比較之 位元數是可變的。且進一步的，本發明之半導體記憶裝置 又包含兩種機構，其一爲儲存比較機構中比較與不比較位 元數之第二記憶機構，其二爲，基於比較機構之輸出，將 第二記憶機構之內容傳至冗餘觸發單元之第一傳送機構。 接著，於半導體記憶裝置中，包含了至少2個分離的儲存 體，每一個儲存體由許多形成主記憶單元陣列之多個記憶 單元所組成T每二—個主―記憶單元陣列又分成多個次記憶陣 歹[J，而次記憶陣列又包含多個正常記憶單元。前述之儲存 體配合著外部施加之位址信號來操作，且每個分離之儲存 體結構中’又包含了與其對應之複數個冗餘記憶單元。 每一儲存體，包括：複數個記憶單元、冗餘比較機構 (XRED)、冗餘選擇機構(XRDN)和複數_冗餘記憶單元觸 發機構(RXDC) 〇 本發明之半導體記憶裝置中，至少有一個存在於一個 儲存體之冗餘記憶單元選擇機構(XRDN)，其可連接至存在 15 本紙張尺度边州中國囤家樣埤{ CNS ) Λ4規格（2]ΟΧ 297公漤)

A7 B7 存了用以儲存分離儲存麗記憶陣列之那個冗餘 408334 五、發明説明（ 於另一個儲存體中之冗餘記憶單元觸發機構(RXDC)。本發 明之半導體記憶裝置中，至少有一個存在於一個儲存體中 之冗餘記憶單元記憶單元觸發機構(RXDC)，其可連接至存 在於另一個儲存體中之冗餘記憶單元選擇機構(XRDN):一 本發明之半導體記憶裝置又包含了以下的機構：第二 個記憶機構，用以儲存嚼默纖之哪一記憶單元陣列 ;之那個不良的記憶單元邏_邏述之比讎構，將第 三個記憶機構之內容和外部施加記憶陣列選擇信號作比 較。 最後，本發明之半導體記憶裝置又包含了以下的機 構：複數個記憶機構，相應於前述之比較機構之結果，儲 _________________ 择匕 記憶單元需被不良記憶個傳送機構，依據 前述比較機構之輸出，將記憶機構之內容傳送至前述冗餘 記憶體觸發機構。 以下參考圖式說明本發明之更特定實施例。 圖1顯示第一實施例之方塊圖，而圖2(a)及圖2(b)爲其 時序圖。其中，圖2(a)中選擇了一個冗餘記憶單元，圖2作) 則是未選擇的情形。此處沒有特別說明之信號動作和習知 例相同。 接下來，相同於習知例’儲存體藪爲2(ARRAY0及 ARRAY1)，組成每個儲存體的次陣列共4個(SAB00到 SAB03，SAB10到SAB13)，每一個次陣列所含的次字元數爲 512，包含於機構中的次字元線，於此並未顯示。 (請先閱讀背面之注意事項再填寫本頁) - .3, 經濟部中决標準局負-T-消贽合作社印$!. 本紙張又度適川中闼囤家標.4M CNS ) Λ4現格.（210X297公漦） 經濟部中次標準而貝工消^合作社印¾. 408334 A7 _B7___ 五、發明说明（） 接著，以分級字元線之架構來說明。一個主字元線 (MWL)之對應次字元線數爲8。 因此，每一儲存體之列位址有11個位元(X0至X10)，其 中，X9至X10爲次陣列，X3至X8爲次陣列中的主要字元 線。X0至X2區分每個主字元之8個次字元線。 以一個冗餘的記憶單元來替代不良的記憶單元之方法. 可用四條列位址線來達成，此四條列位址線由X〇，XI來區 分。每一個次陣列有一個冗餘主位址線(RMWL)及和主位 ±止線相連之8個次字元線。但，這些數目並非本發明所依據 之特質。 接下來，依據電路圖及時序圖來說明電路操作之情 形。圖1中，由11個位元所組成的XADD，其隨著ACT信號 作用由外部施加至圖中未示之位址緩衝器。 CBS是一個儲存體選擇信號。此信號藉由命令解碼器 從外界抓取° XABF是一個列位址信號緩衝電路，其配合XI至X10、. i 之XADD信號產生了 X1N至ΧΙΟΝ與X1T至X10T之互補信 號，並其配合CBS儲存體選擇信號產生了互補信號CBST及 CBSN。XRED爲一木良單兀儲存器及比較電路。每一個 XRED電路記憶了需置換之儲存體及不良位址。 圖3顯示冗餘解碼器XRED之電路，萁作用乃是將列位 址信號XADD及其內部所記憶之不良位址做一比較。每一 個XRED電路記憶了需置換之儲存體及不良位址。 於此例中，包含了許多列位址之置換，於這些位址群 17 本紙乐尺度適州中國國家標卑（（、NTS > Λ4规格（210X29·?公漦） (請先閲讀背面之注意事項再填寫本買) 9 訂 408334 B7 經湞部中决梂準局负JT.消贽合作私印¾. 五、發明説明（）' 1 1 中僅記憶其中之一個位址。而於所有的情況下，可儲存用 1 i f 以區兮最少置換單位之足夠位元數。 . 在此實施例中，由得到一個列位址之最小置換單位， 請 先」 可將產生XADD信號之所有X0至X10的信號儲存起來。 閱 丨 背1 於本電路中，置換位址乃由保險絲ΠΝ〜F10N及 面 Γ FIT〜F10T的熔斷來記懞。而置換儲存體乃由保險絲FBSN 1 [ jfg 1 及FBST的熔斷來記憶。保險絲的熔斷方式不拘，一般是使 号」” 用雷射赔斷的方式。、 V i T 儲存的資3^爲^個位元，此位元代表了置換位址的 I I FnN及FnT中，何者已被熔斷。例如，當置換位址是0時， F0N至F10N及FBSN皆被熔斷，而FIT至F10T及FBST則沒 L ：f 有被熔斷。 訂 .-Γ ' 此外，當複數個位址需被置換時，儲存XADD胃立元‘ 之保險絲會被熔斷。例如，當置換位址是0和1時，>1N至 F10N皆被熔斷’而F0N及F0T至F10T則沒有被熔斷，且X0 J 並未被儲存。 - ;」、 接著，說明本電路的操作情形。首先？所有的XADD i 皆是低位準，而PXR爲低位準，100節點爲高位準。接著， 1 依據外部施加之位址‘#號，構成XADD信號之11位元的互 1 1 補信號X1N〜X10N及X1T〜X10T及儲存體選擇信號C^SN及 Ί CBST會被設定。此時，因ΧηΝ及XnT(n=i〜10)互爲互補信 1 1 號，其中一個爲高位準時，另一個即爲低位準。例如，當 1 列位址爲〇或1時，X1N〜ΧΙΟΝ及CBSN爲高位準，而 Χ1Τ〜Χ10Τ及CBST爲低位準。因而，除非存在於FnN中之 18 1 1 1 木紙張尺廋適;11中國IS家標綷（CNS ) Λ4現格（210X 297公窠） 408334 A7 B7__ 五、發明説明（） 置換位址和XADD—致，且被選擇的儲存體信號和由FCBN 及FCBT儲存之置換儲存體信號一致，否則節點100和節點

I 101是相接的。 考慮FnN及FnT皆未被熔斷時之位元情形.，節點100和 節點101不是相接的，忽略ΧηΝ及XnT的狀態，結果這些位 址會於位址比較時被排除，且當有其他位元一致時，將永 遠被視爲置換位址。 如果PXR信號變換至高位準，且上述之比較並未獲得 一致時，節點100變換爲低位準，然而當比較結果一致時， 則會保持於高位準。這個狀態由閂鎖信號XLAT保留至節點 102，並輸出XREBL信號。 圖4爲XRDN電路之一圖例，此電路是一個圖1中之冗 餘記憶體選擇電路，且一個XRDN電路對應到每四個XRED 電路。但本發明並無限制這些數目。 當連接至XRDN之XREBL信號中，有一條_至高位 準’和預充電電路一致之高位準XRDNS0及XRDNS1會依. »· FS00至FS13之保險絲狀態，被選擇性的拉下。/ XRDN信號指示了被選擇的冗餘記^單运。當被置換 的線數已被指定，fiXRDNSO及XRDNS1皆爲高位準，冗， 餘記憶單元已不會被選擇，而完成了置換的動作。 當XRDNS0及XRDNS1分別爲高位灌及低位準時，置 換由一個次字元線來達成，而當XRDN邓及XRDNS1分別 爲低位準及高位準時，置換由兩個次字元線來達成，而若 XRDNS0及XRDNS1皆爲低位準，置換需由四個次字元線 (請先閱讀背面之注意事項再填寫本頁)

.•IT _ό 經濟部中次標卑局兵Η消合竹ii印來 本紙乐尺度適州中國1¾家棍埤（（:NS ) Λ4規格（210X297公漦） 408334 輕淌部中央標率局员J.消贽合作社印Κ A7 B7 五、發明説明（) 賴成。 RXDSO及RXDS1信號用以選擇冗餘主字元線和包含 冗餘主字元線之次陣列。由於預充電電路而處於高位準之 RXDSO及RXDS1信號，會依FSOO至FS13之保險絲狀態，而 被拉下° 此外，RRAISO及RRAIS1信號用以選擇次陣列選擇信 號RAI。由於預充電電路而處於高位準之RXDSO及RXDS1 信號，會依FRO至FR1之保險絲狀態，而被拉下。 XRED電路的比較獲得一致的結果，否則所有的信號 都會維持在高位準。 XRED及XRDN電路並未以某種固定的方式指定到特 定之儲存體，且其操作亦與選擇的儲存體無關。因而， PXR、XLAT、XPRE、RXDS及XRDNS及RRAIS信號於多 個儲存體中共用，亦各有其獨立的儲存體，且操作亦與觸 發的儲存體無關。 圖1中，XPR爲一列位址解碼器，由列位址信號XADD、 產生列位址解碼信號PXADD。此處之PXADD是由X3〜X5 預解碼而成之X3N4N5N〜X3T4T5T八個信號，X6-X8預解 碼而成之X6N7N8N〜X6T7T8T八個信號及X9〜XI0預解碼 而成之X9N10N〜X9T10T四個信號所構成。 X3N4N5N 〜X3T4T5T 八個信 _ 及 X6N7N8N 〜 X6T7T8T八個信號乃用於選擇各次陣列內之XDEC，而 X9N10N〜X9T10T四個信號則用於選擇SXC電路中之次陣 列。 20 (請先閱讀背面之注意事項再填寫本頁) 7 本紙張尺度適扣中國囤家楢準（CNS ) Λ4規格（210X297公漦） 408334 A7 ____B7__ 五、發明説明（） 圖5爲SXC電路之一例，SXC爲一次陣列選擇電路。當 XADD和儲存於XRED中之不良置換位址不一致，且 RXDS0及RXDS1信號爲高位準時’ PXADD(X9及X10)信號 被解碼，並由XDLA信號完成閂鎖，依據PXADD信號，觸 發一感測放大器列及次陣列選擇信號BSEL。 當XADD和儲存於XRED中之不良置換位址一致且 RXDS信號爲低位準時，依據PXADD信號(X9及X10)，任一 SXC解碼信號及XRDNS信號即被閂鎖，並觸發而感測放大 器列及次陣列選擇信號BSEL。 當PXADD決定之次陣列和XRDNS決定之次陣列不一 致時，PXADD所指定之次陣列中的冗餘主字元線及感測放 大器列的做動則被抑制。此處被觸發之感測放大器列乃包 含於含觸發字元線之次陣列中。 圖6爲XDEC電路之一例，XDEC電路是一列解碼器， 其依據XDLA信號閂鎖住PXADD(X3及X8)信號及BSEL信 號，而觸發一主字元線MWL。此時，當XADD和儲存於 XRED中之不良置換位址一致，且RXDS信號爲低位準時， 觸發不被執行。當所有的ACT信號變換爲低位準時，所有 的MWL皆不會被XDi>R信號選擇。 圖7爲RXDC電路之一例，RXDC電路是冗餘列解碼 器，當XADD和儲存於XRED中之不良B換位址一致且 RXDS信號爲低位準時，依據XRDNS信號，冗餘主字元線 MWL被觸發。當ACT信號變換爲低位準時，所有的MWL 皆不會被XDPR信號選擇。 21 (請先閱讀背面之注意事項再填寫本頁) W.

P

、1T 本紙張尺度適州中囷囤家標啤（（7NS > Λ4規格（210Χ297公麓） 經濟部中央核卑局兵Η消贽合作社印 408334 A7 B7 _ 五、發明説明（） 圖8爲RAIS電路之一例，RAIS電路依據歹[]位址預解碼 信號PXADD，RRAIS及RXDS信號選擇次字元線選擇信號 RAI。當XADD和儲存於XRED中之不置換位址不一致，且 RXDS信號爲高位準時，依據XADD(X0〜X2)，僅 RAI0~RAI17中的一條的線會被觸發。 然而，當XADD和儲存於XRED中之置換位址一致且 RXDS0及RXDS1中至少有一信號爲低位準時，PRAIS信號 會有如下所述之的動作。 當僅XRDNS0爲低位準(即，一個置換），RAI0至RAI7 中之一條線，被RRAIS0信號選擇，用以置換XADD之X0， PRAIS1信號置換XADD之XI，而RRAIS2置換XADD之 X2 »

當僅XRDNS1爲低位準(即，二個置換），RAI0至RAI7 中之一條線被RRAIS1信號選擇，用以置換XADD之Xl^ RRAIS2信號置換XADD之X2，而RJRAIS2信號置換XADD 之 χο° , 當XRJDNS0及XRDNS1皆爲低位準(即，四個置換）， RAI0至RAI7中之一條線，被RRAIS2信號選擇，用以置換 XADD之X2，RRAISi信號置換XADD之X2，而RRAIS2信 號置換XADD之X0。 上述之結果由XDLA信號閂鎖。當AtT信號變換至低 位準，所有的RAI信號皆不會被XDPR信號選擇。 主字元線MWL及次陣列線選擇信號RAI輸入至一次字 元驅動電路，AND閘即選擇了次字元線SWL 〇次字元線直 22 本紙¥尺度適用中國國家彳( ('NS ) Λ4規格（210X 297公釐) ~ (請先閲讀背面之注意事項再填寫本頁) 訂 赶濟部中央楛準局衮h消贽含竹私印來 408334 a7 _B7 .___—_ 五、發明説明（） 接連接至一個記憶單元，並因而將其觸發。 當ACT信號變換至低位準，由於所有的RAI信號皆不 會被XDPR信號選擇，次字元線SWL亦不會被選擇。 * 本發明之此實施例中，熔斷保險絲的程序規畫決定每 一個XREDs需儲存比較之那一個儲存體中的那一個置換位 址。 此處，每個儲存體有四個冗餘之主字元線，且有32條 字元線與之對應，一如習知之技術。並且，每兩個儲存體 有32個XRED(相同於習知技術例之晶片內之數目）。 因此，所有的XRED皆用於儲存體0，且所有XRED所 作之置換皆限於一個置換(對應到單位元不良及次字元線 的短路），一個儲存體中可修補的位址共有32個。 因而，如果於儲存體間之缺陷發生有集中的情形時， 可看出修補效率獲得改善。 對於有四個位址之次字元線，共用到xo及XI以外之一 個位址，其置換可以單一XRED來達成。 , 因此，例如一個主字元線不良時(對應到共用X0及XI 以外之一個位址之8次字元線），可以兩個XRED來置換8 條次字元線。 .此時，如果使用8個XRED，每個儲存體將可修補4個 主字元線(32個次字元線)。由於每個儲存ή只有四個冗餘記 憶體，雖然不可能進一步的修補儲存體0及儲存體1，仍可 以24個剩餘之XRED來修補24個位址。 如上之詳述，依據本發明，由於可增加每一個儲存體 _____23____ 度通Jfl中國®家樣·(:NS )又4说格（2ΪΟΧ297公S ) ---------—ICI— * (請先閱讀背面之注意事項再填寫本頁) -訂 408334 A7 B7 五、發明説明（） 中之冗餘記憶體之效應，即使於一個儲存體中有集中不良 存在;，相較於習知之技術，對於一定量之XRED電路及冗 餘記憶體，其ii補效率可以提昇，使的在不增加晶片表面 積的情況下仍能提高量率。· 圖9是本發明第二實施例之XRDN電路圖。圖10是第二 實施例之RXDC電路圖。圖10是第二實施例之RAIS電路 圖。 於前述之第一實施例，用以指示冗餘記憶單元之 XRDNS0及XRDNS1信號亦被用以指示置換之數目。 .於第二實施例中，此兩種功能被分開，XRDNS信號用 以指示冗餘記憶單元，而XRDNS0及XRDNS1中之一信號 被用以指示置換之數目。於此，當XRDNS0及XRDNS1皆 爲低位準時，置換可用一個次字元線來達成。 當信號XRDNS.0及XRDNS1分別爲高位準及低位準 時，置換由兩個次字元線來達成。而當信號XRDNS0及 XRDNS1分別爲低位準及高位準時，置換由四個次字元線. 來達成。於此實施例中，僅需由驗證XRDNS之信號來判斷 RXDC中之冗餘記憶體的選擇。因而，獲得一簡化之電路。 如上所述，本發萌可使每一個儲存體中之冗餘記憶體 之使用效率大爲提昇。因而，在不增加晶片表面積的情況 下，提供了一個高效率之半導體記憶裝ί。 (請先閱讀背面之注意事項再填寫本頁) 訂 24 本紙張尺度適用中國囤家榡增_( ('NS ) Λ4规格（210X297公釐〉

Claims (1)

1. ABCD 408334 六、申請專利範圍 1· 一種半導體記憶裝置，包括： 複數個正常記憶單元； 因應於外部施加的位址而觸發該正常記憶單元的機構 (XDEC)； 複數個冗餘記憶單元； 記憶與比較機構(XRED)，包括：第一記憶機構，記憶 該複數個正常記憶單元中之不良的記憶單元之位址；及比 較機構，將該外部施加的位址與該不良的記憶單元位址作 比較； 因應於該比較機構之輸出而觸發該冗餘記憶單元之機 構(RXDC)， 該比較機構當進行比較時，是以該外部施加之位址的 一部份位元或全部位元爲對象，將其與儲存之該不良記憶 單元之位址作比較。 2. 如專利申請範圍第1項之半導體記憶裝置，其中該 觸發冗餘記憶單元之機構(RXDC)尙包含用以抑制該正常 記憶單元之觸發的機構。 3. —種半導體記憶裝置，包括： 複數個正常記憶單芫； 因應於外部施加的位址而觸發該記憶單元之機構' (XDEC)； 複數個冗餘記憶單元； 記憶與比較機構(XRED)，包括：第一記憶機構，記憶 該複數個正常記憶單元中之不良的記憶單元之位址；及比 25 --------一、J.裝— ~ /1. V (請先聞讀背面之注意事項再填寫各頁) 訂 -ο· 經濟部中央標準局員Η消費合作社印製 本紙張·尺度逍用中國國家標準（CNS ) Α4規格（210Χ297公漦） 408334 ABCD '經濟部中央標率局員工消費合作社印製 六、申請專利範圍 較機構，將該外部施加的位址與該不良的記憶單元位址作 比較； 冗餘記憶單元選擇機構(XRDN)，因應於來自該記憶與 比較機構(XRED)的輸出信號而選擇一冗餘記憶單元； 因應於該比較機構之輸出而觸發該冗餘記憶單元之機 構(RXDC)。 4. 如專利申請範圍第3項之半導體記憶裝置，其中該 複數正常記憶單元形成一主記憶單元陣列，該主記憶單元 陣列被分爲複數個次記憶陣列，每一該次記憶陣列又包含 複數個正常記憶單元。 5. 如專利申請範圍第4項之半導體記憶裝置，其中每 一個次記憶陣列包括：複數個對應到冗餘記憶單元之記憶 及比較機構(XRED);至少一個冗餘記憶單元選擇機構 (XRDN);及至少一個冗餘記憶單元觸發機構(RXDC)。 6. 如專利申請範圍第3項之半導體記憶裝置，其中每 一該冗餘記憶單元觸發機構(XRDN)連接至該複數個冗餘 記憶單元選擇機構(XRDN)之任一，且每一冗餘記憶單元觸 發機構存在於構成主記憶陣列之複數個次記憶陣列的每一 個中。 ‘ 7. 如專利申請範圍第3項之半導體記憶裝置，其中每 一該冗餘記憶單元選擇機構(XRDN)連接至該複數個冗餘 記憶單元觸發機構(RXDC)之任一，且每一冗餘記憶單元選 擇機構存在於構成主記憶陣列之複數個次記憶陣列的每一 個中。 26 本紙張尺度適用中國國家標準("CNS ) A4規格（210父297^赛) (請先閱讀背面之注意事項再填寫本頁) V裝* 訂 o' 經濟部中央擦率局員工消費合作社印裂 Α8 408334 H D8 六、申請專利範圍 g如專利申請範圍第6項之半導體g己ί®裝置’其中存 在於—個次記憶陣列的一個冗餘記憶單元觸發機構(RXDC) 可連接至存在於另一個次記憶陣列之一個冗餘記憶單元選 擇機構(XRDN) ° ' 9. 如專利申請範圍第7項之半導體記憶裝置’其中存 在於一個次記憶陣列之一個冗餘記憶單元遵擇機構(^风 可連接至存在於另一個次記憶陣列之一個冗餘記憶單兀觸 發機構(RXDC)。 10. 如專利申請範圍第7項之半導體記憶裝置’其中該 冗餘記憶單元選擇機構係作爲冗餘解碼用，其包含：一用 以規晝哪一個冗餘記憶單元應取代哪一不良單冗之機構； 及一規畫多少之不良記憶單元應被冗餘記憶單元取代之機 構。 11. 如專利申請範圍第ίο項之半導體記憶裝置’其中 該冗餘記憶單元選擇機構(XRDN)選擇應由冗餘記憶單元 取代之不良單元數目，選擇數目包括1、2及4 ° 12. 如專利申請範圍第1項之半導體記憶裝置’其中作· 爲該比較機構所比較的位元數目爲可變，其尙包括： 第二記憶機構，用以記憶該比較機構之比較或不比較 之位元數目； 第一傳送機構，依據該比較機構之輸出而將該第二記 憶機構之內容傳送至該冗餘記憶單元觸發機構。 13. 如專利申請範圍第4項之半導體記憶裝置，其由至 少2個分離的儲存體(儲存體)所組成，每一個儲存體由形成 27 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ----：--裝— - ..I. (請先閱读背面之注意事頃再填寫本頁) "Β Ύ 408334 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 主記憶單元陣列之複數記憶單元所組成，該主記憶單元陣 列又分成複數個次記憶陣列，而每一個次記憶陣列又包含 多個正常記憶單元，每一個該儲存體根據外部施加之位址 信號來操作，且每一個該儲存體分別包含複數個冗餘記憶 單元。 14. 如專利申請範圍第13項之半導體記憶裝置，其中 每一儲存體包含：複數個記憶與比較機構(XRED)、複數個 冗餘記憶單元選擇機構(XRDN)及複數個冗餘記憶單元觸 發機構（RXDC)。 15. 如專利申請範圍第14項之半導體記憶裝置，其中 至少存在於一個儲存體之一個冗餘記憶單元選擇機構 (XRDN)可連接至存在於另一個儲存體之冗餘記憶單元觸 發機構(RXDC)。 16. 如專利申請範圍第14項之半導體記憶裝置，其中 至少存在於一個儲存體之一個冗餘記憶單元觸發機構 (RXDC)可連接至存在於另一個儲存體之冗餘記憶單元選 .擇機構(XRDN) ° 17. 如專利申請範圍第13項之半導體記憶裝置，尙包 含： 第三記憶機構，用以記憶分離的儲存體中，哪一記憶 單元陣列之哪一不良的記憶單元需被置換， 該比較機構將第三記憶機構之內容與外部施加的記憶 陣列選擇信號作1比較。 1S.如專利申請範圍第16項之半導體記憶裝置，尙包 28 本紙張尺度適用中國國家^]"CNS ) A4規格（2】0Χ297公釐) (請先閱讀背面之注意事項再填窝本頁) 裝 訂 經濟部中央標準局—工消費合作社印製 408334 A8 BS CS DS 六、申請專利範圍 含： 複數個第四記憶機構，用以相應於該比較機構而記憶 分離的儲存體中之哪一個次記憶陣列之哪個冗餘記憶單元 需被用以置換不良記憶單元； 第二傳送機構，依據該比較機構之輸出而將該第四記 憶機構之內容傳送至該冗餘記憶單元觸發機構。 19. 如專利申請範圍第18項之半導體記憶裝置，其中 該第四記憶機構設定爲N位數的二進記憶機構，可儀存2N 種組合。 20. 如專利申請範圍第18項之半導體記憶裝置，其中 該第二傳送機構連接於該複數個第四記憶機構，且由傳送 N位數的二進値之wired-OR節點所形成。 _ 21.如專利申請範圍第18項之半導體記憶裝置，其中 該冗餘記憶單元觸發機構包含： 用以對第二傳送機構加以解碼的機構；及 用以閂鎖傳送機構的値與解碼後的値之機構。 22.如專利申請範圍第12項之半導體記憶裝置，其中 該冗餘記憶單元觸發機構由外部施加的位址之位元中，選 擇該比較機構所應比較舆不比較之位元，剩餘之位元則取 自於第二傳送機構之位元。 29 本紙浪尺度適用中國國家標準（CNS ) A4規格（2ί 0X297^ ) (請先閱讀背面之注意事項再填寫本頁) '.裝. 訂