TW405251B - Method for semiconductor manufacturing - Google Patents

Description

405^T 五、發明說明（1) 發明技術領域 本發明有關用於半導體製造之方法，且更特別是有關在 一半導體基板上一特定型式之多重主動裝置製造’其中备 個半導體裝置可具有特性。 相關技術說明 雙極積體電路在現代電訊系統中扮决一重要角色。雙極 電路大概係用於類比功能，例如用於切換電流與電壓，且 用於高頻率無線電電路功能（混合器，放大器，偵測器等 等）。 在微電子中一共同趨勢係積體愈來愈多功能在單一晶片 上，為了增加一般性效率，且減少系統之尺寸、功率消耗 與價格。此積體化具有—些缺點，一個係裝置特性無法分 離式最佳化每個不同的積體子區塊。反而特性必須選擇 =樣地非吊符合不同裝置需求的一些妥協。此係特別真 的’在積體係不同供庳希厭 乂 Λ , ^ θ Λ 最大效率。 j仏應屯壓之刖，參數之一疋否為了獲得 極輪廓設；:曰1 :::效率主要係藉其垂直射極/基極/集 藉離子植入共同心：之：性通常係主要的零件。基極係 後5結射極/基極/集極輪廓活化作用退火/料熱循環然 藉改變這些2個步驟之i 1 般大範圍内。對將操作 > ’電晶體之特性可調諧在一 分裂的基極（藉使用低植在入非At'高頻率之裝严而言，—淺且 的，而低雜音電晶式+ 4 7里與私熱循J衣獲仔）係必要 5刀換電晶體而言，具較低基極電阻

五、發明說明（2) 及^或較佳電流操縱容量之較寬的基極係較佳的。 ^製造半導體裝置在—半導體基板上時，每個裂式主動 f置丄例如；NMOS電晶體或肿1^雙極電晶體，通常係製作 預疋特性組，因為在每個型式主動裝置内控制不同特性 作困難特性之變化較佳係藉改變主動裝置之幾何樣式製 換半導體裝置之共同方法包含以下步驟：遮蔽、導入 丄”負在未遮蔽區域中與退火。摻雜質之導入正規係藉離 植=製作，且測定每個裝置之特性零件。 半導體电路可包括主動裝置，例如電晶體與無源裝 曰μ幻如也阻器與電容器。更複雜的電路包括不同型式電 曰日版’例如BiCMOS製程。像這樣的製程係描述在chai等人 擎=專利編就5’ 149’ 6 6 3 ’其中不同型式電晶體係同時地 $雜物之‘入亦可在退火之前依序地執行在相同未遮蔽 品域中，=描述在美國專利編號4, 59 6, 6 〇5。 $述先刖技術未預期需要具有含提供在相同晶片上不同 、、且4寸性之相同型式電晶體。 摘要 ^發明t 一目的係提供用力製造_半導體電路之方法， 匕3具不同組特性之至少二個相同型式主動裝置。 本發明之另一目的係提供一易於控制且施行不同特性之 方法。 廷些目的係藉用於—個半導體電路之半導體製造方法達

第7頁

發明說明（3) 405251 _ t其電路包含在—半導體基板上施行-特、 希 主動裝置。方法包含配置—第_ ^ ^型式之多重 :驟’且施行至少二個該型式 體基板上- 步驟包含至少一個產生至少一第—盘f二一，主動裝置之 一區域内之步驟，且該至 y ，一。人區域在該笫 不同組摻雜量參數之至小 匕3個別地導入具有 一區域之至少一第一2二二第；：=—第二摻雜質進人該第 與第二摻雜質係—相同型式，及退且该至少第〆 該至少第-與第二次區域之步驟，因：J =個別地產生 之摻雜質，且不同數 路與系統效率 &塊之裝置可分離式調譜，且增加電 明之更詳細實例係敘述在獨立的申請 2明之-優點係可能以結合具不同組特性之相= 主動裝置，例如一NPN雙極電晶體，在相同半導體良式 上’且因此最佳化晶片之效率與功能。 另一優點係不同裝置特性可變化在—大範 在圖式中： 圖1顯示一 BiCMOS之剖面圖，包括根據本發明製 型式電晶體。 @ 圖2a-2d顯示根據本發明具不同特性之2個叩1^雙極電晶 體之不同製造步驟剖面圖。 日曰

第8頁 V年〆修正/更正/抽見 _案號.87118689 — 牙？年夕及」<7日 佟不_ 五、發明說明⑷ ^5251 夕 圖3a-3e顯示根據本發明具不同特性之2個龍〇5電晶體之 不同製造步驟剖面圖。 較佳實例說明 圖1顯示一 BiCMOS電路之剖面圖，包括根據本發明製造 之2種型式電晶體。BiCMOS電路係製造在摻雜第一型摻雜 質之基板1上，在此實例中為p。埋入層2係配置在基板與 磊晶層3之間。每個埋入層2係摻雜第二型摻雜質，在此實 例中為η ’且形成一集極部分在—雙極電晶體NpN1與”!^ 中，其係一第一型電晶體。 蟲晶層3初始係摻雜第一型ρ摻雜質，且一第二型電晶 體’ NM0S電晶體NM0S1與NM0S2，係施行在此區域中，稱為 M0S區域4。在埋入層2上之區域係摻雜第二型^摻雜質，以 形成一雙極區域16(ΒΙΡ區域），其中提供雙極電晶體。 M0S區域4在此實例中係磊晶層3 ,但可為任何適宜摻雜 井’ Ρ或η型。為了澄清理由，磊晶層3係視為該第一型ρ 井。 每個雙極電晶體必須完全地絕緣於隔鄰裝置。此係藉施 行絕緣區域5完成’從基板1延伸上至磊晶層3表面。每個 雙極電晶體具有播雜第一型ρ摻雜質之基極區域6’，6" ’與 在那基極區域内掺雜第二型η摻雜質之射極區域7。摻雜第 二型η摻雜質之集極區域8係施行在基極區域6 ’，6 π側邊。 每個雙極電晶體ΝΡΝ1，ΝΡΝ2則具有一射極接觸點e,，ez、一 基極接觸點b,，b2與一集極接觸點Ci，C2。 每個NM0S電晶體具有摻雜如M0S區域（P)相同型摻雜質之

O:\55\55843.ptc 第9頁 2000. 05.10. 〇〇9 案號 87118689 s·1? ^ ^ 月 /g 曰 修正 五、發明說明（5) 通道區域10’，1 0 405251 。一閘氧化物1 1、一多矽晶閘極1 2與間 隔件1 3則係產生在每個通道區域1 〇 ’，1 〇 "頂部。在M 0S區域 4中’一源極區域1 4與一洩極區域1 5係提供在閘極1 2之兩 側。 用以製造電晶體之發明方法可用於各種主動裝置型式， 例如雙極電晶體與M0S電晶體，如以下描述。其他主動裝 置型式亦可藉發明方法製造。用以製造半導體裝置之共同 方法係未詳細描述’因為習知此技者可知，且本發明方法 係描述為對該方法之補充。 圖2 a - 2 d顯示根據本發明在不同製造步驟期間用於圖1具 不同特性之2個NPN雙極電晶體半導體電路之部分剖面圖。 圖2a顯示具有埋入層2與磊晶層3之基板（部分顯示）剖面 圖’其中該磊晶層已摻雜第二型η摻雜質以形成一 BIP區域 1 6。絕緣區域5已提供以彼此絕緣雙極電晶體。在這些製 驟期間，氧化物區域層2〇已產生在BIp區域16頂部。 a。η ΐ P之第一推雜質Pl ’例如删’係植入穿過在氧化物 Γ 第一與第二開口21,22 6該第一摻雜質具有第一 $ ^铱量參數’例如；能量與植入時間’其在Β I Ρ區域1 6 λ ^深度造成一數量雜質23。這些雜質在圖式中係標 。己i =號以指示本雜質產生一電子短缺（群組m元件）。 :_示具覆蓋該第一開口 2 1之保護層2 4附加物，例 光阻材料’之如圖2 a相同裝置剖面圖。如第一摻雜質 同^式之第二摻雜質P2因此祇是植入穿過該第二開口 〇第二摻雜質Pa具有第二組摻雜量參數，其在B丨p區

O:\55\55843.ptc

第10頁 2000.05.10.010 五、發明說明（6) 405251 域16中在第二深度造成另一數量雜質25。因此產生該一 與第二組參數之結合。 在該第一與第一深度間之關係可為任意的，且甚至為相 同的。在該離子植入穿過該第一與第二開口間之主要差異 係至少一個該第一組摻雜量參數及該第一與第二組參數之 結合係不同的，例如若使用相同雜質時，在離子植入能量 在一額外的深度造成額外的雜質，且使用相同雜 g在離子植入時間中之差異在相同深度造成不同數量的雜 以ϊ = ϊ除，且在—預定時間期間裝置係加以退火步驟 = 形成基極區域6，，6"。由於先前植入步 Ϊ化物之基極區域輪廓成形。在退火期間，基極 ;。係生成在每個基極區域頂部上。此係說明在圖2c 一射極區域7係形成在基極區域6, 6" “系形成在該基極區域之側邊上， 且-集極區域 與一集極氧化物2S係個別地生成力，一射極氧化物27 明係顯示在圖2d中。 母個區域頂部上。此說 射極區域、基極區域鱼隹 接觸點ei，e2、一基.極接觸：J二：係接觸以建立一射極 圖1 t顯示。此使其可能互連1半^體〜集極接觸點，如 上或直接地存取電晶體。 裝置在一半導體電路 用以製造具不同摻 ^ 此技術當然可使用於製=^之又極電晶體在基極區域中之 ”不同集钰或射極區域之雙極電

五、發明說明（7) 晶趙。根據"j 〇 h n s ο n極限"，在集極區域中 廓提供可工作於不同供應電壓或不同頰率之不同摻雜輪 同積體電路上，且在射極區域中之不同接雜性之裝置在相 相同效應，如在基極區域中之捧雜輪廓變化輪廊造成些許 圖3a-3e顯示根據本發明在不同製造步驟。 性之2個NM0S電晶體之半導體電路剖面圖。月間具不同特 ^87Π^·52ίΐ ^ ^ 圖3a顯示生成在基板（未顯示）頂部上之蟲曰 圖。磊晶層形成一 M0S區域4，其係摻雜笛=層3剖面 如上述。▲先前製程步驟期間’-區域氧：物【。摻已雜質， M0S區域4頂部。第一31與第二32開口係配置在區域 30中，且取代植入M0S區域4之二者曝露區域，第一 ^ = 覆33係配置在開口之一上’在此實例中為第二開口 32' ^ 一型p之第一摻雜質Ps係藉離子植入導入穿過該第—開口 31 ’其在該曝露M0S區域中造成一數量雜質34。 當然其係可能植入第一雜質穿過二者開口 ，如在先前 例中，但此實例說明執行任意結合之可能性。 & 第一保護彼覆3 3然後移除，且第二保護披覆3 5係配置在 該第一開口 31上，曝露該M0S區域4穿過第二開口 32，如 3b中顯示。第二型p之第二摻雜質P4係藉離子植入導入°穿 過該第二開口 32，其在該曝露M0S區域中造成另一數量雜 保護彼覆移除，且 閉氧化物11然後係沉積在該曝 M0S區域上。I該閘氧化物"之製造期間裝置

火步驟’且雜質係分佈以形成接雜區域37，，37、這些J

O:\55\55843.ptc 2000.05.10.012 _405251_____ 5、發明說明（8) 驟之結果係顯示在圖3 c中。 . 圖.3 d從圖3 c顯示裝置之刳面圖，此處一多矽晶閘極1 2已 產生間隔件1 3。這些製造步驟係熟知於習之此技者，因而 係藉利用一第二型η摻雜質N,之離子植入描述多矽晶閘極 1 2摻雜與源極1 4及洩極1 5製造之製造步驟，例如；砰，如 圖3 e中描述。源極及洩極區域之建立更進地分佈雜質在摻 雜區域3 7 ’，3 7 ”中’且亦減少摻雜區域進入通道區域 6，6" ’此處該通道區域具有不同摻雜輪廓與不同的啟始 電壓。 這些實例祇是顯示每個型式之2個電晶體，但其瞭解在 每個型式内任意數量電晶體可使用本發明提供。而且，方 法係未限制於剛好2種型式電晶體，但可用於任意數量電 晶體型式。 顯示之實例祇是顯示雙極NPN與NM0S電晶體，但當製造 雙極PNP與PM0S電晶體或任何其他型式電晶體時方法可易 於使用’例如用於高頻率之雙倍多雙極電晶體。 由於非可消滅的移除程序，保護披覆較佳係以光阻製 成’但可使用其他披覆’例如氧化物、氮化物與聚醯亞胺 類。

第13頁

Claims (1)

1. γ1 g 6 8 9 405251 六、申請專利範圍 1. 一種用於至少一個半導體電路之半導體製造方法，其 電路包含施行在一半導體基板1上一特定型式之多重主動 裝置（NM0S1、NM0S2、NPN1、NPN2)，該方法包含以下步 驟： -配置一第一區域（4 ’16)在該半導體基板（1)上，及 -提供至少二個該型式之主動裝置在該第一區域（4， 1 6)中’該主動裝置具有不同組特性， 其特徵在施行該至少二個主動裝置之該步驟包含至少一 個產生至少一第一（6，，1〇’）與一第二（6" ,1〇")次區域在 該第一區域（4 , 16)内之步驟，該至少一個步驟更 驟：' v -分別地導入具有不同組摻雜量參數之至少一第一 (Pi P3)與一第二（P2，匕）摻雜質進入該第一區域（4，16) 之至少一第—與一第二地區，該至少第一與第二摻 —相同型式，及 / ’'貝诉 一退火該基板以分別地產生該至少第一（6，， 二（6" ，10")次區域， ’、第 俾使在退火之單一步驟期間至少二個次區域係以 >、一個不同的摻雜量參數之摻雜質產生。 八 2‘ f申請專利範圍第1項之半導體製造方法，其中： -該主動裝置係雙極電晶體（NPN1、NpN2)，每個豆 第一型（p)摻雜質之一基極區域（6， ，6")， 八^ 一該第一區域係具有第二型（n)，相對該第— 雜質之一 BIP區域（16)，及 i(P) ’摻

   第14頁 405251 六、申請專利範圍 極已S法Ιί含導入該第二型⑷摻雜質進入每個該基· 極&城（6 ，6 )以形成一射極區域（7)之步 盥 第二型（η)摻雜質進入該βΙρ區域（16)以形 隼極域/ (8)之步驟， 乂第極&域 其特徵在導入摻雜質之該步驟包含以下+ -選擇該第一型（ρ)之該第一（Pi)與第二& J使忒至少第一與第二次區個 2 = ^ :之至少-第一 (6，)與一第二(6，，)基極^具 7:申中^二個雙極電晶體係產生不同的特性 申明專利範圍第]項之半導體製造方法，竟 一该主動裝置係M0S電晶體（NM〇sl、Nm〇 含第-型⑷摻雜質之通道區域⑴，，：;2，)，母個具有 -該第-區域⑷係具有該第一型(p)摻雜質之井及 -該方法更包含導入第二型（n)之摻雜 源極區域（1 4)與一洩極FM R、々斗 、、丨在也成一 對面上， 茂棧區域（15)之該通道區域（1〇’ ，1〇11) 其特徵在導入摻雜質之該步驟包含以下步驟： -選擇該第一型（P)之兮膂,D、也& 俾使該至少第一盘第一二y第二（P4)摻雜質， 廓之至少-第一 (1。:)斑一人另地構成具不同摻雜輪 導體電路中至少二個)通道區域’且在該半 同的啟始電壓。個M〇S電晶體（龍〇Sl、關0S2)係產生不 專利範園第 法，其特徵在每個導㈣f

   第15頁 六、申請專利範圍 405251 P4)之至少一區域 -選擇用於導入該摻雜質（p!，p2，p3 (21 ， 22 > 31 ， 32)，及 -該摻雜質（Pi，P2，P3，P4)之離子植入進入在該區域 (4，1 6 )中該至少一區域（2 1 ，2 2，3 1 ，3 2 )。 5.如申請專利範圍第4項之半導體製造方法，其特徵在 導入該摻雜質之該步驟更包含以下步驟： -在該離子植入步驟之前坡覆區域予一保護層（24， 33 ， 35)，及 -在該離子植入步驟之後從區域移除該保護彼覆。

   第16頁