JP2817247B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2817247B2 JP2817247B2 JP22609389A JP22609389A JP2817247B2 JP 2817247 B2 JP2817247 B2 JP 2817247B2 JP 22609389 A JP22609389 A JP 22609389A JP 22609389 A JP22609389 A JP 22609389A JP 2817247 B2 JP2817247 B2 JP 2817247B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- junction
- diffusion layer
- layer
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にクランプ用PN接合ダ
イオードに関する。
イオードに関する。
従来、内部昇圧電源回路に用いられるクランプ用PN接
合ダイオードは、第３図に示すように、Ｐ型Si基板11上
のフィールド酸化膜12で分離された領域に、例えばイオ
ン注入法でＮ型不純物を導入してアニールを行なうこと
により形成したＮ型不純物層16とのPN接合を用いてい
た。そして耐圧のコントロールは、フィールド酸化膜12
下の不純物濃度、あるいは、Ｎ型不純物層16の形成にあ
たり、高濃度のヒ素及び低濃度のリンの２重イオン注入
で決められる濃度で行っていた。
合ダイオードは、第３図に示すように、Ｐ型Si基板11上
のフィールド酸化膜12で分離された領域に、例えばイオ
ン注入法でＮ型不純物を導入してアニールを行なうこと
により形成したＮ型不純物層16とのPN接合を用いてい
た。そして耐圧のコントロールは、フィールド酸化膜12
下の不純物濃度、あるいは、Ｎ型不純物層16の形成にあ
たり、高濃度のヒ素及び低濃度のリンの２重イオン注入
で決められる濃度で行っていた。
上述した従来のPN接合ダイオードは、構造が非常に簡
単である点は良かったが、一方で次のような欠点を有し
ていた。
単である点は良かったが、一方で次のような欠点を有し
ていた。
第１にグランプ電圧（ブレークダウン電圧）がフィー
ルド酸化膜厚のバラツキにより影響されてしまうことで
ある。これは、Ｐ型Si基板であれば、不純物であるボロ
ン原子が、酸化されるにしたがって酸化膜中に取込ま
れ、Si中の濃度が低下してしまうためである。したがっ
てフィールド酸化膜のように、約1.0μｍと厚い場合、S
i表面の不純物濃度の低下も大きく、酸化膜のバラツキ
が不純物濃度のバラツキとなり、これがクランプ電圧の
バラツキになる。
ルド酸化膜厚のバラツキにより影響されてしまうことで
ある。これは、Ｐ型Si基板であれば、不純物であるボロ
ン原子が、酸化されるにしたがって酸化膜中に取込ま
れ、Si中の濃度が低下してしまうためである。したがっ
てフィールド酸化膜のように、約1.0μｍと厚い場合、S
i表面の不純物濃度の低下も大きく、酸化膜のバラツキ
が不純物濃度のバラツキとなり、これがクランプ電圧の
バラツキになる。
第２に、ブレークダウンの場所がSi基板表面であるた
めに、ブレークダウンにより発生した電子−正孔対が酸
化膜中に捕獲され、特に正孔が顕著となり、表面での空
乏層を拡げクランプ電圧が時間とともに上昇してしまう
ことである。特に表面の酸化膜がフィールド酸化膜から
薄い酸化膜に変わる領域であるため、捕獲準位も多くク
ランプ電圧の変動も大きいものとなる。
めに、ブレークダウンにより発生した電子−正孔対が酸
化膜中に捕獲され、特に正孔が顕著となり、表面での空
乏層を拡げクランプ電圧が時間とともに上昇してしまう
ことである。特に表面の酸化膜がフィールド酸化膜から
薄い酸化膜に変わる領域であるため、捕獲準位も多くク
ランプ電圧の変動も大きいものとなる。
本発明の半導体装置は、一導電型半導体基板に形成さ
れた接合の深さが深い逆導電型の第１の不純物拡散層
と、この第１の不純物拡散層を含む領域に形成され接合
の深さが浅い逆導電型の第２の不純物拡散層と、前記第
１の不純物拡散層の底部近傍に形成された一導電型の第
３の不純物拡散層と、前記半導体基板表面における前記
第２の不純物拡散層と半導体基板との接合部上に酸化膜
を介して形成されたゲート電極とを含んで構成される。
れた接合の深さが深い逆導電型の第１の不純物拡散層
と、この第１の不純物拡散層を含む領域に形成され接合
の深さが浅い逆導電型の第２の不純物拡散層と、前記第
１の不純物拡散層の底部近傍に形成された一導電型の第
３の不純物拡散層と、前記半導体基板表面における前記
第２の不純物拡散層と半導体基板との接合部上に酸化膜
を介して形成されたゲート電極とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
Ｐ型Si基板１上には選択酸化法によりフィールド酸化
膜２が形成されており、素子領域にはイオン注入及びア
ニールにより形成された接合の深さが0.4〜0.6μｍと深
いＮ型高濃度不純物層６と接合の深さが0.2〜0.3μｍと
浅いＮ型低濃度不純物層４とＮ型高濃度不純物層６の底
部近傍に形成されたＰ型不純物層５と酸化膜2Aを介して
形成されたゲート電極７とからなるPN接合ダイオードが
形成されている。Ｎ型高濃度不純物層６の底部に形成さ
れたＰ型不純物層５の不純物濃度は、所望のブレークダ
ウン電圧（クランプ電圧）となるようにコントロールす
る。また、ゲート電極７については、Ｐ型Si基板１の表
面のＮ型低濃度不純物層４とＰ型Si基板１にてブレーク
ダウンさせないよう、接合部の上部に形成し、正の電位
を与え空乏層を拡げるようにする。
膜２が形成されており、素子領域にはイオン注入及びア
ニールにより形成された接合の深さが0.4〜0.6μｍと深
いＮ型高濃度不純物層６と接合の深さが0.2〜0.3μｍと
浅いＮ型低濃度不純物層４とＮ型高濃度不純物層６の底
部近傍に形成されたＰ型不純物層５と酸化膜2Aを介して
形成されたゲート電極７とからなるPN接合ダイオードが
形成されている。Ｎ型高濃度不純物層６の底部に形成さ
れたＰ型不純物層５の不純物濃度は、所望のブレークダ
ウン電圧（クランプ電圧）となるようにコントロールす
る。また、ゲート電極７については、Ｐ型Si基板１の表
面のＮ型低濃度不純物層４とＰ型Si基板１にてブレーク
ダウンさせないよう、接合部の上部に形成し、正の電位
を与え空乏層を拡げるようにする。
本第１の実施例におけるPN接合ダイオードは、次のよ
うな工程により形成することが可能となる。
うな工程により形成することが可能となる。
まず、Ｐ型Si基板１に選択酸化を行ないフィールド酸
化膜２を形成し、さらにダイオードとなる素子領域には
薄い酸化膜を形成する。
化膜２を形成し、さらにダイオードとなる素子領域には
薄い酸化膜を形成する。
次に、例えばAs原子のイオン注入及びアニールにより
接合の深さが0.4〜0.6μｍのＮ型高濃度不純物層６を形
成する。0.6μｍ以上の深さであってもよいが、イオン
注入エネルギーが強くなり、結晶欠陥が発生する等の不
都合がある。次に、例えばリン原子のイオン注入及びア
ニールにより接合の深さが0.2〜0.3μｍのＮ型低濃度不
純物層４を形成する。次に、例えばボロン原子のイオン
注入及びアニールによりＰ型不純物層５を形成する。こ
の時、Ｐ型不純物層５はＮ型高濃度不純物層６の底部に
設けるため通常よりはイオン注入時のエネルギーを上げ
200〜300keVで行なう必要がある。
接合の深さが0.4〜0.6μｍのＮ型高濃度不純物層６を形
成する。0.6μｍ以上の深さであってもよいが、イオン
注入エネルギーが強くなり、結晶欠陥が発生する等の不
都合がある。次に、例えばリン原子のイオン注入及びア
ニールにより接合の深さが0.2〜0.3μｍのＮ型低濃度不
純物層４を形成する。次に、例えばボロン原子のイオン
注入及びアニールによりＰ型不純物層５を形成する。こ
の時、Ｐ型不純物層５はＮ型高濃度不純物層６の底部に
設けるため通常よりはイオン注入時のエネルギーを上げ
200〜300keVで行なう必要がある。
この後、ポリシリコンのCVDによる成長、不純物原子
の導入とパターニングを行なうことにより、ゲート電極
７を形成し、更に、層間絶縁膜３、Al配線８を形成し
て、第１の実施例におけるPN接合ダイオードが実現可能
となる。
の導入とパターニングを行なうことにより、ゲート電極
７を形成し、更に、層間絶縁膜３、Al配線８を形成し
て、第１の実施例におけるPN接合ダイオードが実現可能
となる。
このように構成された第１の実施例によれば、Ｎ型高
濃度不純物層６とＮ型低濃度不純物層４とＰ型不純物層
５によりPN接合を形成し、ブレークダウン電圧をＮ型高
濃度不純物層６とＰ型不純物層５で決定させ、Ｎ型低濃
度不純物層４の表面の表面接合部上にゲート電極７を設
け正にバイアスすることで、ブレークダウン電圧の安定
化及び経時変化を極力小さくしたクランプ源用PN接合ダ
イオードを実現することができる。
濃度不純物層６とＮ型低濃度不純物層４とＰ型不純物層
５によりPN接合を形成し、ブレークダウン電圧をＮ型高
濃度不純物層６とＰ型不純物層５で決定させ、Ｎ型低濃
度不純物層４の表面の表面接合部上にゲート電極７を設
け正にバイアスすることで、ブレークダウン電圧の安定
化及び経時変化を極力小さくしたクランプ源用PN接合ダ
イオードを実現することができる。
第２図は本発明の第２の実施例の断面図である。
Ｐ型Si基板１中の不純物層については第１の実施例と
同じであり、引き出し電極をポリシリコンからなるゲー
ト電極７と共用したものである。クランプ源であるため
Ｎ型不純物層の方が当然正の電位になり、低濃度不純物
層４の表面の接合部上も正にバイアスされ表面での空乏
層は拡がる方向になり、表面でのブレークダウンを防止
できる。また、ダイオード領域上を電極で覆うことによ
り、他領域からのイオンの進入も完全に防ぐことが可能
となる利点がある。
同じであり、引き出し電極をポリシリコンからなるゲー
ト電極７と共用したものである。クランプ源であるため
Ｎ型不純物層の方が当然正の電位になり、低濃度不純物
層４の表面の接合部上も正にバイアスされ表面での空乏
層は拡がる方向になり、表面でのブレークダウンを防止
できる。また、ダイオード領域上を電極で覆うことによ
り、他領域からのイオンの進入も完全に防ぐことが可能
となる利点がある。
上記実施例の説明においては、Ｐ型Si基板上のＮ型の
ダイオードについて説明したが、Ｎ型基板上のＰウェル
内においてもまったく同様の効果を得ることができる。
さらにＮ型基板上のＰ型のダイオード、Ｐ型基板上のＮ
ウェル内のＰ型ダイオードについても、極性をまったく
逆にすることで、同様の効果が得られることも明らかで
ある。
ダイオードについて説明したが、Ｎ型基板上のＰウェル
内においてもまったく同様の効果を得ることができる。
さらにＮ型基板上のＰ型のダイオード、Ｐ型基板上のＮ
ウェル内のＰ型ダイオードについても、極性をまったく
逆にすることで、同様の効果が得られることも明らかで
ある。
以上説明したように本発明は、接合の深さの深い逆導
電型の第１の不純物拡散層と接合の深さの浅い逆導電型
の第２の不純物拡散層と第１の不純物拡散層の底部近傍
に形成された一導電型の第３の不純物拡散層によりPN接
合を形成し、ブレークダウン電圧を第１の不純物拡散層
と第３の不純物拡散層で決定させ、第２の不純物拡散層
の表面接合部上に絶縁膜を介してゲート電極を設け正に
バイアスすることにより、表面でのブレークダウン電圧
の安定化及び経時変化を極力小さくしたクランプ源用PN
接合ダイオードを有する半導体装置を実現することがで
きる。
電型の第１の不純物拡散層と接合の深さの浅い逆導電型
の第２の不純物拡散層と第１の不純物拡散層の底部近傍
に形成された一導電型の第３の不純物拡散層によりPN接
合を形成し、ブレークダウン電圧を第１の不純物拡散層
と第３の不純物拡散層で決定させ、第２の不純物拡散層
の表面接合部上に絶縁膜を介してゲート電極を設け正に
バイアスすることにより、表面でのブレークダウン電圧
の安定化及び経時変化を極力小さくしたクランプ源用PN
接合ダイオードを有する半導体装置を実現することがで
きる。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は従来のPN接合ダイ
オードを有する半導体装置の断面図である。 1,11……Ｐ型Si基板、2,12……フィールド酸化膜、2A…
…酸化膜、3,13……層間絶縁膜、４……Ｎ型低濃度不純
物層、５……Ｐ型不純物層、６……Ｎ型高濃度不純物
層、７……ゲート電極、8,18……Al配線、16……Ｎ型不
純物層。
明の第２の実施例の断面図、第３図は従来のPN接合ダイ
オードを有する半導体装置の断面図である。 1,11……Ｐ型Si基板、2,12……フィールド酸化膜、2A…
…酸化膜、3,13……層間絶縁膜、４……Ｎ型低濃度不純
物層、５……Ｐ型不純物層、６……Ｎ型高濃度不純物
層、７……ゲート電極、8,18……Al配線、16……Ｎ型不
純物層。
Claims (1)
- 【請求項１】一導電型半導体基板に形成された接合の深
さが深い逆導電型の第１の不純物拡散層と、この第１の
不純物拡散層を含む領域に形成され接合の深さが浅い逆
導電型の第２の不純物拡散層と、前記第１の不純物拡散
層の底部近傍に形成された一導電型の第３の不純物拡散
層と、前記半導体基板表面における前記第２の不純物拡
散層と半導体基板との接合部上に酸化膜を介して形成さ
れたゲート電極とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22609389A JP2817247B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22609389A JP2817247B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0387072A JPH0387072A (ja) | 1991-04-11 |
| JP2817247B2 true JP2817247B2 (ja) | 1998-10-30 |
Family
ID=16839717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22609389A Expired - Lifetime JP2817247B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817247B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258608B (zh) * | 2005-09-08 | 2010-05-19 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| JP5073933B2 (ja) * | 2005-09-27 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| KR101629508B1 (ko) * | 2014-12-08 | 2016-06-13 | 코박스 주식회사 | 식품 포장박스 |
-
1989
- 1989-08-30 JP JP22609389A patent/JP2817247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0387072A (ja) | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| KR0175276B1 (ko) | 전력반도체장치 및 그의 제조방법 | |
| JPS59167066A (ja) | 縦形ｍｏｓｆｅｔ | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| JPH0412628B2 (ja) | ||
| JP2817247B2 (ja) | 半導体装置 | |
| US5851863A (en) | Semiconductor device | |
| JPS6360549B2 (ja) | ||
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JP2884787B2 (ja) | 半導体装置 | |
| JP2907435B2 (ja) | Ｍｉｓ型トランジスタ | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JPH067556B2 (ja) | Ｍｉｓ型半導体装置 | |
| EP0200531B1 (en) | Photoelectric conversion device | |
| JP2508218B2 (ja) | 相補型ｍｉｓ集積回路 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2926854B2 (ja) | 半導体装置 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| KR100206193B1 (ko) | 전력반도체장치 및 그의 제조방법 | |
| JPH087630Y2 (ja) | 接合形電界効果トランジスタ |