TW404070B - Poly-silicon thin film transistor process - Google Patents

Description

⑴ 404G70 人本案係有關一種複晶矽薄骐電晶體製程，尤指一種結 ς道氧化及電漿氫化之複晶矽薄膜電晶體製程，利用本 石夕薄膜t晶體製程可減少電^呈序，紫外線對元 η，而且可以增進晶界缺陷之填補效率，縮短製程 吁間，降低漏電流以及提昇可靠度。 法α=、積體電路之發展日新月異，以低壓化學氣相沈積 曰u^vd)所成長之複晶石夕薄膜電晶體已廣泛地被使用於 高；度;;Γ機存取記憶體_中。以薄 J Π，不像兀開關的主動矩陣液晶顯示器(am_lcd) 曰趣_ $二灰度與色彩，目前已成為液 阳顯不Is的主要發展方向。钬 * ^ >3; ^ …、而，複晶石夕薄膜電晶體中因 為做為通道層的複晶矽材料存右 曰功3 π # « A 7寸仔在有相當多之缺陷，因此複 日日矽薄朕電晶體一般以完全社曰 rRnT. MnQ + .‘ 广王 '。日日為通道之金-氧半電晶體 (BULK MOS transistor)有較* 夕 p γ p Φ ,η + , 男？又大之紅界電壓與較低之導通 電流（On-state current;)及軔茬 + , ^ (,+, u 乂差之次臨界擺動

Csubthreshold swing)。雷喈芎儿、上 站曰κt丄 ％水風化法已被廣泛地應用於填 補B曰界缺心，&而由於電漿輝光所： 造成傷害，如紫外線對多晶矽/ 一窗/《兔汗、.果會對7^件 )介面之破壞。再則，電漿箭 〇2 較差因而限制了電梁氣：對^態㈣填補效率 複晶矽薄膜電晶體之製#呈，具有以下^失歸納出傳統製造 1. 傳統只用電漿氫化播社、—Η 、 · 效率低。 真補複Β曰矽薄膜淺態缺陷的製程 2. 傳統只用電漿氫化埴姑、s a ^ _ 真補複日日矽薄膜缺陷之製程對多

_^、發明說明^7'^1^1)|/1]-晶矽/二氧化矽（p〇iy Si 壞。 bl〇2)介面造成相當程度之破 3.只用通道氧化改善福θ 氧化層增厚之影響在使硬晶矽薄膜之特性，因受到閘極 因此，如Ϊ減少紫3 i受到相當大之限制° 壞及增進電漿氣化對淺綠線對多晶石夕/二氧化矽介面之破 決之課題》 〜块陷填補的效率為本發明所欲解 本案之目的為提供一 晶矽薄臈電晶體製程，=了合通道氧化及電漿氫化之複 傷害，且可以辨逸游 减〉、電漿氫化時紫外線對元件之 間，降低漏電^ί陷之填補效率，進而縮短製程時 本案之另二目的昇可靠度與元件良品率。 度之複晶石夕薄膜電晶體J J —種提高電毁氫化效率與可靠 元件之傷害，且可以Ξίΐ能以減少電聚氣化時紫外線對 製程時間，以減少電:產ί =缺陷之填補效率，進而縮短 以增進淺態缺陷之填；效率時紫外線對元件之傷害，且可 化之ί Βί : ί : : :: i提供-種結合通道氧化及電漿氫 所造成之閘極氧彳卜廢#胃# _、避光，、做通道氧化之製程 高元件之門m 件特性之不良影響，且可提 I m m降低次臨界擺動與漏電流，並 ^ 做電漿氫化更快相元件特性飽和值。 電晶體製ϊ ? ί之結合通道氧化與電聚氫化之複晶石夕薄膜 :下列步驟：(a)提供-基板，並於該基板 一氧化層，（b)形成一複晶矽層於該第一氧化 第5頁 404070 五、發明說明（3) 層上，（c )形成一閘極氧化層於該複晶石夕層上，（d )形成該 複晶矽通道層於該閘極氧化層上，並定義一源極與一汲 極，（e)以通道氧化方式處理該複晶矽通道層，（f )形成一 介電層於該複晶矽通道層上，以及（g )利用電漿助長化學 氣相沈積系統進行電漿氫化。其中，該基板為一N型3〜4 Ω cm之（100)石夕基板（Si-substrate)。而該第一氧化層為一 厚度為5000埃之場氧化層。 根據本案之構想，該複晶矽層係以低壓化學氣相沈積 方式（LPCVD)沈積550埃於該_氧化層上。然後，以離子佈 植方式植入5 X l〇i5cm-2之硼磷酸（PH3)，以定義出N+閘極。 根據本案之構想，該閘極氧化層係以低壓化學汽相沈 積方式於790 °C下沈積30〇埃於該複晶矽層上。隨後並以 8 0 0 C尚溫處理，使該閘極氧化層更為緻密。 曰根據本案之構想’該複晶矽通道層之形成係先形成一. f晶:層於該閘極氧化層上，再經由一退火處理程序，使 °亥非Ba石夕層再結晶而形成該複晶矽通道層。而退火處理程. 條件則為在氮氣環境下以6G G。(：進行24小時。隨後再 晶石夕通道層以離子佈植方式植入劑量為5 X 1 012cnr2 之石舜離子〇查妙 ，士接士 i w么，最佳者，該非晶矽層係以低壓化學汽相 沈積方式於5 2 5 0r τ丄 L下沈積3〇〇埃於該閘極氧化層上。 根據本案$ — (-v 1 Λ15 „ 、 霉心’ s亥源極與該閘極區域内植入劑量為 b X iU cm—2之硼離子。 當然，最佳春 氫齑推广 贫’該通道氧化處理係以通過8 0 0 t之乾

第6頁 五、發明說明（4) 根據本案之構想 玻璃層（BPSG)。拍B时/電層為一厚度為6000埃硼磷矽 之熱爐管，利用」將s玄硼磷矽破璃層經過850 °C至950 t ’、當然，該通ί法使該硼磷矽玻璃層平坦化。 時，最佳之通在，W ^ ,χ - „孔化時間為1小時。此外，該電漿氫化之 最佳處理時間則為4小時。 根據士案之構想’在本案製程步驟（f )之後更包括一 '驟fl)疋義接觸窗並沈積金屬以作為連接點，且該步驟 (Π )之後更=括一步驟（f 2 )形戒一保護層。 本案另提供—種複晶矽薄膜電晶體製程，該製程包括 下列步驟.（a)提供一基板，（b)形成一複晶矽通道層於該 基板上’（c)以一通道氧化方式處理該複晶矽通道層，以 及（d)利用電漿助長化學氣相沈積系統進行電漿氫化。 根據本案之構想，該步驟（a)更包括下列子步驟：（a 1 )於該基板上形成一第一氧化層，（a 2)形成〆複晶矽層於 該第一氧化層上，U3)形成一閘極氧化層於該複晶矽層 上，以及（a4 )形成一複晶矽通道層於該閘極氧化層上。另 外’該步驟（b)之後亦包括一步驟（b 1 )定義，源極與—汲 極0 根據本案之構想，該步驟（c )之後更包括下列之子步 驟.（cl)形成一介電層於該複晶矽通道層上’（c2)定義接 觸窗，並沈積金屬以做為連接點，以及（c3)形成一保護 層。 本案得藉由下列圖示及詳細說明，俾得/更深入之瞭

第7頁 404070 本案之下閘極複晶矽薄膜電晶體之結構圖； 本案之下閘極複晶矽薄膜電晶體製程之流程 五、發明說明（5) 解： 第一圖 第二圖 圖； 第三圖：在不同之通道氧化時間下，閘極電壓對汲極 電流（Id-Vg )之特性曲線關係圖； 化 1、2、3 之關係圖； 第五圖 漿氫化1、2 第四圖：未經通道氧化之複晶矽薄膜電晶體在電漿氫 4、6與8小時後之次臨界擺動與最小汲極電流 :經通道氧化1小時之複晶矽薄膜電晶體在電 、3、4、6與8小時後之次臨界擺動及最小沒極 電流之關係圖； 第六圖·為經通道氧化2小時之极晶碎薄膜電晶體在 電漿氫化1、2、3、4、6與8小時後之次臨界擺動及最小汲 極電流之關係圖； 第七圖：為比較通道氧化1小時加上電毁氫化8小時、 通道氧化1小時加上電聚氫化4小時、以及電漿氫化8小時 在電應力下（Vg = Vs = 0V，Vd = - 15V)次臨界擺動之關係 圖；以及 第八圖：為比較通道氧化1小時加上電敷氫化8小時、 通道氧化1小時加上電漿氫化4小時、以及電漿氫化8小時 在電應力下（Vg = Vs = 0V，Vd = -15V )次臨界電壓變化之關 係圖。 圖示符號說明：

五、發明說明（6) 40407 場氧化層 閘極氧化層 硼磷矽玻螭層 1 :矽基板 i 2 1 3 .複晶碎層 1 5 :複晶矽通道層 i 本案係採用-種結合通道氧化& 極複晶矽薄膜電晶體製程。請參閲第^虱化之次微下閘 案之下Γ複晶…電晶體I:以圖第 :者本= 薄膜電晶體具有1基：，最 住者，S亥石夕基板為一 Ν型3〜4Qcm^rinn、 ，夕基板丨上成長有—厚度為5〇〇〇埃之場石氧化^此：該 ~氧化層11上沈積有一厚度為ho垃 曰 )而定義出極。離子佈植方式植入氫化修3 其次’該閘極複晶石夕薄膜居]qρ Λ、ε丄 300埃之閘極氧化層14。而該閘極氧化層“ -厚产為一 ==^、經過源級與…定義後，該〜晶成 道層上沈積有一厚度為600 0埃之硼磷矽玻璃 製程二圖係為本案之複“夕薄膜電晶體 層η。然後，，低麼化學氣相沈積；：二埃 上，並：埃之複晶矽薄膜層13於該場氧化層12 (PI丨sV以式植入劑量為5 x 1 〇15cnr2之氫化構 ，以定義出N+閘極。 __------- 五、發明說明（7) 其次，於790 °C下以低壓化學沈積法生成一厚度為300 埃之閘極氧化層1 4於該複晶珍薄膜層1 3上’並以8 0 0 °C之 高溫處理，使該閘極氣化層1 4更為緻密。 然後，以低壓化學氣相沈積法於5 2 5 t：下沈積厚度為 3 0 0埃之非晶矽層，並在6 0 0 °C之氮氣環境下進行2 4小時的 退火處理，使該非晶石夕薄膜層再結晶成複晶石夕層，以形成 所謂之複晶矽通道層1 5。隨後’並於該通道層區域内植入 劑量為5 X 1 012 cnr2的磷離子。 接著，定義一源級與一汲極’並於該源級與該沒極區 域内植入劑量為5 X 1 015 cm-2之硼離子。在定義該複晶；6夕通 道層後，於爐管内通入8 0 0 °C乾氧氣將該複晶矽通道層做 若干小時之通道氧化處理。 在經過通道處理之步驟後，沈積一厚度為6〇〇〇埃之硼 磷妙玻璃層（BPSG )於該複晶矽通道層上，並於85〇 t至 . 9 50 °C熱爐管中置放一段時間，利用高溫熱流法使該硼磷 矽玻璃層平坦性增加。隨後，定義接觸窗並沈積金屬以作. =連接點用。接著’再形成一保護層於 ^上。最後，以電漿助長化學汽相沈積系統進行電漿氫化 處理若干小時。 锻Μ Ξ ^上之描述可知，本案所提供之複晶矽薄膜電晶體 可以伯抑特色在於藉由與通道氧化與電激氫化製程之結合 通道童1用製程所遇到的問題得到解決。本案製程中加入

遇逍氧化牛脾々 Q 抹率士 i1 的乃是因為通道氧化對淺態缺陷之填補 、 表氮化還快的多。而且藉由氧化入侵填補多晶

第10頁 五、發明說明（8) 化:Vpo」y-Si/Si〇2)介面缺陷，可減少之後在 此;卜，為了：# t晶矽/二氧化矽介面遭紫外線破壞。 的尺寸。而y化入侵容易進行，將通道寬度定義在次微米 通m斜i凡件製程最後加上電漿氫化的製程乃是因為 ^ ，深態缺陷之填補速率較慢且受閘極氧化層增^ = 而電漿氫化對深態缺陷填補之效率很好，因此 ^氧化和電m氫化的製程結合在-起可以達到互補之欵 本發明和傳統只用電漿氫化之製程相比，不但可以 二製程反應時間，而且更可提高元件之可靠度。以下將對 本案製程所提供之元件做一特性上之比較。 、請參閱第三圖，係為通道尺寸（W/L )為〇. 74/0· 45 “ "1之複晶石夕薄膜電晶體在經過1小時、2小時與3小時通道氣 化後之源極電流對閘極電壓（丨d_Vg)之特性曲線關係圖。 該元件之製作步驟同上述之方法，惟其中之通道層氧化處 做係分別採用1小時，2小時，3小時做處理。從第三圖中 可以看出該複晶矽薄臈電晶體在經過通道氧化1小時與2小 時後’皆可以使複晶矽薄膜電晶體之次臨界斜率 (subthreshold slope)及關閉電流（off-state current) 變好。但是經過3小時通道氧化後，其源極電流對閘極電 壓（I d - V g)之特性曲線變羞，甚至於比未經通道氧化處理 時還差，其主要原因是因為氧化時間太久，氧化入侵致使 閘極氧化層變厚導致元件特性變差的幅度超越氧填補缺陷 使元件特性變好之因素。因此複晶矽薄膜電晶體在次微米 的尺寸下’通道氧化的時間不能太久。再請參閱第一表，

第11頁

104G7Q 五、發明說明（9) 係為第三圖之通道尺寸（W/L)為0.74/0. 45 的複晶石夕 薄膜電晶體經過1小時、2小時與3小時通道氧化後次臨界 擺動及關閉電流之詳細數值。第一表之數值可進一步說明 通道氧化對複晶矽薄膜電晶體元件特性的影響。 請參閱第四圖，係為未經通道氧化之複晶矽薄膜電晶 體在電漿氫化1、2、3、4、6與8小時後之次臨界擺動與最 小汲極電流的變化情形。其元件之製作程序與前述步驟相 同，惟其中之電漿氫化處理係分別採用1小時，2小時，3 小時，4小時，6小時與8小時。由第四圖可知，以次臨界 擺動而言，電漿氫化1小時就有很明顯之改善，在電漿氫 化4小時後即達到飽和的狀態。以最小汲極電流而言，電 漿氫化8小時才能達到飽和，很明顯的電漿氫化對於最小 汲極電流之效率比臨界擺動差。 請參閱第五圖，係為經通道氧化1小時之複晶矽薄膜 電晶體在電漿氫化1、2、3、4、6與8小時後之次臨界擺動 及最小汲極電流之變化情形。其元件之製作步驟與前述步 驟相同，惟其中於進行通道層氧化之步驟係採用1小時處 理，而電漿氫化步驟則分別採用1小時，2小時，3小時，4 小時，6小時，8小時處理。將第五圖與第四圖作比較，以 次臨界擺動而言，有無經過通道氧化對次臨界擺動無明顯 之影響，經過通道氧化1小時再經電漿氫化3小時後即達到 飽和之狀態。以最小汲極電流而言，通道氧化發揮了明顯 之作用，即經過通道氧化1小時再經過電漿氫化4小時後即 達到飽和狀態。

第12頁 404070 五、發Θ說明（1〇) 請參閱第六圖，係為經通道氧化2小時之複晶矽薄臈 電晶體在電漿氫化1、2、3、4、6與8小時後之次臨界擺動 及最小淡極電流的變化情形。該元件之製造流程與前述步 驟相同’惟其中之通道層氣化步驟採用2小時處理，而電 漿氫化步驟則分別做1小時，2小時，3小時，4小時，6小 時與8小時處理。以第六围與第五圖做比較，其變化之趨 勢大致相同，即本發明之通道氧化結合電漿氫化之新製 程，在通道尺寸（W/L )為〇. 05/0. 45 之下閘極複晶矽 薄膜電晶體之應用，其中通道氧化採用1小時之反應時 間，少之反應時間達到元件特性的最佳效果。 π R丨月主㈤第七圖’係為比較通道氧化1小時加上電漿氫 化8小時、通道氧化1小 丁刀工电水虱 氫化8小時在電應力下（/°上電水氫化4小時、以及電襞 變化情形。其元件梦g = Vs = 0V ’ Vd = — 15V)次臨界擺動 氧化步㈣㈣mu與前Λ步Λ㈣，惟其中通道 小時與8小時做處理。如水：:匕步驟則分別以4 時加上電漿氫化8小時將圖所不，其中以通道氧化Η、 擺動衰退的幅度明顯的域電,水虱化8小時做比較，其次臨界 電漿中紫外線對多晶矽證實通道氧化確實能夠阻止 之破壞。然而若以元件特—(P〇ly —Si/Si02)界面 加上電槳氫化4小時的次而言，通道氧化1小時 到飽和值，而A所達到界擺動及最小汲極電流均已達 之飽和值還要好。因J之飽和值比電聚氫化M、時所達到 化4小時與電Λ:8:時：；= 化1小時加上電衆氣

< 寻在電應力（Vg = Vs = 〇V，Vd = -1 5V 第13頁 _____4Μϋί〇___ —_- 玉、發明説明（11) )下次臨界擺動變化之情形，由於電漿氫化之時間縮短使 得次臨界擺動哀退之幅度更小。由此處可獲知，在電漿乱 化之製程中加入通道氧化的製程不但可以減少電漿中紫外 線對多晶石夕/二氧化矽（P0 1 y -S i / s i 02 )界面之破壞，而 且可以減少電漿氫化之時間，如此更進一步減少電漿紫外 線對多晶石夕/二氧化矽（P〇 1 y - S i / S i 02 )界面之破壞。 請參閱第八圖’係為比較通道氧化1小時加上電漿氫 化8小時、通道氧化1小時加上電毁氫化4小時，以及電漿 氫化8小時在電應力下（Vg = Vs = OV，Vd = -15V)次臨界電壓 變化之關係圖。該元件製作程序與前述步驟相同，惟其中 通道氧化採用1小時處理，而電漿氫化則分別採用4小時與 8小時做處理。如第八圖所示，其所代表之意義與第七圖 類似’證實經過通道處理過後，使複晶矽薄膜電晶體的可 靠度提昇。請再參閱第二表，係為比較通道氧化1小時加 上電漿氫化8小時、通道氧化1小時加上電漿氫化4小時， 以及電漿氫化8小時之次臨界擺動、導通電流、關閉電流 及開/關電流比（on-off current ratio)的詳細資料表。 以通道氧化1小時加上電漿氫化4小時和電漿氫化8小時為 例’可說明在電漿氫化的製程前加入通道氧化的步驟能縮 短電漿氫化的時間，且次臨界擺動及關閉電流均能降低至 1 3 3. 6 m V / s e c 及 5. 3 f A。 由上述之圖解與說明可知，藉由通道氧化與電漿氫化 之結合，可解決傳統下閘極複晶矽薄膜電晶體製程之缺 失。相較於傳統之複晶矽薄膜電晶體製程，本案具有下列

第14頁 五、發明說明（12) 幾項優點： 1.加入通道氧化之步驟 而且可以減少電漿氫化時紫 (P〇ly-Si/Si02)的破壞。 2·在通道長度為0. 5 合電漿氫化’可充份發揮通 避開其缺點（閘極氧化層增 3.加入電漿氫化之步驟 道氧化使用上之限制（通道 明顯且氧化之時間不能太久 情形愈形嚴重進而使元件特 本案得由熟悉本技藝之 然皆不脫如附申請專利範圍 不但可以加速淺態缺陷之填補 外線對多晶矽/二氧化石夕 之元件上進行通道氧化後再配 道氧化之優點（氧化入侵）， 厚）。 可快速填補深態缺陷並彌補通 氧化對深態缺陷填補的效果不 ，否則會使閘極氧化層增厚的 性變差）。 人士任施匠思而為諸般修飾， 所欲保護者。

第15頁

Claims (1)

1. 理一複晶矽通道層益以電漿助長化學氣相沈積系統進行電 漿氫化，該製程至少包括下列步驟： (a)提供一基板，並於该基板上形成—第一氧化層； (b )形成一複晶矽層於該第一氧化層上； (c )形成一閘極氧化層於該複晶矽層上； (d )形成該複晶矽通道層於該閘極氧化層上，並定義一 源極與一汲極； (e)以通道氧化方式處理該複晶矽通道層； (f )形成一介電層於該複晶石夕通道層上；以及 (g)利用電漿助長化學氣相沈積系統進行電漿氫化。 如申請專利範第1項之複晶矽薄骐電晶體製程，其中該 基板為一N型3〜4 Qcm之（100)矽基板（Si_substrate)。 t Ϊ申!*專利範圍第1項之複晶矽薄膜電晶體製程，其中 該第一氧化層為一場氧化層。 ϋ:: ΐ利圍第3項之複晶矽薄膜電晶體製程，其中 6玄％氧化層之厚度為5000埃。 Uΐ利範圍第1項之複晶矽薄膜電晶體製程，其中 ^ s係以低壓化學汽相沈積方式（LPCVD)沈積於該 笫一乳化層上。 H::ΐ利範圍第5項之複晶矽薄膜電晶體製程，其中 忒複日日矽層之厚度為550埃。 7.如申請專利銘[f]楚β = > 1 B A t 軌圍第6項之複晶矽薄膜電晶體製程，其中 §亥複晶石夕薄膜居在 联層係以離子佈植方式植入5 X 1015cnr2之硼磷

   第16頁

   六、申請專利範团 ^(Ρ丨丨3)，並定義出N+閘極。 «.如申請專利範 該問極氧化層Ϊ 之複晶石夕薄膜電晶體製程，其中 於該複晶矽層上。-化學汽相沈積方式於790。(：下沈積 9該ΐ二Li 項之㈣薄膜電晶體製程，其中 茨閑極氧化層之厚度為3〇〇埃。 緻密(de=::;4溫處理，使該閘極氧化層更為 :如曰申請專利範圍第β之複晶石夕薄膜電晶體製程，其中 曰料道層之形成係先形成—非晶㈣於該閘極氧化 :上’再經過一退火處理程彳’使該非晶矽層再結晶而形 成該複晶矽通道層。 12.如申請專利範圍第11項之複晶矽薄膜電晶體製程，其 中遠退火處理程序之條件為在氮氣環境下以6 〇 0 〇c進行24 小時之退火處理。 1 3.如申請專刺範圍第11項之複晶矽薄膜電晶體製程，其 中3玄複晶石夕通道層係以離子佈植方式植入劑量5 X 1 〇!2 c m-2 之磷離子β 1 4.如申請專利範圍第11項之複晶矽薄膜電晶體製程，其 中該非晶矽層係以低壓化學汽相沈積方式於525 °C下沈積 於該閘極氧化層上。 1 5.如申請專利範圍第1 4項之複晶矽薄膜電晶體製程，其 中該非晶矽層之厚度為3 0 0埃。

   第17頁 _404Q7fi_ 六、申請專利範圍 ' 1 6·如申請專利範圍第1項所述之複晶矽薄膜電晶體製程， 其中該源極與該閘極區域内植入劑量為5 X 1 015 cnr2之硼離 子。 1 7如申請專利範圍第1項之複晶矽薄膜電晶體製程，其中 該通道氧化處理係以通過8 0 0 °C之乾氧氣進行。 1 8.如申請專利範圍第1項之複晶矽薄膜電晶體製程，其中 該介電層係為一硼磷矽玻璃層（BPSG)。 1 9.如申請專利範圍第1 8項之複晶矽薄膜電晶體製程，其 中該硼磷矽玻璃層之厚度為6000埃。 2 〇.如申請專利範圍第1 9項之複晶矽薄膜電晶體製程，其 中該硼磷矽玻璃層係經過8 5 0 °C至9 5 0 °C之熱爐管，利用高 溫熱流法使該硼磷矽玻璃層平坦化。 2 1.如申請專利範圍第1項之複晶矽薄膜電晶體製程，其中 該通道氧化處理在該複晶矽通道寬度為0. 5 μ m時，最佳之 通道氧化時間為1小時。 2 2.如申請專利範圍第2 1項之複晶矽薄膜電晶體製程，其 中該電漿氫化之最佳處理時間為4小時。 2 3.如申請專利範圍第1項之複晶矽薄膜電晶體製程，其中 該步驟（f )之後更包括一步驟（f 1 )定義接觸窗並沈積金屬 以作為連接點。 24.如申請專利範圍第23項之複晶矽薄膜電晶體製程，其 中該步驟（Π )之後更包括一步驟（f 2 )形成一保護層。 2 5 · —種複晶矽薄膜電晶體製程，至少包括下列步驟： (a )提供一基板；

   第18頁 40407C 六、申請專利範圍 (b )形成一複晶矽通道層於該基板上； (c)以一通道氧化方式處理該複晶矽通道層；以及 (d )利用電漿助長化學氣相沈積系統進行電漿氫化。 2 6.如申請專利範圍第25項之複晶矽薄膜電晶體製程，其 中該步驟（a )之後更包括一步驟（a 1 )於該基板上形成一第 一氧化層。 2 7.如申請專利範圍第26項之複晶矽薄膜電晶體製程，其 中該步驟（al)之後更包括一步驟（a2)形成一複晶矽層於該 第一氧化層上。 2 8.如申請專利範圍第27項之複晶矽薄膜電晶體製程，其 中該步驟（a2)之後更包括一步驟（a3)形成一閘極氧化層於 該複晶矽層上。 2 9.如申請專利範圍第2 8項之複晶矽薄膜電晶體製程，其 中該步驟（a3)之後更包括一步驟（a4)形成該複晶矽通道層 於該閘極氧化層上。 3 0.如申請專利範圍第2 5項之複晶矽薄膜電晶體製程，其 中該步驟（b )之後更包括一步驟（b 1 )定義一源極與一汲 極。 3 1.如申請專利範圍第25項之複晶矽薄膜電晶體製程，其 中該步驟（c)之後更包括一步驟（cl)形成一介電層於該複 晶石夕通道層上。 3 2.如申請專利範圍第31項之複晶矽薄膜電晶體製程，其 中該步驟（cl)之後更包括一步驟（c2)定義接觸窗，並沈積 金屬以做為連接點。

   第19頁 六、'申請專利範圍 404070 3 3.如申請專利範圍第32項之複晶矽薄膜電晶體製程，其 中該步驟（c2)之後更包括一步驟（c3)形成一保護層。

   第20頁