TW404020B - The method of fabricating the core device and I/O device on the semiconductor substrate - Google Patents

Description

404020 五、發明說明（1) 【發明領域】 本發明是有關於一種在半導體基底上製作核心元件與-輸入/輪出元件的方法’且特別是有關於一種利用暫態加. 速擴散現象（Transient Enhanced Diffusion ; TED)來改 善熱載子效應（Hot Carrier Effect)的製程。 【發明背景】 大部分的半導體晶片設計都需要高電壓操作的輸入/ 輸出元件（I/O devices)與低電壓下操作的核心元件（core dev ices)同時存在。為了提高積體電路的密度與速度，元 件的通道長度必須僅可能縮小’但隨著元件的微縮，在通 道區之掺雜濃度分佈及源極/及極區必須配合變淺，尤其 是對核心元件而言’更是需要較淺的接面深度及陡峭的摻 雜輪廓（dopant prof i 1 e)以減少短通道效應（sh〇rt Channel Effects)所帶來的影響。目前用來改善短通道效 應的方法，例如有重濃度的通道摻雜（heavier· channel doping concentration)、抗擊穿植入 (anti-punchthrough implant)、及逆行通道（retr〇grade channel)等。另一方面，為了避免暫態加速擴散現象增加 接面深度’目前的方式係在輕摻雜源極/汲極區（LDJ); Lightly Doped Drain)的離子佈植後，進行一道快速熱回 火將摻雜離子活化，以保持陡峭的摻雜輪廓、減少短^道 效應。 為了提昇操作性能’核心元件所需要的是陡嗜的摻雜 輪廓來改善短通道效應。然而，相較於核心元件，在高電

404020 五、發明說明（2) 壓下操作的I/O元件更容易受到的是熱載子效應（Hot Carrier Effect)的影響，因此對於1/〇元件而言，它所需-要的反而是一個較平緩的摻雜輪廓來避免熱載子效應。在 目前的製程中，雖然藉由快速熱回火將摻雜離子活化可保 持陡靖的摻雜輪廓，提昇核心元件的操作性能，但陡峭的 摻雜輪廓卻也使得在高電壓下操作的1/〇元件更容易發生 熱載子效應，造成可靠度的下降。 有鑑於此，如何在提昇核心元件的操作性能的同時又 能兼顧到I/O元件的可靠度，便成為本發明之著眼點所 【發明概述】 “本發：：主要目的就是提供一種在同-晶片上同時製 2核^兀件與I/O元件的半導體製程，其 有理想性能的核心元件與高可#度的I/Q元件。製乍出- 作访t發：：主要目的就是提供-種在同-晶片上同時製 元件的半導體製程，其可在核心元件中 中形J輪廓較平緩極】時並可_元件 離子發生ίίΓ4擴法特意使1/0元件的換雜 發明在製作元件的散輕平緩的掺雜輪扉。據此，本 速熱回火去除離子植^摻/源極α極區時’㈣不以快 火讓摻雜離子發生勒能=成的矽晶格缺陷，反而以爐管回 雜輪廓。另一方 :速擴散現象，因而形成平緩的摻 面’本發明為了避免I/O元件的摻雜輪廓

五、發明說明（3) 被核心元件LDD的快速熱回火程序活 火的程序係被安排在核心元件LDD的製作^上述爐管回 摻雜離子被快速熱回火活彳 表作之則，否則一旦 也無法Μ產生暫態加型’即使後續再以爐管回火 詳而s之，本發明的方法包括 供一半導體基底，在基底&坌r 列主要步驟：（a)提 悉底的第一區上形成第一pq技β姐 並在基底的第二區上形成第二間極 1閘極結構， 係用來形成輸入/輸出元件，述°構’其中上述第一區 心元件；（b)施行第—離子佈梢箱^第:&係用來形成核 植在上述第一區中未被笛一 „ &序，將第一摻雜離子佈 始> Λ* 第間極結構所覆蓋的區域；（C ) 施仃一爐管回火程序，將坌一妓汹祕7 场， 而形成一轸人/銓第摻雜離子產生暫態加速擴散 相Κ緩：二Λ 輕摻雜源極"及極區，其具有- ⑷施行第二離子佈植程序，將第. 的區域在哲上述第一區中未被第二閘極結構所覆蓋 活化而S —快速熱回火程序，將第二摻雜離子 相tf & j成一核心兀件的輕摻雜源極/汲極區，其具有一 相對陡峭之摻雜輪廓。 由上述程序’本發明一方面可在輸入/輸出元件中 描 廓較平緩的輕摻雜源極/汲極區，以減少在高電壓 株:下發生熱載子效應的風險；另一方面，同時在核心元 形成輪廓陡峭的輕摻雜源極/汲極區，以減少短通道 效應。其中為了確保暫態加速擴散的發生，上述步驟（C) 2爐管回火程序可在氮氣環境下以650〜850。(：的溫度範圍 寺續回火1~600分鐘，以形成所需的平緩輪廓。 404020 五、發明說明（4) 為完成場效電晶體的製作，在步驟（e)之後可更包括 以下步驟：（f)在基底上沈積一絕緣層；（g)對絕緣層1進行― 非等向性的蝕刻，以在第一閘極結構與第二閘極結構的侧 壁形成一絕緣侧壁層；（h)施行第三離子佈植程將 三摻雜離子佈植在第一區與第二區中未被上述閘極壯構或 絕緣側壁層所覆蓋的區域；以及（i )進行第二快速埶回火 程序’將第三掺雜離子活化而形成輸人/輸出元件斑、核心 元件的重掺雜源極/汲極區。 八 為讓本發明之上述和装仙 M ^ ^ ^ ^ ^几和具他目的、特徵、和優點能更明

顯易1¾ ’下文特舉一較佳音始办丨A 細說明如下： 較佳實施例，並配合所附圖式，作詳 【圖式之簡單說明】 為一系列剖面圖，用以說明本發明-較佳音-【符號說明】 干興"〇兀件的製作流程。 1〜半導體基底 2〜閘極氧化層 3〜閘極導電層 4~絕緣覆蓋層 5、7〜光阻層； 6a、8a~未經活化 6b〜輪廓較平的每摻雜源極/汲極區； 8b〜輪廓較陡崎的，播雜源極/汲極區； 9 ~絕緣側壁層.至格雜源極/汲極區；

404020

五、發明說明（5) 1 〇〜重換雜源極/沒極區； 20〜I/O元件區； 3 0〜核心元件區。 【實施例】 本發明之實施例將配合第1圖至第7圖作一詳細敘逃如 下，本實施例中是在P型半導體基底1上形成NM0S元件，其 中基底上的區域20是用來製作I/O元件，區域30是用來製 作核心元件。 首先如第1圖所示，分別在區域2〇與區域30上形成具 有絕緣層遮蓋（capped)的閘極結構，包括閘極氧化層2與 閘極導電層3以及絕緣層4。閘極氧化層通常是以乾式或濕 式熱氧化法在700〜1000。(：下緩慢形成，厚度約在1〇〜90埃 之間；通常用來作為I/O元件的M〇s電晶體可允許有較厚的 閘極氧化層。閘極導電層3可為摻雜的複晶矽層或複晶矽 化金屬層（po 1 y c i de)。舉例而言，複晶矽閘極可藉由低壓 化學氣相沈積法（LPCVD)先形成厚約1〇〇〇〜3000埃的複晶矽 層，再以磷離子或砷離子進行佈植形成；或者，亦可在沈 積複晶石夕的過程中加入碟化氫（ph〇Sphine)或坤化三氫 (arsine)，臨場（in-situ)進行摻雜。另外，當字元線需 要較低的電阻時’可形成複晶矽化金屬閘極，舉例而言， 可以低壓化學氣相沈積法先形成摻雜的複晶；5夕層，厚約 1 0 0 0〜2 0 0 0埃’然後同樣以低壓化學氣相沈積法再沈積一 矽化金屬層，例如矽化鎢，厚約1 〇 〇 〇〜2 0 〇 〇埃。沈積完複

404020 五、發明說明（6) 晶矽或複晶矽化金屬後，接著以低壓化學氣相沈 漿化學氣相沈積法（PECVD)沈積一層氧化矽或氮化或電 緣層4，厚度約在1〇〇~9〇〇埃之間。接下來，便以傳的的^ 影成像與反應性離子蝕刻技術，將上述各層定義第、微' 所示的閘極結構，其中可利用CHF3為蝕刻源蝕刻絕緣^圖 4，以C12為蝕刻源蝕刻複晶矽層或複晶矽化金屬層3 刻完畢後，可使用氧電聚的乾式去光阻程序與濕式洗淨 序將光阻去除，其中透過濕式洗淨程序可將未被間極 層3覆蓋的氧化層2去除。 請參照第2圖，在核心元件區30上覆蓋一光阻層5作為 離子佈植的罩幕，使第一次的離子佈植只在1/〇元件區2〇 中進行。第一次的離子佈植是使用磷離子或砷離子，在劑 量約HP〜l〇i4 cm-2，能量約5〜50 keV的條件下進行植入， 其在I/O元件區20中形成尚未活化的輕摻雜源極/汲極區 6 a。以氧電衆與濕式洗淨程序將光阻5去除後，進行本發 明的關鍵步驟：以爐管進行熱回火程序使方才植入的摻雜 離子因為離子植入造成的矽晶格缺陷產生暫態加速擴散現 象。為了確保暫態加速擴散的發生，通常是在氮氣環境下 以650〜850 C的溫度範圍進行回火，而回火的時間可從 1~600分鐘不等。爐管回火的溫度與時間可依實際產能與 製造上考量作一廣泛的調整。一般而言，熱回火的溫度越 低，完成暫態加速擴散所需要的時間也越長，但所形成的 擴散輪廓也將更為平緩（graded)。 上述爐管的回火程序使尚未活化的摻雜離子6a發生暫

第9頁 __404020 五、發明說明（7) 態加速擴散，因而提供了 T/η;丛& a LDD摻雜輪廓，如第3圖旰所„牛士所需的具有平緩坡度的 -ώ ~Τ/Λ _ A圖旰所不。相較於低電壓操作的核心_ 件由於1/() 70件係在較高電壓下操作，因此較容易 入閑氧化層的危險，而輕摻雜源極"及極區以. 、=摻雜輪廓正可降低此-風險，提高其可靠度。在本發 管回火的順序極為重要，如果熱爐= Πϊίΐϊΐ 件LDD的製作之後，那麼用來將 5:::::的快速熱回火程序也會編元件 一！化。如此一來，1/0元件的摻雜輪摩將 生會擴:Γΐ續再以爐管進行熱回火也無法使其發 請參照第4圓，在1/0元件區2〇上覆蓋另 佈植：罩r使第二次的離子佈植只在核心元件區-0中進订。第一 _人的離子佈植是使用磷離子 劑量約能量約0.5〜10 keV的條件下進子行植在-t其在核：元件區30中形成尚未活化的輕摻雜源極/汲 極區8a。以氧電漿與濕式洗淨程序將光阻7去除後，進行 第一道快速熱回火去除離子佈植造成的石夕晶格#陷，例如 在氮氣環境下以900〜 1 050 t的溫度回火卜3〇秒鐘以在核 心元件區中形成一對輕摻雜源極/汲極區8b，如第5圖所 示。核心元件的輕摻雜源極/汲極區8b具有理想操作性能 所需的P肖的摻雜輪廓’且由於核心、元件係在較低的電磨 下操作，這樣的摻雜輪廓並不會有引發熱載子效應的風 險0 第10頁 _ _404020 _ 五、發明說明（8) 請參照第6圖，接著在閘極結構與絕緣覆蓋層的侧壁 形成絕緣侧壁層9。首先可以LPCVD或PECVD在350〜85(TC下― 沈積卜60 0分鐘，得到一層厚度約200〜2000埃的絕緣層，. 例如乳化梦或氮化發。在沈積的過程中，由於核心元件區 的摻雜離子已經過快速熱回火活化，因此會保持陡峭的摻 雜輪廓。沈積完畢後，使用sf6、CF4、chf3、或c2f6當作蝕 刻源’以反應性離子蝕刻程序進行非等向性的蝕刻，便可 在閘極結構與絕緣覆蓋層的侧壁形成絕緣侧壁層9。 接下來’進行第三道的離子佈植程序，並以閘極結構 與絕緣侧壁層為罩幕，同時在核心元件區3 〇與I / 〇元件區 20中形成重摻雜源極/汲極區丨〇，如第7圖所示。重摻雜源 極/汲極區的離子佈植是使用磷離子或砷離子，在劑量約i X1015〜6 xi〇i5 cnr2，能量約卜4〇 keV的條件下進行植入〆 植入後進行第二道的快速熱回火，例如在氮氣環境下以 900〜1 050 °C的溫度回火卜30秒鐘，以將重摻雜源極/汲極 區的離子活化。據此，本發明已在核心元件區中3〇製作出 具有陡峭摻雜輪廓的輕摻雜源極/汲極區8b，以符合核心 兀件理想的操作性能；同時在丨/〇元件區2〇中製作 平緩摻雜輪廓的輕摻雜源極/汲極區6b，以 操作下發生熱載子效應的風險。 在冋電壓 以限：ί ί 5明已以一較佳實施例揭露如上’然其並非用 任何熟習此技藝纟’在残離本發明之精 神和範圍内，當可作各種& 螬笳m a、“ 更動與潤飾，因此本發明之保 護範圍§視後附之申請專利範圍所界定者為準。

Claims (1)

1. 8810x^,1 __^04020 六、申請專利範圍 1. 一種在半導體基底上製作核心元件與輸入/輪出元 件的方法，包括下列步驟： (a)k供一半導體基底，在該基底的第一區上形成第 一閘極結構’並在該基底的第二區上形成第二閘極結構； 其中上述第一區係用來形成輸入/輸出元件，且上述第二 區係用來形成核心元件； (b) 施行第一離子佈植程序，將第一摻雜離子佈植在 上述第一區中未被第一閘極結構所覆蓋的區域； (c) 施行一爐管回火程序，將第一摻雜離子擴散而形 成一輸入/輸出元件的輕摻雜源極/汲極區； (d) 施行第二離子佈植程序，將第二摻雜離子佈植在 上述第二區中未被第二閘極結構所覆蓋的區域；以及 ,(e)施行第一快速熱回火程序，將第二摻雜離子活化 而形成一核心元件的輕摻雜源極/汲極區。 其中該閘極結 其中該閘極結 其中該第一離 2. 如申請專利範圍第1項所述之方法 構包括一閘極氧化層與一閘極導電層。 3. 如申請專利範圍第2項所述之方法 構上覆蓋有一層氮化矽層或氧化矽層。 4. 如申請專利範圍第1項所述之方法六τ % 一 子佈植程序係將劑量範圍在i 〇13〜! 〇14cnr2的碌Ύ乐-： 子，以5〜50KeV的能量進行佈植。 〆 5. 如申請專利範圍第丨項所述之方法， 回火程序係在氮氣環境下以65〇〜85〇。 产^…e 鐘。 i幻，皿度回火卜600分

   第12頁 4〇4〇2〇 六、申請專利範圍 6. 如申請專利範圍第丨項所述之方法，其中該第二離 子佈植程序係將劑量範圍在1 〜1 〇15cnr2的碟離子或砷離 子，以0. 5〜1〇 KeV的能量進行佈植。 7. 如申請專利範圍第1項所述之方法，其中該第一快 速熱回火程序係在氮氣環境下以900〜1050 °C的溫度回火 1〜3 0秒鐘。 8. —種在半導體基底上製作核心元件與輸入/輸出元 件的方法’包括下列步驟： (a) 提供一半導體基底，在該基底的第一區上形成第 一閘極結構，並在該基底的第二區上形成第二閘極結構； 其中上述第一區係用來形成輸入/輸出元件，且上述第二 區係用來形成核心元件； (b) 施行第一離子佈植程序，將第一摻雜離子佈植在 上述第一區中未被第一閘極結構所覆蓋的區域； 、（c)施行一爐管回火程序，將第一摻雜離子擴散而形 成一輸入/輸出元件的輕摻雜源極/汲極區，其具有— 平緩之換雜輪扉；； 、 、（d)施行第二離子佈植程序，將第二摻雜離子佈植在 上述第二區中未被第二閘極結構所覆蓋的區域； (e)施行第一快速熱回火程序，將第二摻雜離子活化 ::成-核心元件的輕摻雜源極/汲極區，其具有 陡峭之摻雜輪廓； τ (f )在該基底上沈積一絕緣層； (g)對該絕緣層進行非等向性的蝕刻，以在第一閘極

   IHHUH 第13頁 4〇4〇2〇 六 申請專利範圍 結構與第二閘極結構的側壁形成一絕緣侧壁層· (h)施行第三離子佈植程序，將第三摻雜離子佈植在_ —區與第二區中未被上述閘極結構或絕 的區域；以及 』里層所覆蓋. ,(i)進行第二快速熱回火程序，將第三摻雜離子活化 而形成該輸入/輸出元件與該核心元件的重摻雜源極/汲極 區0 9. 如申請專利範圍第8項所述之方法，其中該閘極結 構包括一閘極氧化層與一閘極導電層。 10. 如申請專利範圍第9項所述之方法，其中該閘極結 構上覆蓋有一層氮化矽層或氧化矽層。 11. 如申請專利範圍第8項所述之方法，其中該第一離 子佈植程序係將劑量範圍在1〇13〜l〇HCm-2的磷離子或畔離 子，以5〜50 KeV的能量進行佈植。 12. 如申請專利範圍第8項所述之方法，其中該熱爐管 回火程序係在氮氣環境下以650~850°C的溫度回火卜600分 鐘。 13·如申請專利範圍第8項所述之方法，其中該第二離 子佈植程序係將劑量範圍在l〇H~l〇15cnr2的磷離子或砷離 子，以0. 5〜10 KeV的能量進行佈植。 14.如申請專利範圍第8項所述之方法，其中該第一快 速熱回火程序係在氮氣環境下以9〇〇〜1050 °C的溫度回火 1〜3 0秒鐘。 15·如申請專利範圍第8項所述之方法，其中步驟（f)

   第14寅 404020 六、申請專利範圍 係在350~850。(：下沈積一層厚約200-2000埃的氧化矽層或 氮化矽層。 - 16.如申請專利範圍第15項所述之方法，其中步驟（f). 係以低壓化學氣相沈積法或電漿化學氣相沈積法進行沈 積。 17. 如申請專利範圍第8項所述之方法’其中步驟（g) 係使用SF6、CF4、CHF3、或C2F6當作蝕刻源，以反應性離子 姓刻程序進行非等向性的蝕刻。 18. 如申請專利範圍第8項所述之方法，其中該第三離 子佈植程序係將劑量範圍在1 X 1〇15~6 X 1015cnr2的磷離子或 砷離子，以卜40 KeV的能量進行佈植。 19·如申請專利範圍第8項所述之方法’其中該第二快 速熱回火程序係在氮氣環境下以900〜1050 °C的溫度回火 卜3 0秒鐘。

   第15頁