TW403936B - Method and apparatus for quantifying proximity effect by measuring device performance - Google Patents

Method and apparatus for quantifying proximity effect by measuring device performance Download PDF

Info

Publication number
TW403936B
TW403936B TW087119569A TW87119569A TW403936B TW 403936 B TW403936 B TW 403936B TW 087119569 A TW087119569 A TW 087119569A TW 87119569 A TW87119569 A TW 87119569A TW 403936 B TW403936 B TW 403936B
Authority
TW
Taiwan
Prior art keywords
length
proximity effect
test element
gate
wafer
Prior art date
Application number
TW087119569A
Other languages
English (en)
Inventor
Wilfried Hansch
Frank Prein
Juergen Faul
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW403936B publication Critical patent/TW403936B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

403936 Λ 7 Η7 經滅部中央標準局貝工消f合作社印聚 五、發明説明 ( t ) 1 1 發 明 背 景 1 1 1 發 明 領 1 1 本 發 明 係 有 關 一 種 半 導 體 製 造 > 更 特 別 是 一 種 能 補 償 請 1 先 1 在 積 體 電 路 製 造 期 間 所 造 成 之 鄰 近 效 m 的 製 程 〇 閲 讀 1 Ά. 關 抟 術 說 明 f 而 1 I 之 撤 影 術 是 製 造 積 體 電 路 時 的 重 要 部 分 〇 於 撤 影 術 中 5 意 1 I 是 將 壓 印 於 覆 罩 表 面 的 不 透 光 圖 案 或 是 網 線 配 置, 於 輻 射 項 真 1 1 源 與 半 導 體 晶 圓 上 的 光 敏 阻 抗 (光阻) 層 之 間 〇 若 光 阻 的 填1 極 性 是 正 的 9 則 對 輻 射 源 而 -3L 光 阻 層 的 露 出 部 分 是 很 容 頁 1 | 易 被 溶 解 掉 否 則 就 是 在 後 鑛 的 成 長 步 驟 中 被 去 除 〇 正 1 1 光 阻 層 的 未 露 出 部 分 ^St 維 持 其 聚 合 化 的 特 性 而 不 致 在 成 1 1 長 步 驟 中 被 去 除 〇 在 將 光 阻 層 的 露 出 部 分 溶 解 或 去 除 之 1 訂 後 9 得 到 的 晶 圓 拿 剩 餘 下 來 製 作 成 圖 案 的 光 阻 層 當 作 」 1 保 護 層 以 便 例 如 阻 撐 携 雜 物 的 澱 積 或 防 ± 位 於 剩 餘 光 阻 1 I 層 底 下 的 一 或 更 多 層 受 到 蝕 刻 〇 1 I 一 種 投 影 式 徹 影 術 使 用 的 覆 罩 (含全部的晶圓圖案) 與 1 1 晶 圓 之 間 隔 是 很 接 近 的 〇 此 程 序 中 5 不 需 要 任 何 透 鏡 % 線 | 統 將 覆 罩 影 像 聚 焦 於 晶 圓 表 面 之 上 〇 另 一 種 投 影 式 徹 影 1 I 術 使 用 的 覆 罩 是 與 晶 圓 間 隔 開 的 9 其 中 配 置 於 覆 罩 與 晶 1 1 圓 之 間 的 透 鏡 % 統 是 用 來 將 覆 罩 的 圖 案 聚 焦 於 整 個 晶 圓 1 I 上 〇 1 一 種 投 影 式 徹 影 術 使 用 的 網 線 含 有 用 於 aa 早 一 小 Η 的 圖 1 1 案 或 是 晶 圓 上 相 當 小 的 部 分 〇 這 種 程 序 使 用 一 個 步 异 器 1 I 9 其 中 的 網 線 通 常 是 裝 設 於 與 晶 圓 距 離 50公 分 到 1公尺 1 1 處 而 透 鏡 % 統 iSSi 將 網 線 圖 案 3- 聚 焦 於 晶 圓 上 相 當 小 的 部 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) Λ4規枱(210X2仏:Μ;:) 403936 Λ7 Η 7 丨 五、發明説明(> ) 分以暴露出光阻層。然後將晶圓相對於網線圖案稍作平 移,並重複曝光程序直到實質上整個晶圓上都露出呈重 複圖案的相同網線為止。 如同所熟知的,使用徹影術時其影像解析度的主要限 制因素是光的繞射作用亦即光會繞覆罩或網線圖案而彎 折。因為繞射的緣故,當圖案影像投影在晶圓表面之上 時覆罩或網線圖案會稍徹地失真。這種失真經常被稱為 接近效應。 以習知的投影式徹影術方法而利用習知的覆罩及網線 時,形成於晶圓表面上線段構成之緊緻圖案内各線段的 線寬是比隔離線段的線寛還窄,雖然覆罩或網線上的所 有線寬都完全相同時亦然。其中的情形是使用正光阻層 而將對應到各線段及其他器件之覆罩或網線的不透明部 分形成於晶圓表面上。而使用負光阻層時,會導致將對 應到各線段及其他器件之覆罩或網線的透明部分形成於 晶圓表面上,而效應會是相反的。 經斌部中央標枣局员工消費合作社印裝 因此,得到的晶圓上的器件尺寸是取決於此部件是屬 隔離的或是落在緊緻圖案之内。這會造成無法預測的部 件尺寸。熟悉習用積體電路設計的人應該清楚像差異性 電氣特性之類可能因無法預測的部件尺寸導致的各種問 題。於任何情形下,已知因為其他近旁部件的衝擊所導 致器件尺寸的改變是一種接近效應。雖然下列討論會假 定這些部件為線段,這些部件可能具有任意的幾何形狀 而不限於線段。 -4 - 本紙張尺度適用中國國家標準(CNS )厶4規格(210X29"7公筇) 403936 Λ 7 Η 7 五、發明説明(夕) 第1 Α圖和第1Β圈偽用以顯示對簡單金屬化程序之接近 效應的曲線。於第〗A圖中,晶圓10上有未製作成圖案的 二氣化矽層1 2形成於其表面上。之後利用習知技術將通 常是鋁的金屬層14澱積於晶圓表面上以覆蓋住二氣化矽 層12。然後將正光阻層旋轉塗鍍到晶圓10的表面之上以 便完全地覆被晶圓表面。利用熟知的技術,而透過具有 網線圖案的網線將晶圓表面選擇性地暴露於輻射中。此 網線鼷案是表為光阻檔部分16, 18而阻檔來自燈管而用以 使光阻層曝光的光(輻射)。朝下的箭號代表來自燈管呈 部分同調的輻射20。透鏡22會將網線圖案的影像聚焦於 晶圖10的表面之上。第1 A圖中的X-軸代表沿晶圓10表面 的距離,而y-軸代表在晶圓10代表上所得的光強度。 經满部中央標準局员工消費合作社印裝 由撞擊在晶圓表面的光強度可知,因為光的繞射作用 而在光阻檔部分16, 18底下存在有某些低位準的光強度, 因而沿筆育路·徑行進的光波會繞光阻檔部分1 6 , 1 8而彎折 。因此,光阻層會因光的繞射作用而有額外的面積暴露 於光之中。光繞射作用的結果,來自_射20的光波因為 光的繞射作用而相互之間會作建設性或破壊性的干涉。 所以,光強度因建設性干涉而增加時其光阻層會曝光得 更鼹重。由習知設計可知,繞射的延伸是光同調性、所 用透鏡之數值口徑、及其他因素等的函數。 為顯示的目的而假定任何暴露於臨限強度位準L 以 上之光的光阻層都會在光阻層的成長期間溶解掉。這値 臨限強度位準L 是表為第1 A圖曲線圖中的y-軸》 在晶圓10充分地暴露於光的圖案之後且在去除了曝光 -5- 本紙張尺度適用中國國家標準(CNS ) Λ4^格(210x2y7々>i ) 403936 A7 B7 五、發明説明(4 ) 的光層之後,光阻部分24會保留下來。此例中,光阻 部分24的寬度為0.74微米。接著,利利用熟知的技術對 曝光的金屬管14進行各向異性的蝕刻,隨後Μ光阻層剝 除劑去除光阻部分24。然後得以去除剩餘的二氧化矽層 12。留下的是含有平行金臑線26,28的金鼷圖案,其幾 何形狀是藉由光咀擋部分16, 18的幾何形狀及各光阻擋 部分之間的空間而標示出的。光阻擋部分1 6 , 1 8的寬度 會對應到0.74微米的金靨線寬度。此例中,節距或各金 靨線2 6 , 2 8中心之間的距離是3微米。所以此例中,平 行金靨線26 ,28的3微米節距是1大而使得來自光阻擋 部分16的繞射不致影響金屬線28的形狀而來自光阻擋部 分18的繞射不致影響金靨線28。 第1Β圖顯示的是類似的實例,其中製作成圖案的金鼷 線30,31和32具有比第1Α圖中金臛線26,28遷小的節距( 亦即較大的密度)。這裡,金騸線30,31,和32之間的節 距是1.5微米。如圖所示,所得金屬線30,31,和32的長 度是小於0.74微米,即使網線之光阻擋部分40-42的寬 度是與第1Α圖中光阻擂部分16 ,18的寬度是完全相同時 亦然,這是因為光阻擋部分40-42相互之間適當而足夠 接近Μ致來自光阻擋部分4 0和4 2的繞射會造成中心光眭 擋部分41底下更大數量的光阻層會暴露於臨限強度位準 LTH Μ上的光之中。同時,來自光阻擋部分4 1的繞射效 應會造成光诅擋部分40和42底下更大數量的光阻層會暴 露於臨限強度位準LTHM上的光之中。结果,由於金屬 本紙張尺度適用中國國家標準(CNS ) Λ4坭掊(210X297公筇) ---.--------裳------訂------線 - /、 ("先閱讀背而之注意事項再填寫本頁) 經漓部中央標隼局貝工消費合作社印聚 Α7 Β7 經满部中央標準局負工消費合作社印製 五、發明説明 ( r ) 1 ! 線 3 1在 兩 邊 上 的 長 度 會 因 光 阻 擋 部 分 40和 42的 繞 射 而 減 1 1 I 小 故 金 圈 線 3 1 是 比 金 屬 線 30和 32 遷 窄 〇 1 1 參 照 第 1 ί 圖 和 第 1 B 圖 而 對 接 近 效 懕 的 不 必 要 後 果 所 作 Λ-V 請 1 I 先 1 上 述 討 論 是 代 表 性 的 實 例 〇 不 過 9 應 該 了 解 的 是 無 論 部 閱 ifi 4 1 件 的 幾 何 形 狀 或 材 料 為 何 接 近 效 應 對 微 影 術 而 都 是 白 面 之 然 生 成 的 〇 ί 1 J 事 1 另 外 參 於 半 専 體 晶 圓 上 蝕 刻 出 的 部 件 也 會 引 致 不 必 要 項 再 1 | 的 接 近 效 應 0 這 裡 » 接 近 效 ate 歷、 不 是 因 為 光 的 繞 射 作 用 而 填 寫 本 1 產 生 的 > 且 取 代 的 是 因 為 例 如 殘 存 取 合 物 或 是 因 為 從 半 頁 1 | 導 體 晶 圓 表 面 上 所 去 除 材 料 的 輸 送 〇 於 任 —* 茛 例 中 f 接 1 1 近 效 應 都 會 使 蝕 刻 程 決 取 決 於 受 到 蝕 刻 的 部 件 是 與 其 他 1 1 部件 隔 離 的 或 是 落 在 其 他 部 件 的 緊 緻 _ 案 之 内 而 產 生 不 1 訂 1 I 同 的 蝕 刻 速 率 〇 例 如 > 當 這 些 部 件 是 形 成 於 緊 緻 圖 案 之 - 内 時 所 產 生 的 蝕 刻 速 率 較 高 9 而 當 這 些 部 件 相 互 之 間 有 1 1 幾 分 m rrfi 離 時 則 所 產 生 的 蝕 刻 速 較 低 0 1 I 據 此 * 於 積 體 電 路 製 程 中 使 用 微 影 術 及 蝕 刻 程 序 時 , 1 1 線 1 接 近 效 應 的 微 擊 應 該 受 到 監 控 並 加 修 正 〇 習 知 的 接 近 效 應 監 控 方 法 是 藉 著 量 測 由 微 影 術 及 蝕 刻 程 序 形 成 而 得 1 I 到 部 件 的 長 度 而 達 成 的 〇 傳 統 地 > 由 微 影 術 及 蝕 刻 程 序 1 1 形 成 而 得 到 部 件 的 長 度 是 藉 著 電 阻 趨 近 法 或 電 子 顯 微 鏡 I 而 量 測 得 的 〇 電 子 顯 微 鏡 可 Μ 作 準 確 地 量 測 但 是 十 分 昂 1 | 貴 耗 時 、 並 對 積 體 電 路 具 有 破 壞 性 » 而 因 此 經 常 鼷 不 1 1 實 際 的 解 決 方 法 〇 Μ 電 咀 趨 近 法 是 量 測 所 形 成 器 件 的 1 I 薄 板 電 阻 〇 然 後 利 用 薄 板 電 阻 7 - 而 計 算 出 所 形 成 部 件 的 長 1 1 1 1 1 本紙張尺度適用中國國家標隼(€奶)八4規枋(210乂297公筇) hi Β7 經漪部中央標隼局員工消費合作社印製 五、發明説明( y ) 1 1 度 〇 之 後 * 將 這 些 量 測 得 的 長 度 與 意 圖 形 成 部 件 的 長 度 1 1 I 作 比 較 ♦ 且 當 偏 移 量 超 過 能 容 忍 的 位 準 時 • 便 執 行 光 學 1 1 的 接 近 修 正 (0 P t ί C a I P r 〇 X i m i t y C 0 Γ r e c t i 〇 η) Μ 改 變 覆 請 1 I 先 1 罩 或 網 線 而 為 接 近 效 應 提 供 補 償 〇 閱 J 背 1 量 測 部 件 長 度 用 的 習 知 電 阻 趨 近 法 有 —* 個 問 題 9 亦 即 面 I 之 1 1 在 許 多 例 子 裡 量 測 得 的 電 阻 無 法 準 確 地 對 應 到 接 受 量 測 注 意 1 1 事 1 郜 件 的 長 度 〇 發 生 這 種 情 形 時 9 由 量 測 得 的 電 阻 計 算 出 項 再 1 1 的 長 度 會 失 掉 準 確 性 〇 结 果 ί 無 法 使 接 近 效 應 準 確 地 數 填 寫 太 1 、裝 量 化 〇 个 頁 1 I 因 此 * 必 需 改 良 對 形 成 於 晶 圓 上 之 部 件 長 度 的 量 測 技 1 I 術 Μ 致 能 使 接 近 效 應 準 確 地 數 量 化 〇 1 1 明 總 1 1 1 丁 廣 泛 地 說 ♦ 本 發 明 是 有 關 一 種 於 製 造 積 體 電 路 期 間 將 - 1 1 接 近 效 應 數 量 化 的 改 良 技 術 〇 本 發 明 是 利 用 形 成 於 半 導 1 1 體 晶 圓 上 的 活化部件而將接 近 效 應 數 量 化 〇 根 據 本 發 明 1 I ♦ 量 測 活 化 部 件 的 元 件 性 能 數 量 i 然後根撖星测得的元 1 1 件 性 能 數 量 而 決 定 出 活化部件的部件長度 〇 後 決 定 線 1 出 的 部 件 長 度 為 基 礎 評 估 及 / 或 補 償 製 造 程 序 〇 於 某 一 1 I 實 例 中 % 活 化 部 件 可 Μ 是 — 種 金 靥 -氧化物- 半 導 體 (M0S) 1 1 電 晶 體 而 元 件 性 能 數 量 可 Μ 是 電 流 0 I 本 發 明 可 依 含 當 作 方 法 及 元 件 等 很 多 種 方 式 施 行 0 K 1 I 下 將 討 論 本 發 明 的 幾 個 實 施 例 〇 1 1 用 於 處 理 上 量 測 之 接 近 效 應 的 方 法 是 將 各 元 件 形 成 於 1 I 半 導 體 晶 圓 上 * 本 發 明 的 * 個 實 胞 例 含 有 下 列 作 業 » 於 1 ί 8- 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Μ忧袼(210Χ297公筇) 經濟部中央標準局貝工消f合作社印繁 A7 B7 五、發明説明(7 ) 晶圓上製造測試元件,此測試元件含有MO S電晶體;量測 潮試元件中M0S電晶體內的電流值;及Μ量測得之測試元 件中M0S電晶體内的電流值為基礎決定於測試元件的製 造期間所導致的接近效應。 作為監控形成於半導體晶圓上元件之性能的方法,本 發明的另一實胞例含有下列作業:於晶圓上製造測試元 件;量測測試元件的電流值;Μ量測得之測試元件的電 流值為基礎決定於製造期間所導致的接近效應;及利用 所決定的接近效應評估於晶圓上形成各元件的程序。 利用具有形成於其上之測試位置的半専體晶圓Μ監控 於晶圃上之元件的製造期間所導致的接近效應,根據本 發明某一實拖例的測試元件含有:許多M0S電晶體,各 M0S電晶體則含有源極、汲極、及閘極線,此閘極線具 有長度(L)及寬度(W)而實值上圼矩形的形狀;許多相鄰 的第一虛設閘極線,每一個相鄰的第一虛設閘極線都具 有實質上呈矩形的形狀,且每一個相郯的第一虛設閘極 線都位於與某一 M0S電晶體之汲極相鄰的位置上且Μ偏移 距離自附屬的閘極線偏移開;Μ及許多相鄰的第二虛設 閘極線,每一個相鄰的第二虛線閘極線都具有實值上呈 矩形的形狀,且每一個栢鄰的第二虛設閘極線都位於與 某一 M0S電晶體之源極相鄰的位置上且Μ偏移距離自相 關的閘極線偏移開。 本發明的優點極多。本發明有一個優點是能以增高的 準確度去監控接近效應。本發明的另一個優點是用活化 -9 - 本紙張尺度適用中國國家標準(CNS ) Λ4現彳Μ 210Χ 297'»^ ) ------"----戈------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經漓部中央標隼局員工消費合作社印聚 % A7 __40893fi B7_______ 五、發明説明(/ ) 測試结構去監控接近效應κ致能使用元件相關的數量( 例如電流)而不僅將接近效應數量化且將量測元件的功 能數量化。 本發明優點的其他概念將會因Μ下的詳细說明並聯合 所附圖示透過實例顯示本發明的原理而變得更明顯。 圖式簡述 本發明將會因為以下的詳细說明並與所附圖示而迅速 獲致理解,其中相同的參考標碼標示的是相同的元件。 第1Α和第1Β圖、係用於顯示對簡單金屬化程序之接近 效應的曲線。 第2圖、係用Κ顯示形成於基片上而含有源極、汲極 、及閘極線之MOS電晶體的截面圖。 第3Α圖、係用Μ顯示根據本發明的某一實腌例之測試 元件的圖示。 第3Β鼸、僬用以顯示第3Α圖中測試元件之截面透視圖。 第4圖、係用Κ顯示根據本發明的另一實施例之測試 元件的圖示。 第5圖、係用Μ顯示根據本發明的某一實施例中半導 體晶圓上之測試位置的圖示。 第6圖、顯示的是用於評估形成於晶圓上各元件之元 件性能的程序之流程圖。 發明的詳细說明 I:發明是有關一種於製造積體電路期間將接近效應數 量化的改良技術。本發明是利用形成於半導體晶圓上的 -1 0 - 本紙張尺度適用中國國家標準(CNS ) Λ4圯格(210Χ 297公筇) ---,-------^------,Η------@ (請先閱讀背面之注意事項再填寫本頁) A7 經满部中央標率局貝工消费合作社印裝 五、發明説明 ( 9 ) 1 1 活 化 部 件 而 將 接 近 效 應 數 量 化 〇 根 據 本 發 明 * 量 測 活 化 1 1 1 郜 件 的 元 件 性 能 數 量 > 然 後 根 據 量 測 得 的 元 件 性 能 數 量 1 1 而 決 定 出 活 化 的 部 件 長 度 0 然 後 以 決 定 出 的 部 件 長 度 為 請 1 先 1 基 礎 評 估 及 / 或 補 償 製 造 程 序 〇 於 某 一 實 例 中 » 活 化 部 閱 讀 1 t 1 件 可 是 _. 種 金 鼷 -氧化物- 半 m 體 (MOS )電晶體f ®元件 面 夕 1 性 能 數 量 可 Μ 是 電 流 〇 意 '[ I 事 1 Μ 下 將 參 照 第 2- 6圖討論本發明的各實施例 3不過, 热 項 再 1 I 悉 習 用 技 術 的 人 應 該 很 容 易 會 鑑 賞 下 對 這 些 附 圖 的 詳 填 寫 本 1 裝 1 盡 說 明 而 可 Μ 在 解 釋 在 用 S 的 下 將 之 當 作 本 發 明 會 相 當 頁 1 I 程 度 的 超 越 這 些 有 限 的 實 施 例 〇 1 1 於 具 有 作 十 分 緊 密 之 封 裝 的 金 屬 -氧化物- 半 導 體 (MOS ) 1 1 電 晶 體 之 積 體 電 路 (例如動蘿隨機存取記憶體)的 製 程 中 - 1 訂 1 9 製 造 的 準 確 性 是 非 常 重 要 的 且 會 随 著 部件 尺 寸 變 得 愈 - 小 而 變 得 更 重 要 〇 更 高 密 度 的 结 果 9 則 製 程 中 的 微 影 術 1 1 及 蝕 刻 程 序 部 分 期 間 其 接 近 效 應 會 變 得 更 為 顯 著 〇 因 此 1 I * 對 量 測 並 補 償 不 想 要 的 接 近 效 應 之 需 求 是 與 曰 剌 增 〇 1 1 線 1 傳 統 地 如 上 所 述 • 部 件 尺 寸 經 常 是 藉 由 薄 板 電 阻 而 量 測 得 的 〇 然 後 利 用 薄 板 電 姐 Κ 決 定 出 部 件 的 長 度 〇 若 所 1 I 決 定 出 的 部 件 長 度 是 太 小 或 太 大 m 後 可 Μ 改 要· 部 件 的 1 1 製 造 期 間 使 用 覆 罩 或 網 線 Μ 致 雖 然 有 接 近 效 應 也 能 如 預 1 I 期 地 得 到 部 件 的 長 度 〇 不 過 如 上 所 述 9 這 種 趨 近 法 也 有 1 缺 酤 〇 首 先 ♦ 對 絕 大 多 數 的 電 路 設 計 而 量 測 得 的 電 阻 1 1 並 不 是 一 個 元 件 的 相 關 數 量 〇 第 二 9 當 部 件 係 藉 由 不 同 I I 材 料 的 堆 叠 结 構 形 成 MOS電晶體的閘極線而製造時, 其 1 1 I -1 1 - 1 1 1 1 本紙張尺度適用中國國家標隼(CNS )以坭格(210X297公筇) 403936 經濟部中央標準局員工消費合作社印装 A7 B7五、發明説明(β ) 電砠初始時是受到最低電咀層的管制。不過,因為閘極 结構具有維狀的側邊而使最低電阻層有成為較小層的傾 向,故最低電砠層對閘極長度而言而並不是十分準確的 預測因子。 . 第2圖係用W顯示形成於基片208上而含有汲極202、 閘搔204、及源極206之M0S電晶體200的截面圖。如同所 熟知的,有一個通路(C)是形成於汲極202與源極206之間 目.受到閘極204所提供之、電位的控制。電晶體200之閘極 的製造是藉由正常情況下會留下呈維狀之閘極側邊的蝕 刻程序而完成的。更特別地,正常情形下閘極204在頂 端部分會比在較接近通路的底端部分堪薄。另外,閘極 204通常是一個由閘極氧化層210(例如二氧化矽)、多晶 矽層212、鎢(W)(或鈦(Ti))層組成的堆叠结構。用於第 2圖中閘極204上的堆叠结構通常也含有一個經常是由 氧化物或氮化物形成的隔離蓋213。 傳統地,可W量測閘極204的電阻以決定閘極204的長 度。不過於閘極堆叠的情況中,閘極堆叠上量測得的電 姐是由閘極堆叠中具有最低阻抗係數的一層所決定。此 實例中,具有最低阻抗係數的材料會是鎢層2 1 4亦即閘 極堆叠結構中的頂層。所Μ,電阻趨近法事實上會量測 鎢層214的長度而此層的長度(Lm)係如第2圖所示。 不過如第2圖所示,將閘極204的長度量測成閘極堆 叠结構中最寬一層亦即閘極氧化層210的長度會比較好 -12- ------------装------'訂------線, (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 403936 A7 B7 五、發明説明(") 。是多晶矽層212的底部定義出通路(C)的長度,因為形 成汲極202和源極206的離子植人是發生於形成了閘極堆 «结構之後並定義出用於汲極202和源極206的區域。 根據本發明,經改良的技術對部件長度(例如閘極長 度)和通路(C)長度兩者及接近效應的量測而言是很有用 的。對於第2圖,量测得的閘極長度是一個長度(k) 亦即比起利用電阻趨近法依習知方式量測得的長度(L M1) 是對閘極長度(及同樣地對通道(C)之長度Μ及接近效應) 的更準確量測值。 Μ下將詳盡地討論用於將接近效應及通路(C)長度兩者 數最化的改良技術。根據本發明,將一系列的測試元件 製造於半専體晶圓上,決定出部件長度的量測值,然後 依須求修改(或使最佳化)製造程序以便進一步補償接近 效應。 經漪部中央標隼局員工消费合作社印聚 第3 Α圖係用以顯示根據本發明的某一實胞例之測試元 件300的圖示。測試元件300是一種含有汲極302、源極 304、及閘極線306的活化M0S電晶體。閘搔線306具有寬 度(W)及長度(L)。測試元件300也含有第一虛設閘極線 308和第二虛設閘極線310。第」虛設閘極線308是位於 與閘極線306平行但是自其上以偏移距離(%>RQX )偏移開 的位置上。第二虛設閘極線310是提供於與閘極線306平 行但是自其上以偏移距離(W pRQX)偏移開的位置上。所 >乂,測試元件3 0 0含有Μ 0 S電晶髖及近旁部件(亦即第一 第二虛設閘極線308和310)會造成接近效應而在將測試 -1 3- 本紙張尺度適用中國國家標準(CNS ) Λ4^梢(210X2W公兌) 403936 A7 B7 ' 五、發明説明(…) 元件300製造於半導體晶圓上期間改變閘極線306的長度 (η。如同習知設計中所熟知的,接近效應是因為在執 行微影術時的光繞射作用Μ及因為蝕刻程序的緣故,這 兩種程序都是生於測試元件3 0 0的製造期間。所Μ ,測 試元件300會提供一種相當程度的標示亦即接近效應會 因給定的長度(L)及給定的偏移距離(W PRQX )而使閘極線 306的長度由其設計長度改變為長度(L)。偏移距離(^R()X) 是用於接近效應的接近距離。 第3 B _係用Μ顯示第3 A圖中測試元件之截面透視圖。 第3B阃中的截面是對第3A圖中的A-A'線段而取出的。形 成於基片312上的測試元件300是習知設計中所熟知的。 測試元件300之內的M0S電晶體是由汲極302、源極304、 及閘極306形成的,且於閘極306上有適當的偏壓時會操 作測試元件300而產生從源極304到汲極302的電流。所Μ ,測試元件300是一種活化元件。 測試元件300的活化本性用來評估不只是接近效應還 有元件性能。有關接近效應,測試元件會提供一個參考 值亦即製造於晶圓上之實際元件的閘極線會進行之接近 效應的數量。當提供了一系列具有不同特戳的測試元件 時,可Κ得到很多參考值Κ致能取得具廣泛範圍之接近 效應的資訊。有關元件性能,電流(i )是當儘可能使愈 多積體電路具有預期電流位準時的設計相關數量。所Μ 藉由能提供電流(i)的測試元件,儘管存在有各種程序 上的變數及接近效應,製造程序還是可Μ緊密地順應積 -14- 本紙張尺度適用中國國家標準(CNS ) Λ4坭梠(210Χ297公筇) ---.--------裝------訂------線 {誚先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局負工消f合作社印衆 經满部中央標準局負工消费合作社印聚 403936 ΑΊ Β7 五、發明説明(β ) 賻雷路的設計。 第4圖係用Μ顯示根據本發明的另一實胞例之測試元 件400的圖示。除了在測試元件400提供有額外的虛設閘 極之外,測試元件400是類似於第3Α圖中的測試元件300。 測試元件400含有汲極402、源極404、及閘極線(GL) 406。閘極線(GL)406實質上是一種其寬度為(W)而其長 度為(L)的矩形部件。閘極線(GL)406最好是如第2圖所 示具有閘極氧化層、多晶矽層、及鎢層的一種堆叠的閘 樺结構。測試元件400也含有第一虛設閘極線408和第二 _設閘極線410。第一虛設閘極線408實質上是一個其寬 度(W)而其長度為(LD)的矩形部件。第一虛設閛極線408 在閘極線(GU 406的汲極402側是平行於閘極線(GL)406 但是K偏移距離(W pRC>x )自閘極線(GL)406偏移開。類似 地,第二虛設閘極線410實質上是一個其寬度為(W)而其 長度為(LD)的矩形ff件。第二虛設閘極線410在閘極線 (GL)406的源極404側是平行於閘極線(GL)406但是W偏 移距離(WpRC^自閘極線(GKM06偏移開。 測試元件400也可Μ含有不致因接近效應而衝擊到閘 極線(GL)406長度(L)的額外虛設閘極線,但是無論如何 都可Μ於製造程序中不會在其上沒有閘極材料時允許晶 _上有實質的空間下提供平垣化。當提供有額外的虛設 閘極線時,它們最好是依基本上均勻的方式加Μ提供。 特別是,有一個虛設閘極線(DGLD3)412實質上是Μ分隔 距離(SD)自第一虛設閘極線(DGLD1)408偏移開的矩形部 -15- 本紙張尺度適用中國國家標準(CNS ) Λ4规;ΙΜ 210X 297公筇) ---U--L----%------1T------^ (請先閲讀背面之注意事項再填转本頁) 經满部中央標準局員工消費合作社印製 403936 五、發明説明(a ) 件。依類似的方式,第四虛設閘極線(DGLD4)414實質上 是Μ分隔距離(SD>自第三虛設閘極線(DGL^MU偏移開 的矩形部件。依類似的方式,第五虛設閘極線(dgld5) 416實質上是K分隔距離(SD)自第四虛設閘極線(DGLd4) 4 14偏移開的矩形部件。同時,第六虛設閘極線(DGLd6) 418實質上是Μ分隔距離(SD)自第五虛設閘極線(DGLd5) 416偏移開的矩形部件。虛設閘極線可Μ是由各種不同的 材料形成的。有一種適於虛設閘極線的材料是多晶矽。 於某一實胞例中,所有虛設閘極線的長度(L)和寬度(W) 都是相同的,且各虛設閘極線之間的分隔距離(SD)也都 是相同的。 為了使根據本發明的技術涵蓋接近效應的寬廣範圍, 半導體晶圓上的測試位置會含有幾個如第3圖和第4圖 所示的測試元件。於某一實施例中,每一涸測試元件都 具有不同的長度(L)和偏移差異(W pRC)X>。 第5圖係用Μ顯示根據本發明的某一實腌例中半導體 晶圓上之測試位置500的圖示。此測試位置500含有許多 測試元件。明確地說,於測試位置500中有十二個測試 ,元件502-524。測試元件502-524至少含有一個源極、 一個汲極、一個閘極線、Κ及一對虛設閘極線。例如, 可Κ將測試元件形成為如第3圖和第4圖所示。 測試元件502-524中每一個都與一個接近群及一個長 度數值有關。此實施例中,假定各長度數值為L2,L3 ,和L4,其中是最短的而、是最長的。此實胞例中, -16- 本紙張尺度適用中國國家標準(CNS ) Λ4規栘(21〇X297^^ ) -----------扣衣------、1T------嫁 (誚先閱讀背面之注意事項再填寫本頁) 403936 A7 B"7 五、發明説明(π ) 也存在有三涸接近群526,528,和530。 於第一郡近群526中,閘極線與虚設閘極線之間的偏 柊差異是第一偏移差異(例如w PRC)X )。換句話說,閘極 線是與第一接近群526之内每一涸測試元件502-528中的 虚設閘橘線分開了第一偏移距離。不過,第一接近群526 之内每一個測試元件502128中閘極線的長度(L)的改變 畲導致閘極線的長度從左到右地增加。特別地,測試元 件5 0 2 - 5 2 8中各閘極線的長度分別是4 , L2 , L 3和L 4。 於第二接近群5 28中,閘極線與虛設閘極線之間的偏移 差異是第二偏移距離(例如W )。第二偏移距離較之第 一接近群526使用的第一偏移差異是增加了。第二接近群 528含有測試元件510-516。第二接近群528內各測試元件 5 10-5 16的閘極線的長度(L)會分別根據長度Lp L2,L3* L 4從左到右地增加。 於第三接近群530中,閘極線與虚設閘極線之間的偏移 差異是第三偏移距離(例如W pR<j。第三偏移距離較之第 二接近群5 28使用的第二偏移距離是增加了。第三接近 群530含有測試元件518-524。第三接近群530内各測試 元件518-524的閘極線的長度(L)會分別根據長度Li,1>2 ,L 3和 L4從左到右地增加。 用於測試元件之閘極的接近群的數目及不同長度(L)的 黻目可以作廣泛地變化。於某一特殊的實施例中,有六 個接近群而在每一個接近群内使用到四個長度(L)°所Μ 此實陁例含有二十四個測試元件。各實例中的四個長度 -17- 本紙張尺度適用中國國家標準(CNS ) 210X2W公耠) -----L----裝------1T------@ (請先閱讀背面之注意事項再填寫本頁) 經漭部中央標嗥局員工消费合作社印製 403936 A7 137 經漪部中央標準局員工消费合作社印1i
五、發明説明 ) I I (L )為 0 .45, 0 . 6 , 0 . 75和 I . 15微 米 9 而各例 中 的 寬 度 (W) I I 為 20微 米 〇 各 實 施 例 中 - 個 接 近 群 所使用 的 偏 nra 移 距 離為 I I 0 . 35 ,0 .55 , 0 . 8 , I . 05 ,I .30 . I . 80 微 米0 /—V ih I 先 I 藉 由 Μ 不 同 的 閘 極 長 度 (L)及偏移差異(W ) 的 組 合製 閱 讀 f 造 出 許 多 測 試 元 件 » 而 允 許 形 成 用 於製造 程 序 的 接 近曲 背 I I 之 I 線 〇 然 後 使 用 接 近 曲 線 Μ 確 保 能 利 用熟知 的 光 學 接 近修 >王 意 事 I 正 (0PC)法而使覆罩或網線得到接近效應的適當補償。 項 I 這 允 許 用 形 成 積 體 電 路 設 計 之 功 能性(非測試) 部 件( 填 寫 本 I 裝 例 如 M0S電晶體) 的 製 造 程 序 得 到 仔 细的評 估 且 在 廣 範的 i I | 密 度 及 長 度 範 圍 内 得 到 適 當 的 調 整 〇 I I 根 據 本 發 明 9 能 夠 利 用 至 少 通 過 形成於 晶 圓 上 某 一測 I I 試 元 件 内 之 通 路 (C)的元件電流而準確地決定出通路長度 ‘ I 訂 (例如第2 圖中的L M2 )^ 然後, 得到用於測試元件的電流 . I 量 測 值 〇 而 得 白 測 試 元 件 的 電 流 量 测值則 會 提 供 Δ L的標 I I 示 其 中 L指的是用於測試元件之器件(例 如 閘 極 )的設 I I 計 長 度 與 製 造 時 元 件 之 器 件 的 有 效 長度之 間 的 差 異 。於 I I 第 一 趨 近 中 是 將 元 件 的 有 效 長 度 定 義成因 擴 散. 而 造 成的 線 I 冶 金 式 Ρ-Ν接面的距離(亦 即 通 路 (C)長度) 〇 I i 第 6 圖 顯 示 的 是 用 於 評 估 形 成 於 晶圓上 各 元 件 之 元件 I I 性 能 的 程 序 600之流程圖 >評估程序6 0 0 — 開 始 會 處 理晶 I 圓 K 製 造 出 含 有 許 多 測 試 元 件 的 測 試位置 〇 晶 圓 的 處理 I I 也 可 Μ 使 得 晶 圓 上 製 造 出 活 化 而 非 測試性 的 元 件 〇 這裡 I I < 製 造 程 序 含 有 幾 個 步 驟 包 括 微 影 術和蝕 刻 Μ 便 將 晶圓 I I 上 的 多 晶 矽 層 或 其 他 材 料 層 製 作 成 圖案。 I I -I 8 - I I I I 本紙張尺度適用中國國家標準(CNS ) Λ4現拮(210X297々>^ ) 403936 Λ7 Η 7 經滅部中央標率局貝工消費合作社印^ 五、發明説明 ( 、7 ) 1 1 於 製 造 出 測 試 位 置 之 後 9 步 驟60 4針對測試位置内的測 1 1 試 元 件 而 量 m 其 電 流 值 〇 如 Adi· 刖 所述 9 由 電 流 值 的 量測 1 1 9 可 以 從 m 試 元 件 得 到 通 路 (C )長度的準確估計。 測試元 ih 1 先 1 件 的 元 件 電 流 是 直 接 受 到 覆 蓋 於測 試 元 件 中 M0 S電晶體 閱 讀 .1 P - N接面上之閘棰長度的衝擊。 所以, 步驟6 0 6從 電 流值 r) 而 1 1 之 1 計 算 出 Δ "直〇 由於電流俏會比P - N 通 路 長 度 更 準 確 ,故 注 意 事 1 有 了 習 知 的 電 阻 技 術 所 計 算 出 的 L值會比依傳統方法得 項 再 1 到 的 值 更 準 確 〇 習 知 製 程 中 已 知有 各 種 決 定 L 和 L值的 填 寫 本 1 装 技 術 9 其 中 有 許 多 種 可 參 見 由 De L a Mo n e d a 等 人 於 1982 η 1 I 年 1月發表在I EE E E 1 e c t r ο η i c Dev i c e L e 11 e r Vo 1 . 1 1 ED L - 3, Ν 0 . 1的論文 r M0S 場 效 電晶 體 常 數 的 量 測 (Μ e a s - 1 1 u r e η e η t 0 f M0S FET Co n s t η at s ) J 中 的 説 明 在 此 將之· 1 訂 列 為 本 發 明 的 參 考 文 獻 ο 1 接 著 9 操 作 評 估 程 序 6 0 0而在步驟6 0 6 中 以 Δ L值為基礎 1 1 去 評 估 晶 圓 上 的 元 件 〇 這 裡 9 例如 步 驟 6 0 6評估元件的製 1 | 程 以 標 示 出 Δ L值是否落在合理的範圍之内。 若L值是 1 1 落 在 合 理 的 範 圍 之 内 ί 則 製 程 已作 了 充 分 的 最 佳 化 。另 線 | 方 面 9 當 Δ L俏檫示出製程未達成充分的最佳化, 則 1 | 將 製 造 校 準 或 最 佳 化 以 便 為 覆 罩提 供 進 一 步 的 光 學 接近 1 1 修 正 (0 PC )以改良a L值 〇 1 I 通 常 本 發 明 中 使 用 的 技 術 是在 特 殊 半 導 體 晶 Μ 設計 1 中 及 成 長 期 間 施 行 的 〇 可 以 將 含有 上 述 設 計 及 成 長 階段 1 1 期 間 之 測 試 元 件 的 測 試 位 置 最 佳化 以 便 為 檝 影 術 期 間的 1 I 繞 射 作 用 及 蝕 刻 程 序 期 間 的 不 同蝕 刻 速 率 作 適 當 地 補償 1 1 I -1 9- 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) Λ4%#, ( 2K)X29W>^ ) 403936 at B7 五、發明説明(ι 〇 。一旦將製程最佳化並使用完整的生產程序時,則可Μ 使用習知的電Ρ&量測技術(在令電流值與阻抗值相互關 聯之後),而不須要像本發明一般儘可能作愈多次的量 測。 本發明有很多優點。本發明的一個優點是Κ增高的準 確度去監控接近效應。本發明的另一個優點是使用活化 _試結構Μ監控接近效致利用元件相關數量(例如 霄流)而不僅能將接近效應數量化且能量測元件性能。 本發明的許多特性和優點會因文字說明而變得更明顯 ,故Μ本發明所附申請專利範圍涵蓋本發明中這樣的特 忡和優點。此外,由於遮悉習用技術的人應該很快就能 作出各種修正和改變,故不想將本發明限制於如上述說 明及展示的恰好構造和作業。因此,所有適當的修正和 等效應用都視為落在本發明的架構之内。 (誚先閱讀背面之注意事項再填寫本頁) 經漓部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS )八4说格(210Χ 297公筇) A7 B7 403936 五、發明説明(々) 參考符號說明 10..............晶圓 12..............二氧化矽層 14..............金颺層 1 6,1 8,40-42 .....光阻擋部分 20..............部分同調的輻射 22..............透鏡 2 4..............光阻部分 26,28,30-32 .....金鼷線 200 .............金鼷-氧化物-半導體電晶體 202,302,402 .....汲極 204 .............閘極 206,304,404 .....源極 208,3 1 2 .........基片 2 10..:..........閘極氧化層 212 .............多晶矽層 213 .............隔離蓋 214 .............鎢層 300,400,502-524.測試元件 306,406 .........閘極線 3 08,408.........第一虛設閘極線 3 10,410.........第二虛設閘極線 412.............第三虛設閘極線 414.............第四虛設閘極線 -2 1 - 本紙張尺度適用中國國家標準(CNS ) 梢(210X297公筇) ----L--L----f------、1Τ------.^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印聚 A7 B7 -J03936_ 五、發明説明(〆) 416.............第五虛設閘極線 418.............第六虛設閘極線 500 .............測試位置 5 2 6 .............第一接近群 528 .............第二接近群 530 .............第三接近群 ----------^------訂------# (讀先閱讀背面之注意事項再填寫本頁) 經濟^•中央標率局貝工消t合作社印聚 ^ 1 本紙張尺度適用中國國家標準(CNS ) A4«L#,( )

Claims (1)

  1. 8Τΐ 19 5 69 403936 經濟部中央標準局員工消費合作社印裝 六、申請專利範圍 1 1 1 . 一 種 用 於 量 測 於 半 等 體 晶 圓 上 形 成 元 件 之 製程 的接 近 1 1 效 應 的 方 法 » 該 方 法 包 括 ; 1 I 於 晶 圓 上 製 造 測 試 元 件 9 此 測 試 元 件含有MOS電晶 /---V 請 先 1 1 體 1 > 閲 诸 { 量 測 測 試 元 件 中 MOS電晶體内的電流值; 及 背 1; 之 Μ 量 測 得 之 測 試 元 件 中 MOS電晶體内£ β電流值為基礎 注 意 1 I 決 定 於 測 試 元 件 的 製 造 期 間 所 導 致 的 接 近 效應 〇 事 項 1 I 再 1 1 2 .如 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 測 試元 件的MOS電 填 1 μ 代 本 晶 體 含 有 汲 極 源 極 Λ 及 閘 極 9 而 量 測 得 的電 流則 頁 1 表 著 在 源 極 與 汲 極 之 間 流 動 的 電 流 〇 1 1 3 .如 Φ 請 專 利 範 圍 第 1 項 之 方 法 » 1 I 其 中 該 測 試 元 件的MOS電晶體含有汲極 、源極、及閘 _ 1 I 極 訂 1 9 - 其 中 該 測 試 元 件 也 含 有 與 閛 極 兩 側 相 郯 但是 自其 上 1 I Μ 預 設 距 離 隔 ΓΤΠ 開 的 接 近 模 型 部 件 Ο 1 1 4 .如 申 請 專 利 範 圍 第 3 項 之 方 法 * 其 中 該 接 近效 應是 由 1 I 該接近模型部件在MOS電晶體的閛極上引致的, 而某 % 一 特殊測試元件的MOS電晶體之閘極上接近效應的程 I 1 度 是 取 決 於 從 閘 極 到 一 個 相 鄰 接 近 模 型 部 伯的 預設 距 1 | 離 0 ] I 5 .如 申 請 專 利 範 圍 第 1 項 之 方 法 * 其 中 於 該 測試 元件 之 1 L 製 造 期 間 所 引 致 接 近 效 應 的 測 定 程 序 包 括 - 1 I 將 量 測 得 的 電 流 值 轉 換 成 有 效 長 度 的 量 測值 * 1 I 測 定 有 效 長 度 的 量 測 值 與 預 設 的 想 要 長 度之 間的 長 1 1 -23- 1 1 1 1 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210Χ297公釐) 403936 μ8 C8 D8 經濟部中央標準局員工消費合作社印装 六、申請專利範圍 1 1 度 差 異 值 Μ 及 1 1 長 度 差 異 值 為 基 礎 測 定 出 所 引致接近 效應。 1 | 6 .如 申 請 專 利 範 圍 第 5 項 之 方 法 9 X—\ 請 1 | 其 中 該測試元件的M0S電晶體含有汲極 •源極、 及 先 閲 I 1 i 閘 極 t 背 ώ \ I 之 其 中 該 測 試 元 件 也 含 有 與 閘 極 兩側相鄰 但是自其上 注 意 1 I Μ 預 設 距 離 隔 開 的 接 近 模 型 部 件 9 事 項 1 I 再 画 I 其 中 該 接 近 效 應 是 由該接近模型部件在M0S電晶 體 填 % 本 1 A 的 閘 極 上 引 致 的 頁 >w/ 1 I 其 中 有 效 長 度 的 量 測 值 代 表 的 是M0S電晶體的閘 極 1 1 的 長 度 1 1 I 其 中 某 一 特殊測試元件的M0S電晶體之閘極上接 近 1 訂 效 應 的 程 度 是 取 決 於 預 設 的 距 離 〇 - 1 7 .如 請 專 利 範 圍 第 5 項 之 方 法 * 1 | 其 中 該 製 程 含 有 依 覆 覃 而 進 行 的微影術 ;以及 I 1 其 中 的 方 法 包 括 : 1 1 校 正 覆 罩 Μ 減 少 接 近 效 應 〇 線 8 .如 串 請 專 利 範 圍 第 1 項 之 方 法 1 1 1 其 中 該 製 程 含 有 依 覆 罩 而 進 行 的微影術 :Μ及 1 1 其 中 的 方 法 包 括 » I 校 正 覆 罩 以 減 少 接 近 效 應 〇 1 J 9 , 一 種 用 於 監 控 形 成 於 半 導 體 晶 圓 上之元件 性能的方法 1 | 該 方 法 包 括 : 1 | 於 晶 圓 上 製 造 測 試 元 件 » 1 1 -24- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印裝 Α8 403936 i 六、申請專利範圍 測量测試元件的電流值; Μ量測得之測試元件的電流值為基礎测定於製造期 間所導致的接近效應;及 利用所決定的接近效應評估於晶圓上形成各元件的 程序。 10. 如申請專利範圍第9項之方法,其中該测試元件是 M0S電晶體。 11. 如申請專利範圍第9項之方法, 其中該測試元件是M0S電晶體; 其中該製程含有依覆罩而進行的微影術和蝕刻程序; Μ及 其中操作該決定程序Μ便決定出於M0S電晶體之閘極 的微影術和蝕刻程序期間所引致的接近效應。 12. 如申請專利範圍第9項之方法, 其中該測試元件的M0S電晶體含有汲極、源極、及閘 極,且 其中量測得的量流是用於驅動通過MOS電晶體的源極 和汲極之間的電流。 13. 如申請專利範圍第9項之方法, 其中該製程也在晶圓上製造了實際的元件,且 其中該測試元件是形成於晶圓上的測試區域内,而 實際的元件則形成於晶圓上的剩餘區域内。 1 4 . 一種半導體晶圓,其上形成有測試位置而用於監控在晶 圓上的元件製造期間所引致的接近效應,該測試位置 -25- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 、?τ 403936 A8 B8 C8 DB 經濟部中央標隼局員工消費合作社印裝 六、申請專利範 圍 1 1 包 括 1 1 許 多 M0S電晶體 各M0S ;電 晶 體 則 含 有 源 極 Λ 汲極、 1 I 及 閘 極 線 1 此 閛 極 線 具 有 長 度 (L)及寬度 (W) 而 實值上 /—>. 請 1 I 呈 矩 形 的 形 狀 s 先 間 讀 1 ] 許 多 相 鄰 的 第 一 虛 設 閘 極 線 » 每 一 個 相 鄰 的 第一虛 背 1 I 之 設 閘 極 線 都 具 有 實 值 上 呈 矩 形 的 形 狀 > 且 每 一 個相鄰 注 意 I 的 第 一 虛 設 閘 極 線 都 位 於 與 某 Μ 0 S電晶體之汲極相 事 項 1 I 再 1 1 鄰 的 位 置 上 且 Μ 偏 移 距 離 白 相 關 的 閘 極 線 rntl 偏 移;Μ及 寫 本 A 許 多 相 鄰 的 第 二 虛 設 閘 極 線 9 每 個 相 鄰 的 第二虛 頁 ___^ 1 1 設 閘 m 線 都 具 有 實 值 上 呈 矩 形 的 形 狀 » 且 每 一 個相鄰 1 1 的 第 二 虛 設 閘 極 線 都 位 於 與 某 — M0S電晶體之源極相鄰 1 | 的 位 置 上 且 Μ 偏 移 距 離 白 相 關 的 閘 極 線 偏 移 〇 1 訂 1 5 .如 申 請 專 利 範 圍 第 14項 之 半 導 體 晶 圓 9 其 中 該 測試位 - 1 置 使 用 許 多 不 同 的 偏 rmj 移 距 離 和 許 多 不 间 的 長 度 (L),且 1 I 其 中 测 試 位 置 內 的 各 M0S電晶體都具有不同的偏移距 1 1 I 離 和 長 度 的 組 合 〇 1 1 16 .如 請 專 利 範 圍 第 14項 之 半 導 體 晶 圓 9 其 中 該 M0S電晶 铢 I 體 該 第 一 虛 設 閘 極 線 及 該 第 二 虛 設 閘 極 線 的寬度 1 1 (W)實質上都是相同的。 1 1 1 7 ·如 申 請 專 利 範 圍 第 16項 之 半 導 體 晶 圓 9 其 中 對 各M0S電 I 晶 體 及 該 相 應 的 第 一 和 第 二 虛 設 閘 極 線 而 言 t 該M0S電 1 1 晶 體 的 閘 極 線 該 第 一 虛 設 閘 極 線 及 該 第 二 虛設閘 ] I 極 線 都 是 形 成 於 測 試 位 置 內 使 得 所 形 成 之 相 應 實質上 1 | 是 矩 形 的 寬 度 (W)實質上是相互平行。 1 1 -26 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印袈 A8 403936 I 々、申請專利範圍 18. 如申請專利範圍第17項之半等體晶圓,其中該测試位 置使用許多不同的偏移距離和許多不同的長度(L),且 其中測試位置内的各M0S電晶體都具有不同的偏移距 離和長度的組合。 19. 如申請專利範圍第18項之半専體晶圓,其中對每一個 不同的偏移距離而言都存在有許多M0S電晶體且各有一 涠長度不相同的閘極線。 20. 如申請專利範圍第14項之半導體晶圓,其中該偏移距 離會影響到製程期間閘極線受到接近效應影響的程度。 21. 如申請專利範圍第20項之半導體晶圓,其中形成於測 試位置上之閘極線的實際長度會因接近效應而改變, 且 其中通過給定M0S電晶體之源極與汲極之間的電流 量會為給定的該M0S電晶體之一的閘棰線實際長度提 供一種長度標示。 22. 如申請專利範圍第21項之半導體晶圓,其中將給定的 該M0S電晶體之一閘極線製造上的接近效應數量化是 藉由將給定的該M0S電晶體之一閘極的想要長度與給 定的該M0S電晶體之一閘極的實際長度作比較而得》 而此等長度是由長度標示所提供。 -27- 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210X297公釐) ---1J----Λ------訂------味 (請先閲讀背面之注意事項再填寫本頁)
TW087119569A 1997-12-19 1998-11-25 Method and apparatus for quantifying proximity effect by measuring device performance TW403936B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/994,273 US6174741B1 (en) 1997-12-19 1997-12-19 Method for quantifying proximity effect by measuring device performance

Publications (1)

Publication Number Publication Date
TW403936B true TW403936B (en) 2000-09-01

Family

ID=25540494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087119569A TW403936B (en) 1997-12-19 1998-11-25 Method and apparatus for quantifying proximity effect by measuring device performance

Country Status (6)

Country Link
US (1) US6174741B1 (zh)
EP (1) EP0924758A3 (zh)
JP (1) JP4567110B2 (zh)
KR (1) KR100513171B1 (zh)
CN (1) CN1156900C (zh)
TW (1) TW403936B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291384B1 (ko) * 1998-12-31 2001-07-12 윤종용 반도체장치의레이아웃방법
JP3758876B2 (ja) * 1999-02-02 2006-03-22 Necマイクロシステム株式会社 半導体装置のレイアウト方法
US6898561B1 (en) * 1999-12-21 2005-05-24 Integrated Device Technology, Inc. Methods, apparatus and computer program products for modeling integrated circuit devices having reduced linewidths
US6355494B1 (en) * 2000-10-30 2002-03-12 Intel Corporation Method and apparatus for controlling material removal from a semiconductor substrate using induced current endpointing
JP2002299611A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd ゲート電極を有する半導体素子の特性の計算方法及びプログラム
US6606151B2 (en) 2001-07-27 2003-08-12 Infineon Technologies Ag Grating patterns and method for determination of azimuthal and radial aberration
US6673638B1 (en) * 2001-11-14 2004-01-06 Kla-Tencor Corporation Method and apparatus for the production of process sensitive lithographic features
JP2003203841A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 評価方法、製造条件補正方法及び半導体装置の製造方法
US20050009312A1 (en) * 2003-06-26 2005-01-13 International Business Machines Corporation Gate length proximity corrected device
US20060091423A1 (en) * 2004-10-29 2006-05-04 Peter Poechmueller Layer fill for homogenous technology processing
US20060193531A1 (en) * 2005-02-25 2006-08-31 William Roberts System for analyzing images of blazed phase grating samples
US7248351B2 (en) * 2005-02-25 2007-07-24 Infineon Technologies Ag Optimizing light path uniformity in inspection systems
US20060192931A1 (en) * 2005-02-25 2006-08-31 William Roberts Automated focus feedback for optical lithography tool
US20060194130A1 (en) * 2005-02-25 2006-08-31 William Roberts Run to run control for lens aberrations
US20060193532A1 (en) * 2005-02-25 2006-08-31 William Roberts Optimizing focal plane fitting functions for an image field on a substrate
US20060192943A1 (en) * 2005-02-25 2006-08-31 William Roberts Optimizing focal plane fitting functions for an image field on a substrate
US7827509B2 (en) * 2005-07-15 2010-11-02 Lsi Corporation Digitally obtaining contours of fabricated polygons
US7176675B1 (en) * 2005-11-29 2007-02-13 International Business Machines Corporation Proximity sensitive defect monitor
KR100650878B1 (ko) * 2005-11-30 2006-11-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7653519B1 (en) 2006-04-13 2010-01-26 Cadence Design Systems, Inc. Method and mechanism for modeling interconnect structures for integrated circuits
US7762175B1 (en) 2006-11-30 2010-07-27 Honeywell International Inc. Spaced lightweight composite armor
US8635573B2 (en) * 2011-08-01 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device having a defined minimum gate spacing between adjacent gate structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530578A1 (de) * 1985-08-27 1987-03-05 Siemens Ag Struktur zur qualitaetspruefung einer substratscheibe aus halbleitermaterial
AT393925B (de) 1987-06-02 1992-01-10 Ims Ionen Mikrofab Syst Anordnung zur durchfuehrung eines verfahrens zum positionieren der abbildung der auf einer maske befindlichen struktur auf ein substrat, und verfahren zum ausrichten von auf einer maske angeordneten markierungen auf markierungen, die auf einem traeger angeordnet sind
US5208124A (en) 1991-03-19 1993-05-04 Hewlett-Packard Company Method of making a mask for proximity effect correction in projection lithography
JP3132582B2 (ja) * 1991-07-12 2001-02-05 日本電気株式会社 半導体装置
JPH05206245A (ja) * 1992-01-08 1993-08-13 Nec Corp 半導体装置
AU4277893A (en) 1992-04-06 1993-11-08 Microunity Systems Engineering, Inc. Method for forming a lithographic pattern in a process for manufacturing semiconductor devices
US5426375A (en) * 1993-02-26 1995-06-20 Hitachi Micro Systems, Inc. Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit
JP3039210B2 (ja) * 1993-08-03 2000-05-08 日本電気株式会社 半導体装置の製造方法
US5693178A (en) * 1996-01-18 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Electrical test structure to quantify microloading after plasma dry etching of metal film

Also Published As

Publication number Publication date
CN1156900C (zh) 2004-07-07
EP0924758A2 (en) 1999-06-23
US6174741B1 (en) 2001-01-16
KR19990063186A (ko) 1999-07-26
CN1224236A (zh) 1999-07-28
JPH11317435A (ja) 1999-11-16
EP0924758A3 (en) 1999-12-15
JP4567110B2 (ja) 2010-10-20
KR100513171B1 (ko) 2005-10-25

Similar Documents

Publication Publication Date Title
TW403936B (en) Method and apparatus for quantifying proximity effect by measuring device performance
JP3749083B2 (ja) 電子装置の製造方法
CN101312120B (zh) 半导体集成电路装置的制造方法
US20100055809A1 (en) Process of fabricating a workpiece using a test mask
TW497269B (en) Manufacturing method of semiconductor device
CN110867409B (zh) 接触孔的制造方法
TW578205B (en) Semiconductor device and alignment sensing method for semiconductor device
KR101957633B1 (ko) 리소그래피 시스템 및 euv 마스크 상에 포토레지스트층을 패터닝하는 방법
US7562333B2 (en) Method and process for generating an optical proximity correction model based on layout density
CN1833205B (zh) 测量耀斑对线宽的影响
US7393616B2 (en) Line end spacing measurement
JPH10256149A (ja) レジストパターンの形成方法
KR20100100409A (ko) 반도체 장치의 제조 방법
US6370680B1 (en) Device to determine line edge roughness effect on device performance
US6680474B2 (en) Semiconductor calibration wafer with no charge effect
JP2002222762A (ja) 半導体露光装置のレチクルのレベル測定方法
Li et al. A study of diffraction-based overlay (DBO) on a 3nm CFET metal layer
JP5540655B2 (ja) 集積回路装置の製造方法
JP4493424B2 (ja) マスク、パターン形成方法およびパターン寸法評価方法
TWI249074B (en) Forming method of pattern by using half-tone phase shift mask
Schmidt et al. Process latitude and CD bias evaluation of attenuated PSM
Smith et al. Kelvin resistor structures for the investigation of corner serif proximity correction
KR100584834B1 (ko) 레지스트의 베이크 조건 설정 장치 및 방법
CN101644889B (zh) 用于提高焦深的光刻散射条及其制造方法
JPH0915830A (ja) ホトマスク及びその製造方法並びにそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees